KR100419785B1 - 반도체 소자의 배선 형성 방법 - Google Patents
반도체 소자의 배선 형성 방법 Download PDFInfo
- Publication number
- KR100419785B1 KR100419785B1 KR10-2001-0024896A KR20010024896A KR100419785B1 KR 100419785 B1 KR100419785 B1 KR 100419785B1 KR 20010024896 A KR20010024896 A KR 20010024896A KR 100419785 B1 KR100419785 B1 KR 100419785B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- metal layer
- metal
- semiconductor device
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims abstract description 63
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 14
- 239000000463 material Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 32
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 배선 형성 방법에 관한 것으로, 효과적인 결함 탐지를 위하여, 금속 배선 위에 금속 배선과 동일한 패턴을 가지는 불투명 물질층을 형성한다. 본 발명에 따른 반도체 소자의 배선을 형성하기 위하여, 기판 위에 금속층을 증착한 후, 금속층 위에 불투명 절연막을 증착한다. 이어, 불투명 절연막 위에 배선용 감광막 패턴을 형성한 후, 배선용 감광막 패턴을 마스크로 불투명 절연막을 식각한다.
Description
본 발명은 반도체 소자의 배선 형성 방법에 관한 것이다.
반도체 소자는 개략적으로 반도체 기판에 트랜지스터와 같은 개별 소자들을 소자 분리하여 형성한 후 절연막을 증착하고, 패드 연결 또는 분리된 개별 소자들을 전기적으로 연결하기 위한 콘택홀을 형성한 후 알루미늄 또는 알루미늄 합금 등과 같은 금속막을 증착하고 패터닝(patterning)하여 금속 배선층을 형성한 다음, 패시베이션(passivation)막을 증착함으로써 제조한다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 금속 배선 형성 공정도를 나타낸 것이다.
도 1a에 도시한 바와 같이, 반도체 기판(10) 위에 각종 소자(도면 미표시)를 형성하고, 그 전면을 덮는 층간 절연막(20)을 형성한다. 그리고, 층간 절연막(20) 위에 금속 배선을 위한 금속층을 증착하는데, 예를 들어, 티타늄 혹은 티타늄 합금으로 이루어진 제1 금속층(31), 알루미늄 또는 알루미늄 합금으로 이루어진 제2 금속층(32) 및 티타늄 혹은 티타늄 합금으로 이루어진 제3 금속층(33)을 순차적으로 적층한다.
이어, 제3 금속층(33) 위에 질산화규소(SiNO) 혹은, TEOS (Tetraethylorthosilicate)와 같은 물질로 이루어진 반반사막(40)을 형성한다.
이어, 반반사막(40) 위에 감광막을 도포하고, 사진 노광 및 현상을 진행하여 금속 배선 형성용 감광막 패턴(PR)을 형성한다.
다음, 도 1b에 도시한 바와 같이, 감광막 패턴(PR)을 마스크로하여 그 하단에 위치하는 반반사막(40)을 식각하고, 다시, 제3 금속층(33), 제2 금속층(32) 및 제1 금속층(31)을 순차적으로 혹은, 동시에 식각하여 다중층 구조의 금속 배선 패턴(30)을 형성한다. 이후, 감광막 패턴(PR)을 제거하고, 후속 공정을 진행한다.
상술한 바와 같은 종래 기술에서, 사진 노광시 금속층의 광반사 특성을 방지하는 반반사막(40)은 투명하기 때문에 금속 배선 패턴(30)의 표면에서 발견할 수 있는 금속 힐록이나 색 변이를 그대로 보여준다. 그러나, 이러한 반도체 소자의 배선 구조하에서, 이미지 프로세싱(image processing) 방식으로 반도체 소자의 결함을 검사하는 장비는 결함이 아닌 금속 힐록 및 색 변이를 실지의 결함과 같이 인식하기 때문에 효과적으로 결함 탐지를 할 수 없는 문제가 있다.
본 발명은 반도체 소자의 제조에 있어서, 효과적인 결함 탐지가 가능하도록 하는 배선 형성 방법을 제공하고자 한다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 배선 형성 공정도이고,
도 2a 및 도 2b는 본 발명의 실시예에 따른 반도체 소자의 배선 형성 공정도이다.
이러한 기술적 과제를 해결하기 위하여, 금속 배선 위에 금속 배선과 동일한 패턴을 가지는 불투명 물질층을 형성한다.
상세하게. 본 발명에 따른 반도체 소자의 배선을 형성하기 위하여, 기판 위에 금속층을 증착한 후, 금속층 위에 불투명 절연막을 증착한다. 이어, 불투명 절연막 위에 배선용 감광막 패턴을 형성한 후, 배선용 감광막 패턴을 마스크로 불투명 절연막을 식각한다. 이어, 배선용 감광막 패턴을 마스크로 금속층을 식각하여 배선 패턴을 형성한다. 여기서, 불투명 절연막은 질화막으로 형성할 수 있고, 금속층은 3중층의 금속층 구조로 형성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.
도 2a부터 도 2b는 본 발명의 실시예에 따른 반도체 소자의 배선 형성 공정도를 나타낸 것이다.
우선, 도 2a에 도시한 바와 같이, 반도체 기판(10) 위에 각종 소자(도면 미표시)를 형성하고, 그 전면을 층간 절연막(20)으로 덮는다. 그리고, 층간 절연막(20) 위에 금속 배선을 위한 금속층을 증착하는데, 예를 들어, 티타늄 혹은 티타늄 합금으로 이루어진 제1 금속층(31), 알루미늄 또는 알루미늄 합금으로 이루어진 제2 금속층(32) 및 티타늄 혹은 티타늄 합금으로 이루어진 제3 금속층(33)을 순차적으로 적층한다.
이어, 제3 금속층(33) 위에 질화 규소(Si3N4)와 같은 물질을 LPCVD 혹은 PECVD로 증착하여 불투명 절연막(50)을 형성한다. 불투명 절연막(50)의 두께는 그 하단의 금속층(33)의 표면이 보이지 않을 정도의 범위를 가지면 바람직하며, 공정 조건에 따라 다른 두께를 가질 수 있다.
이어, 불두명막(50) 위에 감광막을 도포하고, 사진 노광 및 현상을 진행하여 금속 배선 형성용 감광막 패턴(PR)을 형성한다. 불투명 절연막(50)은 사진 노광시, 금속이 빛을 난반사하는 것을 막을 수 있어서 반반사막의 기능도 한다.
다음, 도 2b에 도시한 바와 같이, 감광막 패턴(PR)을 마스크로하여 그 하단에 위치하는 불투명 절연막(50)을 식각하고, 다시, 제3 금속층(33), 제2 금속층(32) 및 제1 금속층(31)을 순차적으로 혹은, 동시에 식각하여 다중층의 금속 배선 패턴(30)을 형성한다. 이후, 감광막 패턴(PR)을 제거하고, 후속 공정을 진행한다.
본 발명에서는, 금속 배선 패턴 형성시 금속층 위에 질화 규소막과 같은 불투명 물질 패턴을 형성하여 금속층 식각 후, 웨이퍼의 결함을 검사하는 이미지 프로세싱 장비가 금속층의 표면에 발생하는 색 변이 혹은 금속 힐록을 결함으로 인지하지 못하게 하는 특징이 있다.
결함을 검사하는 이미지 프로세싱 방식의 경우, 다이 투 다이 이미지 방식을 사용하는 것이기 때문에 하부의 표면 구조가 실지 결함의 결함에 영향을 준다, 특히, 후속 열 공정에서 발생할 수 있는 금속 힐록의 경우 결함은 아님에도 불구하고 형태와 색깔이 실지 결함과 구분이 쉽지 않기 때문에 보다 세밀한 결함을 검사하는데 방해 요소로 작용하고 있다. 본 발명에서와 같이, 금속 패턴 위에 불투명한 질화막을 형성하는 경우, 이 질화막이 하부의 금속 배선 표면 위에서 확인되는 금속 힐록이나 색 변이를 효과적으로 차단해 줄 수 있다.
또한, 상기 질화막이 반사 특성이 있는 금속 표면을 덮음으로서, 반반사 역할도 수 행할 수 있다. 이 때, 질화막을 조밀하게 형성할 경우, 금속 힐록이나 보이드의 성장을 억제할 수 있다.
상술한 바와 같이, 본 발명에서는 금속 패턴 위의 불투명 질화막이 하부의 금속 배선 표면 위에서 확인되는 금속 힐록이나 색 변이를 가려주기 때문에 이미지 프로세싱 장비를 이용한 반도체 소자의 결함 탐지 작업을 효과적으로 진행할 수 있다.
Claims (3)
- (정정) 기판 위에 금속층을 증착하는 단계,상기 금속층 위에 질화막으로 이루어진 불투명 절연막을 증착하는 단계,상기 불투명 절연막 위에 배선용 감광막 패턴을 형성하는 단계,상기 배선용 감광막 패턴을 마스크로 상기 불투명 절연막을 식각하는 단계,상기 배선용 감광막 패턴을 마스크로 상기 금속층을 식각하여 배선 패턴을 형성하는 단계를 포함하는 반도체 소자의 배선 형성 방법.
- (삭제)
- 제1항에서,상기 금속층은 3중층의 금속층 구조로 형성하는 반도체 소자의 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0024896A KR100419785B1 (ko) | 2001-05-08 | 2001-05-08 | 반도체 소자의 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0024896A KR100419785B1 (ko) | 2001-05-08 | 2001-05-08 | 반도체 소자의 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020085399A KR20020085399A (ko) | 2002-11-16 |
| KR100419785B1 true KR100419785B1 (ko) | 2004-02-21 |
Family
ID=27704053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0024896A KR100419785B1 (ko) | 2001-05-08 | 2001-05-08 | 반도체 소자의 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100419785B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0969519A (ja) * | 1995-08-30 | 1997-03-11 | Nec Corp | 半導体装置及びその製造方法 |
| JPH1116910A (ja) * | 1997-06-24 | 1999-01-22 | Sony Corp | 半導体装置およびその製造方法 |
| JP2000269473A (ja) * | 1999-03-17 | 2000-09-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
2001
- 2001-05-08 KR KR10-2001-0024896A patent/KR100419785B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0969519A (ja) * | 1995-08-30 | 1997-03-11 | Nec Corp | 半導体装置及びその製造方法 |
| JPH1116910A (ja) * | 1997-06-24 | 1999-01-22 | Sony Corp | 半導体装置およびその製造方法 |
| JP2000269473A (ja) * | 1999-03-17 | 2000-09-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020085399A (ko) | 2002-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5444020A (en) | Method for forming contact holes having different depths | |
| US20020005531A1 (en) | Fabricating photodetecting integrated circuits with low cross talk | |
| KR100419785B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR100649018B1 (ko) | 이미지 센서의 금속패드 산화 방지 방법 | |
| US5902717A (en) | Method of fabricating semiconductor device using half-tone phase shift mask | |
| JP2995749B2 (ja) | 半導体装置 | |
| KR100790211B1 (ko) | 이미지 센서 및 그 제조방법 | |
| JPH01109735A (ja) | 配線層の検査方法 | |
| KR100517910B1 (ko) | 반도체소자의금속배선구조및그제조방법 | |
| KR0179707B1 (ko) | 반도체 장치의 다층 배선구조 및 그 제조방법 | |
| JPH0669154A (ja) | スル−ホ−ル構造およびその製造方法 | |
| KR0144019B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US20080023736A1 (en) | Semiconductor Device and Method for Manufacturing the Same | |
| KR100420414B1 (ko) | 금속 배선 형성 방법 | |
| KR100671561B1 (ko) | 반도체 소자의 배선 형성방법 | |
| US7232695B2 (en) | Method and apparatus for completely covering a wafer with a passivating material | |
| KR100202188B1 (ko) | 반도체장치의 제조방법 | |
| JPH0595097A (ja) | 固体撮像装置 | |
| JPS6049650A (ja) | 多層配線構造の形成方法 | |
| JP2002280295A (ja) | 半導体素子の製造方法および撮像素子の製造方法 | |
| JP3156389B2 (ja) | 半導体装置の製造方法 | |
| JPH06151802A (ja) | 固体撮像装置のアルミニウム系金属パターンの形成方法 | |
| JPH08250481A (ja) | 半導体装置及び絶縁膜ドライエッチング方法 | |
| KR100714052B1 (ko) | 다마신 금속배선구조 및 그 제조방법 | |
| KR20050040015A (ko) | 퓨즈 박스를 구비한 이미지센서의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120119 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |