JP2002280295A - 半導体素子の製造方法および撮像素子の製造方法 - Google Patents

半導体素子の製造方法および撮像素子の製造方法

Info

Publication number
JP2002280295A
JP2002280295A JP2001083400A JP2001083400A JP2002280295A JP 2002280295 A JP2002280295 A JP 2002280295A JP 2001083400 A JP2001083400 A JP 2001083400A JP 2001083400 A JP2001083400 A JP 2001083400A JP 2002280295 A JP2002280295 A JP 2002280295A
Authority
JP
Japan
Prior art keywords
film
alignment mark
substrate
etching
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001083400A
Other languages
English (en)
Inventor
Yoko Sakanoue
陽子 坂之上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001083400A priority Critical patent/JP2002280295A/ja
Publication of JP2002280295A publication Critical patent/JP2002280295A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】 アライメントマークを精確に検出することが
困難になるという問題を解消して、基板とフォトマスク
との精確な位置合わせが可能である半導体装置の製造方
法および撮像素子の製造方法を提供する。 【解決手段】 アライメントマーク40以外の所定のパ
ターンを被覆し、かつアライメントマーク40は露出さ
せるように、フォトレジスト8のパターンを形成する。
そしてそのアライメントマーク40の表面にエッチング
処理を施すことにより、その表面に付着していた層間膜
5や第2の金属膜6などの残渣7を確実に除去すること
ができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子の製造方
法および撮像素子の製造方法に関する。
【0002】
【従来の技術】従来、例えばLSI(Large Scale Inte
graded circuit)素子やCCD(Charge Coupled Devic
e )撮像素子のような半導体素子の製造工程では、露光
装置によって半導体基板などの基板上のフォトレジスト
にフォトマスク(あるいは縮小露光用のワーキングレチ
クルなど)のパターンを転写するに際して、その基板と
フォトマスクとの位置合わせ(いわゆるアライメント)
を行うために、アライメントマークが用いられている。
【0003】アライメントマークは、例えば十字形、格
子形、あるいは二重丸形など、所定のパターンとして、
基板上とフォトマスク上との両方にそれぞれ設けられ、
それらの位置を合致させることにより、基板とフォトマ
スクとの位置合わせを行うことができるように設定され
ている。
【0004】また、基板上とフォトマスク上とで、アラ
イメントマークのパターンをネガ形とポジ形とに互いに
反転したパターンとして設けておき、両者の位置が完全
に合致した状態を検出しやすい設定とすることなども行
われている。
【0005】このようなアライメントマークを有効に用
いることで、基板とフォトマスクとの精確な位置合わせ
を行うことが可能となることが期待される。
【0006】
【発明が解決しようとする課題】ところが、従来の半導
体素子の製造方法では、アライメントマークを精確に検
出することが困難になり、基板とフォトマスクとの精確
な位置合わせができなくなる場合があるという問題があ
った。あるいはパターニングの位置合わせ精度が低下し
てしまい、パターンずれや形状不良が発生する頻度が高
くなるという問題があった。しかも、半導体素子は一般
に、高集積化が進むにつれて、さらにパターンの微細化
が進むので、基板とフォトマスクとのさらに精確な位置
合わせが強く要請されることが予測される。
【0007】ここで、例えばCCD撮像素子のような半
導体素子の製造工程では、Si基板(シリコン単結晶の
ウェハからなる基板)などの基板上に第1の金属膜を成
膜し、それをエッチング加工して所定のパターンを形成
すると共に、アライメントマークのパターンを形成した
後、絶縁膜や層間膜や第2の金属膜などを積層して行
き、それらの積層膜をエッチング加工して所定のパター
ンを形成するが、このエッチング加工を行う工程で、ア
ライメントマークの表面に、エッチング加工の対象とな
っていた層間膜や第2の金属膜の残渣が残る場合があ
る。
【0008】このようなアライメントマークの表面上に
残された残渣に起因して、その後の工程で基板とフォト
マスクとの位置合わせを行う際に、アライメントマーク
を光学的に検出するための光が乱反射されてしまい、ア
ライメントマークを精確に検出することが困難になり、
基板とフォトマスクとの精確な位置合わせができなくな
ることを、本発明者は種々の実験や製造工程における実
際の品質管理上の考察の結果、確認した。
【0009】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、アライメントマークを精確に検出す
ることが困難になるという従来の問題を解消して、基板
とフォトマスクとの精確な位置合わせが可能である半導
体装置の製造方法および撮像素子の製造方法を提供する
ことにある。
【0010】
【課題を解決するための手段】本発明による半導体素子
の製造方法は、基板上にアライメントマークを形成し、
そのアライメントマークに基づいて基板に対するフォト
マスクの位置合わせを行って、そのフォトマスクのパタ
ーンを基板上に転写する工程を有する半導体素子の製造
方法であって、フォトマスクの位置合わせを行う以前
に、アライメントマークの表面にエッチング処理を施す
工程を含んでいる。
【0011】また、本発明による撮像素子の製造方法
は、基板上にアライメントマークを形成し、そのアライ
メントマークに基づいて基板に対するフォトマスクの位
置合わせを行って、そのフォトマスクのパターンを基板
上に転写する工程を有する撮像素子の製造方法であっ
て、フォトマスクの位置合わせを行う以前に、アライメ
ントマークの表面にエッチング処理を施す工程を含んで
いる。
【0012】また、本発明による他の撮像素子の製造方
法は、基板上に、少なくとも第1の金属膜を形成し、そ
の第1の金属膜をパターニングしてアライメントマーク
を形成する工程と、絶縁膜を形成する工程と、層間膜を
形成する工程と、第2の金属膜を形成する工程と、層間
膜および第2の金属膜をエッチング加工して所定のパタ
ーンを形成すると共に、アライメントマークにおける層
間膜および第2の金属膜を除去するためにアライメント
マークをエッチング加工する工程と、そのエッチング加
工が施されたアライメントマークの表面を露出させると
共に、その他の所定のパターンは被覆して、アライメン
トマークの表面のみにエッチング処理を施す工程と、低
反射膜を形成する工程と、遮光膜を形成する工程と、ア
ライメントマークに基づいて、基板に対するフォトマス
クの位置合わせを行って、そのフォトマスクのパターン
を基板上に転写する工程と、その転写されたパターンに
基づいて低反射膜または遮光膜のうち少なくともいずれ
か一方または両方をパターニングする工程とを含んでい
る。
【0013】また、本発明によるさらに他の撮像素子の
製造方法は、基板上に、少なくとも第1の金属膜を形成
し、その第1の金属膜をパターニングしてアライメント
マークを形成する工程と、絶縁膜を形成する工程と、層
間膜を形成する工程と、第2の金属膜を形成する工程
と、層間膜および第2の金属膜をエッチング加工して所
定のパターンを形成すると共に、アライメントマークに
おける層間膜および第2の金属膜を除去するためにアラ
イメントマークをエッチング加工する工程と、所定のパ
ターンに所定のエッチング加工を行うと共に、エッチン
グ加工が施されたアライメントマークの表面にエッチン
グ処理を施す工程と、低反射膜を形成する工程と、遮光
膜を形成する工程と、アライメントマークに基づいて基
板に対するフォトマスクの位置合わせを行って、そのフ
ォトマスクのパターンを基板上に転写する工程と、その
転写されたパターンに基づいて低反射膜または遮光膜の
うち少なくともいずれか一方または両方をパターニング
する工程とを含んでいる。
【0014】本発明による半導体素子の製造方法または
撮像素子の製造方法では、基板に対するフォトマスクの
位置合わせを行う以前に、アライメントマークの表面に
エッチング処理を施すことにより、製造工程中でアライ
メントマークの表面に残されていた半導体素子や撮像素
子の材料膜やそれを加工する際に用いられるフォトレジ
ストなどの残渣を除去して、そのような残渣に起因した
アライメントマークを検出する際の光の乱反射等を防
ぐ。
【0015】なお、アライメントマークの表面にエッチ
ング処理を施す工程は、基板上にアライメントマーク以
外のパターンをエッチング加工する工程でそれと一緒に
行うようにしてもよい。あるいは、アライメントマーク
以外のパターンをエッチング加工する工程とは別にそれ
専用の工程で行うようにしてもよい。
【0016】また、アライメントマークは、基板の表面
を直接にエッチング加工するなどして形成してもよく、
あるいは基板の表面上に金属膜などの材料膜を形成し、
それをエッチング加工するなどして形成してもよい。
【0017】本発明による他の撮像素子の製造方法で
は、層間膜および第2の金属膜を除去するエッチング加
工が施されたアライメントマークの表面を露出させると
共に、その他の所定のパターンは被覆して、アライメン
トマークの表面のみにエッチング処理を施した後に、低
反射膜を形成し、遮光膜を形成して、アライメントマー
クに基づいて基板に対するフォトマスクの位置合わせを
行って、そのフォトマスクのパターンを転写し、その転
写されたパターンに基づいて低反射膜または遮光膜のう
ち少なくともいずれか一方または両方をパターニングす
ることにより、層間膜や第2の金属膜の残渣あるいはそ
れらをパターニングする際に用いられたフォトレジスト
の残渣などがアライメントマークの表面上に残ることが
防止され、延いては低反射膜や遮光膜のパターンが精確
な位置に形成される。
【0018】また、本発明によるさらに他の撮像素子の
製造方法では、上記の撮像素子の製造方法におけるエッ
チング加工が施されたアライメントマークの表面にエッ
チング処理を施す工程を、それ専用の工程として行う代
りに、そのアライメントマーク以外の所定のパターンを
加工するエッチング工程で、そのパターン加工の工程と
共に行うことにより、上記の撮像素子の製造方法よりも
工程がさらに簡易化される。
【0019】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0020】図1および図2は、本発明の一実施の形態
に係るCCD撮像素子の製造方法における主要な工程を
表したものであり、図3はそれに用いられるフォトマス
ク(レチクル)を表した平面図、図4はそのフォトマス
クに形成されたアライメントマークのパターンを表した
平面図、図5はそのアライメントマークの断面図であ
る。また図6は、複数個のCCD撮像素子のチップが形
成されたSiウエハ(Si基板)を模式的に表したもの
である。
【0021】このCCD撮像素子の製造方法における主
要な製造工程としては、まず、Si基板1の表面に酸化
膜2を形成し、その上に、第1の金属膜3を形成する。
そして、例えばCr(クローム)系合金の薄膜からなる
アライメントマーク40のパターンが例えば合成クォー
ツなどのような透明基板の表面に形成されたフォトマス
ク(図示省略)を用いて、そのアライメントマーク40
のパターンを、第1の金属膜3の上に塗布されたフォト
レジスト(図示省略)に転写し、そのフォトレジストの
パターンに基づいて、第1の金属膜3をエッチング加工
してアライメントマーク40の基本的なパターンを形成
する(図1の(A))。
【0022】このアライメントマーク40を形成する工
程では、アライメントマーク40以外にCCD撮像素子
の所定の部位を構成するパターンについても、第1の金
属膜3をエッチング加工することによって形成する。な
お、このとき用いるエッチング加工法としては、ドライ
エッチング法でもよく、ウェットエッチング法でもよ
い。ただし、より微細なパターンを形成するためにはド
ライエッチング法が好適であることは言うまでもない。
【0023】続いて、第1の金属膜3の上に絶縁膜4を
形成し(図1の(B))、さらにその上に層間膜5を形
成し(図1の(C))、さらにその上に第2の金属膜を
形成する(図1の(D))。なお、これらの工程では、
アライメントマーク40以外にCCD撮像素子を構成す
る各部位にも絶縁膜4、層間膜5、第2の金属膜を形成
する。むしろ、CCD撮像素子を構成する各部位の材料
膜として絶縁膜4、層間膜5、第2の金属膜6を形成す
るのであって、それに伴って(付随して)、アライメン
トマーク40の第1の金属膜3の上にも絶縁膜4、層間
膜5、第2の金属膜6が形成される。
【0024】このようにして積層された絶縁膜4、層間
膜5、第2の金属膜6等を材料膜として、これにエッチ
ング加工を行って、CCD撮像素子の各チップ46を構
成する各部位の所定のパターンを形成する。ところが、
このとき、アライメントマーク40における絶縁膜4の
表面上には、層間膜5や第2の金属膜6あるいはそのエ
ッチング加工を行った際に用いたフォトレジストなど
の、残渣7が残留している場合がある(図1の
(E))。このような残渣7がアライメントマーク40
の表面上に残留していると、その後の工程でCCD撮像
素子としての所定のパターン47を有するフォトマスク
(レチクル)43とSi基板1との位置合わせを行う際
に、アライメントマーク40の表面で光が乱反射して、
アライメントマーク40を光学的に検出することが困難
になる場合がある。しかも、CCD撮像素子やLSIな
どの半導体素子では、ますます高集積化が進むにつれ
て、パターンのさらなる微細化が要請されているので、
そのような要請に的確に対応できることが半導体素子の
製造方法に対してますます強く要求される傾向にある。
このため、アライメントマーク40の表面上に残渣7が
残留することに起因してアライメントマーク40の光学
的な検出が困難になることを解消することが、さらに重
要な課題となる。そこで、次に述べるような工程によっ
て、この残渣7を確実に除去する。
【0025】まず、アライメントマーク40以外の所定
のパターンを被覆し、かつアライメントマーク40は露
出させるように、フォトレジスト8のパターンを形成す
る(図2の(A))。
【0026】そして、そのフォトレジスト8で被覆され
ずに露出しているアライメントマーク40の表面に対し
てエッチング処理を施す。このとき、アライメントマー
ク40における絶縁膜4や第1の金属膜3の表面を大幅
に蝕刻したりその形状を損傷させたりすることなく、ア
ライメントマーク40の表面に残留している層間膜5や
第2の金属膜6等の残渣7を除去できるように、このと
きのエッチング条件を設定してエッチング処理を行う
(図2の(B))。
【0027】このエッチング処理工程で用いるエッチャ
ントとしては、アライメントマーク40の表面に残留し
ている層間膜5や第2の金属膜6などの残渣7を確実に
溶融あるいは分解させることができ、かつアライメント
マーク40の絶縁膜4や第1の金属膜3はできるだけ蝕
刻しないように、層間膜5や第2の金属膜6などの残渣
7のみを選択的にエッチング除去できるものであること
が望ましい。あるいは、このエッチング処理の工程で、
アライメントマーク40を構成している絶縁膜4や第1
の金属膜3の表面が蝕刻されることが不可避である場合
には、層間膜5や第2の金属膜6などの残渣7を確実に
除去することができ、かつそれに伴ってアライメントマ
ーク40の表面の絶縁膜4などが蝕刻されても、それを
若干量に抑制すると共に、その蝕刻後のアライメントマ
ーク40の表面が凹凸を生じたりすることなく平坦なも
のとなるように、このエッチング処理工程におけるエッ
チング継続時間などの諸条件を調節することが望まし
い。
【0028】このようにアライメントマーク40の表面
にエッチング処理を施すことにより、その表面に付着し
ていた層間膜5や第2の金属膜6などの残渣7を確実に
除去することができる。
【0029】続いて、上記のエッチング処理工程で用い
たフォトレジスト8を除去した後、低反射膜9を形成す
る(図2の(C))。そしてさらに、遮光膜10を形成
する(図2の(D))。このとき、アライメントマーク
40における絶縁膜4の表面は残渣7が除去されて平坦
なものとなっているので、そのような平坦な絶縁膜4の
表面上に低反射膜9や遮光膜10を積層しても、図2の
(D)に模式的に示したように、その低反射膜9や遮光
膜10の表面を平坦に保つことができる。
【0030】続いて、露光装置にて、上記のようにして
Si基板1に設けられたアライメントマーク40と、低
反射膜9や遮光膜10のパターニングを行うために用い
られるフォトマスク43に設けられたアライメントマー
ク44との位置を合致させることにより、フォトマスク
43とSi基板1との位置合わせを行う。このとき、S
i基板1のアライメントマーク40の表面は、層間膜5
や第2の金属膜6などの残渣7が除去されて、平坦性が
良好な状態に保たれているので、その平面的なパターン
の光学的な検出を精確に行うことが可能となる。これに
より、遮光膜10や低反射膜9のパターニングを行う工
程で用いられるフォトマスク43とSi基板1との精確
な位置合わせを行うことが可能となり、延いてはCCD
撮像素子における低反射膜9や遮光膜10のパターンの
ずれや形状不良の発生を解消することができる。なお、
このとき用いられるフォトマスク43については、合成
クォーツのような透明基板41の表面上にCr薄膜のよ
うな金属膜42からなるパターンを形成した一般的なも
のを用いることができる。
【0031】このようにしてフォトマスク43とSi基
板1との精確な位置合わせを行った後、露光装置(図示
省略)によってフォトマスク43上の所定のパターンを
Si基板1上のフォトレジスト(図示省略)の精確な位
置に転写する。そして、そのフォトレジストのパターン
に基づいてSi基板1上の低反射膜9や遮光膜10など
を個別あるいは一括してエッチング加工する。このエッ
チング加工でアライメントマーク40における遮光膜1
0や低反射膜9なども除去してもよい(図示省略)。
【0032】なお、アライメントマーク40の表面に残
留している層間膜5や第2の金属膜6等の残渣7を除去
するためのエッチング処理工程は、それ専用の工程とし
て行うことのみには限定されない。この他にも、例えば
ブラインドバイアホール(Blind bia hall)のような浅
いコンタクトホールや、浅いトレンチ溝などの、CCD
撮像素子や半導体素子としての構成部位のうち凹凸の浅
いパターンを、いわゆるラフパターンエッチングと呼ば
れるようなエッチング加工あるいはハーフエッチングの
ような浅いエッチング加工によって形成する工程で、そ
れらの構成部位のパターニングと一緒に行うようにして
もよい。ただし、そのような浅いエッチング加工でアラ
イメントマーク40の絶縁膜4や第1の金属膜3が蝕刻
されたり損傷されたりすることがないようにすることが
必要である。このようなCCD撮像素子としての構成部
位の精確なパターニングを達成すると共にアライメント
マーク40の表面を損傷することなく残渣7を確実に除
去するという条件を両立することが容易ではない場合な
どには、上記のように、アライメントマーク40の表面
の残渣7を除去するための専用のエッチング処理を、そ
の他のCCD撮像素子としての構成部位をパターニング
するためのエッチング加工工程とは別途に行うことが望
ましい。
【0033】また、図1の(A)で示したようなアライ
メントマーク40の基本的なパターンは、凸パターンの
代りに、Si基板1(ウェハ)の表面に直接にエッチン
グ加工などにより凹パターンとして刻設することなども
可能であることは言うまでもない。
【0034】[実施例]上記の実施の形態で説明したよ
うなCCD撮像素子の製造方法を実際のCCD撮像素子
の製造ラインで試行した。第1の金属膜3を膜厚400
[nm]の多結晶シリコン膜、絶縁膜4を膜厚400
[nm]のPSG膜、層間膜5を膜厚500[nm]の
多結晶シリコンナイトライド膜、低反射膜9を膜厚60
[nm]のTiON膜、遮光膜10を600[nm]の
Al(アルミニウム)膜とし、アライメントマーク40
の表面の残渣7を除去するための専用のエッチング処理
を施した。このときのエッチング処理工程では、エッチ
ャントとしてCHF3 ,O2を用いた。
【0035】また、第1の金属膜3を膜厚400[n
m]のAl−Si膜、絶縁膜4を膜厚400[nm]の
SiO2 膜、層間膜5を上記同様の膜厚500[nm]
の多結晶シリコンナイトライド膜、低反射膜9を上記同
様の膜厚60[nm]のTiON膜、遮光膜10を60
0[nm]のW(タングステン)膜とし、エッチング処
理は上記同様にアライメントマーク40の表面の残渣7
を除去するための専用の工程とした。
【0036】その結果、いずれの場合も、アライメント
マーク40の表面に付着していた残渣7を確実に除去し
て、そのような残渣7に起因したアライメントマーク4
0を検出する際の光の乱反射等を防ぐことができ、Si
基板1とフォトマスク43との精確な位置合わせを行う
ことができた。そして、そのような精確な位置合わせを
行ったうえでフォトマスク43のパターンをSi基板1
上のフォトレジスト(図示省略)に転写することができ
たので、CCD撮像素子における低反射膜9や遮光膜1
0のパターンを精確な位置にパターニングすることがで
きた。
【0037】[比較例]比較例として、図7に示したよ
うに、アライメントマーク40の表面に残渣を残留させ
たままの状態で、その上に低反射膜9を形成し(図7の
(A))、さらにその上に遮光膜10を形成し(図7の
(B))、アライメントマーク401を光学的に検出し
てフォトマスク43とSi基板1との位置合わせを行っ
た。
【0038】その結果、アライメントマーク401にお
ける遮光膜10の表面での凹凸による光の乱反射等に起
因して、アライメントマーク401を精確に検出するこ
とが極めて困難となった。また、そのようにアライメン
トマーク401の検出が極めて困難な状態で無理にフォ
トマスク43とSi基板1との位置合わせを行った結
果、CCD撮像素子における低反射膜9や遮光膜10の
パターンを精確な位置にパターニングすることができな
くなり、低反射膜9や遮光膜10にパターンずれや形状
不良などが多発した。
【0039】本発明の製造方法によれば、アライメント
マーク40の表面における残渣7に起因した光の乱反射
等を解消してアライメントマーク40の表面を平坦に良
好な形状とすることができ、その結果、Si基板1とフ
ォトマスク43との精確な位置合わせを実現できること
が、上記の比較例と実施例とから確認された。
【0040】なお、上記の実施の形態および実施例で
は、本発明を撮像素子に適用する場合について説明した
が、本発明は、その他にも、例えばLSIのような半導
体素子の製造方法にも適用可能である。あるいはその他
にも、広義の半導体素子として、例えば薄膜トランジス
タ素子をスイッチング素子に用いた液晶表示素子の製造
方法などにも適用可能であることは言うまでもない。
【0041】また、上記の実施の形態および実施例で
は、Si基板上に第1の金属膜、絶縁膜、層間膜、第2
の金属膜、低反射膜、遮光膜等を形成する場合について
説明したが、CCD撮像素子のような半導体素子の各部
位を形成するための材料膜としては、これらのみには限
定されないことは言うまでもない。どのような材料およ
びその組み合わせからなる半導体素子の製造方法であっ
ても、上記のようにその半導体素子の一連の製造プロセ
ス中で、アライメントマークの表面に残渣が残りやすい
傾向にある工程を含んでいる半導体素子の製造方法であ
れば、本発明の技術を適用してアライメントマークの表
面の残渣を除去することができ、延いては精確な位置合
わせを行って、半導体素子の各部位の精確なパターニン
グを実現することができる。
【0042】
【発明の効果】以上説明したように、請求項1または2
記載の半導体素子の製造方法または請求項3ないし6の
いずれかに記載の撮像素子の製造方法によれば、基板に
対するフォトマスクの位置合わせを行う以前に、アライ
メントマークの表面にエッチング処理を施すことによ
り、製造工程中でアライメントマークの表面に残されて
いた半導体素子や撮像素子の材料膜やそれを加工する際
に用いられるフォトレジストなどの残渣を除去して、そ
のような残渣に起因したアライメントマークを検出する
際の光の乱反射等を防ぐようにしたので、アライメント
マークを精確に検出することが困難になるという問題を
解消して、基板とフォトマスクとの精確な位置合わせを
実現することができるという効果を奏する。
【0043】また、特に請求項2記載の半導体素子の製
造方法、あるいは請求項4または6記載の撮像素子の製
造方法によれば、アライメントマークの表面にエッチン
グ処理を施して層間膜やフォトレジストなどの残渣を除
去する工程を、アライメントマーク以外の所定のパター
ンをエッチングにより加工する工程でそれと一緒に行う
ようにしたので、上記の製造方法をさらに簡易化するこ
とが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係るCCD撮像素子の
製造方法における第2の金属膜を形成するまでの主要な
工程を表した図である。
【図2】本発明の一実施の形態に係るCCD撮像素子の
製造方法における、図1に示した工程に引き続く主要な
工程を表した図である。
【図3】本発明の一実施の形態に係るCCD撮像素子の
製造方法に用いられるフォトマスクを表した平面図であ
る。
【図4】図3に示したフォトマスクに形成されたアライ
メントマークのパターンを表した平面図である。
【図5】図4に示したアライメントマークの断面図であ
る。
【図6】個々にそれぞれアライメントマスクを備えた複
数個のCCD撮像素子のチップが配列形成されたSiウ
ェハを模式的に表した図である。
【図7】比較例として、アライメントマークの表面に残
渣を残留させたままの状態で低反射膜および遮光膜を形
成した場合の一例を示した図である。
【符号の説明】
1…Si基板、2…酸化膜、3…第1の金属膜、4…絶
縁膜、5…層間膜、6…第2の金属膜、8…フォトレジ
スト、9…低反射膜、10…遮光膜、40…アライメン
トマーク、43…フォトマスク

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板上にアライメントマークを形成し、
    そのアライメントマークに基づいて前記基板に対するフ
    ォトマスクの位置合わせを行って、そのフォトマスクの
    パターンを前記基板上に転写する工程を有する半導体素
    子の製造方法であって、 前記フォトマスクの位置合わせを行う以前に、前記アラ
    イメントマークの表面にエッチング処理を施す工程を含
    むことを特徴とする半導体素子の製造方法。
  2. 【請求項2】 前記アライメントマークの表面にエッチ
    ング処理を施す工程を、前記基板上に前記アライメント
    マーク以外のパターンをエッチング加工する工程で一緒
    に行うことを特徴とする請求項1記載の半導体素子の製
    造方法。
  3. 【請求項3】 基板上にアライメントマークを形成し、
    そのアライメントマークに基づいて前記基板に対するフ
    ォトマスクの位置合わせを行って、そのフォトマスクの
    パターンを前記基板上に転写する工程を有する撮像素子
    の製造方法であって、 前記フォトマスクの位置合わせを行う以前に、前記アラ
    イメントマークの表面にエッチング処理を施す工程を含
    むことを特徴とする撮像素子の製造方法。
  4. 【請求項4】 前記アライメントマークの表面にエッチ
    ング処理を施す工程を、前記基板上で前記アライメント
    マーク以外のパターンをエッチング加工する工程で一緒
    に行うことを特徴とする請求項3記載の撮像素子の製造
    方法。
  5. 【請求項5】 基板上に、少なくとも第1の金属膜を形
    成し、その第1の金属膜をパターニングしてアライメン
    トマークを形成する工程と、 絶縁膜を形成する工程と、 層間膜を形成する工程と、 第2の金属膜を形成する工程と、 前記層間膜および前記第2の金属膜をエッチング加工し
    て所定のパターンを形成すると共に、前記アライメント
    マークにおける前記層間膜および前記第2の金属膜をエ
    ッチング加工して除去する工程と、 前記エッチング加工が行われたアライメントマークの表
    面を露出させると共に、その他の前記所定のパターンは
    被覆して、前記アライメントマークの表面のみにエッチ
    ング処理を施す工程と、 低反射膜を形成する工程と、 遮光膜を形成する工程と、 前記アライメントマークに基づいて、前記基板に対する
    フォトマスクの位置合わせを行って、そのフォトマスク
    のパターンを前記基板上に転写する工程と、 転写された前記パターンに基づいて、前記低反射膜また
    は前記遮光膜のうち少なくともいずれか一方をパターニ
    ングする工程とを含むことを特徴とする撮像素子の製造
    方法。
  6. 【請求項6】 基板上に、少なくとも第1の金属膜を形
    成し、その第1の金属膜をパターニングしてアライメン
    トマークを形成する工程と、 絶縁膜を形成する工程と、 層間膜を形成する工程と、 第2の金属膜を形成する工程と、 前記層間膜および前記第2の金属膜をエッチング加工し
    て所定のパターンを形成すると共に、前記アライメント
    マークにおける前記層間膜および前記第2の金属膜をエ
    ッチング加工して除去する工程と、 前記所定のパターンに所定のエッチング加工を行うと共
    に、前記エッチング加工が行われたアライメントマーク
    の表面にエッチング処理を施す工程と、 低反射膜を形成する工程と、 遮光膜を形成する工程と、 前記アライメントマークに基づいて前記基板に対するフ
    ォトマスクの位置合わせを行って、そのフォトマスクの
    パターンを前記基板上に転写する工程と、 転写された前記パターンに基づいて、前記低反射膜また
    は前記遮光膜のうち少なくともいずれか一方をパターニ
    ングする工程とを含むことを特徴とする撮像素子の製造
    方法。
JP2001083400A 2001-03-22 2001-03-22 半導体素子の製造方法および撮像素子の製造方法 Pending JP2002280295A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001083400A JP2002280295A (ja) 2001-03-22 2001-03-22 半導体素子の製造方法および撮像素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001083400A JP2002280295A (ja) 2001-03-22 2001-03-22 半導体素子の製造方法および撮像素子の製造方法

Publications (1)

Publication Number Publication Date
JP2002280295A true JP2002280295A (ja) 2002-09-27

Family

ID=18939216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001083400A Pending JP2002280295A (ja) 2001-03-22 2001-03-22 半導体素子の製造方法および撮像素子の製造方法

Country Status (1)

Country Link
JP (1) JP2002280295A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179165A (ja) * 2002-11-26 2004-06-24 Fei Co ターゲット修復用のイオンビーム
CN1315174C (zh) * 2003-09-30 2007-05-09 佳能株式会社 液体排出头的制造方法
CN114628503A (zh) * 2022-04-29 2022-06-14 长鑫存储技术有限公司 半导体结构及半导体结构的制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179165A (ja) * 2002-11-26 2004-06-24 Fei Co ターゲット修復用のイオンビーム
CN1315174C (zh) * 2003-09-30 2007-05-09 佳能株式会社 液体排出头的制造方法
CN114628503A (zh) * 2022-04-29 2022-06-14 长鑫存储技术有限公司 半导体结构及半导体结构的制作方法

Similar Documents

Publication Publication Date Title
US4824254A (en) Alignment marks on semiconductor wafers and method of manufacturing the marks
US5545570A (en) Method of inspecting first layer overlay shift in global alignment process
JP4999234B2 (ja) フォトマスク及びそれを用いた半導体装置の製造方法
US10833022B2 (en) Structure and method to improve overlay performance in semiconductor devices
US6861186B1 (en) Method for backside alignment of photo-processes using standard front side alignment tools
US6632575B1 (en) Precision fiducial
JP2002280295A (ja) 半導体素子の製造方法および撮像素子の製造方法
US20030108803A1 (en) Method of manufacturing phase shift mask, phase shift mask and apparatus
EP0230648B1 (en) Method of forming an alignment mark
JP2003121988A (ja) ハーフトーン型位相シフトマスクの欠陥修正方法
JP3587712B2 (ja) 保護ダミーパターンを有する半導体製造用アライメントマーク構造
US6399259B1 (en) Method of forming alignment marks for photolithographic processing
JPH06324475A (ja) レチクル
JP2975871B2 (ja) 合わせマークの位置ずれ検査方法
US6784070B2 (en) Intra-cell mask alignment for improved overlay
JP2003248329A (ja) 半導体装置及びその製造方法
JP2004111720A (ja) 半導体露光装置のアライメント方法
KR100476378B1 (ko) 탑표면이미지프로세스에의해형성된레지스트패턴제거방법
JPH03142820A (ja) 半導体装置の製造方法
KR100232236B1 (ko) 정렬도 측정용 오버레이 패턴 형성방법
KR970009821B1 (ko) 반도체소자의 제조방법
JP2005043793A (ja) フォトマスク及びそれを用いたパターン転写方法
KR20010063641A (ko) 노광 공정용 정렬마크
JPH08148401A (ja) 半導体素子の製造方法
JP2005024962A (ja) フォトマスク、半導体装置及びその製造方法