JPS6127677A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6127677A JPS6127677A JP10675785A JP10675785A JPS6127677A JP S6127677 A JPS6127677 A JP S6127677A JP 10675785 A JP10675785 A JP 10675785A JP 10675785 A JP10675785 A JP 10675785A JP S6127677 A JPS6127677 A JP S6127677A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- base
- emitter
- region
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 20
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 20
- 238000007747 plating Methods 0.000 abstract description 18
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 13
- 239000010931 gold Substances 0.000 abstract description 13
- 229910052737 gold Inorganic materials 0.000 abstract description 13
- 229910052697 platinum Inorganic materials 0.000 abstract description 10
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 8
- 239000000377 silicon dioxide Substances 0.000 abstract description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052719 titanium Inorganic materials 0.000 abstract description 7
- 239000010936 titanium Substances 0.000 abstract description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 4
- 238000000926 separation method Methods 0.000 abstract description 2
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000005530 etching Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021339 platinum silicide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 150000001204 N-oxides Chemical class 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置特に高周波用途に用いられる半導体
装置の電極構造の製造方法に関するものである〇 〈なシ、従って電極配線構造も微細なものが要求される
０すなわち、第１図（Ａ）を参照すると、Ｎ凰シリコン
基板ｌにＰ型ベース領域５並びにＮ型エミッタ領域６を
不純物拡散により形成する２次いで表面のシリコン酸化
膜２にベースならびにエミいられ、ベース並びにエミッ
タ領域５，６との接触部にはさらに白金珪化物が用いら
れている。この金属層３は後゛に電解メッキの際メッキ
電流を流すために全面に形成されておシ、エミッタ電極
部７、ベース電極部７′および電流供給部τ′以外の金
属層３の表面はフォトレジスト４で被覆される〇しかる
後再び全面にチタンおよび白金がスパッタリングで被覆
されフォトレジスト４とともにその上のチタンと白金が
除去される０その後再度フォトレジストがエミッタ電極
部７、ペース電極部７′および電流供給部７“以外の表
面に被覆される。この電流供給部７“に負の電位を与え
ながら金のメッキ浴中に浸漬すると第１図ｆＢ）に示す
ようにベース電極部７′のチタン・白金の二層金属層９
′上に金メッキ層８′が、またエミッタ電極部７のチタ
ン・白金の二層金属層９上に金メッキ層８がそれぞれ形
成される。電流供給部７“は図面ではメッキされていな
いが、この部分は１つのウェハー上−カ所であるので実
際的には金がメッキされていても問題とはならない。フ
ォトレジスト４は金の電解メッキ後は除去される０次い
で同図（Ｃ）に示すように不要な部分の金属層３が除去
されて電極配線が形成される。
装置の電極構造の製造方法に関するものである〇 〈なシ、従って電極配線構造も微細なものが要求される
０すなわち、第１図（Ａ）を参照すると、Ｎ凰シリコン
基板ｌにＰ型ベース領域５並びにＮ型エミッタ領域６を
不純物拡散により形成する２次いで表面のシリコン酸化
膜２にベースならびにエミいられ、ベース並びにエミッ
タ領域５，６との接触部にはさらに白金珪化物が用いら
れている。この金属層３は後゛に電解メッキの際メッキ
電流を流すために全面に形成されておシ、エミッタ電極
部７、ベース電極部７′および電流供給部τ′以外の金
属層３の表面はフォトレジスト４で被覆される〇しかる
後再び全面にチタンおよび白金がスパッタリングで被覆
されフォトレジスト４とともにその上のチタンと白金が
除去される０その後再度フォトレジストがエミッタ電極
部７、ペース電極部７′および電流供給部７“以外の表
面に被覆される。この電流供給部７“に負の電位を与え
ながら金のメッキ浴中に浸漬すると第１図ｆＢ）に示す
ようにベース電極部７′のチタン・白金の二層金属層９
′上に金メッキ層８′が、またエミッタ電極部７のチタ
ン・白金の二層金属層９上に金メッキ層８がそれぞれ形
成される。電流供給部７“は図面ではメッキされていな
いが、この部分は１つのウェハー上−カ所であるので実
際的には金がメッキされていても問題とはならない。フ
ォトレジスト４は金の電解メッキ後は除去される０次い
で同図（Ｃ）に示すように不要な部分の金属層３が除去
されて電極配線が形成される。
かかるトランジスタは動作周波数が高くなる程電極配線
が微細でかつ高密度に形成される。配線層の厚さは薄い
程配線密度を高くすることはできるが電流が大きくなる
とエレクトロマイグレーシ目ン現象を生じ、時々は配線
の溶断に致る事がある。かかる溶断を防ぐため、電極配
線として電解金メッキ層のような厚い配線Ｓ構造にする
と上部まうという欠点がある。また全面に厚い金属層を
形成後エツチングで配線全形成すると、上部の金の過剰
析出はないが、エツチングの際横力向へのいわゆるサイ
ドエツチングが大きくなり、やはり高密度な配線は不可
能となっていた。さらに配線密度が高いと位置合せ、特
にメッキマスクとしての７オトレジスト膜４を高精度に
形成することが困難で、ややもすれば電極間短絡を生じ
ることになる。
が微細でかつ高密度に形成される。配線層の厚さは薄い
程配線密度を高くすることはできるが電流が大きくなる
とエレクトロマイグレーシ目ン現象を生じ、時々は配線
の溶断に致る事がある。かかる溶断を防ぐため、電極配
線として電解金メッキ層のような厚い配線Ｓ構造にする
と上部まうという欠点がある。また全面に厚い金属層を
形成後エツチングで配線全形成すると、上部の金の過剰
析出はないが、エツチングの際横力向へのいわゆるサイ
ドエツチングが大きくなり、やはり高密度な配線は不可
能となっていた。さらに配線密度が高いと位置合せ、特
にメッキマスクとしての７オトレジスト膜４を高精度に
形成することが困難で、ややもすれば電極間短絡を生じ
ることになる。
本願発明の目的は高密度な電極配線を有する半導体装置
のＭ遣方法を得ることにある。
のＭ遣方法を得ることにある。
本願発明によれば側面に絶縁膜を有するエミッタ領域を
ペース領域より高く形成し、この段差によって分離され
るベース電極部およびエミッタ電極を金属の被着で形成
し、その後エミッタ電極上に、エミッタ電極がベース領
域から電極を取９出す領域のベース電極配線層よシも厚
くなるように金属を形成する半導体装置の製造方法を得
る。
ペース領域より高く形成し、この段差によって分離され
るベース電極部およびエミッタ電極を金属の被着で形成
し、その後エミッタ電極上に、エミッタ電極がベース領
域から電極を取９出す領域のベース電極配線層よシも厚
くなるように金属を形成する半導体装置の製造方法を得
る。
かかる半導体装置は一導電型の半導体基板に他の導電製
のペース領域を形成し、その後ベース領域の所定部のエ
ミッタ領域上に厚さ０．３〜２μの一導電型の不純物を
含む多結晶半導体を形成し、全表面に絶縁膜を形成し、
この多結晶子導体を介して前記−尋′屯似の不純物が１
１１記ベース領域内に導入されて前記−等電屋のエミッ
タ領域が形成され、その後多結晶半導体上の絶縁膜を除
去するとともに前記ベース領域上の絶縁膜に第二の開孔
が形成され、しかる後全面に第一の金属層が真空蒸着や
スパッタリング等により蒸着され、この時前記多結晶半
導体上の第一の金属層とベース領域上の第一の金属層と
は前記絶縁膜の厚さにより互いに電気的に分離さｎて５
し成される。次いで前記多結晶半導体上の第一の金属層
に負電位を与えながら第２の金属層を前記多結晶半導体
上の第一の金属層上に形成することによって得られる。
のペース領域を形成し、その後ベース領域の所定部のエ
ミッタ領域上に厚さ０．３〜２μの一導電型の不純物を
含む多結晶半導体を形成し、全表面に絶縁膜を形成し、
この多結晶子導体を介して前記−尋′屯似の不純物が１
１１記ベース領域内に導入されて前記−等電屋のエミッ
タ領域が形成され、その後多結晶半導体上の絶縁膜を除
去するとともに前記ベース領域上の絶縁膜に第二の開孔
が形成され、しかる後全面に第一の金属層が真空蒸着や
スパッタリング等により蒸着され、この時前記多結晶半
導体上の第一の金属層とベース領域上の第一の金属層と
は前記絶縁膜の厚さにより互いに電気的に分離さｎて５
し成される。次いで前記多結晶半導体上の第一の金属層
に負電位を与えながら第２の金属層を前記多結晶半導体
上の第一の金属層上に形成することによって得られる。
本発明によればエミッタ配線のみに選択メッキが可能な
ためベース配線上をフォトレジストで被覆する必要はな
く、位置合せ不良による短絡の心配がない口この選択メ
ッキはエミッタ・ベース間が電解メッキ中に逆方向にバ
イアスされた場合は接合破壊が生じない範囲内に於いで
可能であることはもちろん、１臓方向にバイアスされて
もベース−エミッタ間には、ＰＮ接合の拡散電位に基づ
く立ち上９電位（通常０．５〜ｏ、 ｓ ｖ’ ）が存
在するために電流がベースを通して流れることは実質的
にはないので可能である。
ためベース配線上をフォトレジストで被覆する必要はな
く、位置合せ不良による短絡の心配がない口この選択メ
ッキはエミッタ・ベース間が電解メッキ中に逆方向にバ
イアスされた場合は接合破壊が生じない範囲内に於いで
可能であることはもちろん、１臓方向にバイアスされて
もベース−エミッタ間には、ＰＮ接合の拡散電位に基づ
く立ち上９電位（通常０．５〜ｏ、 ｓ ｖ’ ）が存
在するために電流がベースを通して流れることは実質的
にはないので可能である。
このように、本願発明によればエミッタ電極は厚いがそ
れに隣接するベース菫、極は薄いために高密度配線が簡
単に作れる。こ０〕時、ペース電極は本来電流密度か小
さいために厚い配線層にしなくとも配線層溶断等の障害
は生じない。かかる障否はエミッタ配線に問題となるこ
とであるが、エミッタ配線は厚くなっているため大電流
動作時にも配線が溶断すゐことはない。
れに隣接するベース菫、極は薄いために高密度配線が簡
単に作れる。こ０〕時、ペース電極は本来電流密度か小
さいために厚い配線層にしなくとも配線層溶断等の障害
は生じない。かかる障否はエミッタ配線に問題となるこ
とであるが、エミッタ配線は厚くなっているため大電流
動作時にも配線が溶断すゐことはない。
次に図面を参照して本願発明の詳細な説明する。
第２図（Ｎに示す如く、まずＮ型シリコン基板１１に酸
化シリコンＭ１２を拡散マスクとする通常の２Ｍ不純物
拡散によりＰ型のベース領域１５を形成し、次いでベー
ス領ＩＨｓ上に帯状もしくはクシの歯状に燐を含有する
多結晶シリコン２０を被着し、その後全表面に二酸化シ
リコン膜１２′を形成する。次いで熱処理によって多結
晶シリコン２０に含有する燐をベース領域１５に拡散し
て、同図（Ｂｌに示す如く、Ｎ型のエミッタ領域１６を
形成する。次いでベース領域１５上の二酸化シリコン膜
１２に、前述の多結晶シリコン２０とは互いに入シ組ん
だクシの歯状に、開孔を設けるとともに多結晶シリコン
２０および酸化シリコン膜１２上の二酸化シリコン膜１
２′を除去する０その全表面に金属を蒸着して同図（Ｃ
）の如き電極１３．１３’を形成する。この金属は例え
ば、まず白金を蒸着して熱処理し、シリコンと白金の接
触部を白金珪化物とした後、未反応白金を除去し、その
後チタンを全面に蒸着して形成される。金属層１３゜１
３′の厚さは０．２μに選定され、この時二酸化シリコ
ン膜１２の厚さによって金属層１３．１３’とは分離し
て形成される。二酸化シリコン膜１２上に形成された金
属層１３上（ｌζ後にエミッタ並びにベース電極パッド
となる部分を除いてフォトレジスト（図示せず）を塗布
し、全面にチタン白金の二層の金属層１９．１９’％形
成し、フォトレジストとともにその上の金属層１９，１
９′を除去して各電極パッドを形成する。これら電極パ
ッドを含むトランジスタ要部を除いて再びフォトレジス
ト（図示せず）を塗布する。
化シリコンＭ１２を拡散マスクとする通常の２Ｍ不純物
拡散によりＰ型のベース領域１５を形成し、次いでベー
ス領ＩＨｓ上に帯状もしくはクシの歯状に燐を含有する
多結晶シリコン２０を被着し、その後全表面に二酸化シ
リコン膜１２′を形成する。次いで熱処理によって多結
晶シリコン２０に含有する燐をベース領域１５に拡散し
て、同図（Ｂｌに示す如く、Ｎ型のエミッタ領域１６を
形成する。次いでベース領域１５上の二酸化シリコン膜
１２に、前述の多結晶シリコン２０とは互いに入シ組ん
だクシの歯状に、開孔を設けるとともに多結晶シリコン
２０および酸化シリコン膜１２上の二酸化シリコン膜１
２′を除去する０その全表面に金属を蒸着して同図（Ｃ
）の如き電極１３．１３’を形成する。この金属は例え
ば、まず白金を蒸着して熱処理し、シリコンと白金の接
触部を白金珪化物とした後、未反応白金を除去し、その
後チタンを全面に蒸着して形成される。金属層１３゜１
３′の厚さは０．２μに選定され、この時二酸化シリコ
ン膜１２の厚さによって金属層１３．１３’とは分離し
て形成される。二酸化シリコン膜１２上に形成された金
属層１３上（ｌζ後にエミッタ並びにベース電極パッド
となる部分を除いてフォトレジスト（図示せず）を塗布
し、全面にチタン白金の二層の金属層１９．１９’％形
成し、フォトレジストとともにその上の金属層１９，１
９′を除去して各電極パッドを形成する。これら電極パ
ッドを含むトランジスタ要部を除いて再びフォトレジス
ト（図示せず）を塗布する。
次いで金属層１３に電源の負電極を与え、電源の正電極
に接続された白金等の電解電極と共に金のメッキ浴中に
浸漬して、同図（旬に示す如く、金属層１３上に金のメ
ッキ層１８を形成する０この時ベース領域１５上の金属
層１９′はメッキ浴中で金属層１３に対しエミッタ・ベ
ース接合の拡散電位に基づく立ち上り電圧だけ高い電界
がかかり、電流は流れない０このため金属層１９′には
金が電解メッキにより形成されない。またメッキ後メッ
キ電流供給用の配線すなわちメッキ時にフォトレジスト
（図示せず）でおおわれていた金属層１３は除去する必
要があるが、この領域は高密度な微細構造は要求されな
いので、極めて大まかな位置合せによるフォトレジスト
塗布工程によってエツチング除去できる。
に接続された白金等の電解電極と共に金のメッキ浴中に
浸漬して、同図（旬に示す如く、金属層１３上に金のメ
ッキ層１８を形成する０この時ベース領域１５上の金属
層１９′はメッキ浴中で金属層１３に対しエミッタ・ベ
ース接合の拡散電位に基づく立ち上り電圧だけ高い電界
がかかり、電流は流れない０このため金属層１９′には
金が電解メッキにより形成されない。またメッキ後メッ
キ電流供給用の配線すなわちメッキ時にフォトレジスト
（図示せず）でおおわれていた金属層１３は除去する必
要があるが、この領域は高密度な微細構造は要求されな
いので、極めて大まかな位置合せによるフォトレジスト
塗布工程によってエツチング除去できる。
このように、本願発明によればベース電極には金メッキ
層が形成されていないので電極配姉を微細で高密度に形
成できる。したがって動作周波数を高くできる。また高
電流の流れるエミッタ電極は金メッキにより厚くされて
いるのでエレクトロマイグレーション現象や配線の溶断
が生じることなく高電力用途に使用できる。さらにエミ
ッタ電極とベース電極とは二酸化シリコンの膜厚で分離
されているために、横方向の絶縁分離領域を必要としな
いので、極めて高密度な電極配線が形成できるＯ また上記実施例の製法に従えば、フォトレジスト等の絶
縁膜マスクを用いることなく金の選択メッキが可能なた
め、電極間にメッキマスク形成のための位置合せ余裕を
設ける必要もない０さらに最とも高密度な配線が形成さ
れるエミッタ領域１６およびベース領域１５から電極を
取り出す部分の電極形成に位置合せ工程を必要としない
。従って位置合せ余裕の必要がないので、電極取出し部
の配線密度を極度に高くできる。
層が形成されていないので電極配姉を微細で高密度に形
成できる。したがって動作周波数を高くできる。また高
電流の流れるエミッタ電極は金メッキにより厚くされて
いるのでエレクトロマイグレーション現象や配線の溶断
が生じることなく高電力用途に使用できる。さらにエミ
ッタ電極とベース電極とは二酸化シリコンの膜厚で分離
されているために、横方向の絶縁分離領域を必要としな
いので、極めて高密度な電極配線が形成できるＯ また上記実施例の製法に従えば、フォトレジスト等の絶
縁膜マスクを用いることなく金の選択メッキが可能なた
め、電極間にメッキマスク形成のための位置合せ余裕を
設ける必要もない０さらに最とも高密度な配線が形成さ
れるエミッタ領域１６およびベース領域１５から電極を
取り出す部分の電極形成に位置合せ工程を必要としない
。従って位置合せ余裕の必要がないので、電極取出し部
の配線密度を極度に高くできる。
上記に、第２図（Ａ）〜（Ｄ）を診照して、電極密度を
最も高くできる一実施例によって本願発明を説明したが
、第１図（Ａ）〜（Ｃ）の如く、エミッタ電極とベース
電極が同一平面に取り出される場合にも本願は適用でき
る。すなわち、第１図（Ｎの金属層３を全面蒸着後ベー
スおよびエミッタ電極配線の形状にエツチングし、エミ
ッタ電極に負電位を与えながら金のメッキ浴中に浸漬す
れば、エミッタ電極上に選択的に金のメッキ層を形成で
きる。この場合電極配線層の密度は第２図囚〜ｆＤ＋の
実施例に比しては多少低くなるが、従来に比してはなお
かなりの高密度化が達成される。その他の効果は第２図
（Ａ）〜（鵡の実施例と同様である。
最も高くできる一実施例によって本願発明を説明したが
、第１図（Ａ）〜（Ｃ）の如く、エミッタ電極とベース
電極が同一平面に取り出される場合にも本願は適用でき
る。すなわち、第１図（Ｎの金属層３を全面蒸着後ベー
スおよびエミッタ電極配線の形状にエツチングし、エミ
ッタ電極に負電位を与えながら金のメッキ浴中に浸漬す
れば、エミッタ電極上に選択的に金のメッキ層を形成で
きる。この場合電極配線層の密度は第２図囚〜ｆＤ＋の
実施例に比しては多少低くなるが、従来に比してはなお
かなりの高密度化が達成される。その他の効果は第２図
（Ａ）〜（鵡の実施例と同様である。
また本発明をＮＰＮ型トランジスタについて説明したが
ＰＮＰ型トランジスタに於いても同様に適用できること
は明らかである。
ＰＮＰ型トランジスタに於いても同様に適用できること
は明らかである。
第１図（Ｎ〜（Ｃ）は従来のトランジスタをその製造工
程順に示す断面図である。 第２図（Ａ）〜（Ｄ）は本発明の一実施例をその製造工
程順に示す断面図である。 ｌ、１１・・・半導体基板、２． １２山二酸化シリコ
ン膜、３． １３． １３’・・・金属層、５，１５・
・・ベース領域、６，１６・・・エミ、り領域、８．８
’。 １８・・・メッキ層。
程順に示す断面図である。 第２図（Ａ）〜（Ｄ）は本発明の一実施例をその製造工
程順に示す断面図である。 ｌ、１１・・・半導体基板、２． １２山二酸化シリコ
ン膜、３． １３． １３’・・・金属層、５，１５・
・・ベース領域、６，１６・・・エミ、り領域、８．８
’。 １８・・・メッキ層。
Claims (1)
- エミッタ、ベース、コレクタの各電極を半導体基体に
備えた半導体装置の製造方法に於いて、ベース領域上に
選択的に不純物含有ポリシリコンを形成する工程と、該
ポリシリコン側面に絶縁膜を形成する工程と、前記ポリ
シリコンからの不純物拡散でエミッタ領域を前記ベース
領域に形成する工程と、金属を被着して前記絶縁膜の前
記ベース表面上の厚さにより分離されたベース電極とエ
ミッタ電極とを形成する工程と、前記エミッタ電極を前
記ベース電極より厚くする工程とを有することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10675785A JPS6127677A (ja) | 1985-05-17 | 1985-05-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10675785A JPS6127677A (ja) | 1985-05-17 | 1985-05-17 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14185876A Division JPS5366379A (en) | 1976-11-26 | 1976-11-26 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6127677A true JPS6127677A (ja) | 1986-02-07 |
Family
ID=14441783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10675785A Pending JPS6127677A (ja) | 1985-05-17 | 1985-05-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6127677A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0674370U (ja) * | 1993-03-30 | 1994-10-21 | 株式会社キングジム | 書類入れ |
| JPH06318600A (ja) * | 1990-02-20 | 1994-11-15 | American Teleph & Telegr Co <Att> | 半導体デバイス |
-
1985
- 1985-05-17 JP JP10675785A patent/JPS6127677A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06318600A (ja) * | 1990-02-20 | 1994-11-15 | American Teleph & Telegr Co <Att> | 半導体デバイス |
| JPH0674370U (ja) * | 1993-03-30 | 1994-10-21 | 株式会社キングジム | 書類入れ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3462650A (en) | Electrical circuit manufacture | |
| US3518506A (en) | Semiconductor device with contact metallurgy thereon,and method for making same | |
| JPH07183302A (ja) | 金属層の形成及びボンディング方法 | |
| US4769687A (en) | Lateral bipolar transistor and method of producing the same | |
| JPS58139468A (ja) | 半導体装置およびその製造方法 | |
| US3449825A (en) | Fabrication of semiconductor devices | |
| KR930006736B1 (ko) | 반도체장치의 제조방법 | |
| JPS6127677A (ja) | 半導体装置の製造方法 | |
| US5196723A (en) | Integrated circuit screen arrangement and a method for its manufacture | |
| JPS5950104B2 (ja) | ハンドウタイソウチ | |
| JPS6132826B2 (ja) | ||
| JPS5834943A (ja) | 半導体装置の製造方法 | |
| JPS5951130B2 (ja) | 漏洩電流の少ない半導体装置の製造方法 | |
| JPS59229866A (ja) | 半導体装置 | |
| JPS6125217B2 (ja) | ||
| JPH0587137B2 (ja) | ||
| JPS5856459A (ja) | 半導体装置の製造方法 | |
| JPH05283715A (ja) | 高安定ツェナーダイオード | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS63228735A (ja) | 半導体装置の製造方法 | |
| JPS62111459A (ja) | 半導体装置の製造方法 | |
| JPS61158174A (ja) | 半導体装置及びその製造方法 | |
| JPS6136935A (ja) | 半導体装置の製造方法 | |
| JPS6010778A (ja) | 半導体装置及びその製造方法 | |
| JPS59104125A (ja) | 半導体装置の製造方法 |