JPS59104125A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59104125A JPS59104125A JP21355582A JP21355582A JPS59104125A JP S59104125 A JPS59104125 A JP S59104125A JP 21355582 A JP21355582 A JP 21355582A JP 21355582 A JP21355582 A JP 21355582A JP S59104125 A JPS59104125 A JP S59104125A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- resist
- insulating layer
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 13
- 239000012212 insulator Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000001020 plasma etching Methods 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発明は、半導体集積回路装置、特に絶縁ゲート型半導
体集積回路装置のコンタクト穴形成工程に係り、なだら
かなコンタクト穴の形成方法に関する。
体集積回路装置のコンタクト穴形成工程に係り、なだら
かなコンタクト穴の形成方法に関する。
半導体集積回路装置、特に絶縁ゲート型半導体集積回路
装＃（以下ＭＯ８ＩＣと略す）に於ては、近年その機能
の多様化及び大容量化に伴い、ＭＯ８ＩＣの集積度が極
めて高くなってきている。その為、ＭＯＳ ＩＣの構
造が複雑かつ微細パターン化されてきておシ、その製造
技術・工程で種々の問題が発生している。それらの問題
の１つに、コンタクト部での金属配線の断線がある。こ
の問題は、以前から信頼性・歩留上の問題となっていた
ことであるが、最近になって、素子密度が高くなるに従
って多層構造が多用されるようになってきた為、コンタ
クト部での段差が大きくなり、以前にもまして断線しや
すい構造になってくるに従って深刻化してきている。
装＃（以下ＭＯ８ＩＣと略す）に於ては、近年その機能
の多様化及び大容量化に伴い、ＭＯ８ＩＣの集積度が極
めて高くなってきている。その為、ＭＯＳ ＩＣの構
造が複雑かつ微細パターン化されてきておシ、その製造
技術・工程で種々の問題が発生している。それらの問題
の１つに、コンタクト部での金属配線の断線がある。こ
の問題は、以前から信頼性・歩留上の問題となっていた
ことであるが、最近になって、素子密度が高くなるに従
って多層構造が多用されるようになってきた為、コンタ
クト部での段差が大きくなり、以前にもまして断線しや
すい構造になってくるに従って深刻化してきている。
不発明は、ホトレジスト工程を増加させることなく、金
属配線の断線のない、高信頼性・高集積度のＭＯＳ
ＩＣを実現しようとするものである。
属配線の断線のない、高信頼性・高集積度のＭＯＳ
ＩＣを実現しようとするものである。
以下、図を用いて不発明の詳細な説明
第１図（ａ）〜（Ｃ）が従来方法であり第２図（ａ）〜
（ｅ）が本発明の実施例である。まず従来方法の説明を
行い、次に本発明の実施例についてＭＯＳ ＩＣの場
合を例として説明を行う。
（ｅ）が本発明の実施例である。まず従来方法の説明を
行い、次に本発明の実施例についてＭＯＳ ＩＣの場
合を例として説明を行う。
半導体基板例えばＰ型シリコン基板１の上に形成された
ｎ型拡散層領域２及びゲート電極や配線として用いられ
る多結晶シリコン４上に絶縁物層例えば酸化硅素層６を
形成し、しかる稜、前記絶縁物層６上にホトレジスト７
を塗布し、前記ｎ型拡散層２及び多結晶シリコン４と金
属配線１３とを接続する目的で、該絶縁物層６に開孔部
を設ける為に、前記ホトレジスト７に所定のノくターン
ニング全行う（第１図（ａ））。しかる後前記絶縁物層
６を前記ホトレジスト７の開孔部８，９に従って除去（
エツチング）シ（第１図（ｂ））、その後ホトレジスト
７を除去し金属配線１３を形成する（第１図（Ｃ））。
ｎ型拡散層領域２及びゲート電極や配線として用いられ
る多結晶シリコン４上に絶縁物層例えば酸化硅素層６を
形成し、しかる稜、前記絶縁物層６上にホトレジスト７
を塗布し、前記ｎ型拡散層２及び多結晶シリコン４と金
属配線１３とを接続する目的で、該絶縁物層６に開孔部
を設ける為に、前記ホトレジスト７に所定のノくターン
ニング全行う（第１図（ａ））。しかる後前記絶縁物層
６を前記ホトレジスト７の開孔部８，９に従って除去（
エツチング）シ（第１図（ｂ））、その後ホトレジスト
７を除去し金属配線１３を形成する（第１図（Ｃ））。
通常金属配線層１３は真空蒸着法等で形成されるが、前
記開孔部（以下コンタクト部とする）８，９における絶
縁物層６０段部１２の形状がなだらかでない場合には、
段部１２に於て金属配線１３の厚さが薄くなってしまう
部分１４が生じ、はなはだしい場合には断線に到る。こ
のような金属配線１３が薄くなった部分１４は、ＭＯＳ
ＩＣを長期間使用した場合に断線することが多く、ＭＯ
Ｓ ＩＣの信頼性上大きな問題となる。
記開孔部（以下コンタクト部とする）８，９における絶
縁物層６０段部１２の形状がなだらかでない場合には、
段部１２に於て金属配線１３の厚さが薄くなってしまう
部分１４が生じ、はなはだしい場合には断線に到る。こ
のような金属配線１３が薄くなった部分１４は、ＭＯＳ
ＩＣを長期間使用した場合に断線することが多く、ＭＯ
Ｓ ＩＣの信頼性上大きな問題となる。
不発明は、前記絶縁物層段部１２をなだらかにするとと
により上記問題を解決しようとするものである０まず従
来方法と同一の方法で絶縁物層６上にレジスト７のパタ
ーンニングを行う（第２図（ａ））。しかる後、該レジ
ストのパターン８，９に従い、例えば異方性ドライエツ
チング方法を用いて所定の時間エツチングを行う。尚こ
の時、拡散層２及び多結晶シリコン層４上に若干（０２
〜０３μｍ程度）の絶縁物が残るようにしておく（第２
図（ｂ））。その徒、例えば酸素プラズマを用いて、前
記レジストアのパターンの縮少、即ちコンタクト開孔パ
ターンの拡大１６を行う（第２図（Ｃ））。
により上記問題を解決しようとするものである０まず従
来方法と同一の方法で絶縁物層６上にレジスト７のパタ
ーンニングを行う（第２図（ａ））。しかる後、該レジ
ストのパターン８，９に従い、例えば異方性ドライエツ
チング方法を用いて所定の時間エツチングを行う。尚こ
の時、拡散層２及び多結晶シリコン層４上に若干（０２
〜０３μｍ程度）の絶縁物が残るようにしておく（第２
図（ｂ））。その徒、例えば酸素プラズマを用いて、前
記レジストアのパターンの縮少、即ちコンタクト開孔パ
ターンの拡大１６を行う（第２図（Ｃ））。
ホトレジスト７がポジ型レジストである場合には、酸素
プラズマ処理を行うことにより、かなシ精度よくパター
ンの縮少を行うことができる。前記酸素プラズマ処理を
行った後、さらに今度は若干大きく（０１〜０．２μ程
度）なったレジスト開孔部１６のパターンに従って、再
度異方性プラズマエッチを拡散層２及び多結晶ｓｔ４上
のコンタクト部１５の絶縁物６がなくなる迄行って、し
かる稜該しシスト７を除去する（第２図（ｄ））。そう
すると、コンタクト段部が階段状１７に々っだコンタク
ト穴１５が形成される。その後高温の熱処理を行う。
プラズマ処理を行うことにより、かなシ精度よくパター
ンの縮少を行うことができる。前記酸素プラズマ処理を
行った後、さらに今度は若干大きく（０１〜０．２μ程
度）なったレジスト開孔部１６のパターンに従って、再
度異方性プラズマエッチを拡散層２及び多結晶ｓｔ４上
のコンタクト部１５の絶縁物６がなくなる迄行って、し
かる稜該しシスト７を除去する（第２図（ｄ））。そう
すると、コンタクト段部が階段状１７に々っだコンタク
ト穴１５が形成される。その後高温の熱処理を行う。
特に絶縁物層６が、数ｍａｔ％のリンを含む酸化硅素の
場合には、上記熱処理により階段状のコンタクト段部１
７は、高温による溶融により、非常になだらかな形状１
８となる。しかる後核熱処理で５一 形成された酸化物層を除去した後、金属配線１３を形成
する（第２図（ｅ））と、断線の必要のない極めて高信
頼性のＭＯＳ ＩＣｉ作製できる。又階段状コンタク
ト段部１７を形成する為に前記酸素プラズマを用いず、
ホトレジスＩｆ除去した後、再度ホトレジストのパター
ンニングを行ってもよいが、その場合には、ホトレジス
ト工程の重ね合せ精度の限界によ少、集積度が決定され
てしまう為、高集積度ＭＯＳ ＩＣの作製が困難にな
る。即ち、不発明に依り、金属配線の断線に関しては全
く問題のない高集積度のＭＯＳ ＩＣを、ホトレジス
ト工程を増加させることなく製造できた。
場合には、上記熱処理により階段状のコンタクト段部１
７は、高温による溶融により、非常になだらかな形状１
８となる。しかる後核熱処理で５一 形成された酸化物層を除去した後、金属配線１３を形成
する（第２図（ｅ））と、断線の必要のない極めて高信
頼性のＭＯＳ ＩＣｉ作製できる。又階段状コンタク
ト段部１７を形成する為に前記酸素プラズマを用いず、
ホトレジスＩｆ除去した後、再度ホトレジストのパター
ンニングを行ってもよいが、その場合には、ホトレジス
ト工程の重ね合せ精度の限界によ少、集積度が決定され
てしまう為、高集積度ＭＯＳ ＩＣの作製が困難にな
る。即ち、不発明に依り、金属配線の断線に関しては全
く問題のない高集積度のＭＯＳ ＩＣを、ホトレジス
ト工程を増加させることなく製造できた。
第１図（ａ）〜（Ｃｌは従来方法の例を示す断面図であ
り、第２図（ａ）〜（ｅ）は不発明の実施例を示す断面
図である。 面図に於て、１・・・・・・Ｐ型８ｉ基板、２・・・・
ｎ型拡散層、３・・・・・・フィールド絶縁物層、４・
・・・・多結晶シリコン、５・・・・・・ゲート絶縁膜
、６・・・・・・絶縁物６− 層、（数ｍｏ／％のリンを含む酸化硅素）、７・・・ホ
トレジスト、８・・・・・多結晶シリコン」：ホトレジ
スト開孔部、９ ・・拡散層上ホトレジスト開孔部、１
０・・・・多結晶シリコン上コンタクト部、１】・・・
・・・拡散層上コンタクト部、１２・・・従来方法コン
タクト段部、１３・・・金属配線、１４ ・・・金属配
線の薄く々っだ部分、１５・ ・途中まで開孔されたコ
ンタクト部、１６ ・ 酸素プラズマにより拡大された
レジスト開孔部、１７・・・階段上になったコンタクト
段部、１８・・・・・・なだらかなコンタクト段部、で
ある。 ７−
り、第２図（ａ）〜（ｅ）は不発明の実施例を示す断面
図である。 面図に於て、１・・・・・・Ｐ型８ｉ基板、２・・・・
ｎ型拡散層、３・・・・・・フィールド絶縁物層、４・
・・・・多結晶シリコン、５・・・・・・ゲート絶縁膜
、６・・・・・・絶縁物６− 層、（数ｍｏ／％のリンを含む酸化硅素）、７・・・ホ
トレジスト、８・・・・・多結晶シリコン」：ホトレジ
スト開孔部、９ ・・拡散層上ホトレジスト開孔部、１
０・・・・多結晶シリコン上コンタクト部、１】・・・
・・・拡散層上コンタクト部、１２・・・従来方法コン
タクト段部、１３・・・金属配線、１４ ・・・金属配
線の薄く々っだ部分、１５・ ・途中まで開孔されたコ
ンタクト部、１６ ・ 酸素プラズマにより拡大された
レジスト開孔部、１７・・・階段上になったコンタクト
段部、１８・・・・・・なだらかなコンタクト段部、で
ある。 ７−
Claims (2)
- （１）半導体基板に設けられた半導体領域上もしくは該
半導体基板上に設けられた多結晶シリコン層上に絶縁物
層を形成しこの絶縁物層に該半導体領域もしくは該多結
晶シリコン層に金属配線を接続するためのコンタクト穴
を形成する工程゛に於て、該絶縁物層上に、ホトレジス
トで該コンタクト穴のパターンを形成した後、異方性プ
ラズマエツチングで該パターンに従って該絶縁物層を所
定時間エツチングを行い、しかる後、該レジストパター
ンを収縮させ、しかる後に、再度異方性プラズマエツチ
ングでコンタクト穴を完成させることを特徴とする半導
体装置の製造方法。 - （２）前記絶縁物層が、リンを数ｍａ！％含む酸化硅素
から成り、かつ前記レジストパターンの縮小を酸素プラ
ズマを用いて行うことを特徴とする特許請求の範囲第（
１）項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21355582A JPS59104125A (ja) | 1982-12-06 | 1982-12-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21355582A JPS59104125A (ja) | 1982-12-06 | 1982-12-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59104125A true JPS59104125A (ja) | 1984-06-15 |
Family
ID=16641140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21355582A Pending JPS59104125A (ja) | 1982-12-06 | 1982-12-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59104125A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084416A (en) * | 1989-02-17 | 1992-01-28 | Matsushita Electronics Corporation | Method of forming a low resistance contact by forming a contact hole within a recess |
-
1982
- 1982-12-06 JP JP21355582A patent/JPS59104125A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084416A (en) * | 1989-02-17 | 1992-01-28 | Matsushita Electronics Corporation | Method of forming a low resistance contact by forming a contact hole within a recess |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525544A (en) | Semiconductor device with a MOS structure and a manufacturing method thereof | |
| JPS59104125A (ja) | 半導体装置の製造方法 | |
| JPS5950104B2 (ja) | ハンドウタイソウチ | |
| JP2817226B2 (ja) | 半導体装置の製造方法 | |
| JPS5939046A (ja) | ゲ−トアレイの製造方法 | |
| JPS63102340A (ja) | 半導体装置の製造方法 | |
| JP2534496B2 (ja) | 半導体装置の製造方法 | |
| JPS5951130B2 (ja) | 漏洩電流の少ない半導体装置の製造方法 | |
| JPS63272050A (ja) | 半導体装置の製造方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6054468A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63284861A (ja) | 半導体装置の製造方法 | |
| JPS62128150A (ja) | 半導体装置の製造方法 | |
| JPS58124268A (ja) | 集積回路装置 | |
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 | |
| JPS59155126A (ja) | 半導体装置の製造方法 | |
| JPS5858744A (ja) | 半導体装置の製造方法 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JPS62150825A (ja) | 半導体装置の製造方法 | |
| JPH03169018A (ja) | 半導体集積回路の製造方法 | |
| JPH03237720A (ja) | 半導体装置の製造方法 | |
| JPS62281328A (ja) | 半導体装置の製造方法 | |
| JPH01222461A (ja) | 半導体装置の製造方法 | |
| JPH02231719A (ja) | 半導体集積回路の製造方法 |