JPS5858744A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5858744A JPS5858744A JP15839681A JP15839681A JPS5858744A JP S5858744 A JPS5858744 A JP S5858744A JP 15839681 A JP15839681 A JP 15839681A JP 15839681 A JP15839681 A JP 15839681A JP S5858744 A JPS5858744 A JP S5858744A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- photoresist
- wiring
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、％に半導体業績
回路の配−〇形成方法に関する。
回路の配−〇形成方法に関する。
最近、半導体集積回路の高集積化が進み、パターンの微
細化とともに、多層配線化が進んでいる。
細化とともに、多層配線化が進んでいる。
ＭＩ図（ａ）〜（ｄ）は従来の２ノー配線構造の半導体
装置の一例の製造方法を説明するための工程断面図での
る。
装置の一例の製造方法を説明するための工程断面図での
る。
１ず、第１図（ａ）のように、半導体基板ｌの表面に絶
縁膜２を瞑け、その上に第１の金属配線層３を設け、巣
にその上にホトレジスト４を設ける。
縁膜２を瞑け、その上に第１の金属配線層３を設け、巣
にその上にホトレジスト４を設ける。
次に、第１図（ｂ）のように、ホトレジスト４′ｔ−マ
スクにして第１の金に！４配線層３をエツチングし。
スクにして第１の金に！４配線層３をエツチングし。
ホトレジスト４の下以外の金Ｉｆ４５！：除云し、金属
配紛ン形成する。
配紛ン形成する。
次に、第１図（Ｃ）のように、ホトレジネト４を除去し
、衣１１０を層間絶縁膜５で横９゜次に、第１図（ｄ）
のように１表面に第２の金属配線層６を収ける。
、衣１１０を層間絶縁膜５で横９゜次に、第１図（ｄ）
のように１表面に第２の金属配線層６を収ける。
このような半導体装置の製造方法によれば、第１鳩目の
第１の金属配線ノー３の膜厚さ分の段差が生じ、第２の
金属配線層６による段差側壁微積が必ｊルも良好でない
為１者しい場合には５段、に沿っての第２の蛍ｋＡ配融
膚６の段切れが生じる欠点がらった。また１段切れが生
じない丑でも１段部での第２の金属配線層６の厚さが非
常に薄くなる為に、長期間使用するとエレクトロ・マイ
グレーションを引き起し、配線の寿命を短かくシ、半導
体装置全体の信頼度を悪化させるという欠点があった・ 本発明の目的は上記の欠点を除去し、高信頼性の多層配
線構造を有する半導体装置Ｏ製造方法を提供することに
ある。
第１の金属配線ノー３の膜厚さ分の段差が生じ、第２の
金属配線層６による段差側壁微積が必ｊルも良好でない
為１者しい場合には５段、に沿っての第２の蛍ｋＡ配融
膚６の段切れが生じる欠点がらった。また１段切れが生
じない丑でも１段部での第２の金属配線層６の厚さが非
常に薄くなる為に、長期間使用するとエレクトロ・マイ
グレーションを引き起し、配線の寿命を短かくシ、半導
体装置全体の信頼度を悪化させるという欠点があった・ 本発明の目的は上記の欠点を除去し、高信頼性の多層配
線構造を有する半導体装置Ｏ製造方法を提供することに
ある。
本開明の半導体装置の製造方法１１半４体基板の表面に
設けられ九第１の絶縁膜の上に第１の金属層を形成する
工程と、ホトレジストを用いて通訳エツチングして第１
の金属層−を形成する工程と、前記ホトレジストを残し
たまま全六回に第２の絶縁膜を形成する工程と、前記ホ
トレジスト全除去すると共にその上の紺２の絶Ｍｌを除
去する工程と、弐面に第３０絶縁膜を形成する工程と。
設けられ九第１の絶縁膜の上に第１の金属層を形成する
工程と、ホトレジストを用いて通訳エツチングして第１
の金属層−を形成する工程と、前記ホトレジストを残し
たまま全六回に第２の絶縁膜を形成する工程と、前記ホ
トレジスト全除去すると共にその上の紺２の絶Ｍｌを除
去する工程と、弐面に第３０絶縁膜を形成する工程と。
前記第３の絶縁膜の上に第２の金属層線を形成する工程
とを含んでｉＩｓｇされる。
とを含んでｉＩｓｇされる。
本発明の実施例について図面を用いて説明する。
第２図（荀〜（ｄ）は本発明の一実施例を説明するため
の工程断面図でおる。
の工程断面図でおる。
壕ず、第２図（ａ）のように、半導体基板１１の表面に
第１の絶縁膜１２を設け、その上に８ｇｆＯ金属層を設
ける。この上にホトレジス）１４を設け。
第１の絶縁膜１２を設け、その上に８ｇｆＯ金属層を設
ける。この上にホトレジス）１４を設け。
これをマスクにしてエツチングして第１の金属配線１３
を形成する。ホトレジスト１４を残したまま全表面に第
２の絶縁膜１５を形成する。第２の絶縁膜１５はスパッ
タ決めるいは低温プラズマ等の方法で成長させる。
を形成する。ホトレジスト１４を残したまま全表面に第
２の絶縁膜１５を形成する。第２の絶縁膜１５はスパッ
タ決めるいは低温プラズマ等の方法で成長させる。
次に、第２図（ｂ）のように、ホトレジスト１４を有機
溶剤を用いて除去すると共にホトレジスト１４の上の第
２の絶縁膜１５を除去する。ホトレジス）１４と第１の
金属配線１３との厚さを１ｌｉ４！＆しておくと第１の
金属配線１３と第２の絶縁１！Ａ１５との段差を極めて
小さくすることができる。
溶剤を用いて除去すると共にホトレジスト１４の上の第
２の絶縁膜１５を除去する。ホトレジス）１４と第１の
金属配線１３との厚さを１ｌｉ４！＆しておくと第１の
金属配線１３と第２の絶縁１！Ａ１５との段差を極めて
小さくすることができる。
次１・第２１″″（ｃ）Ｑ） Ｌう１・弐〇に′に第３
０絶縁膜 、１１６を形成する。
０絶縁膜 、１１６を形成する。
次に、第２図（ｄ）のように、第３の絶縁膜１６の上に
第２の金属間−ｊ曽１７を形成する。
第２の金属間−ｊ曽１７を形成する。
以上の方法により、第２の金属層線１７に段切れのない
２層配線構造の半導体装置が得られる。
２層配線構造の半導体装置が得られる。
上記実施例は２層配線構造の場合であったが、同様の方
法を繰返すことにより３ｊ−以上の多階配線構造であっ
ても段差がなく、配線切れのない半導体装置を作ること
ができる。
法を繰返すことにより３ｊ−以上の多階配線構造であっ
ても段差がなく、配線切れのない半導体装置を作ること
ができる。
以上詳細に説明したように１本開明によれば。
層間絶縁膜に段差がなく、従って％段切れＯない金属配
線を有する高信頼性の半導体装置を製造することができ
るのでその効果り大きい。
線を有する高信頼性の半導体装置を製造することができ
るのでその効果り大きい。
第１図（ａ）〜（ｄ）は従来の２層配線構造の半導体装
置の製造方法を説明するための工程断面図、第２図（ａ
）〜（ｄ）は本開明の一実施例を説明する７ζめの工程
断（３）図である。 ｌ・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・第１金属配線層、４・・・・・・ホトレジ
スト％ ５・・・・・・層間絶縁膜、６・・・・・・第
２の金属配線層、ａｌｌ・・・・・・半導体基板、１２
・・・・・・第１の絶縁膜、１３・・・・・・第１の金
属層線、１４・・・・・・ホトレジス）、１５・・・・
・・第２の絶縁膜、１６・・・・・・第３の絶縁膜、１
７・・・・・・紀２の金属層線層。 （ｃｔ） （ｃ） （ｔ） 第１図 （ｂ） （（ＩＩ’） （ｃｌ） 第２図
置の製造方法を説明するための工程断面図、第２図（ａ
）〜（ｄ）は本開明の一実施例を説明する７ζめの工程
断（３）図である。 ｌ・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・第１金属配線層、４・・・・・・ホトレジ
スト％ ５・・・・・・層間絶縁膜、６・・・・・・第
２の金属配線層、ａｌｌ・・・・・・半導体基板、１２
・・・・・・第１の絶縁膜、１３・・・・・・第１の金
属層線、１４・・・・・・ホトレジス）、１５・・・・
・・第２の絶縁膜、１６・・・・・・第３の絶縁膜、１
７・・・・・・紀２の金属層線層。 （ｃｔ） （ｃ） （ｔ） 第１図 （ｂ） （（ＩＩ’） （ｃｌ） 第２図
Claims (1)
- 半導体基板の表面に設けられたｉＭＩＱ）絶縁膜の上に
第１の金属層を形成する工程と、ホトレジストを用いて
選択エツチングして第１の金属間？ＩＭを形成する工程
と、前記ホトレジスト勿残したまド全我面に第２の絶縁
膜を形成する工程と、前記ホトレジストを除去すると共
にその上の第２の絶−編を形成する工程と、前記第３０
杷林展の上に第２の金属配線を形成する工程とを富むこ
とを峙値とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15839681A JPS5858744A (ja) | 1981-10-05 | 1981-10-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15839681A JPS5858744A (ja) | 1981-10-05 | 1981-10-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5858744A true JPS5858744A (ja) | 1983-04-07 |
Family
ID=15670818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15839681A Pending JPS5858744A (ja) | 1981-10-05 | 1981-10-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5858744A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106724094A (zh) * | 2016-12-02 | 2017-05-31 | 湖南中邮品惠文化发展有限公司 | 一种智能一体化消毒鞋柜 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5495185A (en) * | 1978-01-13 | 1979-07-27 | Hitachi Ltd | Production of semiconductor device |
-
1981
- 1981-10-05 JP JP15839681A patent/JPS5858744A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5495185A (en) * | 1978-01-13 | 1979-07-27 | Hitachi Ltd | Production of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106724094A (zh) * | 2016-12-02 | 2017-05-31 | 湖南中邮品惠文化发展有限公司 | 一种智能一体化消毒鞋柜 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5171711A (en) | Method of manufacturing integrated circuit devices | |
| US4040891A (en) | Etching process utilizing the same positive photoresist layer for two etching steps | |
| JP2985326B2 (ja) | 半導体装置の製造方法 | |
| JPS5858744A (ja) | 半導体装置の製造方法 | |
| KR100256271B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR100368090B1 (ko) | 비감광성폴리이미드수지절연막의콘택홀형성방법 | |
| KR920001913B1 (ko) | 패턴층을 이용한 반도체 제조방법 | |
| US20050136664A1 (en) | Novel process for improved hot carrier injection | |
| JP3114196B2 (ja) | 半導体装置 | |
| JP2536473B2 (ja) | 半導体装置の製造方法 | |
| JPH03148130A (ja) | 半導体装置の製造方法 | |
| JPH0799199A (ja) | 半導体装置の製造方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPH04348054A (ja) | 半導体装置の製造方法 | |
| JPS5815253A (ja) | 半導体装置の電極製造方法 | |
| JPS63107043A (ja) | 半導体装置の導電線路の形成方法 | |
| JPH0462855A (ja) | 半導体装置およびその製造方法 | |
| JPS636847A (ja) | 半導体装置の製造方法 | |
| JPS59152645A (ja) | 集積回路の製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPH01128544A (ja) | 半導体装置およびその製造方法 | |
| JPS5921043A (ja) | 半導体装置の製造方法 | |
| JPH0230123A (ja) | 半導体装置の製造方法 | |
| JPS59104125A (ja) | 半導体装置の製造方法 | |
| JPS63211741A (ja) | 半導体装置の製造方法 |