JPH03148130A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03148130A JPH03148130A JP28650289A JP28650289A JPH03148130A JP H03148130 A JPH03148130 A JP H03148130A JP 28650289 A JP28650289 A JP 28650289A JP 28650289 A JP28650289 A JP 28650289A JP H03148130 A JPH03148130 A JP H03148130A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- conductor
- protrusion
- etching
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004020 conductor Substances 0.000 claims abstract description 32
- 239000000463 material Substances 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 20
- 229910052721 tungsten Inorganic materials 0.000 abstract description 20
- 239000010937 tungsten Substances 0.000 abstract description 20
- 229910000676 Si alloy Inorganic materials 0.000 abstract description 16
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 10
- 229910045601 alloy Inorganic materials 0.000 abstract 3
- 239000000956 alloy Substances 0.000 abstract 3
- 239000010408 film Substances 0.000 description 32
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 210000004709 eyebrow Anatomy 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、多層配線を有する半導体装置における各配線
層間の相互接続方法に関する。
層間の相互接続方法に関する。
［従来の技術］
従来の半導体装置の製造方法では、最初第２図（ａ）の
ように、第１の金属配線２０３の形成された半導体基板
２０１上方に眉間絶縁膜２０４を形成した後、第２図（
ｂ）のように、フォト・エツチングにより眉間絶縁膜２
０４にコンタクトホールを開孔し、最後に、第２図（Ｃ
）のように。
ように、第１の金属配線２０３の形成された半導体基板
２０１上方に眉間絶縁膜２０４を形成した後、第２図（
ｂ）のように、フォト・エツチングにより眉間絶縁膜２
０４にコンタクトホールを開孔し、最後に、第２図（Ｃ
）のように。
第２の金属配線２０５を形成し、第１の金属配線２０３
と第２の金属配線２０５は互いに電気的に接続されるよ
うになっていた。このとき、一般にはコンタクトホール
のエツチングはドライエツチングで行ない、また、配線
金属はスパッタ法により形成している。
と第２の金属配線２０５は互いに電気的に接続されるよ
うになっていた。このとき、一般にはコンタクトホール
のエツチングはドライエツチングで行ない、また、配線
金属はスパッタ法により形成している。
［発明が解決しようとする課題 ］しかしながら
、前述の従来技術では、パターンが微細化されるにとも
ないコンタクトホール部分での配線金属の被覆性が乏し
くなり、最悪の場合にはこの部分で第２の金属配線が断
線する場合があった。また、眉間絶縁膜表面の凹凸に起
因する段差も急峻になり、この部分において第２の配線
金属が断線したり、逆に隣接する配線間で短絡したりす
る場合があった。
、前述の従来技術では、パターンが微細化されるにとも
ないコンタクトホール部分での配線金属の被覆性が乏し
くなり、最悪の場合にはこの部分で第２の金属配線が断
線する場合があった。また、眉間絶縁膜表面の凹凸に起
因する段差も急峻になり、この部分において第２の配線
金属が断線したり、逆に隣接する配線間で短絡したりす
る場合があった。
そこで本発明はこのような課題を解決するもので、その
目的とするところは、コンタクトホールの中に導電体を
充填し、この部分における配線の断線を防止するととも
に、眉間絶縁膜表面を平坦化し眉間絶縁膜表面の凹凸に
起因する配線の断線及び短絡を防止する半導体装置の製
造方法を提供するところにある。
目的とするところは、コンタクトホールの中に導電体を
充填し、この部分における配線の断線を防止するととも
に、眉間絶縁膜表面を平坦化し眉間絶縁膜表面の凹凸に
起因する配線の断線及び短絡を防止する半導体装置の製
造方法を提供するところにある。
［課題を解決するための手段］
本発明は、半導体基板上方の第１の絶縁膜上に形成され
た第１の導電体上に、前記第１の導電体とは異なる材質
の第２の導電体を形成する工程。
た第１の導電体上に、前記第１の導電体とは異なる材質
の第２の導電体を形成する工程。
前記第２の導電体上の予めコンタクトホールとなるよう
に設計された領域に形成されたフォトレジストをマスク
として前記第２の導電体をエツチングし、前記第２の導
電体より成る突起を形成する工程。
に設計された領域に形成されたフォトレジストをマスク
として前記第２の導電体をエツチングし、前記第２の導
電体より成る突起を形成する工程。
前記突起を含む前記第１の導電体上の予め配線となるよ
うに設計された領域に形成されたフォトレジストをマス
クとしてエツチングし、前記第１の導電体より成るＩｉ
！線及びその上に形成された前記第２の導電体より成る
突起を形成する工程。
うに設計された領域に形成されたフォトレジストをマス
クとしてエツチングし、前記第１の導電体より成るＩｉ
！線及びその上に形成された前記第２の導電体より成る
突起を形成する工程。
前記第１の導電膜より成る配線及び前記第２の導電膜よ
り戒る突起を含む前記第１の絶縁膜上の全面に第２の絶
縁膜を形成する工程。
り戒る突起を含む前記第１の絶縁膜上の全面に第２の絶
縁膜を形成する工程。
前記の第２の絶縁膜上に、その表面が平坦になるように
、凸部分では薄く、間部分では厚く被膜を形成する工程
。
、凸部分では薄く、間部分では厚く被膜を形成する工程
。
前記被膜及び前記第２の絶縁膜を互いに等しいエツチン
グ速度でエツチングし、前記第２の導電体より成る突起
を露出させる工程。
グ速度でエツチングし、前記第２の導電体より成る突起
を露出させる工程。
前記第２の導電体より成る突起を介して前記第１の配線
と電気的に接続されるように第３の導電体を形成する工
程。
と電気的に接続されるように第３の導電体を形成する工
程。
前記第３導電体上の予め配線となるように設計された領
域に形成されたフォトレジストをマスクとしてエツチン
グし、前記第３の導電体より成る配線を形成する工程、
よりなることを特徴とする。
域に形成されたフォトレジストをマスクとしてエツチン
グし、前記第３の導電体より成る配線を形成する工程、
よりなることを特徴とする。
［実施例］
本発明の実施例における工程断面図を、第１図（ａ）〜
（ｆ）に示し、以下工程順に詳細に説明していく。
（ｆ）に示し、以下工程順に詳細に説明していく。
まず最初に、第１図（ａ）のように、半導体基板１０１
上方に形成された酸化珪素１ｉ１０２上に第１の導電体
としてアルミニウム・シリコン合金１０３、および第２
の導電体としてタングステン１０４をスパッター法によ
り形成する。このときアルミニウム・シリコン合金とタ
ングステンは連続的に形成し、互いに電気的に導通がと
れるようにすることが必要である。アルミニウム・シリ
コン合金の膜厚は８０００Ａ、タングステンの膜厚は８
０００Ａである。
上方に形成された酸化珪素１ｉ１０２上に第１の導電体
としてアルミニウム・シリコン合金１０３、および第２
の導電体としてタングステン１０４をスパッター法によ
り形成する。このときアルミニウム・シリコン合金とタ
ングステンは連続的に形成し、互いに電気的に導通がと
れるようにすることが必要である。アルミニウム・シリ
コン合金の膜厚は８０００Ａ、タングステンの膜厚は８
０００Ａである。
次に、第１図（ｂ）のように、タングステン１０４上の
予めコンタクトホールとなるように設計された領域に形
成されたフォトレジストをマスクとしてタングステン１
０４をエツチングすることにより、第１の配線とその上
層に形成されることになる第２の配線とを互いに導通さ
せる部分、すなわち、コンタクトホールとなる部分にの
みタングステン１０４を残し、それ以外のタングステン
１０４は除去する。このとき、エツチングはドライエツ
チングによって行なっており、その条件は。
予めコンタクトホールとなるように設計された領域に形
成されたフォトレジストをマスクとしてタングステン１
０４をエツチングすることにより、第１の配線とその上
層に形成されることになる第２の配線とを互いに導通さ
せる部分、すなわち、コンタクトホールとなる部分にの
みタングステン１０４を残し、それ以外のタングステン
１０４は除去する。このとき、エツチングはドライエツ
チングによって行なっており、その条件は。
ＣＦ４＝５０ｓｅｃｍ、６Ｐａ、５００Ｗで、この条件
下では、タングステンは容易にエツチングされるが、下
層のアルミニウム・シリコン合金１０３は全くエツチン
グされない。
下では、タングステンは容易にエツチングされるが、下
層のアルミニウム・シリコン合金１０３は全くエツチン
グされない。
次に、第１図（Ｃ）のように、アルミニウム・シリコン
合金１０３及びタングステン１０４上の予め配線となる
ように設計された領域に形成されたフォトレジストをマ
スクとしてアルミニウム・シリコン合金１０３をエツチ
ングし、アルミニウム・シリコン合金１０３より成る第
１の配線を形成する。ここで、アルミニウム・シリコン
合金より成る配線とその上のタングステンより成る突起
７− が形成されている。
合金１０３及びタングステン１０４上の予め配線となる
ように設計された領域に形成されたフォトレジストをマ
スクとしてアルミニウム・シリコン合金１０３をエツチ
ングし、アルミニウム・シリコン合金１０３より成る第
１の配線を形成する。ここで、アルミニウム・シリコン
合金より成る配線とその上のタングステンより成る突起
７− が形成されている。
次に、第１図（ｄ）のように１層間絶縁膜として、化学
的気相成長法により酸化珪素膜１０５を１５００ＯＡ形
成する。
的気相成長法により酸化珪素膜１０５を１５００ＯＡ形
成する。
次に、第１図（ｅ）のように、酸化珪素膜１０５上にフ
ォトレジスト１０６を回転塗布する。このとき、フォト
レジストは凸部分には薄く、凹部分には厚く形成さし、
その表面が平坦になるようにする。ちなみに、このとき
のフォトレジストの膜厚は厚い部分で２０００ＯＡであ
る。
ォトレジスト１０６を回転塗布する。このとき、フォト
レジストは凸部分には薄く、凹部分には厚く形成さし、
その表面が平坦になるようにする。ちなみに、このとき
のフォトレジストの膜厚は厚い部分で２０００ＯＡであ
る。
次に、第１図（ｆ）のように、フォトレジスト１０６と
酸化珪素膜１０５のエツチング速度が等しくなるような
エツチング条件で、フォトレジスト１０６及び酸化珪素
膜１０５を連続的にエツチングし、タングステン１０４
より成る突起上の酸化珪素膜１０５が完全に除去されタ
ングステン膜１０４の突起が露出するまでるまでエツチ
ングする。このときのエツチング条件は、 ＣＦ ａ
＝ ３０ ｓｅｃｍ、０２：２０ＳＣＣｍ、６Ｐａ、
８００Ｗであった。
酸化珪素膜１０５のエツチング速度が等しくなるような
エツチング条件で、フォトレジスト１０６及び酸化珪素
膜１０５を連続的にエツチングし、タングステン１０４
より成る突起上の酸化珪素膜１０５が完全に除去されタ
ングステン膜１０４の突起が露出するまでるまでエツチ
ングする。このときのエツチング条件は、 ＣＦ ａ
＝ ３０ ｓｅｃｍ、０２：２０ＳＣＣｍ、６Ｐａ、
８００Ｗであった。
８−
次に、第１図（ｇ）のように２表面が平坦化され、しか
もコンタクトホールとなる部分にタングステン１０４の
突起が露出した酸化珪素膜１０５上に、アルミニウム・
シリコン合金１０７形成する。
もコンタクトホールとなる部分にタングステン１０４の
突起が露出した酸化珪素膜１０５上に、アルミニウム・
シリコン合金１０７形成する。
最後に、アルミニウム・シリコン合金１０７上の予め配
線となるように設計された領域に形成されたフォトレジ
ストをマスクとしてアルミニウム・シリコン合金１０７
をエツチングすることにより第２の配線を形成する。こ
こで、第１の配線と第２の配線とが形成され、しかもそ
れらの配線はタングステン１０４より成る突起により互
いに電気的に接続されたことになる。
線となるように設計された領域に形成されたフォトレジ
ストをマスクとしてアルミニウム・シリコン合金１０７
をエツチングすることにより第２の配線を形成する。こ
こで、第１の配線と第２の配線とが形成され、しかもそ
れらの配線はタングステン１０４より成る突起により互
いに電気的に接続されたことになる。
［発明の効果］
以上述べたように２本発明によれば、第１の配線上のコ
ンタクトホールとなるように設計された領域に、第１の
配線とは異なる材質より成る導電体の突起を形成した後
に、眉間絶縁膜を形成し。
ンタクトホールとなるように設計された領域に、第１の
配線とは異なる材質より成る導電体の突起を形成した後
に、眉間絶縁膜を形成し。
エッチバック法を用いて表面を平坦化するとともｑ−
に、突起を露出させた後、この上に第２の配線を形成し
、この突起を介して第１の配線と第２の配線を電気約４
導通させるようにすることにより。
、この突起を介して第１の配線と第２の配線を電気約４
導通させるようにすることにより。
第１の配線と第２の配線の接続部分における断線。
及び層間絶縁膜表面の急峻な凹凸に起因する第２の配線
の断線、短絡を防止できるという効果を有し、これによ
り高歩留りで高信頼性の半導体装置を造ることができる
ようになった。
の断線、短絡を防止できるという効果を有し、これによ
り高歩留りで高信頼性の半導体装置を造ることができる
ようになった。
第１図（ａ）〜（ｈ）は２本発明の半導体装置の製造方
法を示す工程断面図。 第２図（ａ）〜（Ｃ）は、従来の半導体装置の製造方法
を示す工程断面図。 １０１、 ２０１ １０２、 ２０２ １０３、 ２０３ １０４゜ 半導体基板 酸化珪素膜（絶縁膜） アルミニウム・シリコン 合金（第１の配線） タングステン １０− １０５、 ２０４ １０６゜ １０７、 ２０５ 酸化珪素膜（層間絶縁膜） フォトレジスト アルミニウム・シリコン 合金（第２の配ｍ） 以上
法を示す工程断面図。 第２図（ａ）〜（Ｃ）は、従来の半導体装置の製造方法
を示す工程断面図。 １０１、 ２０１ １０２、 ２０２ １０３、 ２０３ １０４゜ 半導体基板 酸化珪素膜（絶縁膜） アルミニウム・シリコン 合金（第１の配線） タングステン １０− １０５、 ２０４ １０６゜ １０７、 ２０５ 酸化珪素膜（層間絶縁膜） フォトレジスト アルミニウム・シリコン 合金（第２の配ｍ） 以上
Claims (1)
- 【特許請求の範囲】 半導体基板上方の第１の絶縁膜上に形成された第１の
導電体上に、前記第１の導電体とは異なる材質の第２の
導電体を形成する工程、 前記第２の導電体上の予めコンタクトホールとなるよう
に設計された領域に形成されたフォトレジストをマスク
として前記第２の導電体をエッチングし、前記第２の導
電体より成る突起を形成する工程、 前記突起を含む前記第１の導電体上の予め配線となるよ
うに設計された領域に形成されたフォトレジストをマス
クとしてエッチングし、前記第１の導電体より成る配線
及びその上に形成された前記第２の導電体より成る突起
を形成する工程、前記第１の導電膜より成る配線及び前
記第２の導電膜より成る突起を含む前記第１の絶縁膜上
の全面に第２の絶縁膜を形成する工程、 前記の第２の絶縁膜上に、その表面が平坦になるように
、凸部分では薄く、凹部分では厚く被膜を形成する工程
、 前記被膜及び前記第２の絶縁膜を互いに等しいエッチン
グ速度でエッチングし、前記第２の導電体より成る突起
を露出させる工程、 前記第２の導電体より成る突起を介して前記第１の配線
と電気的に接続されるように第３の導電体を形成する工
程、 前記第３導電体上の予め配線となるように設計された領
域に形成されたフォトレジストをマスクとしてエッチン
グし、前記第３の導電体より成る配線を形成する工程、 よりなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28650289A JPH03148130A (ja) | 1989-11-02 | 1989-11-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28650289A JPH03148130A (ja) | 1989-11-02 | 1989-11-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03148130A true JPH03148130A (ja) | 1991-06-24 |
Family
ID=17705237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28650289A Pending JPH03148130A (ja) | 1989-11-02 | 1989-11-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03148130A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0969563A (ja) * | 1995-08-25 | 1997-03-11 | Lg Semicon Co Ltd | 半導体素子のビアコンタクト形成方法 |
| KR100365936B1 (ko) * | 1995-12-20 | 2003-03-03 | 주식회사 하이닉스반도체 | 반도체소자의비아콘택형성방법 |
| KR100835835B1 (ko) * | 2001-12-11 | 2008-06-05 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
-
1989
- 1989-11-02 JP JP28650289A patent/JPH03148130A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0969563A (ja) * | 1995-08-25 | 1997-03-11 | Lg Semicon Co Ltd | 半導体素子のビアコンタクト形成方法 |
| KR100365936B1 (ko) * | 1995-12-20 | 2003-03-03 | 주식회사 하이닉스반도체 | 반도체소자의비아콘택형성방법 |
| KR100835835B1 (ko) * | 2001-12-11 | 2008-06-05 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4470874A (en) | Planarization of multi-level interconnected metallization system | |
| US6384481B1 (en) | Single step electroplating process for interconnect via fill and metal line patterning | |
| US4954423A (en) | Planar metal interconnection for a VLSI device | |
| US4070501A (en) | Forming self-aligned via holes in thin film interconnection systems | |
| JPH0360055A (ja) | 集積回路の製造方法 | |
| KR900001834B1 (ko) | 반도체장치의 제조방법 | |
| JP2930025B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03148130A (ja) | 半導体装置の製造方法 | |
| KR920001913B1 (ko) | 패턴층을 이용한 반도체 제조방법 | |
| JPH0247852A (ja) | 半導体装置の製造方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| KR0172505B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100226755B1 (ko) | 반도체 소자의 금속배선 구조 및 제조방법 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| KR100333653B1 (ko) | 반도체소자의배선형성방법 | |
| JPH0799199A (ja) | 半導体装置の製造方法 | |
| KR960007642B1 (ko) | 반도체 장치의 제조방법 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| JPS6297353A (ja) | Ｖｌｓｉデバイス用の平面状金属相互接続 | |
| KR100271402B1 (ko) | 반도체소자의접촉구형성방법 | |
| JPS63107043A (ja) | 半導体装置の導電線路の形成方法 | |
| JPH0462855A (ja) | 半導体装置およびその製造方法 | |
| JPH0488634A (ja) | 薄膜配線の形成方法 | |
| JPH05136277A (ja) | 金属配線コンタクト形成方法 |