TW202119609A - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TW202119609A
TW202119609A TW109137116A TW109137116A TW202119609A TW 202119609 A TW202119609 A TW 202119609A TW 109137116 A TW109137116 A TW 109137116A TW 109137116 A TW109137116 A TW 109137116A TW 202119609 A TW202119609 A TW 202119609A
Authority
TW
Taiwan
Prior art keywords
photodetector
side wall
semiconductor
doped region
semiconductor layer
Prior art date
Application number
TW109137116A
Other languages
English (en)
Other versions
TWI755117B (zh
Inventor
江振豪
林詩瑋
逸群 陳
陳怡臻
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202119609A publication Critical patent/TW202119609A/zh
Application granted granted Critical
Publication of TWI755117B publication Critical patent/TWI755117B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/124—Geodesic lenses or integrated gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1808—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only Ge
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12097—Ridge, rib or the like
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12107—Grating

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Light Receiving Elements (AREA)

Abstract

本公開實施例涉及一種半導體裝置。半導體裝置包括：第一摻雜區，具有第一摻雜類型，設置在半導體基底中。第二摻雜區具有與第一摻雜類型不同的第二摻雜類型，設置在半導體基底中且與第一摻雜區在側向上間隔開。波導結構設置在半導體基底中且在側向上位於第一摻雜區與第二摻雜區之間。光電探測器至少部分地設置在半導體基底中且在側向上位於第一摻雜區與第二摻雜區之間。波導結構被配置成將一個或多個光子引導到光電探測器中。光電探測器具有在光電探測器的相對的側壁之間呈連續的弧形的上表面以及呈連續的弧形的下表面。

Description

包括暗電流減小的光電探測器的半導體裝置
光子積體電路（photonic integrated circuit，PIC）包括多個光子功能/裝置及光波導（optical waveguide）。PIC利用光作為資訊的載體，就像電子產品中的電子一樣。PIC用於各種各樣的應用（例如用於高速通信的光學內連件、用於醫學診斷的生物感測器等）中。PIC的一個新興平臺是矽光子學（例如，設置在絕緣體上矽（silicon-on-insulator，SOI）基底上的PIC）。
現將參照圖式闡述本公開，其中通篇中使用相同的參考編號來指代相同的元件，且其中所示的結構未必按比例繪製。應理解，此詳細說明及對應的圖並不以任何方式限制本公開的範圍，且本詳細說明及圖僅提供幾個實例來示出一些使本發明概念可顯而易見的方式。
本公開提供用於實施本公開的不同特徵的許多不同實施例或實例。以下闡述元件及佈置的具體實例以簡化本公開。當然，這些僅為實例且不旨在進行限制。舉例來說，以下說明中將第一特徵形成在第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有附加特徵從而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本公開可能在各種實例中重複使用參考編號和/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身指示所論述的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在...之下（beneath）”、“在...下方（below）”、“下部的（lower）”、“在...上方（above）”、“上部的（upper）”等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外還囊括裝置在使用或操作中的不同定向。設備可具有其他定向（旋轉90度或處於其他定向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
在一些實施例中，半導體裝置（例如，光子積體電路）包括光電探測器及波導結構。光電探測器設置在半導體基底上。光電探測器包含第一半導體材料（例如鍺（Ge））且半導體基底包含與第一半導體材料不同的第二半導體材料（例如矽（Si））。波導結構被配置成將一個或多個光子從第一位置引導到光電探測器中。光電探測器被配置成吸收所述一個或多個光子且產生與所述一個或多個光子對應的電訊號。
上述半導體裝置的一個挑戰是暗電流。暗電流是即使在沒有光子進入光電探測器時也會通過光電探測器的電流。光電探測器中的暗電流的一個來源是由於光電探測器與半導體基底之間的介面附近的缺陷（和/或位錯（dislocation））。所述缺陷（和/或位錯）至少部分是由於第一半導體材料與第二半導體材料之間的晶格失配（lattice mismatch）（例如，Si與Ge之間約百分之四的晶格失配）。
舉例來說，在一些實施例中，半導體裝置是矽光子裝置（例如，矽光子光學收發器）。更具體來說，半導體裝置可為被配置用於光纖通信系統中的矽光子裝置（例如，被配置成吸收具有處於約1260奈米（nm）與約1625 nm之間（例如，電信光波長帶（telecom optical wavelength band），O-帶、E-帶、S-帶、C-帶及L-帶）的波長的電磁輻射的矽光子光學收發器）。在此種實施例中，由於Ge在電信光波長帶中的吸收係數與Si在電信光波長帶中的吸收係數相比更高，因此光電探測器通常包含Ge。此外，Ge光電探測器通常設置在用於形成波導結構的Si基底上。此外，Ge光電探測器通常具有平坦的底表面及實質上直的側壁。由於Si與Ge之間的晶格失配，因此沿Ge光電探測器與Si基底的介面設置有缺陷（和/或位錯）。這些缺陷（和/或位錯）是沿接觸Si基底的Ge光電探測器的整個部分（例如，Ge/Si異質結（heterojunction）的表面區域）設置。
在各種實施例中，本申請涉及一種包括半導體基底、光電探測器及波導結構的半導體裝置（例如，矽光子裝置）。波導結構設置在半導體基底中。波導結構被配置成將一個或多個光子引導到光電探測器中。光電探測器至少部分地設置在半導體基底中。半導體基底包含第一半導體材料（例如，Si），且光電探測器包含與第一半導體材料不同的第二半導體材料（例如，Ge）。
光電探測器具有在光電探測器的相對的側壁之間呈弧形的下表面。由於光電探測器的相對的側壁之間的下表面呈弧形，因此對於具有給定高度的光電探測器，與典型的光電探測器（例如，矽光子裝置的Ge光電探測器）相比，光電探測器的接觸半導體基底的表面積減小。通過減小光電探測器的接觸半導體基底（例如，Ge/Si異質結）的表面積，可減少缺陷（和/或位錯）的數目（例如，由於表面積的減小得到更少的總體缺陷（和/或位錯））。因此，可改善（例如，減小）光電探測器的暗電流。因此，半導體裝置可具有改善的裝置性能（例如，降低的雜訊）。
圖1示出包括暗電流減小的光電探測器120的半導體裝置100的一些實施例的剖視圖。
如圖1中所示，半導體裝置100（例如，光子積體電路）包括半導體基底102。半導體基底102可為或包含任何類型的半導體本體（例如，單晶矽/互補金屬氧化物半導體（complementary metal oxide semiconductor，CMOS）塊、矽鍺（silicon-germanium，SiGe）、絕緣體上矽（SOI）等）。
在一些實施例中，半導體基底102是SOI基底，如圖1中所示。在又一些實施例中，半導體基底102包括第一半導體層104、絕緣層106及第二半導體層108。第一半導體層104是或包含半導體材料（例如，矽（Si））。第一半導體層104可為或包含例如單晶Si、一些其他矽材料（例如多晶Si）、一些其他半導體材料（例如鍺（Ge））、或前述材料的組合。在一些實施例中，第一半導體層104包含單一半導體材料（例如，Si）。
絕緣層106是電絕緣體且設置在第一半導體層104之上。絕緣層106可為或包含例如氧化物（例如，二氧化矽（SiO2 ））、氧化鋁（Al2 O3 ）、氧化鈦（TiO2 ）、氧化鉭（Ta2 O5 ）等）、高介電常數電介質（例如，介電常數大於3.9的介電材料）、一些其他電絕緣體、或前述材料的組合。
第二半導體層108是或包含半導體材料（例如，Si）且設置在絕緣層106之上。第二半導體層108可為或包含例如單晶Si、一些其他Si材料、一些其他半導體材料、或前述材料的組合。在一些實施例中，第一半導體層104包含單一半導體材料（例如，Si）。在又一些實施例中，第二半導體層108的半導體材料可為與第一半導體層104的半導體材料相同的半導體材料。在再一些實施例中，第一半導體層104是Si，絕緣層106是SiO2 ，且第二半導體層108是Si。
在半導體基底102中設置有第一摻雜區110。在一些實施例中，第一摻雜區110設置在第二半導體層108中及絕緣層106之上。在又一些實施例中，第一摻雜區110與絕緣層106在垂直方向上間隔開。在再一些實施例中，第一摻雜區110與第二半導體層108的上表面在垂直方向上間隔開。第一摻雜區110是第二半導體層108的具有第一摻雜類型（例如，n型）的區。第一摻雜區110具有第一摻雜濃度的第一摻雜類型摻質（例如，磷（P）、砷（As）等）。
在半導體基底102中設置有第二摻雜區112且第二摻雜區112與第一摻雜區110在側向上間隔開。在一些實施例中，第二摻雜區112設置在第二半導體層108中及絕緣層106之上。在又一些實施例中，第二摻雜區112與絕緣層106在垂直方向上間隔開。在再一些實施例中，第二摻雜區112與第二半導體層108的上表面在垂直方向上間隔開。第二摻雜區112是第二半導體層108的具有與第一摻雜類型不同的第二摻雜類型（例如，p型）的區。第二摻雜區112具有第二摻雜濃度的第二摻雜類型摻質（例如，硼（B）、鎵（Ga）等）。
在半導體基底102中設置有隔離結構114（例如，淺溝槽隔離（shallow trench isolation，STI）結構）。在一些實施例中，隔離結構114設置在第二半導體層108中及絕緣層106之上。在又一些實施例中，隔離結構114與絕緣層106在垂直方向上間隔開。在再一些實施例中，隔離結構至少部分地設置在第一摻雜區110中和/或至少部分地設置在第二摻雜區112中。舉例來說，隔離結構114在垂直方向上延伸到第二半導體層108中到達設置在第一摻雜區110和/或第二摻雜區112中的點。隔離結構114可為或包含例如氧化物（例如SiO2 ）、一些其他介電材料、或前述材料的組合。在再一些實施例中，隔離結構114可包括一個或多個襯墊層（例如，氮化矽（SiN）襯墊層）。
在半導體基底102中設置有第三摻雜區116。第三摻雜區116電耦合到第一摻雜區110。在一些實施例中，第三摻雜區116設置在第二半導體層108中及絕緣層106之上。在又一些實施例中，第三摻雜區116在垂直方向上從第二半導體層108的上表面延伸且至少部分地延伸到第一摻雜區110中。第三摻雜區116是第二半導體層108的區。第三摻雜區116具有第一摻雜類型。第三摻雜區116具有比第一摻雜濃度大的第三摻雜濃度的第一摻雜類型摻質。
在半導體基底102中設置有第四摻雜區118。第四摻雜區118電耦合到第二摻雜區112。在一些實施例中，第四摻雜區118設置在第二半導體層108中及絕緣層106之上。在又一些實施例中，第四摻雜區118在垂直方向上從第二半導體層108的上表面延伸且至少部分地延伸到第二摻雜區112中。第四摻雜區118是第二半導體層108的區。第四摻雜區118具有第二摻雜類型。第四摻雜區118具有比第二摻雜濃度大的第四摻雜濃度的第二摻雜類型摻質。
光電探測器120至少部分地設置在半導體基底102中。在一些實施例中，光電探測器120至少部分地設置在第二半導體層108中。在又一些實施例中，光電探測器120在垂直方向上在第二半導體層108的上表面之上延伸。光電探測器120在側向上設置在第一摻雜區110與第二摻雜區112之間。光電探測器120在側向上設置在第三摻雜區116與第四摻雜區118之間。光電探測器120被配置成吸收入射輻射（例如，光子）且產生與輻射對應的電訊號。
光電探測器120是或包含半導體材料（例如，Ge、Si、砷化銦鎵（InGaAs）等）。更具體來說，在一些實施例中，光電探測器120是磊晶半導體結構。光電探測器120的半導體材料與半導體基底102的半導體材料不同。光電探測器120的半導體材料與第二半導體層108的半導體材料不同。舉例來說，第二半導體層108包含第一半導體材料（例如，Si），且光電探測器120包含與第一半導體材料不同的第二半導體材料（例如，Ge）。在一些實施例中，第一半導體層104包含單一半導體材料（例如，Ge）。舉例來說，在一些實施例中，光電探測器120是Ge且第二半導體層108是Si。應理解，不同半導體材料的其他類型的組合也是可能的（例如，光電探測器120可為InGaAs且第二半導體層108可為Si）。
光電探測器120具有在光電探測器120的相對的側壁之間呈弧形的上表面。換句話說，光電探測器120的上表面是圓化（rounded）的。在一些實施例中，光電探測器120的上表面在光電探測器120的相對的側壁之間呈連續的弧形。在又一些實施例中，光電探測器120的上表面是光電探測器120的最上表面。
光電探測器120具有在光電探測器120的相對的側壁之間呈弧形的下表面。換句話說，光電探測器120的下表面是圓化的。在一些實施例中，光電探測器120的下表面在光電探測器120的相對的側壁之間呈連續的弧形。在又一些實施例中，光電探測器120的下表面是光電探測器120的最下表面。
由於光電探測器120的下表面在光電探測器120的相對的側壁之間呈弧形，因此光電探測器120可具有改善的（例如，減小的）暗電流。舉例來說，由於光電探測器120的下表面在光電探測器120的相對的側壁之間呈弧形，因此對於具有給定高度的光電探測器，與設置在矽基底上的典型的鍺光電探測器（例如，具有平坦的底表面及實質上直的相對的側壁的典型的鍺光電探測器）相比，光電探測器120的接觸第二半導體層108的表面積減小。通過減小光電探測器120的接觸第二半導體層108的表面積，可改善光電探測器120的暗電流（例如，由於沿光電探測器120與第二半導體層108的介面的缺陷較少）。因此，半導體裝置100可具有改善的裝置性能（例如，降低的雜訊）。
在一些實施例中，半導體裝置100可為矽光子裝置（例如，矽光子光學收發器）。更具體來說，半導體裝置100可為被配置用於光纖通信系統中的矽光子裝置（例如，被配置成吸收具有處於電信光波長帶中的波長的電磁輻射的矽光子光學收發器）。在此種實施例中，光電探測器120必須具有足夠的吸收係數，以確保光電探測器120充分吸收期望波長（例如，處於約1260 nm與約1625 nm之間）的電動勢輻射（electromotive radiation）。光電探測器的吸收係數至少部分地取決於光電探測器120的半導體材料。因此，對於被配置用於電信行業中的矽光子裝置，使用Ge（或在電信光波長帶中具有相對高吸收係數（例如，大於或等於約1×105 m-1 ）的一些其他半導體材料）作為光電探測器120的半導體材料比Si（或在電信光波長帶中具有相對低吸收係數的一些其他半導體材料）更合適。事實上，對於被配置為用於電信行業中的一些矽光子裝置，在電信光波長帶中具有相對低吸收係數的半導體材料可能不適於用作光電探測器120的半導體材料。
圖2示出圖1的半導體裝置100的一些更詳細實施例的剖視圖。
如圖2中所示，隔離結構114包括第一部分114a及第二部分114b。隔離結構114的第一部分114a設置在光電探測器120的第一側上，且隔離結構114的第二部分114b設置在光電探測器120的與光電探測器120的第一側相對的第二側上。在一些實施例中，隔離結構114的第一部分114a與隔離結構114的第二部分114b在側向上間隔開。在又一些實施例中，隔離結構114的第一部分114a與隔離結構114的第二部分114b是分立的結構（例如，不通過隔離結構114的一些其他部分連接）。在其他實施例中，隔離結構114的第一部分114a與隔離結構114的第二部分114b通過隔離結構114的在側向上延伸穿過第二半導體層108的其他部分連接在一起。
隔離結構114的第一部分114a可設置在光電探測器120與第三摻雜區116之間。隔離結構114的第一部分114a可與光電探測器120的第一側在側向上間隔開。隔離結構114的第一部分114a可在垂直方向上從第二半導體層108的上表面延伸到第一摻雜區110中。
隔離結構114的第二部分114b可設置在光電探測器120與第四摻雜區118之間。隔離結構114的第二部分114b可與光電探測器120的第二側在側向上間隔開。隔離結構114的第二部分114b可在垂直方向上從第二半導體層108的上表面延伸到第二摻雜區112中。
在一些實施例中，光電探測器120至少部分地上覆在第一摻雜區110上。在又一些實施例中，光電探測器120至少部分地上覆在第二摻雜區112上。在再一些實施例中，第二半導體層108的第一未摻雜區（例如，本征區）可設置在光電探測器120正下方且在側向上位於第一摻雜區110與第二摻雜區112之間。第二半導體層108的第一未摻雜區可在垂直方向上從光電探測器120延伸到第二未摻雜區，第二未摻雜區在第一摻雜區110、第一未摻雜區及第二摻雜區112之下在側向上延伸。
在半導體基底102及隔離結構114之上設置有罩幕結構202。在一些實施例中，罩幕結構202設置在第二半導體層108、第三摻雜區116、隔離結構114及第四摻雜區118之上。在又一些實施例中，罩幕結構202對第二半導體層108的上表面進行襯墊。罩幕結構202可為或包含例如氧化物（例如，SiO2 ）、氮化物（例如，SiN）、氮氧化物（例如，氮氧化矽（SiOX NY ））、一些其他適合作為掩蔽材料的介電材料、或前述材料的組合。
在一些實施例中，罩幕結構202在側向上從光電探測器120的第一側壁延伸且跨過第二半導體層108的上表面以至少部分地覆蓋第一摻雜區110、至少部分地覆蓋隔離結構114的第一部分114a、且至少部分地覆蓋第三摻雜區116。在又一些實施例中，罩幕結構202完全覆蓋隔離結構114的第一部分114a。在一些實施例中，罩幕結構202在側向上從光電探測器120的與光電探測器120的第一側壁相對的第二側壁延伸，且跨過第二半導體層108的上表面以至少部分地覆蓋第二摻雜區112、至少部分地覆蓋隔離結構114的第二部分114b、且至少部分地覆蓋第四摻雜區118。在又一些實施例中，罩幕結構202完全覆蓋隔離結構114的第二部分114b。
在一些實施例中，罩幕結構202的相對的內側壁是實質上垂直的（例如，罩幕結構202的相對的內側壁中的每一者與半導體基底102的最底表面之間的角度約為90度）。在又一些實施例中，罩幕結構202的相對的內側壁分別與光電探測器120的第一側壁及光電探測器120的第二側壁銜接。第二半導體層108的第三未摻雜區（例如，本征區）可在側向上設置在隔離結構114的第一部分114a與光電探測器120之間且在垂直方向上設置在第一摻雜區110與罩幕結構202之間。第二半導體層108的第四未摻雜區（例如，本征區）可在側向上設置在隔離結構114的第二部分114b與光電探測器120之間且在垂直方向上設置在第二摻雜區112與罩幕結構202之間。
在半導體基底102、罩幕結構202及光電探測器120之上設置有頂蓋結構204。頂蓋結構204被配置成在半導體裝置100的製作期間保護光電探測器120。在一些實施例中，頂蓋結構204對光電探測器120的上表面及罩幕結構202的上表面的一部分進行襯墊。頂蓋結構204可為或包含例如氮化物（例如SiN）、半導體材料（例如Si、SiGe等）、氧化物（例如SiO2 ）等。在頂蓋結構204是半導體材料的一些實施例中，頂蓋結構204可具有與光電探測器120不同的化學成分。舉例來說，光電探測器120是Ge且頂蓋結構204是Si。
頂蓋結構204至少部分地覆蓋光電探測器120的上表面。在一些實施例中，頂蓋結構204完全覆蓋光電探測器120的上表面。在又一些實施例中，頂蓋結構204至少部分地覆蓋罩幕結構202的上表面。頂蓋結構204的第一側壁設置在隔離結構114的第一部分114a與光電探測器120的第一側壁之間。頂蓋結構204的與頂蓋結構204的第一側壁相對的第二側壁設置在隔離結構114的第二部分114b與光電探測器120的第二側壁之間。在一些實施例中，頂蓋結構204是共形層。在又一些實施例中，頂蓋結構204具有與光電探測器120的弧形上表面相對應的弧形上表面。
在半導體基底102、隔離結構114、光電探測器120、罩幕結構202及頂蓋結構204之上設置有層間介電（interlayer dielectric，ILD）結構206。ILD結構206包括一個或多個堆疊的ILD層，所述一個或多個堆疊的ILD層可分別包含低介電常數電介質（例如，介電常數小於約3.9的介電材料）、氧化物（例如，（SiO2 ）等。在一些實施例中，ILD結構206的最上表面是實質上平坦的。
在ILD結構206中設置有多個導電接觸件208（例如，金屬接觸件）及多條導電線210（例如，金屬線）。在一些實施例中，導電接觸件208及導電線210是嵌置在ILD結構206中的內連結構的部分。儘管未示出，但應理解，任何數目的其他導電特徵（例如，導電線及導通孔）可設置在導電接觸件208及導電線210之上且電耦合到導電接觸件208及導電線210。
導電接觸件208在垂直方向上從半導體基底102延伸到導電線210。舉例來說，導電接觸件208的第一導電接觸件在垂直方向上從第三摻雜區116延伸到導電線210的第一導電線，且導電接觸件208的第二導電接觸件在垂直方向上從第四摻雜區118延伸到導電線210的第二導電線。第三摻雜區116在導電接觸件208的第一導電接觸件與第一摻雜區110之間提供低電阻路徑。第四摻雜區118在導電接觸件208的第二導電接觸件與第二摻雜區112之間提供低電阻路徑。導電接觸件208可為或包含例如鎢（W）、銅（Cu）、鋁（Al）、一些其他導電材料、或前述材料的組合。導電線210可為或包含例如Cu、Al、金（Au）、銀（Ag）、一些其他導電材料、或前述材料的組合。
應理解，在一些實施例中，導電線210可為接合到單獨的半導體晶粒/晶圓（例如，包括用於處理來自半導體裝置100的訊號的IC裝置的互補金屬氧化物半導體（CMOS）晶粒）的接合接墊的接合接墊。應理解，在其他實施例中，導電線210及導電接觸件208電耦合到上覆在導電線210上且設置在ILD結構206中的接合接墊。
圖3示出圖2的區域212的一些實施例的放大剖視圖。
如圖3中所示，光電探測器120具有第一側壁302及與第一側壁302相對的第二側壁304。第一側壁302與第二側壁304在側向上間隔開。在一些實施例中，光電探測器120的上表面從第一側壁302到第二側壁304呈連續的弧形。在又一些實施例中，光電探測器120的下表面從第一側壁302到第二側壁304呈連續的弧形。在又一些實施例中，第一側壁302是實質上垂直的（例如，第一側壁302與半導體基底102的最底表面之間的角度約為90度）。在再一些實施例中，第二側壁304是實質上垂直的。
光電探測器120具有第一寬度W1 。光電探測器120的第一寬度W1 是第一側壁302與第二側壁304之間的距離。在一些實施例中，光電探測器120的第一寬度W1 處於約0.3微米（μm）與約1.5μm之間。如果光電探測器120的第一寬度W1 小於0.3 μm，則光電探測器120的暗電流可能由於造成高電子場的小的寬度而受到負面影響（例如，暗電流增大）。如果光電探測器120的第一寬度W1 大於1.5μm，則光電探測器120的暗電流可能受到負面影響（例如，暗電流增大），而不會對半導體裝置100的其他性能參數產生明顯的益處。在又一些實施例中，光電探測器120的第一寬度W1 處於約0.3μm與1.0μm之間。在一些實施例中，如果光電探測器120的第一寬度W1 大於1.0μm，則光電探測器120的暗電流可能受到負面影響（例如，暗電流增大），而不會對半導體裝置100的其他性能參數產生明顯的益處。
光電探測器120具有第一高度H1 。第一高度H1 是沿光電探測器120的中心線306從光電探測器120的最上表面到光電探測器120的最底表面的距離。中心線306與光電探測器120的中心點308相交。中心點308與第一側壁302及第二側壁304間隔相等的距離，且中心點308與光電探測器120的最上表面的最上點及光電探測器120的最下表面的最下點間隔相等的距離。在一些實施例中，第一高度H1 是光電探測器120的最大總體高度。在又一些實施例中，第一高度H1 處於約200 nm與約400 nm之間。在再一些實施例中，光電探測器120的中心點308設置在第二半導體層108的上表面（和/或半導體基底102的上表面）下方。
光電探測器120的中心區具有第二高度H2。光電探測器120的中心區設置在光電探測器的上部區與光電探測器的下部區之間。光電探測器的上部區具有第三高度H3 。光電探測器120的下部區具有第四高度H4 。
光電探測器的中心區由光電探測器120的上部區的下邊界、光電探測器120的下部區的上邊界、第一側壁302及第二側壁304界定。光電探測器120的上部區的下邊界以線狀的線（linear line）從第一側壁302的最上點延伸到第二側壁304的最上點。光電探測器120的下部區的上邊界以線狀的線從第一側壁302的最下點延伸到第二側壁304的最下點。換句話說，在一些實施例中，光電探測器120的中心區具有矩形形狀的輪廓，光電探測器120的上部區具有類似半圓形狀的輪廓，且光電探測器120的下部區具有類似半圓形狀的輪廓。
第二高度H2 是沿中心線306從光電探測器120的上部區的下邊界到光電探測器120的下部區的上邊界的距離。在一些實施例中，第二高度H2 處於約100 nm與200 nm之間。第三高度H3 是沿中心線306從光電探測器120的最上表面到光電探測器120的上部區的下邊界的距離。在一些實施例中，第三高度H3 處於約50 nm與100 nm之間。第四高度H4 是沿中心線306從光電探測器120的最下表面到光電探測器120的下部區的上邊界的距離。在一些實施例中，第四高度H4 處於約50 nm與100 nm之間。在又一些實施例中，第三高度H3 與第四高度H4 不同。在其他實施例中，第三高度H3 與第四高度H4 實質上相同。光電探測器120的總體高度從中心線306到第一側壁302連續地減小，且光電探測器120的總體高度從中心線306到第二側壁304連續地減小。
在一些實施例中，罩幕結構202的相對的內側壁呈弧形。罩幕結構202的弧形內側壁可從罩幕結構202的底表面到罩幕結構202的上表面呈連續的弧形。在又一些實施例中，罩幕結構202的弧形內側壁與光電探測器120的上表面的弧對應。在其他實施例中，罩幕結構202的相對的內側壁可具有弧形部分及線狀部分。在又一些實施例中，罩幕結構202的內側壁的弧形部分可與光電探測器的弧形上表面對應，且罩幕結構202的內側壁的線狀部分可分別與第一側壁302及第二側壁304的角度對應。
圖4示出圖2的區域212的一些其他實施例的放大剖視圖。
如圖4中所示，光電探測器120的周邊呈連續的弧形，而沒有任何線狀部分。在此種實施例中，光電探測器120可具有像橢圓形狀的輪廓。應理解，光電探測器120可具有不同的幾何形狀的輪廓（例如，圓形形狀），所述輪廓具有連續的弧形周邊。在又一些此種實施例中，光電探測器120具有呈弧形的相對的側壁、在光電探測器120的相對的弧形側壁之間呈連續的弧形的上表面、以及在光電探測器120的相對的弧形側壁之間呈弧形的底表面。在其他此種實施例中，光電探測器120可被闡述為具有在相對點處連接在一起的呈連續的弧形的上表面及呈連續的弧形的底表面。
圖5示出圖2的區域212的一些其他實施例的放大剖視圖。
如圖5中所示，光電探測器具有第三側壁502及與第三側壁502相對的第四側壁504。第三側壁502與第四側壁504在側向上間隔開。第三側壁502與第四側壁504設置在光電探測器120的中心線306的相對的側上。第三側壁502在側向上設置在光電探測器120的中心線306與第一側壁302之間。第四側壁504在側向上設置在光電探測器120的中心線306與第二側壁304之間。
在一些實施例中，光電探測器120的第一上表面從第三側壁502到第四側壁504呈連續的弧形。在又一些實施例中，第三側壁502是實質上垂直的。在再一些實施例中，第四側壁504是實質上垂直的。
光電探測器120的第二上表面從第三側壁502延伸到第一側壁302。在一些實施例中，光電探測器120的第二上表面是實質上平坦的。在其他實施例中，光電探測器120的第二上表面可具有平坦部分以及將光電探測器120的第二上表面的平坦部分連接到第一側壁302的弧形部分。光電探測器120的第三上表面從第四側壁504延伸到第二側壁304。在一些實施例中，光電探測器120的第三上表面是實質上平坦的。在其他實施例中，光電探測器120的第三上表面可具有平坦部分以及將光電探測器120的第三上表面的平坦部分連接到第二側壁304的弧形部分。
在一些實施例中，罩幕結構202至少部分地上覆在光電探測器120上。在又一些實施例中，罩幕結構202上覆在光電探測器120的設置在中心線306的第一側的第一部分上且上覆在光電探測器120的設置在中心線的與第一側相對的第二側的第二部分上。第三側壁502可與罩幕結構202的第一內側壁銜接。第四側壁504可與罩幕結構202的與罩幕結構202的第一內側壁相對的第二內側壁銜接。光電探測器120的第二上表面可與罩幕結構202的第一底表面銜接。光電探測器120的第三上表面可與罩幕結構202的第二底表面銜接。
頂蓋結構204對光電探測器120的第一上表面進行襯墊。頂蓋結構204可對罩幕結構202的上表面的至少一部分、罩幕結構202的第一內側壁的至少一部分及罩幕結構202的第二內側壁的至少一部分進行襯墊。如圖5中所示，頂蓋結構204對光電探測器120的第一上表面進行襯墊，且頂蓋結構204至少部分地對罩幕結構202的上表面的部分、罩幕結構202的第一內側壁的部分及罩幕結構202的第二內側壁的部分進行襯墊。在此種實施例中，頂蓋結構204可具有設置在罩幕結構202之上的平坦上表面以及位於光電探測器120的第一上表面之上的弧形上表面。在又一些此種實施例中，頂蓋結構204可具有分別銜接罩幕結構202的第一內側壁及罩幕結構202的第二內側壁的實質上垂直的外側壁。
圖6示出圖2的區域212的一些其他實施例的放大剖視圖。
如圖6中所示，光電探測器120的底表面可從光電探測器120的第二上表面到光電探測器120的第三上表面呈連續的弧形，且光電探測器120的第一上表面可從第三側壁502到第四側壁504呈連續的弧形。
圖7示出圖1的半導體裝置的一些實施例的透視圖。
如圖7中所示，半導體裝置100包括第一波導結構702。第一波導結構702設置在半導體基底102中。在一些實施例中，第一波導結構702設置在第二半導體層108中。第一波導結構702被配置成將一個或多個光子704（例如，光學光子）從光電探測器120外部的位置引導（在圖7中以箭頭示出）到光電探測器120中。
第一波導結構702是或包含半導體材料（例如，Si、Ge、SiGe等）。第一波導結構702的半導體材料可與光電探測器120的半導體材料不同。舉例來說，第一波導結構702是Si，且光電探測器120是Ge。在一些實施例中，第一波導結構702包含單一半導體材料（例如，Si）。在又一些實施例中，第一波導結構702是半導體基底102的一部分。在再一些實施例中，第一波導結構702是第二半導體層108的一部分。換句話說，第一波導結構702可由第二半導體層108的一部分界定。
第一波導結構702在側向上設置在第一摻雜區110與第二摻雜區112之間。在一些實施例中，第一波導結構702在側向上與第一摻雜區110的至少一部分和/或第二摻雜區112的至少一部分交疊。在其他實施例中，第一波導結構702設置在面對彼此的第一摻雜區110的一側與第二摻雜區112的一側之間。第一波導結構702在側向上設置在隔離結構114的第一部分114a與隔離結構114的第二部分114b之間。第一波導結構702在側向上設置在第三摻雜區116與第四摻雜區118之間。
在一些實施例中，第一波導結構702的上表面是實質上平坦的。在又一些實施例中，第一波導結構702的上表面設置在光電探測器120的上表面下方。第一波導結構702包括第五側壁706及與第五側壁706相對的第六側壁708。在一些實施例中，第五側壁706與第六側壁708是實質上垂直的。
在一些實施例中，第二半導體層108界定半導體基座710。半導體基座710是第二半導體層108的一部分。第一摻雜區110及第二摻雜區112至少部分地設置在半導體基座710中。第三摻雜區116、隔離結構114及第四摻雜區118設置在半導體基座710中。光電探測器120至少部分地設置在半導體基座710中。在一些實施例中，半導體基座710的相對的側壁呈弧形。在又一些實施例中，半導體基座710的弧形側壁從半導體基座710的上表面到第二半導體層108的上表面呈連續的弧形。在其他實施例中，半導體基座710的相對的側壁可為實質上垂直的。半導體基座710的上表面可與第一波導結構702的上表面共面。在其他實施例中，半導體基座710的上表面可設置在第一波導結構702的上表面下方（或上方）。
在一些實施例中，第一波導結構702沿第一平面（例如，沿x軸在側向上延伸的平面）具有像正方形形狀的輪廓或矩形形狀的輪廓。在又一些實施例中，光電探測器120沿與第一平面平行且與第一平面在側向上間隔開的第二平面具有不同的幾何形狀輪廓。舉例來說，在一些實施例中，光電探測器120沿第二平面的輪廓是斜圓形形狀（obround-like）的，且第一波導結構702沿第一平面的輪廓是矩形形狀的，如圖7中所示。在又一些實施例中，光電探測器120沿第二平面的輪廓是橢圓形形狀的（例如，具有彎曲的側壁）。在再一些實施例中，隔離結構114的第一部分114a及隔離結構114的第二部分114b在側向上平行於光電探測器（例如，沿z軸）延伸。
圖8A到圖8C示出圖2的半導體裝置100的一些實施例的各種視圖。圖8A示出圖2的半導體裝置100的一些實施例的簡化佈局圖。圖8B示出圖8A的區域802的簡化放大視圖。圖8C示出沿圖8B的線A-A截取的區域802的一些實施例的剖視圖。圖8A到圖8B是“簡化的”，此是由於圖8A到圖8B未示出在圖8C中示出的半導體裝置100的各種特徵（例如，ILD結構206、頂蓋結構204、罩幕結構202、隔離結構114、第三摻雜區116及第四摻雜區118）。
如圖8A到圖8C中所示，光電探測器120包括第七側壁804及與第七側壁804相對的第八側壁806。第七側壁804與第八側壁806在第一方向上（例如，沿z軸）側向地彼此間隔開。光電探測器120的第一側壁302與光電探測器120的第二側壁304在與第一方向垂直的第二方向上（例如，沿x軸）間隔開。光電探測器120具有長度L 。光電探測器120的長度L 是第七側壁804與第八側壁806之間的距離。在一些實施例中，光電探測器120的長度L 小於100 μm。更具體來說，光電探測器120的長度L 可處於約10 μm與20 μm之間。在又一些實施例中，光電探測器120的第一寬度W1 小於光電探測器120的長度L 。
在一些實施例中，半導體裝置100包括第一波導結構702及第二波導結構808。第二波導結構808設置在半導體基底102中。第二波導結構808被配置成將一個或多個光子引導到光電探測器120中。在一些實施例中，第二波導結構808包括與第一波導結構702實質上相似的特徵（例如，結構特徵）。
半導體裝置100可包括第一光柵耦合器結構810（例如，光柵結構）。第一光柵耦合器結構810設置在半導體基底102中。在一些實施例中，第一光柵耦合器結構810設置在第二半導體層108中。第一光柵耦合器結構810被配置成接收來自外部源（例如，光纖）的入射輻射（例如，光子）且將入射輻射導引或引導到第一波導結構702中。舉例來說，位於半導體裝置100外部的光纖可被定位（例如，垂直耦合、邊緣耦合等）使得光（例如光子）從光纖傳送到第一光柵耦合器結構810中。第一光柵耦合器結構810將光引導（例如，分裂（split）及衍射（diffract））到第一波導結構702中，且第一波導結構702將光引導到光電探測器120中。
第一波導結構702在側向上從第七側壁804延伸到第一光柵耦合器結構810。第一波導結構702可接觸第七側壁804。在一些實施例中，第一波導結構702具有在側向上從第七側壁804（沿z軸）延伸到第一弧形部分的第一側向部分。第一波導結構702的第一弧形部分從第一波導結構702的第一側向部分延伸到第一波導結構702的第二側向部分。在一些實施例中，第一波導結構702的第一側向部分與第一波導結構702的第二側向部分彼此垂直。在此種實施例中，第一波導結構702的第一弧形部分具有90度彎曲部，所述彎曲部將第一波導結構702的第一側向部分連接到第一波導結構702的第二側向部分。
第一光柵耦合器結構810可具有朝彼此向內傾斜的相對的側壁。在一些實施例中，第一波導結構702的側壁可朝彼此向內傾斜。在又一些實施例中，第一波導結構702的傾斜側壁可從第七側壁804到第一光柵耦合器結構810朝向彼此向內傾斜。在再一些實施例中，第一光柵耦合器結構810的傾斜側壁可從第一光柵耦合器結構810的彎曲側壁向第一波導結構702朝向彼此向內傾斜。
在一些實施例中，半導體裝置100可包括第二光柵耦合器結構812。第二光柵耦合器結構812設置在半導體基底102中。在一些實施例中，第二光柵耦合器結構812設置在第二半導體層108中。第二光柵耦合器結構812被配置成接收來自外部源（例如，光纖）的入射輻射（例如，光子）且將入射輻射導引或引導到第二波導結構808中。第二光柵耦合器結構812可包括與第一光柵耦合器結構810實質上相似的特徵（例如，結構特徵）。
第二波導結構808在側向上從第八側壁806延伸到第二光柵耦合器結構812。第二波導結構808可接觸第八側壁806。在一些實施例中，第二波導結構808具有在側向上從第八側壁806（沿z方向）延伸到第二弧形部分的第三側向部分。第二波導結構808的第三側向部分與第一波導結構702的第一側向部分在相反方向上遠離光電探測器120延伸。第二波導結構808的第二弧形部分從第二波導結構808的第三側向部分延伸到第二波導結構808的第四側向部分。在一些實施例中，第二波導結構808的第三側向部分與第二波導結構808的第四側向部分彼此垂直。在此種實施例中，第二波導結構808的第二弧形部分具有90度彎曲部，所述彎曲部將第二波導結構808的第三側向部分連接到第二波導結構808的第四側向部分。
第二光柵耦合器結構812可具有朝向彼此向內傾斜的相對的側壁。在一些實施例中，第二波導結構808的側壁可朝向彼此向內傾斜。在又一些實施例中，第二波導結構808的傾斜側壁可從第八側壁806到第二光柵耦合器結構812朝彼此向內傾斜。在再一些實施例中，第二光柵耦合器結構812的傾斜側壁可從第二光柵耦合器結構812的彎曲側壁向第二波導結構808朝彼此向內傾斜。
圖9示出圖2的半導體裝置100的一些其他實施例的剖視圖。
如圖9中所示，在光電探測器120中設置有第五摻雜區902。第五摻雜區902是光電探測器120的具有第二摻雜類型（例如，p型）的區。第五摻雜區902可在光電探測器的相對的側壁之間（例如，在第七側壁804與第八側壁806之間）在側向上延伸。
第五摻雜區具有第二寬度W2 。第二寬度W2 可處於約0.15 μm與約0.35 μm之間。在一些實施例中，如果光電探測器120的第一寬度W1 （參見例如圖3）處於約0.4 μm與約1.1 μm之間，則第二寬度W2 可為約0.15 μm；如果光電探測器120的第一寬度W1 處於約0.4 μm與約1.2 μm之間，則第二寬度W2 可為約0.2 μm；如果光電探測器120的第一寬度W1 處於約0.5 μm與約1.3 μm之間，則第二寬度W2 可為約0.25 μm；如果光電探測器120的第一寬度W1 處於約0.6 μm與約1.4 μm之間，則第二寬度W2可為約0.3 μm；且如果光電探測器120的第一寬度W1 處於約0.7 μm與約1.5 μm之間，則第二寬度W2 可為約0.3 μm。
圖10A到圖10C至圖23A到圖23C示出形成圖2所示半導體裝置100的一些實施例的方法的一些實施例的一系列各種視圖。帶有後綴“A”的圖（例如，圖10A）示出形成圖2所示半導體裝置100的一些實施例的方法的一些實施例的一系列佈局視圖。帶有後綴“B”的圖（例如，圖10B）示出沿圖10A到圖23A的對應圖的線A-A截取的一系列剖視圖（例如，圖10B示出沿圖10A的線A-A截取的圖10A的結構的剖視圖）。帶有後綴“C”的圖（例如，圖10C）示出沿圖10A到圖23A的對應圖的線B-B截取的一系列剖視圖（例如，圖10C示出沿圖10A的線B-B截取的圖10A的結構的剖視圖）。
如圖10A到圖10C中所示，提供半導體基底102。在一些實施例中，半導體基底102包括第一半導體層104、絕緣層106及第二半導體層108。
在第二半導體層108中形成第一波導結構702及第二波導結構808。第一波導結構702可形成有朝彼此傾斜的相對的側壁。第二波導結構808可形成有朝彼此傾斜的相對的側壁。如圖10A到圖10C中所示，在一些實施例中，第一波導結構702及第二波導結構808分別是第二半導體層108的部分。
在一些實施例中，形成第一波導結構702及第二波導結構808的製程包括在第二半導體層108之上形成第一圖案化罩幕層（未示出）（例如，正型/負型光阻、硬罩幕等）。在又一些實施例中，第一圖案化罩幕層可通過以下方法形成：在第二半導體層108上形成罩幕層（未示出）；將罩幕層暴露於圖案（例如，通過微影製程，例如微影、極紫外微影等）；以及對罩幕層進行顯影以形成第一圖案化罩幕層。此後，執行第一蝕刻製程以移除第二半導體層108的未被遮罩的部分，從而形成第一波導結構702及第二波導結構808。第一蝕刻製程可為乾式蝕刻製程、濕式蝕刻製程、反應性離子蝕刻（reactive ion etching，RIE）製程、一些其他蝕刻製程、或前述製程的組合。隨後，在一些實施例中，剝除第一圖案化罩幕層。
同樣如圖10A到圖10C中所示，在第二半導體層108中形成半導體基座710。如圖10A到圖10C中所示，在一些實施例中，半導體基座710是第二半導體層108的一部分。半導體基座710在側向上形成在第一波導結構702與第二波導結構808之間。在一些實施例中，半導體基座710可形成有從半導體基座710的上表面到第二半導體層108的上表面呈弧形的相對的側壁。在其他實施例中，半導體基座710可形成為半導體基座710的相對的側壁為實質上垂直的。在又一些實施例中，半導體基座710、第一波導結構702及第二波導結構808被形成為具有彼此實質上齊平的上表面。
在一些實施例中，半導體基座710可通過與形成第一波導結構702及第二波導結構808相同的製程來形成（例如，半導體基座710通過第一蝕刻製程形成，所述第一蝕刻製程移除第二半導體層108的未被第一圖案化罩幕層遮罩的部分）。在其他實施例中，形成半導體基座710的製程包括在第二半導體層108、第一波導結構702及第二波導結構808之上形成第二圖案化罩幕層（未示出）（例如，正型/負型光阻、硬罩幕等）。此後，執行第二蝕刻製程以移除第二半導體層108的未被遮罩的部分，從而形成半導體基座710。第二蝕刻製程可為乾式蝕刻製程、RIE製程、濕式蝕刻製程、一些其他蝕刻製程、或前述製程的組合。隨後，在一些實施例中，剝除第二圖案化罩幕層。在一些實施例中，可對第一波導結構702、半導體基座710及第二波導結構808執行平坦化製程（例如，化學機械拋光（chemical-mechanical polishing，CMP）），以將第一波導結構702的上表面、半導體基座710的上表面及第二波導結構808的上表面平坦化。應理解，在一些實施例中，半導體基座710可在第一波導結構702和/或第二波導結構808之前形成。
如圖11A到圖11C中所示，在第二半導體層108之上形成介電層1102。介電層1102覆蓋第一波導結構702及第二波導結構808。在一些實施例中，介電層1102覆蓋半導體基座710。在又一些實施例中，介電層1102被形成為共形層。介電層1102可為或包含例如氧化物（例如SiO2）、氮化物（例如SiN）、氮氧化物（例如氮氧化矽（SiOX NY ））、一些其他介電材料、或前述材料的組合。在一些實施例中，介電層1102是SiO2 。
在一些實施例中，形成介電層1102的製程包括在第二半導體層108、半導體基座710、第一波導結構702及第二波導結構808上沉積或生長覆蓋第二半導體層108、半導體基座710、第一波導結構702及第二波導結構808的介電層1102。介電層1102可通過例如化學氣相沉積（chemical vapor deposition，CVD）、物理氣相沉積（physical vapor deposition，PVD）、原子層沉積（atomic layer deposition，ALD）、熱氧化、一些其他沉積或生長製程、或前述製程的組合來沉積或生長。
如圖12A到圖12C中所示，在第二半導體層108中形成第一摻雜區110及第二摻雜區112。第一摻雜區110是第二半導體層108的具有第一摻雜類型（例如，n型）的區。第二摻雜區112是第二半導體層108的具有與第一摻雜類型不同的第二摻雜類型（例如，p型）的區。在一些實施例中，第一摻雜區110及第二摻雜區112形成在半導體基座710中。第一摻雜區110及第二摻雜區112可被形成為與半導體基座710的上表面在垂直方向上間隔開。在又一些實施例中，第一摻雜區110及第二摻雜區112被形成為與半導體基座710的相對的側壁間隔開。在其他實施例中，第一摻雜區110及第二摻雜區112可被分別形成為在側向上延伸到半導體基座710的相對的側壁。
在一些實施例中，形成第一摻雜區110及第二摻雜區112的製程包括從第二半導體層108至少部分地移除介電層1102。在又一些實施例中，將從第二半導體層108移除的介電層1102的部分設置在半導體基座710之上。然後在半導體基座710及介電層1102之上形成第三圖案化罩幕層（未示出）。此後，執行第一摻雜製程（例如，離子注入），以利用第一摻雜類型摻質（例如，磷（P）、砷（As）等）對半導體基座710的未被第三圖案化罩幕層覆蓋的區進行摻雜，從而形成第一摻雜區110。隨後，在一些實施例中，剝除第三圖案化罩幕層。此後，在半導體基座710及介電層1102之上形成第四圖案化罩幕層（未示出）。第四圖案化罩幕層覆蓋第一摻雜區110。然後執行第二摻雜製程（例如，離子注入），以利用第二摻雜類型摻質（例如，硼（B）、鎵（Ga）等）對半導體基座710的未被第四圖案化罩幕層覆蓋的區進行摻雜，從而形成第二摻雜區112。隨後，在一些實施例中，剝除第四圖案化罩幕層。
應理解，第二摻雜區112可在第一摻雜區110之前形成。還應理解，第一摻雜區110和/或第二摻雜區112可在形成半導體基座710之前形成。還應理解，介電層1102可至少部分地用作第三圖案化罩幕層和/或第四圖案化罩幕層。
如圖13A到圖13C中所示，在第二半導體層108中形成隔離結構114。在一些實施例中，隔離結構114形成在半導體基座710中。隔離結構114部分地上覆在第一摻雜區110及第二摻雜區112上。舉例來說，隔離結構114包括上覆在第一摻雜區110上的第一部分114a，且隔離結構114包括上覆在第二摻雜區112上的第二部分114b。在又一些實施例中，隔離結構114的第一部分114a可部分地形成在第一摻雜區110中。在再一些實施例中，隔離結構114的第二部分114b可部分地形成在第二摻雜區112中。
在一些實施例中，形成隔離結構114的製程包括在半導體基座710及介電層1102之上形成第五圖案化罩幕層（未示出）。此後，執行蝕刻製程（例如，濕式蝕刻、乾式蝕刻等）以移除半導體基座710的未被遮罩的部分，從而在半導體基座710中形成溝槽。然後利用介電材料（例如SiO2 ）填充溝槽，從而在第二半導體層108中形成隔離結構114。在一些實施例中，可對介電材料執行平坦化製程（例如，CMP），以將隔離結構114的上表面平坦化。應理解，可在形成半導體基座710之前形成隔離結構114。
如圖14A到圖14C中所示，在第二半導體層108中形成第三摻雜區116及第四摻雜區118。第三摻雜區116是第二半導體層108的具有第一摻雜類型的區。第三摻雜區116形成在第一摻雜區110之上及隔離結構114的第一部分114a的一側上。第三摻雜區116被形成為垂直地延伸至第一摻雜區110，使得第一摻雜區110與第三摻雜區116電耦合。
第四摻雜區118是第二半導體層108的具有第二摻雜類型的區。第四摻雜區118形成在第二摻雜區112之上及隔離結構114的第二部分114b的一側上。第四摻雜區118被形成為垂直地延伸至第二摻雜區112，使得第二摻雜區112與第四摻雜區118電耦合。
在一些實施例中，形成第三摻雜區116及第四摻雜區118的製程包括在半導體基座710及介電層1102之上形成第六圖案化罩幕層（未示出）。此後，執行第三摻雜製程（例如，離子注入），以利用第一摻雜類型摻質對半導體基座710的未被第六圖案化罩幕層覆蓋的區進行摻雜，從而形成第三摻雜區116。第三摻雜製程可利用比第一摻雜區110的濃度更高的第一摻雜類型摻質對半導體基座710的未被第六圖案化罩幕層覆蓋的區進行摻雜，使得第三摻雜區116被形成具有比第一摻雜區110更高的濃度的第一摻雜類型摻質。隨後，在一些實施例中，剝除第六圖案化罩幕層。
此後，在半導體基座710及介電層1102之上形成第七圖案化罩幕層（未示出）。第七圖案化罩幕層覆蓋第三摻雜區116。然後執行第四摻雜製程（例如，離子注入），以利用第二摻雜類型摻質對半導體基座710的未被第七圖案化罩幕層覆蓋的區進行摻雜，從而形成第四摻雜區118。第四摻雜製程可利用比第二摻雜區112的濃度更高的第二摻雜類型摻質對半導體基座710的未被第七圖案化罩幕層覆蓋的區進行摻雜，使得第四摻雜區118被形成為具有比第二摻雜區112更高的濃度的第二摻雜類型摻質。隨後，在一些實施例中，剝除第七圖案化罩幕層。
應理解，第四摻雜區118可在第三摻雜區116之前形成。還應理解，第三摻雜區116和/或第四摻雜區118可在形成半導體基座710之前形成。還應理解，隔離結構114可至少部分地用作第六圖案化罩幕層和/或第七圖案化罩幕層。
如圖15A到圖15C中所示，在第二半導體層108、半導體基座710、第一波導結構702、第二波導結構808、隔離結構114、第三摻雜區116及第四摻雜區118之上形成罩幕層1502。罩幕層1502覆蓋半導體基座710、第一波導結構702、第二波導結構808、隔離結構114、第三摻雜區116及第四摻雜區118。在一些實施例中，罩幕層1502形成在介電層1102之上，如圖15A到圖15C中所示。在此種實施例中，罩幕層1502覆蓋介電層1102。在又一些實施例中，罩幕層1502可被形成為共形層。罩幕層1502可為或包含例如氧化物（例如，SiO2 ）、氮化物（例如，SiN）、氮氧化物（例如，氮氧化矽（SiOX NY ））、適合作為遮罩材料的一些其他介電材料、或前述材料的組合。
在一些實施例中，形成罩幕層1502的製程包括在第二半導體層108、半導體基座710、第一波導結構702、第二波導結構808、介電層1102、隔離結構114、第三摻雜區116及第四摻雜區118之上沉積罩幕層1502。罩幕層1502可通過例如CVD、PVD、ALD、一些其他沉積製程、或前述製程的組合來沉積。應理解，在一些實施例中，可在形成罩幕層1502之前剝除介電層1102。在此種實施例中，不是介電層1102將罩幕層1502與第二半導體層108的一些部分隔開，而是罩幕層1502可形成在第二半導體層108的一些部分上。
如圖16A到圖16C中所示，在第二半導體層108、半導體基座710、第一波導結構702、第二波導結構808、隔離結構114、第三摻雜區116及第四摻雜區118之上形成罩幕結構202。罩幕結構202是罩幕層1502的一部分（參見圖15A到圖15C）。在一些實施例中，罩幕結構202覆蓋第一波導結構702、第二波導結構808、隔離結構114、第三摻雜區116及第四摻雜區118。在又一些實施例中，罩幕結構202形成在介電層1102之上，如圖16A到圖16C中所示。在此種實施例中，罩幕結構202覆蓋介電層1102。
罩幕結構202部分地覆蓋半導體基座710。罩幕結構202暴露出半導體基座710的設置在隔離結構114的第一部分114a與隔離結構114的第二部分114b之間的區。在一些實施例中，形成罩幕結構202的製程包括在罩幕層1502之上形成第八圖案化罩幕層（未示出）。此後，執行第三蝕刻製程以移除罩幕層1502的未被遮罩的部分，從而形成罩幕結構202。第三蝕刻製程可為乾式蝕刻製程、濕式蝕刻製程、RIE製程、一些其他蝕刻製程、或前述製程的組合。隨後，在一些實施例中，剝除第八圖案化罩幕層。
如圖17A到圖17C中所示，在第二半導體層108中形成開口1702。在一些實施例中，開口1702形成在半導體基座710中，如圖17A到圖17C中所示。開口1702具有第九側壁1704及第十側壁1706。第九側壁1704與第十側壁1706相對。開口1702具有從第九側壁1704延伸到第十側壁1706的第一下表面1708。在一些實施例中，第九側壁1704與第十側壁1706是實質上垂直的。在又一些實施例中，第一下表面1708是實質上平坦的。
開口1702至少部分地由第二半導體層108界定。舉例來說，第九側壁1704及第十側壁1706分別由第二半導體層108的側壁界定，且開口1702的第一下表面1708由第二半導體層108的第一上表面界定。第一下表面1708設置在絕緣層106與第二半導體層108的第二上表面之間。在一些實施例中，第二半導體層108的第二上表面與半導體基座710的最上表面對應。
在一些實施例中，形成開口1702的製程包括在罩幕結構202部分地覆蓋半導體基座710的情況下執行第四蝕刻製程1710。第四蝕刻製程1710移除第二半導體層108的未被罩幕結構202遮罩的部分。在一些實施例中，第四蝕刻製程1710是高度定向的蝕刻，所述高度定向的蝕刻在垂直方向上（例如，向下）蝕刻第二半導體層108，而很少或不在側向上（例如，側面）蝕刻第二半導體層108。在一些實施例中，第四蝕刻製程1710是乾式蝕刻製程、RIE製程、一些其他非等向性蝕刻製程、或前述製程的組合。在又一些實施例中，由第四蝕刻製程1710形成的開口1702的表面（例如，第九側壁1704、第十側壁1706、第一下表面1708等）可被稱為開口1702的初始表面。
如圖18A到圖18C中所示，執行第五蝕刻製程1802以使開口1702的初始表面圓化（round）。為了清楚起見，開口1702的第九側壁1704、第十側壁1706及第一下表面1708在圖18B中由虛線示出。第五蝕刻製程1802使開口1702的表面圓化，使得在第五蝕刻製程1802之後，開口具有第十一側壁1804、第十二側壁1806及第二下表面1808。由於第五蝕刻製程1802使開口1702的初始表面圓化，因此第五蝕刻製程1802可被稱為第一圓化蝕刻製程。
第二下表面1808在第十一側壁1804與第十二側壁1806之間呈弧形。在一些實施例中，第二下表面1808從第十一側壁1804到第十二側壁1806呈連續的弧形。在又一些實施例中，第十一側壁1804與第十二側壁1806可為實質上垂直的。在其他實施例中，第十一側壁1804及第十二側壁1806可從第二下表面1808到第二半導體層108的第二上表面呈弧形。在再一些其他實施例中，第十一側壁1804及第十二側壁1806可隨著它們在垂直方向上從第二下表面1808延伸到第二半導體層108的第二上表面而遠離彼此傾斜。
在一些實施例中，第五蝕刻製程1802會增加開口1702的高度。換句話說，第二下表面1808的最低點比第一下表面1708的最低點更深地設置在第二半導體層108中。在又一些實施例中，第五蝕刻製程1802會增加開口1702的寬度。換句話說，第十一側壁1804與第十二側壁1806在側向上間隔開的距離大於第九側壁1704與第十側壁1706之間的距離。在再一些實施例中，第五蝕刻製程1802可以比蝕刻罩幕結構202更快的速率在側向上蝕刻第二半導體層108。在此種實施例中，罩幕結構202可懸垂（overhang）在開口1702之上。
第五蝕刻製程1802是乾式蝕刻製程（例如，電漿蝕刻）。在一些實施例中，第五蝕刻製程1802是化學乾式蝕刻（chemical dry etching，CDE）製程（例如，蝕刻通過純化學相互作用發生）。在又一些實施例中，第五蝕刻製程1802可包括將第二半導體層108暴露於蝕刻氣體（例如，包含例如四氟甲烷（CF4 ）、氧氣（O2 ）、氮氣（N2 ）、氯氣（Cl2 ）等）的氣體組合物）。第五蝕刻製程1802可為等向性蝕刻製程。
第五蝕刻製程1802與第四蝕刻製程1710（參見圖17A到圖17C）不同。在一些實施例中，第五蝕刻製程1802與第四蝕刻製程1710可由於其中第五蝕刻製程1802及第四蝕刻製程1710對目標材料進行蝕刻（例如，物理蝕刻、化學蝕刻、或物理-化學蝕刻）的現象而不同。舉例來說，在一些實施例中，第四蝕刻製程1710是RIE製程（例如，物理-化學蝕刻），且第五蝕刻製程1802是CDE製程（例如，化學蝕刻）。第五蝕刻製程1802與第四蝕刻製程1710也可由於第五蝕刻製程1802相較於第四蝕刻製程1710定向性不同而不同。舉例來說，第四蝕刻製程1710對第二半導體層108的垂直蝕刻速率與側向蝕刻速率的比率大於第五蝕刻製程1802對第二半導體層108的垂直蝕刻速率與側向蝕刻速率的比率。第五蝕刻製程1802與第四蝕刻製程1710也可由於蝕刻條件的不同（例如，不同的蝕刻劑成分、不同的壓力、不同的流速等）而不同。
如圖19A到圖19C中所示，移除罩幕結構202的懸垂在開口1702之上的部分。在一些實施例中，移除罩幕結構202的懸垂在開口1702之上的部分的製程包括對圖18A到圖18C中所示的結構執行清潔製程1902。清潔製程1902選擇性地移除罩幕結構202的懸垂在開口1702之上的部分。為了清楚起見，被清潔製程1902選擇性地移除的罩幕結構202的部分在圖19B中由虛線示出。在一些實施例中，清潔製程1902包括將圖18A到圖18C中所示的結構浸入稀氫氟酸（dilute hydrofluoric acid，DHF）溶液中。在又一些實施例中，清潔製程1902可移除罩幕結構202的沒有懸垂在開口1702之上但鄰近罩幕結構202的懸垂在開口1702之上的部分的附加部分，使得第十一側壁1804及第十二側壁1806二者設置在罩幕結構202的相對的內側壁之間。
如圖20A到圖20C中所示，執行第六蝕刻製程2002以進一步使開口1702的表面圓化。第六蝕刻製程2002使第十一側壁1804、第十二側壁1806和/或第二下表面1808（參見圖18A到圖18C）圓化，使得開口1702在第六蝕刻製程2002之後具有第十三側壁2004、第十四側壁2006及第三下表面2008。舉例來說，第二下表面1808、第十一側壁1804和/或第十二側壁1806可具有一些線狀部分被第六蝕刻製程2002圓化。在一些實施例中，開口1702的被第五蝕刻製程1802（參見圖18A到圖18C）圓化的表面可被稱為開口1702的第一圓化表面，且開口1702的被第六蝕刻製程2002圓化的表面可被稱為開口1702的第二圓化表面。換句話說，第四蝕刻製程1710形成開口1702的初始表面，第五蝕刻製程1802將初始表面圓化成開口1702的第一圓化表面，且第六蝕刻製程2002將第一圓化表面圓化成開口1702的第二圓化表面。在又一些實施例中，由於第六蝕刻製程2002進一步使開口1702的第一圓化表面中的表面圓化，因此第六蝕刻製程2002被稱為第二圓化蝕刻製程。
第三下表面2008在第十三側壁2004與第十四側壁2006之間呈弧形。在一些實施例中，第三下表面2008從第十三側壁2004到第十四側壁2006呈連續的弧形。在又一些實施例中，第十三側壁2004與第十四側壁2006可為實質上垂直的。在其他實施例中，第十三側壁2004及第十四側壁2006可從第三下表面2008到第二半導體層108的第二上表面呈弧形。
在一些實施例中，第六蝕刻製程2002會進一步增大開口1702的高度。換句話說，第三下表面2008的最低點比第二下表面1808的最低點更深地設置在第二半導體層108中。在又一些實施例中，第六蝕刻製程2002會進一步增大開口1702的寬度。換句話說，第十三側壁2004與第十四側壁2006在側向上間隔開的距離大於第十一側壁1804與第十二側壁1806在側向上間隔開的距離。
第六蝕刻製程2002可移除罩幕結構202的部分，使得罩幕結構202的相對的內側壁分別與第十三側壁2004及第十四側壁2006實質上對準，如圖20A到圖20C中所示。在一些實施例中，第六蝕刻製程2002可以比蝕刻罩幕結構202更快的速率在側向上蝕刻第二半導體層108。在此種實施例中，在第六蝕刻製程2002之後，罩幕結構202可懸垂在開口1702之上（例如，參見圖5到圖6）。在其他此種實施例中，罩幕結構202的相對的內側壁可分別與第十三側壁2004及第十四側壁2006實質上對準。舉例來說，在清潔製程1902（參見圖19A到圖19C）之後，第十一側壁1804及第十二側壁1806二者可設置在罩幕結構202的相對的內側壁之間。第六蝕刻製程2002可然後以比蝕刻罩幕結構202更快的速率在側向上蝕刻第二半導體層108，從而將罩幕結構202的相對的內側壁分別與第十三側壁2004及第十四側壁2006實質上對準。
第六蝕刻製程是乾式蝕刻製程（例如，氯化氫（hydrogen chloride，HCl）氣相蝕刻）。在一些實施例中，第六蝕刻製程2002包括在具有包含氯（C1）的周圍環境的處理室中在預定溫度下對半導體基底102進行烘焙。更具體來說，在一些實施例中，周圍環境包含HCl氣體。在一些實施例中，預定溫度小於約1200攝氏度（℃）。更具體來說，預定溫度處於約700℃與約800℃之間。通過在處理室中對半導體基底102進行烘焙，第六蝕刻製程2002使開口1702的表面進一步圓化（例如，由於C1在預定溫度下蝕刻第二半導體層108）。
第六蝕刻製程2002除了使開口1702的表面進一步圓化之外，第六蝕刻製程2002可改善第二半導體層108的界定開口1702的表面（例如，改善的表面可更清潔（例如，減少表面污染物（例如，表面氧化物）的數目）和/或使所述表面更光滑（例如，減少表面粗糙度））。舉例來說，在第六蝕刻製程2002之後，開口1702由第十三側壁2004、第十四側壁2006及第三下表面2008界定。第十三側壁2004、第十四側壁2006及第三下表面2008可在第十一側壁1804、第十二側壁1806及第二下表面1808之上進行改善（例如，由於第六蝕刻製程2002形成比第五蝕刻製程1802更清潔和/或更光滑的表面）。開口1702的改善的表面使得在開口1702中形成更高品質的磊晶結構（例如，由於改善的表面更清潔和/或更光滑）。
第六蝕刻製程2002可為等向性蝕刻製程。在一些實施例中，第六蝕刻製程2002與第五蝕刻製程1802不同。舉例來說，第六蝕刻製程2002可利用與第五蝕刻製程1802不同的蝕刻氣體（例如，第六蝕刻製程可利用HCI作為蝕刻氣體，而第五蝕刻製程1802可利用CF4 ）。應理解，第六蝕刻製程2002與第五蝕刻製程1802也可由於蝕刻條件的其他不同（例如，不同的壓力、不同的流速等）而不同。
在一些實施例中，第六蝕刻製程2002可使罩幕結構202的相對的內側壁圓化（參見例如圖3到圖4）。在其他實施例中，第六蝕刻製程2002可蝕刻罩幕結構202，使得罩幕結構202的相對的內側壁是實質上垂直的，如圖20A到圖20C中所示。在又一些實施例中，第五蝕刻製程1802和/或清潔製程1902可使罩幕結構202的相對的內側壁圓化。在其他實施例中，第五蝕刻製程1802和/或清潔製程1902可蝕刻罩幕結構202，使得罩幕結構202的相對的內側壁是實質上垂直的，如圖18A到圖18C至圖19A到圖19C中所示。
如圖21A到圖21C中所示，在開口1702中形成光電探測器120（參見圖20A到圖20C）。光電探測器120是或包含半導體材料。光電探測器120被形成為在垂直方向上延伸超出開口1702，使得光電探測器120至少部分地設置在第二半導體層108的第二上表面（例如，半導體基座710的最上表面）及罩幕結構202的上表面之上。
光電探測器120形成有第一側壁302及與第一側壁302相對的第二側壁304。第一側壁302與第十三側壁2004（參見圖20A到圖20C）對應。第二側壁304與第十四側壁2006（參見圖20A到圖20C）對應。光電探測器120形成有從第一側壁302到第二側壁304呈弧形的下表面。光電探測器120的下表面與第三下表面2008（參見圖20A到圖20C）對應。在一些實施例中，光電探測器120被形成為具有從第一側壁302到第二側壁304呈弧形的上表面。由於光電探測器120的下表面被形成為從第一側壁302到第二側壁304呈弧形，因此光電探測器120可具有改善的（例如，減小的）暗電流。
在一些實施例中，形成光電探測器120的製程包括執行磊晶製程2102，以從開口1702（參見圖20A到圖20C）生長光電探測器120。磊晶製程2102包括從第二半導體層生長半導體材料（例如，Ge），從而形成光電探測器120。通過磊晶製程2102生長的半導體材料與第二半導體層108的半導體材料不同。磊晶製程2102可為例如氣相磊晶（vapor-phase epitaxy，VPE）、分子束磊晶（molecular-beam epitaxy，MBE）、液相磊晶（liquid-phase epitaxy，LPE）、固相磊晶（solid-phase epitaxy，SPE）、減壓化學氣相沉積（reduced pressure chemical vapor deposition，RP-CVD）磊晶、金屬有機氣相磊晶（metalorganic vapor phase epitaxy，MOVPE）、一些其他磊晶製程、或前述磊晶製程的組合。
磊晶製程2102在處理室中執行。在一些實施例中，第六蝕刻製程2002（參見圖20A到圖20C）與磊晶製程2102在同一處理室中執行。在此種實施例中，第六蝕刻製程2002可為原位蝕刻製程。應理解，在一些實施例中，可在光電探測器120中（例如，通過離子注入）形成摻雜區（例如，第五摻雜區902）。
如圖22A到圖22B中所示，在光電探測器120及罩幕結構202之上形成頂蓋結構204。頂蓋結構204被形成為覆蓋光電探測器120。在一些實施例中，頂蓋結構204被形成為至少部分地覆蓋罩幕結構202。在又一些實施例中，頂蓋結構204被形成為共形層。
在一些實施例中，形成頂蓋結構204的製程包括在光電探測器120及罩幕結構202之上沉積或生長頂蓋層（未示出）。頂蓋層可為或包含例如氮化物（例如SiN）、半導體材料（例如Si、SiGe等）、氧化物（例如SiO2 ）等。頂蓋層可通過例如CVD、PVD、ALD、磊晶製程等沉積或生長。此後，在頂蓋層之上形成第九圖案化罩幕層（未示出）。然後，執行第七蝕刻製程以移除頂蓋層的未被遮罩的部分，從而形成頂蓋結構204。第七蝕刻製程可為乾式蝕刻製程、濕式蝕刻製程、RIE製程、一些其他蝕刻製程、或前述製程的組合。隨後，在一些實施例中，剝除第九圖案化罩幕層。
如圖23A到圖23C中所示，在半導體基底102、隔離結構114、光電探測器120、罩幕結構202及頂蓋結構204之上形成ILD結構206。ILD結構206包括一個或多個堆疊的ILD層。同樣如圖23A到圖23C中所示，在ILD結構206中形成多個導電接觸件208及多條導電線210。導電接觸件208被形成為從半導體基底102在垂直方向上延伸。導電線210形成在導電接觸件208之上且電耦合到導電接觸件208。導電接觸件208及導電線210是嵌置在ILD結構206中的內連結構的部分。
在一些實施例中，形成ILD結構206、導電接觸件208及導電線210的製程包括在半導體基底102、隔離結構114、光電探測器120、罩幕結構202及頂蓋結構204之上形成第一ILD層。此後，在第一ILD層中形成接觸開口。然後在第一ILD層上及接觸開口中形成導電材料（例如W）。此後，對導電材料執行平坦化製程（例如，CMP），以在第一ILD層中形成導電接觸件208。
然後在第一ILD層及導電接觸件208之上形成第二ILD層。然後在第二ILD層中形成多個溝槽。在第二ILD層上及溝槽中形成導電材料（例如，Cu）。此後，對導電材料執行平坦化製程（例如，CMP），以形成導電線210。儘管未示出，但應理解，可在半導體基底102、隔離結構114、光電探測器120、罩幕結構202及頂蓋結構204之上形成任何數目的其他導電特徵（例如，導電線及導通孔）以及ILD層，從而形成其中嵌置有內連結構的ILD結構206。
應理解，接合接墊（未示出）（例如，Cu接墊）可形成在ILD結構206中且電耦合到導電線210。還應理解，在一些實施例中，接合接墊的形成可完成半導體裝置100的形成。還應理解，在一些實施例中，半導體裝置100的接合接墊可被接合（例如，通過熔合接合、共晶接合等）到單獨的半導體晶粒/晶圓（例如，包括用於處理來自半導體裝置100的訊號的IC裝置的互補金屬氧化物半導體（CMOS）晶粒）的接合接墊。
圖24示出形成包括暗電流減小的光電探測器的半導體裝置的方法的一些實施例的流程圖。儘管圖24的流程圖2400在本文中被示出及闡述為一系列動作或事件，然而應理解，這些動作或事件的示出順序不應被解釋為具有限制性意義。舉例來說，某些動作可以不同的順序發生，和/或可與除本文中所示和/或所闡述的動作或事件之外的其他動作或事件同時發生。此外，在實施本文說明的一個或多個方面或實施例時可能並非需要所有所示動作，且本文中所繪示的動作中的一個或多個動作可在一個或多個單獨的動作和/或階段中施行。
在動作2402處，在半導體基底中形成波導結構。圖10A到圖10C示出與動作2402對應的一些實施例的各種視圖。
在動作2404處，在半導體基底中及波導結構的一側上形成開口。動作2404包括動作2406、動作2408及動作2410。圖11A到圖11C至圖20A到圖20C示出與動作2404對應的一些實施例的一系列各種視圖。
在動作2406處，通過對半導體基底執行第一蝕刻，在半導體基底中形成開口的初始表面。圖17A到圖17C示出與動作2406對應的一些實施例的各種視圖。
在動作2408處，通過對半導體基底執行第二蝕刻，將開口的初始表面圓化成開口的第一圓化表面。圖18A到圖18C示出與動作2408對應的一些實施例的各種視圖。
在動作2410處，通過對半導體基底執行第三蝕刻，將開口的第一圓化表面圓化成開口的第二圓化表面。圖20A到圖20C示出與動作2410對應的一些實施例的各種視圖。
在動作2412處，在開口中形成光電探測器。圖21A到圖21C示出與動作2412對應的一些實施例的各種視圖。
在動作2414處，在半導體基底及光電探測器之上形成層間介電（ILD）結構，其中一個或多個導電特徵嵌置在ILD結構中。圖22A到圖22C至圖23A到圖23C示出與動作2414對應的一些實施例的一系列各種視圖。
在一些實施例中，本申請提供一種半導體裝置。所述半導體裝置包括：第一摻雜區，具有第一摻雜類型，設置在半導體基底中。第二摻雜區具有與所述第一摻雜類型不同的第二摻雜類型，設置在所述半導體基底中，其中所述第一摻雜區與所述第二摻雜區在側向上間隔開。波導結構設置在所述半導體基底中且在側向上位於所述第一摻雜區與所述第二摻雜區之間。光電探測器至少部分地設置在所述半導體基底中且在側向上位於所述第一摻雜區與所述第二摻雜區之間。所述波導結構被配置成將一個或多個光子引導到所述光電探測器中。所述光電探測器具有在所述光電探測器的相對的側壁之間呈連續的弧形的上表面。所述光電探測器具有在所述光電探測器的所述相對的側壁之間呈連續的弧形的下表面。
在一些實施例中，本申請提供一種半導體裝置。所述半導體裝置包括：半導體基底，包括第一半導體層、絕緣層及第二半導體層。所述絕緣層將所述第一半導體層與所述第二半導體層在垂直方向上隔開。所述第二半導體層包含矽。波導結構設置在所述第二半導體層中，其中所述波導結構由所述第二半導體層的一部分界定。光電探測器至少部分地設置在所述第二半導體層中以及所述波導結構的一側上。所述波導結構被配置成將一個或多個光子引導到所述光電探測器中。所述光電探測器包含鍺。所述光電探測器的高度從所述光電探測器的中心線到所述光電探測器的第一側壁連續地減小，且所述光電探測器的所述高度從所述光電探測器的所述中心線到所述光電探測器的與所述光電探測器的與所述第一側壁相對的第二側壁連續地減小。
在一些實施例中，本申請提供一種形成半導體裝置的方法。所述方法包括：接收半導體基底，所述半導體基底包括第一半導體層、絕緣層及第二半導體層，其中所述絕緣層將所述第一半導體層與所述第二半導體層在垂直方向上隔開，且其中所述第二半導體層包含矽。在所述第二半導體層中形成波導結構。通過第一蝕刻在所述第二半導體層中形成開口，其中所述開口具有實質上平坦的第一下表面，且其中所述開口設置在所述波導結構的一側上。通過第二蝕刻將所述第一下表面圓化成所述開口的第二下表面，其中所述第二蝕刻是化學乾式蝕刻（CDE）。在將所述第一下表面圓化成所述第二下表面之後，通過第三蝕刻將所述第二下表面圓化成所述開口的第三下表面，其中所述第三蝕刻包括在包含氯的周圍環境中對所述半導體基底進行烘焙。在所述第三蝕刻之後，在所述開口中形成鍺光電探測器，其中所述鍺光電探測器是通過磊晶製程形成。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下在本文中作出各種改變、代替及變更。
100:半導體裝置 102:半導體基底 104:第一半導體層 106:絕緣層 108:第二半導體層 110:第一摻雜區 112:第二摻雜區 114:隔離結構 114a:第一部分 114b:第二部分 116:第三摻雜區 118:第四摻雜區 120:光電探測器 202:罩幕結構 204:頂蓋結構 206:層間介電（ILD）結構 208:導電接觸件 210:導電線 212、802:區域 302:第一側壁 304:第二側壁 306:中心線 308:中心點 502:第三側壁 504:第四側壁 702:第一波導結構 704:光子 706:第五側壁 708:第六側壁 710:半導體基座 804:第七側壁 806:第八側壁 808:第二波導結構 810:第一光柵耦合器結構 812:第二光柵耦合器結構 902:第五摻雜區 1102:介電層 1502:罩幕層 1702:開口 1704:第九側壁 1706:第十側壁 1708:第一下表面 1710:第四蝕刻製程 1802:第五蝕刻製程 1804:第十一側壁 1806:第十二側壁 1808:第二下表面 1902:清潔製程 2002:第六蝕刻製程 2004:第十三側壁 2006:第十四側壁 2008:第三下表面 2102:磊晶製程 2400:流程圖 2402、2404、2406、2408、2410、2412、2414:動作 A-A、B-B:線H1 :第一高度H2 :第二高度H3 :第三高度H4 :第四高度L :長度W1 :第一寬度W2 :第二寬度 x、y、z:軸
結合附圖閱讀以下詳細說明，會最好地理解本公開的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1示出包括暗電流（dark current）減小的光電探測器的半導體裝置的一些實施例的剖視圖。 圖2示出圖1的半導體裝置的一些更詳細實施例的剖視圖。 圖3示出圖2的區域的一些實施例的放大剖視圖。 圖4示出圖2的區域的一些其他實施例的放大剖視圖。 圖5示出圖2的區域的一些其他實施例的放大剖視圖。 圖6示出圖2的區域的一些其他實施例的放大剖視圖。 圖7示出圖1的半導體裝置的一些實施例的透視圖。 圖8A到圖8C示出圖2的半導體裝置的一些實施例的各種視圖。 圖9示出圖2的半導體裝置的一些其他實施例的剖視圖。 圖10A到圖10C至圖23A到圖23C示出形成圖2所示半導體裝置的一些實施例的方法的一些實施例的一系列各種視圖。 圖24示出形成包括暗電流減小的光電探測器的半導體裝置的方法的一些實施例的流程圖。
100:半導體裝置
102:半導體基底
104:第一半導體層
106:絕緣層
108:第二半導體層
110:第一摻雜區
112:第二摻雜區
114:隔離結構
116:第三摻雜區
118:第四摻雜區
120:光電探測器

Claims (20)

  1. 一種半導體裝置，包括： 第一摻雜區，具有第一摻雜類型，設置在半導體基底中； 第二摻雜區，具有與所述第一摻雜類型不同的第二摻雜類型，設置在所述半導體基底中，其中所述第一摻雜區與所述第二摻雜區側向地間隔開； 波導結構，設置在所述半導體基底中且側向地位於所述第一摻雜區與所述第二摻雜區之間；以及 光電探測器，至少部分地設置在所述半導體基底中且側向地位於所述第一摻雜區與所述第二摻雜區之間，其中： 所述波導結構被配置成將一個或多個光子引導到所述光電探測器中； 所述光電探測器具有在所述光電探測器的相對的側壁之間呈連續的弧形的上表面；以及 所述光電探測器具有在所述相對的側壁之間呈連續的弧形的下表面。
  2. 如請求項1所述的半導體裝置，其中所述波導結構包含矽且所述光電探測器包含鍺。
  3. 如請求項2所述的半導體裝置，其中所述光電探測器的高度從所述光電探測器的中心線到所述光電探測器的所述相對的側壁中的每一者連續地減小。
  4. 如請求項3所述的半導體裝置，其中所述光電探測器的所述相對的側壁是垂直的。
  5. 如請求項2所述的半導體裝置，其中所述波導結構的上表面是平坦的。
  6. 如請求項5所述的半導體裝置，其中所述波導結構的所述上表面設置在所述光電探測器的所述上表面下方。
  7. 如請求項1所述的半導體裝置，其中： 所述光電探測器的所述相對的側壁包括第一側壁及第二側壁； 所述第一側壁與所述第二側壁在第一方向上側向地間隔開； 所述光電探測器具有第三側壁及與所述第三側壁相對的第四側壁； 所述第三側壁在與所述第一方向垂直的第二方向上與所述第四側壁側向地間隔開；以及 所述波導結構在所述第二方向上遠離所述光電探測器側向地延伸。
  8. 如請求項7所述的半導體裝置，其中所述波導結構接觸所述光電探測器的所述第三側壁。
  9. 如請求項8所述的半導體裝置，還包括： 光柵耦合器結構，設置在所述半導體基底中，其中所述光柵耦合器結構被配置成將入射輻射引導到所述波導結構中，且其中所述波導結構從所述光柵耦合器結構側向地延伸到所述光電探測器的所述第三側壁。
  10. 如請求項7所述的半導體裝置，其中： 所述波導結構沿第一平面具有正方形形狀的輪廓或矩形形狀的輪廓； 所述第一平面在所述第一方向上側向地延伸； 所述光電探測器沿第二平面具有橢圓形狀的輪廓；且 所述第二平面與所述第一平面平行地在所述第一方向上側向地延伸。
  11. 如請求項10所述的半導體裝置，還包括： 隔離結構，設置在所述半導體基底中，其中： 所述隔離結構具有設置在所述光電探測器的第一側上的第一部分及設置在所述光電探測器的與所述光電探測器的所述第一側相對的第二側上的第二部分； 所述隔離結構的所述第一部分與所述光電探測器平行地在所述第二方向上延伸；以及 所述隔離結構的所述第二部分與所述光電探測器平行地在所述第二方向上延伸。
  12. 一種半導體裝置，包括： 半導體基底，包括第一半導體層、絕緣層及第二半導體層，其中所述絕緣層將所述第一半導體層與所述第二半導體層在垂直方向上隔開，且其中所述第二半導體層包含矽； 波導結構，設置在所述第二半導體層中，其中所述波導結構由所述第二半導體層的一部分界定；以及 光電探測器，至少部分地設置在所述第二半導體層中以及所述波導結構的一側上，其中： 所述波導結構被配置成將一個或多個光子引導到所述光電探測器中； 所述光電探測器包含鍺； 所述光電探測器的高度從所述光電探測器的中心線到所述光電探測器的第一側壁連續地減小；且 所述光電探測器的所述高度從所述光電探測器的所述中心線到所述光電探測器的與所述光電探測器的所述第一側壁相對的第二側壁連續地減小。
  13. 如請求項12所述的半導體裝置，其中： 所述光電探測器具有在所述第一側壁與所述第二側壁之間呈連續的弧形的最上表面；以及 所述光電探測器具有在所述第一側壁與所述第二側壁之間呈連續的弧形的最下表面。
  14. 如請求項13所述的半導體裝置，其中： 所述光電探測器具有第三側壁及與所述第三側壁相對的第四側壁； 所述第三側壁與所述第四側壁在第一方向上間隔開第一距離； 所述波導結構在所述第一方向上遠離所述第三側壁側向地延伸； 所述第一側壁與所述第二側壁在與所述第一方向垂直的第二方向上間隔開第二距離；以及 所述第二距離小於所述第一距離。
  15. 如請求項12所述的半導體裝置，還包括： 第一摻雜區，具有第一摻雜類型，設置在所述第二半導體層中且位於所述光電探測器的第一側上，其中所述第一側壁設置在所述第一摻雜區與所述光電探測器的所述中心線之間； 第二摻雜區，具有與所述第一摻雜類型不同的第二摻雜類型，設置在所述半導體基底中且位於所述光電探測器的與所述第一側相對的第二側上，其中所述第二側壁設置在所述第二摻雜區與所述光電探測器的所述中心線之間；以及 罩幕結構，設置在所述第二半導體層之上，其中所述罩幕結構從所述光電探測器側向地延伸且至少部分地上覆在所述第一摻雜區及所述第二摻雜區二者上。
  16. 如請求項15所述的半導體裝置，其中： 所述罩幕結構從所述光電探測器的第五側壁側向地延伸；以及 所述罩幕結構從所述光電探測器的第六側壁側向地延伸； 所述第五側壁設置在所述第一側壁與所述光電探測器的所述中心線之間；以及 所述第六側壁設置在所述第二側壁與所述光電探測器的所述中心線之間。
  17. 如請求項16所述的半導體裝置，其中： 所述光電探測器具有在所述第五側壁與所述第六側壁之間呈連續的弧形的最上表面；以及 所述光電探測器具有在所述第一側壁與所述第二側壁之間呈連續的弧形的最下表面。
  18. 如請求項17所述的半導體裝置，還包括： 隔離結構，設置在所述第二半導體層中，其中： 所述隔離結構具有設置在所述光電探測器的所述第一側上的第一部分及設置在所述光電探測器的所述第二側上的第二部分；以及 所述罩幕結構至少部分地上覆在所述隔離結構的所述第一部分及所述隔離結構的所述第二部分二者上。
  19. 如請求項18所述的半導體裝置，還包括： 頂蓋結構，設置在所述第二半導體層、所述罩幕結構及所述光電探測器之上，其中： 所述頂蓋結構覆蓋所述光電探測器的所述最上表面； 所述頂蓋結構部分地覆蓋所述罩幕結構； 所述頂蓋結構的第一側壁設置在所述光電探測器的所述第一側壁與所述隔離結構的所述第一部分之間；以及 所述頂蓋結構的第二側壁設置在所述光電探測器的所述第二側壁與所述隔離結構的所述第二部分之間。
  20. 一種形成半導體裝置的方法，所述方法包括： 接收半導體基底，所述半導體基底包括第一半導體層、絕緣層及第二半導體層，其中所述絕緣層將所述第一半導體層與所述第二半導體層在垂直方向上隔開，且其中所述第二半導體層包含矽； 在所述第二半導體層中形成波導結構； 通過第一蝕刻在所述第二半導體層中形成開口，其中所述開口具有平坦的第一下表面，且其中所述開口設置在所述波導結構的一側上； 通過第二蝕刻將所述第一下表面圓化成所述開口的第二下表面，其中所述第二蝕刻是化學乾式蝕刻； 在將所述第一下表面圓化成所述第二下表面之後，通過第三蝕刻將所述第二下表面圓化成所述開口的第三下表面，其中所述第三蝕刻包括在包含氯的周圍環境中對所述半導體基底進行烘焙；以及 在所述第三蝕刻之後，在所述開口中形成鍺光電探測器，其中所述鍺光電探測器是通過磊晶製程形成。
TW109137116A 2019-10-31 2020-10-26 半導體裝置及其形成方法 TWI755117B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962928633P 2019-10-31 2019-10-31
US62/928,633 2019-10-31
US16/910,566 2020-06-24
US16/910,566 US11749762B2 (en) 2019-10-31 2020-06-24 Semiconductor device comprising a photodetector with reduced dark current

Publications (2)

Publication Number Publication Date
TW202119609A true TW202119609A (zh) 2021-05-16
TWI755117B TWI755117B (zh) 2022-02-11

Family

ID=75687869

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109137116A TWI755117B (zh) 2019-10-31 2020-10-26 半導體裝置及其形成方法

Country Status (2)

Country Link
US (1) US11749762B2 (zh)
TW (1) TWI755117B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177404B2 (en) * 2020-01-13 2021-11-16 Globalfoundries U.S. Inc. Fin-based photodetector structure
US11869991B2 (en) * 2020-09-18 2024-01-09 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of making

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998781A (en) * 1997-04-30 1999-12-07 Sandia Corporation Apparatus for millimeter-wave signal generation
US20030012925A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Process for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same and including an etch stop layer used for back side processing
US7305157B2 (en) * 2005-11-08 2007-12-04 Massachusetts Institute Of Technology Vertically-integrated waveguide photodetector apparatus and related coupling methods
JP2007287872A (ja) * 2006-04-14 2007-11-01 Fujifilm Corp 半導体素子及び半導体素子の製造方法
CN101836295A (zh) * 2007-08-08 2010-09-15 新加坡科技研究局 半导体装置及其制备方法
US7816641B2 (en) * 2007-12-28 2010-10-19 Candela Microsystems (S) Pte. Ltd. Light guide array for an image sensor
WO2010100946A1 (ja) * 2009-03-05 2010-09-10 日本電気株式会社 半導体光変調器、半導体光集積素子、およびこれらの製造方法
US20100327389A1 (en) * 2009-06-26 2010-12-30 Mccarten John P Back-illuminated image sensors having both frontside and backside photodetectors
JP5401203B2 (ja) * 2009-08-07 2014-01-29 株式会社日立製作所 半導体受光装置及びその製造方法
US8765502B2 (en) * 2012-07-30 2014-07-01 International Business Machines Corporation Germanium photodetector schottky contact for integration with CMOS and Si nanophotonics
US11121271B2 (en) * 2013-05-22 2021-09-14 W&WSens, Devices, Inc. Microstructure enhanced absorption photosensitive devices
JP2015162576A (ja) * 2014-02-27 2015-09-07 住友電気工業株式会社 半導体光集積素子、半導体光集積素子を作製する方法
JP6509509B2 (ja) * 2014-08-21 2019-05-08 ルネサスエレクトロニクス株式会社 光半導体装置およびその製造方法
KR101849693B1 (ko) * 2014-11-24 2018-04-16 아티룩스 인코포레이티드 동일한 기판 상에 트랜지스터와 광 검출기를 제조하기 위한 모놀리식 집적 기술
US10546963B2 (en) * 2014-12-01 2020-01-28 Luxtera, Inc. Method and system for germanium-on-silicon photodetectors without germanium layer contacts
US10571631B2 (en) * 2015-01-05 2020-02-25 The Research Foundation For The State University Of New York Integrated photonics including waveguiding material
EP3326203B1 (en) 2015-07-24 2024-03-06 Artilux, Inc. Multi-wafer based light absorption apparatus and applications thereof
US10861888B2 (en) * 2015-08-04 2020-12-08 Artilux, Inc. Silicon germanium imager with photodiode in trench
US9466753B1 (en) * 2015-08-27 2016-10-11 Globalfoundries Inc. Photodetector methods and photodetector structures
US10043925B2 (en) 2015-08-27 2018-08-07 Massachusetts Institute Of Technology Guided-wave photodetector apparatus employing mid-bandgap states of semiconductor materials, and fabrication methods for same
US10418407B2 (en) * 2015-11-06 2019-09-17 Artilux, Inc. High-speed light sensing apparatus III
US10739443B2 (en) * 2015-11-06 2020-08-11 Artilux, Inc. High-speed light sensing apparatus II
US10886309B2 (en) * 2015-11-06 2021-01-05 Artilux, Inc. High-speed light sensing apparatus II
JP6961714B2 (ja) * 2017-04-04 2021-11-05 アーティラックス・インコーポレイテッド 高速光感知装置ｉｉｉ
JP2019113666A (ja) * 2017-12-22 2019-07-11 ルネサスエレクトロニクス株式会社 半導体装置
US11404590B2 (en) * 2019-09-20 2022-08-02 Taiwan Semiconductor Manufacturing Company Ltd. Photo sensing device and method of fabricating the photo sensing device

Also Published As

Publication number Publication date
US11749762B2 (en) 2023-09-05
US20210135024A1 (en) 2021-05-06
TWI755117B (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
US11703643B2 (en) Integrated photonics including waveguiding material
US10734533B2 (en) Monolithic integration techniques for fabricating photodetectors with transistors on same substrate
CN105990375B (zh) Goi衬底上的光电子和cmos集成
TWI755117B (zh) 半導體裝置及其形成方法
CN112447865A (zh) 锗上的接触区
US11256114B2 (en) Semiconductor device and method of making
US9246045B2 (en) Method for fabricating a photodetector
US10734541B2 (en) Method of manufacturing semiconductor device
JP6386039B2 (ja) 欠陥の少ないエピタキシャルフォトニックデバイスを提供する方法およびその結果生じる構造
US9372307B1 (en) Monolithically integrated III-V optoelectronics with SI CMOS
CN111933753A (zh) 一种波导型光电探测器及制造方法
US20240045143A1 (en) Optical waveguide structure and method for forming the same
CN112186075B (zh) 一种波导型光电探测器及制造方法
US20230299217A1 (en) Semiconductor device comprising a photodetector with reduced dark current
KR20220086548A (ko) 포토닉스 구조 도전성 광 경로 제조
TW202337042A (zh) 半導體裝置
KR102549586B1 (ko) 융합 반도체 장치 및 그 제조 방법
US20170068047A1 (en) Semiconductor device and method for manufacturing the same