JP6509509B2 - 光半導体装置およびその製造方法 - Google Patents

光半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6509509B2
JP6509509B2 JP2014168259A JP2014168259A JP6509509B2 JP 6509509 B2 JP6509509 B2 JP 6509509B2 JP 2014168259 A JP2014168259 A JP 2014168259A JP 2014168259 A JP2014168259 A JP 2014168259A JP 6509509 B2 JP6509509 B2 JP 6509509B2
Authority
JP
Japan
Prior art keywords
optical waveguide
optical
coupling portion
light coupling
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014168259A
Other languages
English (en)
Other versions
JP2016045294A (ja
Inventor
國嶋 浩之
浩之 國嶋
中柴 康隆
康隆 中柴
勝 若林
勝 若林
真一 綿貫
真一 綿貫
小澤 健
健 小澤
達矢 宇佐美
達矢 宇佐美
山本 悦章
悦章 山本
坂本 圭司
圭司 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014168259A priority Critical patent/JP6509509B2/ja
Priority to US14/827,779 priority patent/US10295743B2/en
Publication of JP2016045294A publication Critical patent/JP2016045294A/ja
Application granted granted Critical
Publication of JP6509509B2 publication Critical patent/JP6509509B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • G02B6/125Bends, branchings or intersections
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • G02B6/136Integrated optical circuits characterised by the manufacturing method by etching
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035Materials
    • G02B2006/12061Silicon

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)

Description

本発明は光半導体装置およびその製造技術に関し、例えば光方向性結合器を含む光半導体装置およびその製造に好適に利用できるものである。
シリコン基板の表面に形成する第1の光導波路と第2の光導波路のそれぞれのほぼ中央部を、所定長近接・平行して光結合部を設けることで構成される光方向性結合器において、それぞれの光結合部の光導波路の外側に、所望の距離を隔てて平行する高さが光結合部の高さに等しいガラス堤防が形成された構成が特開平06−059142号公報(特許文献1)に記載されている。
特開平06−059142号公報
前記特許文献1に記載された光方向性結合器では、第1の光導波路の入力側ポートから互いに波長の異なる第1波長の光と第2波長の光が進行すると、光結合部において、第1波長の光は光導波路間を1回結合して、第2の光導波路の出力側ポートから出射し、第2波長の光は光導波路間を2回結合して、第1の光導波路の出力側ポートから出射する。すなわち、特定の波長の光を第1の光導波路から第2の光導波路へ移行することができる。
しかし、光導波路の光の伝播損失(信号が距離などに応じて減衰する度合い)を小さくするため、例えば光導波路のラインエッジラフネス(LER(Line Edge Roughness);ラインパターンの側面の粗さまたは凹凸)が小さくなるように光導波路を形成すると、光結合部において、特定の波長の光を移行することが困難になる現象が発生した。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による光半導体装置は、第1の光結合部を有するシリコンからなる第1の光導波路と、第1の光導波路と第1方向に離間して形成された、第2の光結合部を有するシリコンからなる第2の光導波路とを有し、第1の光結合部と第2の光結合部とは互いに対向する位置に形成されている。そして、第1の光結合部の第2の光結合部と対向する側面のラインエッジラフネスを、第1の光導波路の第1の光結合部以外の両側面のラインエッジラフネスよりも大きくし、第2の光結合部の第1の光結合部と対向する側面のラインエッジラフネスを、第2の光導波路の第2の光結合部以外の両側面のラインエッジラフネスよりも大きくする。
一実施の形態によれば、光の移行精度を向上させ、かつ、伝播損失を抑制することのできる光半導体装置を実現することができる。
実施の形態1による光方向性結合器の要部平面図である。 実施の形態1による光方向性結合器の要部断面図(図1に示すA−A線に沿った断面図)である。 実施の形態1による光方向性結合器の変形例の要部平面図である。 (a)および(b)はそれぞれ、実施の形態1による光方向性結合器の製造工程を示す要部断面図および要部平面図である。 (a)および(b)はそれぞれ、図4に続く光方向性結合器の製造工程を示す要部断面図および要部平面図である。 (a)および(b)はそれぞれ、図5に続く光方向性結合器の製造工程を示す要部断面図および要部平面図である。 (a)および(b)はそれぞれ、図6に続く光方向性結合器の製造工程を示す要部断面図および要部平面図である。 (a)および(b)はそれぞれ、実施の形態2による光方向性結合器の製造工程を示す要部断面図および要部平面図である。 実施の形態2による光導波路を形成する際に用いられるフォトマスクのマスクパターンを示す要部平面図である。 (a)および(b)はそれぞれ、図8に続く光方向性結合器の製造工程を示す要部断面図および要部平面図である。 実施の形態3によるシングルリング共振器波長フィルタの要部平面図である。 実施の形態3による4次直列結合したリング共振器波長フィルタの要部平面図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
また、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、「Aからなる」、「Aよりなる」、「Aを有する」、「Aを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
(実施の形態1)
<光方向性結合器の構造>
本実施の形態1による光方向性結合器を図1および図2を用いて説明する。図1は、本実施の形態1による光方向性結合器の要部平面図である。図2は、本実施の形態1による光方向性結合器の要部断面図(図1に示すA−A線に沿った断面図)である。
図1および図2に示すように、単結晶シリコンからなる半導体基板SUBの表面に、酸化シリコンからなる絶縁膜(クラッド層、アンダクラッド層とも言う)UCLが形成されている。絶縁膜UCLの厚さは、例えば2〜3μm程度である。
さらに、絶縁膜UCL上に、シリコンからなる第1の光導波路(光を用いる第1の伝送線路、コアとも言う)OW1と、第1の光導波路OW1に並行してシリコンからなる第2の光導波路(光を用いる第2の伝送線路、コアとも言う)OW2が設けられている。第1の光導波路OW1および第2の光導波路OW2のそれぞれの厚さおよび幅は、例えば100〜500nmが適切な範囲と考えられるが(他の条件によってはこの範囲に限定されないことはもとよりである)、300nmを中心値とする範囲が最も好適と考えられる。
また、第1の光導波路OW1および第2の光導波路OW2は、平面視においてそれぞれのほぼ中央部は屈曲し、所定の長さ(結合長さL)において近接する光結合領域OCを有している。すなわち、光結合領域OCには、第1の光導波路OW1の第1の光結合部OW1aおよび第2の光導波路OW2の第2の光結合部OW2aが設けられている。光結合領域OCの結合長さLは、例えば1μm以上が適切な範囲と考えられるが(他の条件によってはこの範囲に限定されないことはもとよりである)、10〜100μmの範囲が最も好適と考えられる。また、第1の光結合部OW1aと第2の光結合部OW2aとの距離dは、例えば100〜500nmが適切な範囲と考えられるが(他の条件によってはこの範囲に限定されないことはもとよりである)、200nmを中心値とする範囲が最も好適と考えられる。
さらに、第1の光導波路OW1および第2の光導波路OW2を含む絶縁膜UCLの全表面は、層間絶縁膜(クラッド層またはオーバクラッド層とも言う)OCLにより覆われている。層間絶縁膜OCLは、例えば酸化シリコンからなり、その厚さは、例えば2〜3μm程度である。
上述のような一対の光導波路の一方の第1の光導波路OW1を進行する光の光電界分布は、層間絶縁膜OCLを介して隣接した他方の第2の光導波路OW2まで広がった光電界分布である。従って、第1の光導波路OW1を進行した光が第1の光結合部OW1aの始端に達すると、第2の光導波路OW2に電界振幅が等しい偶対称モードと奇対称モードが同相で励起される。これら2つのモードが光結合領域OCを伝搬していくにつれて、2つのモード間に位相差が生じ、この位相差がπになる伝播距離(すなわち、光結合領域OCの結合長さL)に達すると、第1の光導波路OW1から第2の光導波路OW2へ光が移行する。
よって、光結合領域OCにおける第1の光結合部OW1aと第2の光結合部OW2aとの距離d、結合長さLおよび屈折率差(第1の光導波路OW1および第2の光導波路OW2の屈折率と層間絶縁膜OCLの屈折率との差)を選択することにより、所望する光方向性結合器が構成される。
例えば第1の光導波路OW1の入力側ポートIPから波長λ1(例えば1.31μm)と波長λ2(例えば1.55μm)の光が進行すると、波長λ2の光は光結合領域OCにおいて、第1の光結合部OW1aと第2の光結合部OW2aとの間を2回結合して、第1の光導波路OW1の第1の出力側ポートOP1から出射する。また、波長λ1の光は光結合領域において、第1の光結合部OW1aと第2の光結合部OW2aとの間を1回結合して、第2の光導波路OW2の第2の出力側ポートOP2から出射する。
ここで、第1の光結合部OW1aの第2の光結合部OW2aと対向する側面(以下、単に第1の光結合部OW1aの内側面と言う)IS1のラインエッジラフネスが、第1の光導波路OW1の第1の光結合部OW1a(光結合領域OC)以外の両側面IS3,OS3のラインエッジラフネスよりも大きい。同様に、第2の光結合部OW2aの第1の光結合部OW1aと対向する側面(以下、単に第2の光結合部OW2aの内側面と言う)IS2のラインエッジラフネスが、第2の光導波路OW2の第2の光結合部OW2a(光結合領域OC)以外の両側面IS4,OS4のラインエッジラフネスよりも大きい。
すなわち、第1の光結合部OW1aの内側面IS1のラインエッジラフネスが、第1の光結合部OW1aの第2の光結合部OW2aと対向しない側面(内側面と反対側の側面;以下、単に第1の光結合部OW1aの外側面と言う)OS1および光結合領域OC以外の第1の光導波路OW1の両側面IS3,OS3のラインエッジラフネスよりも大きい。同様に、第2の光結合部OW2aの内側面IS2のラインエッジラフネスが、第2の光結合部OW2aの第1の光結合部OW1aと対向しない側面(内側面と反対側の側面;以下、単に第2の光結合部OW2aの外側面と言う)OS2および光結合領域OC以外の第2の光導波路OW2の両側面IS4,OS4のラインエッジラフネスよりも大きい。
第1の光結合部OW1aの内側面IS1および第2の光結合部OW2aの内側面IS2のラインエッジラフネスは、例えば6〜8nmであり、第1の光結合部OW1aの外側面OS1および第2の光結合部OW2aの外側面OS2、並びに光結合領域OC以外の第1の光導波路OW1の両側面IS3,OS3および第2の光導波路OW2の両側面IS4,OS4のラインエッジラフネスは、例えば3nm以下である。
このように、本実施の形態1では、光結合領域OCの第1の光結合部OW1aの内側面IS1および第2の光結合部OW2aの内側面IS2のラインエッジラフネスを大きくしているので、アンテナ効果により、第1の光導波路OW1から第2の光導波路OW2への光の結合、すなわち光の移行を容易とすることができる。一方、光結合領域OCの第1の光結合部OW1aの外側面OS1および第2の光結合部OW2aの外側面OS2、並びに光結合領域OC以外の第1の光導波路OW1の両側面IS3,OS3および第2の光導波路OW2の両側面IS4,OS4のラインエッジラフネスを小さくしているので、アンテナ効果が抑制されて、光の伝播損失を小さく維持することができる。
<変形例>
前述した光方向性結合器では、光結合領域OCにおいて、第1の光結合部OW1aの内側面IS1および第2の光結合部OW2aの内側面IS2のラインエッジラフネスを大きくしたが、これに加えて、第1の光結合部OW1aの外側面OS1および第2の光結合部OW2aの外側面OS2のラインエッジラフネスを大きくしてもよい。
図3に、本実施の形態1による光方向性結合器の変形例である要部平面図を示す。
この光方向性結合器の変形例では、第1の光結合部OW1aの内側面IS1および外側面OS1のラインエッジラフネスが、第1の光導波路OW1の第1の光結合部OW1a以外の両側面IS3,OS3のラインエッジラフネスよりも大きい。同様に、第2の光結合部OW2aの内側面IS2および外側面OS2のラインエッジラフネスが、第2の光導波路OW2の第2の光結合部OW2a以外の両側面IS4,OS4のラインエッジラフネスよりも大きい。
このように、第1の光結合部OW1aの内側面IS1および外側面OS1、並びに第2の光結合部OW2aの内側面IS2および外側面OS2のラインエッジラフネスを大きくすることにより、加工が容易になるとともに、よりアンテナ効果が生じて、第1の光導波路OW1から第2の光導波路OW2への光の結合、すなわち光の移行を容易とすることができる。
<光方向性結合器の製造方法>
本実施の形態1による光方向性結合器の製造方法を図4〜図7を用いて工程順に説明する。図4〜図7の各々の(a)は、製造工程中の光方向性結合器の要部断面図(図4〜図7の各々の(b)に示すB−B線に沿った断面図)、図4〜図7の各々の(b)は、製造工程中の光方向性結合器の要部平面図である。
まず、図4(a)および(b)に示すように、半導体基板SUBと、半導体基板SUBの主面に積層された絶縁膜UCLと、絶縁膜UCL上に形成された半導体層SLとからなるSOI(Silicon On Insulator)基板を準備する。半導体基板SUBは単結晶シリコンからなる支持基板であり、絶縁膜UCLは酸化シリコンからなり、半導体層SLはシリコンからなる。絶縁膜UCLの厚さは、例えば2〜3μm程度であり、半導体層SLの厚さは、例えば300nm程度である。
SOI基板は、例えばSIMOX(Silicon Implanted Oxide)法または貼り合わせ法により形成することができる。SIMOX法では、シリコンからなる半導体基板の主面に高いエネルギーで酸素をイオン注入し、その後の熱処理でシリコンと酸素とを結合させ、半導体基板の主面よりも少し深い位置に絶縁膜を形成することで、SOI基板は形成される。また、貼り合わせ法では、上面に絶縁膜を形成したシリコンからなる半導体基板と、もう1枚のシリコンからなる半導体基板とを高熱および圧力を加えることで接着して貼り合わせた後、片側の半導体基板を研磨して薄膜化することで、SOI基板は形成される。
次に、半導体層SL上にフォトレジストを塗布し、ArFエキシマレーザ(波長193nm)を用いたドライ露光またはKrFエキシマレーザ(波長248nm)を用いたドライ露光を行い、その後、現像処理を行うことにより、フォトレジストをパターニングする。
この際、パターニングされるのは、半導体層SLのラインエッジラフネスを大きくしたい箇所である。すなわち、前記図1に示した第1の光結合部OW1aの内側面IS1および第2の光結合部OW2aの内側面IS2の加工に用いるレジストマスクRP1を形成する。
露光装置の解像度は、式(1)に示すように、光源の波長が短ければ短いほど、また、投影レンズのNA(投影レンズの明るさ(開口数))が大きければ大きいほど、高い解像度が得られる。
解像度=k(プロセス係数)×λ(照明光の波長)/NA 式(1)
ここで、NAは、
NA=n×sinθ 式(2)
で求められる。「n」は、露光光が通過する媒質の屈折率であり、空気の場合はn=1となる。「θ」は、露光光の最大の入射角度を示す。従って、屈折率が1の場合、NAは理論的には最高でも1.0未満となり、例えばArFエキシマレーザを光源としたドライ露光の場合の解像度は、65nm付近となる。
次に、図5(a)および(b)に示すように、レジストマスクRP1をマスクとして、ドライエッチングにより半導体層SLを加工する。これにより、半導体層SLのラインエッジラフネスを大きくしたい箇所がエッチングされる。すなわち、前記図1に示した第1の光結合部OW1aの内側面IS1および第2の光結合部OW2aの内側面IS2が形成される。その後、レジストマスクRP1を除去する。
次に、図6(a)および(b)に示すように、半導体層SL上にフォトレジストを塗布し、ArFエキシマレーザ(波長193nm)を用いた液浸露光を行い、その後、現像処理を行うことにより、フォトレジストをパターニングする。
この際、パターニングされるのは、半導体層SLのラインエッジラフネスを小さくしたい箇所である。すなわち、前記図1に示した第1の光結合部OW1aの内側面IS1以外および第2の光結合部OW2aの内側面IS2以外の加工に用いるレジストマスクRP2を形成する。
露光装置の解像度は、前記式(1)および(2)に示したように、露光光が通過する媒質の屈折率nに依存する。液浸露光では、露光光が通過する媒質が空気ではなく、屈折率が1.44の純水である。従って、理論上、液浸露光では、ドライ露光と比べてNAを1.44倍にまで増やすことができて、40〜45nm程度の解像度が得られる。
次に、図7(a)および(b)に示すように、レジストマスクRP2をマスクとして、ドライエッチングにより半導体層SLを加工する。これにより、半導体層SLのラインエッジラフネスを小さくしたい箇所がエッチングされる。すなわち、前記図1に示した第1の光結合部OW1aの内側面IS1以外(光結合領域OCの第1の光結合部OW1aの外側面OS1および光結合領域OC以外の第1の光導波路OW1の両側面IS3,OS3)および第2の光結合部OW2aの内側面IS2以外(光結合領域OCの第2の光結合部OW2aの外側面OS2および光結合領域OC以外の第2の光導波路OW2の両側面IS4,OS4)が形成される。その後、レジストマスクRP2を除去する。
上記製造工程により、絶縁膜UCL上に第1の光導波路OW1および第2の光導波路OW2が形成される。光結合領域OCにおいては、ラインエッジラフネスが大きい内側面IS1とラインエッジラフネスが小さい外側面OS1とを有する第1の光結合部OW1aが形成され、また、ラインエッジラフネスが大きい内側面IS2とラインエッジラフネスが小さい外側面OS2とを有する第2の光結合部OW2aが形成される。さらに、光結合領域OC以外においては、ラインエッジラフネスが小さい両側面IS3,OS3を有する第1の光導波路OW1およびラインエッジラフネスが小さい両側面IS4,OS4を有する第2の光導波路OW2が形成される。
その後、第1の光導波路OW1および第2の光導波路OW2を含む絶縁膜UCLの全表面を、例えば酸化シリコンからなる層間絶縁膜OCLによって覆う。層間絶縁膜OCLの厚さは、例えば2〜3μm程度である。これにより、光方向性結合器が略完成する。
なお、本実施の形態1では、まず、図4および図5に示したように、ラインエッジラフネスが大きい光結合領域OCの第1の光結合部OW1aの内側面IS1および第2の光結合部OW2aの内側面IS2を形成した。その後、図6および図7に示したように、ラインエッジラフネスが小さい光結合領域OCの第1の光結合部OW1aの外側面OS1および第2の光結合部OW2aの外側面OS2、並びに光結合領域OC以外の第1の光導波路OW1の両側面IS3,OS3および第2の光導波路OW2の両側面IS4,OS4を形成した。しかし、光方向性結合器の製造方法は、これに限定されるものではない。例えばまず、ラインエッジラフネスが小さい光結合領域OCの第1の光結合部OW1aの外側面OS1および第2の光結合部OW2aの外側面OS2、並びに光結合領域OC以外の第1の光導波路OW1の両側面IS3,OS3および第2の光導波路OW2の両側面IS4,OS4を形成する。その後、ラインエッジラフネスが大きい光結合領域OCの第1の光結合部OW1aの内側面IS1および第2の光結合部OW2aの内側面IS2を形成してもよい。
このように、本実施の形態1では、光方向性結合器の光結合領域OCにおいて、第1の光結合部OW1aの内側面IS1および第2の光結合部OW2aの内側面IS2のラインエッジラフネスが大きいので、アンテナ効果により、第1の光導波路OW1から第2の光導波路OW2への光の結合、すなわち光の移行を容易とすることができる。一方、光結合領域OCの第1の光結合部OW1aの外側面OS1および第2の光結合部OW2aの外側面OS2、並びに光結合領域OC以外の第1の光導波路OW1の両側面IS3,OS3および第2の光導波路OW2の両側面IS4,OS4のラインエッジラフネスを小さくしていることから、アンテナ効果が抑制されて、光の伝播損失を小さく維持することができる。
これにより、光の移行精度を向上させ、かつ、伝播損失を抑制することのできる光方向性結合器を実現することができる。
(実施の形態2)
本実施の形態2による光方向性結合器の構成は、前述の実施の形態1による光方向性結合器の構成とほぼ同じであるが、本実施の形態2と前述の実施の形態1とは、第1の光導波路OW1および第2の光導波路OW2の製造方法の点で相違する。
<光方向性結合器の製造方法>
本実施の形態2による光方向性結合器の製造方法を図8〜図10を用いて工程順に説明する。図8および図10の各々の(a)は、製造工程中の光方向性結合器の要部断面図(図8および図10の各々の(b)に示すC−C線に沿った断面図)、図8および図10の各々の(b)は、製造工程中の光方向性結合器の要部平面図である。図9は、光導波路を形成する際に用いられるフォトマスクのマスクパターンを示す要部平面図である。
まず、図8(a)および(b)に示すように、半導体基板SUBと、半導体基板SUBの主面に積層された絶縁膜UCLと、絶縁膜UCL上に形成された半導体層SLとからなるSOI基板を準備する。半導体基板SUBは単結晶シリコンからなる支持基板であり、絶縁膜UCLは酸化シリコンからなり、半導体層SLはシリコンからなる。絶縁膜UCLの厚さは、例えば2〜3μm程度であり、半導体層SLの厚さは、例えば300nm程度である。
次に、半導体層SL上にフォトレジストを塗布し、ArFエキシマレーザ(波長193nm)を用いた液浸露光を行い、その後、現像処理を行うことにより、フォトレジストをパターニングする。なお、ここでは、液浸露光を行ったが、ArFエキシマレーザ(波長193nm)を用いたドライ露光またはKrFエキシマレーザ(波長248nm)を用いたドライ露光を行ってもよい。
このフォトリソグラフィ工程において使用されるフォトマスクの表面に描画されたマスクパターンMPの一例を図9に示す。半導体層SLのラインエッジラフネスを大きくしたい箇所、すなわち、前記図1に示した第1の光結合部OW1aの内側面IS1に対応する第1の光結合部マスクパターンMP1の内側および前記図1に示した第2の光結合部OW2aの内側面IS2に対応する第2の光結合部マスクパターンMP2の内側のみに、複数の突出し部(段差部、凸部または突き出た部分とも言う)が形成されている。
具体的には、第2方向(図9に示すy方向)に延在する第1の光結合部マスクパターンMP1と第2の光結合部マスクパターンMP2とが、第2方向と直交する第1方向(図9に示すx方向)に距離Lsを有して隣り合っている。そして、第1の光結合部マスクパターンMP1の第2の光結合部マスクパターンMP2側の側面に、第2の光結合部マスクパターンMP2に向かって突き出た複数の突出し部が、第2方向に所定の間隔を有して設けられている。同様に、第2の光結合部マスクパターンMP2の第1の光結合部マスクパターンMP1側の側面に、第1の光結合部マスクパターンMP1に向かって突き出た複数の突出し部が、第2の方向に所定の間隔を有して設けられている。さらに、第1の光結合部マスクパターンMP1の複数の突出し部と、第2の光結合部マスクパターンMP2の複数の突出し部とが対向しないように、第2方向に交互に第1の光結合部マスクパターンMP1の複数の突出し部と、第2の光結合部マスクパターンMP2の複数の突出し部とは配置されている。
第1の光結合部マスクパターンMP1および第2の光結合部マスクパターンMP2の突出し部の長さLeは、例えば20〜50nmが適切な範囲と考えられるが(他の条件によってはこの範囲に限定されないことはもとよりである)、30nmを中心値とする範囲が最も好適と考えられる。
上記マスクパターンMPを用いて、露光を行い、その後、現像処理を行うことにより、フォトレジストをパターニングする。このフォトリソグラフィ工程において使用されるレジストマスクのパターンの一例を図8(b)に示している。半導体層SLのラインエッジラフネスを大きくしたい箇所、すなわち、前記図1に示した第1の光結合部OW1aの内側面IS1に対応する第1の光結合部レジストパターンPP1の内側および前記図1に示した第2の光結合部OW2aの内側面IS2に対応する第2の光結合部レジストパターンPP2の内側のみに、角部に鈍りが生じた凹凸部が形成されている。
次に、図10(a)および(b)に示すように、レジストマスクRP3をマスクとして、ドライエッチングにより半導体層SLを加工する。これにより、半導体層SLのラインエッジラフネスを大きくしたい箇所がエッチングされる。すなわち、前記図1に示した第1の光結合部OW1aの内側面IS1および第2の光結合部OW2aの内側面IS2が形成される。同時に、導体層SLのラインエッジラフネスを小さくしたい箇所がエッチングされる。すなわち、前記図1に示した第1の光結合部OW1aの内側面IS1以外(光結合領域OCの第1の光結合部OW1aの外側面OS1および光結合領域OC以外の第1の光導波路OW1の両側面IS3,OS3)および第2の光結合部OW2aの内側面IS2以外(光結合領域OCの第2の光結合部OW2aの外側面OS2および光結合領域OC以外の第2の光導波路OW2の両側面IS4,OS4)が形成される。その後、レジストマスクRP3を除去する。
上記製造工程により、絶縁膜UCL上に第1の光導波路OW1および第2の光導波路OW2が形成される。前述の実施の形態1と同様に、光結合領域OCにおいては、ラインエッジラフネスが大きい内側面IS1とラインエッジラフネスが小さい外側面OS1とを有する第1の光結合部OW1aが形成され、また、ラインエッジラフネスが大きい内側面IS2とラインエッジラフネスが小さい外側面OS2とを有する第2の光結合部OW2aが形成される。さらに、光結合領域OC以外においては、ラインエッジラフネスが小さい両側面IS3,OS3を有する第1の光導波路OW1およびラインエッジラフネスが小さい両側面IS4,OS4を有する第2の光導波路OW2が形成される。
その後、第1の光導波路OW1および第2の光導波路OW2を含む絶縁膜UCLの全表面を、例えば酸化シリコンからなる層間絶縁膜OCLによって覆う。層間絶縁膜OCLの厚さは、例えば2〜3μm程度である。これにより、光方向性結合器が略完成する。
このように、本実施の形態2では、前述した実施の形態1と同様の効果が得られ、さらに、前述した実施の形態1に比べて、フォトリソグラフィ工程およびドライエッチング工程をそれぞれ1回減らすことができるので、光方向性結合器の製造コストを低減でき、また、製造TATを短くすることができる。
(実施の形態3)
前述の実施の形態1および2では、2つの光結合部を、所定の間隔を設けて平行に配置した光方向性結合器について説明したが、本実施の形態3では、複数の光結合部を適用した光導波路型波長フィルタについて説明する。図11は、本実施の形態3によるシングルリング共振器波長フィルタの一例の要部平面図であり、図12は、本実施の形態3による4次直列結合したリング共振器波長フィルタの一例の要部平面図である。
図11に示すシングルリング共振器波長フィルタは、特定波長の光信号のみが各光導波路相互に移ることにより、ADD/DROP動作を行う光導波路型波長フィルタの一例であり、入力側光導波路ILと出力側光導波路OLとの間に1つのリング共振器RLが備わっている。ADD動作とは、任意の波長の光信号をバスラインに加える動作であり、DROP動作とは任意の波長の光信号をバスラインから取り出す動作を言う。
リング共振器RLは、平面視において外形と内形とで囲まれた環状の形状であり、平行に配置された入力側光導波路ILと出力側光導波路OLとの間に、配置されている。
シングルリング共振器波長フィルタでは、リング共振器RLが入力側光導波路ILと出力側光導波路OLとの間の光結合部としての役割を担っている。すなわち、入力側光導波路ILとリング共振器RLとの間および出力側光導波路OLとリング共振器RLとの間を光結合部とみなし、リング共振器RL内を位相変化部とみなすことができる。
具体的には、波長多重光信号が入力側光導波路ILの入力ポート(Input port)に入射されると、リング共振器RLの共振波長と一致する波長の光信号だけが、リング共振器RLを介して出力側光導波路OLに移りDROPポート(Drop port)から出射され、他の波長の光信号はそのまま入力側光導波路ILのスルーポート(Through port)に流れる。また、出力側光導波路OLのADDポート(Add port)から入射された光信号は、リング共振器RLの共振波長と一致する場合にのみ入力側光導波路ILのスルーポート(Through port)に合波される。
入力側光導波路IL、出力側光導波路OLおよびリング共振器RLの断面構造は、前述の実施の形態1において説明した光方向性結合器とほぼ同じである。
すなわち、図示は省略するが、単結晶シリコンからなる半導体基板の表面に、酸化シリコンからなる絶縁膜が形成され、絶縁膜上にシリコンからなる入力側光導波路ILと、出力側光導波路OLと、リング共振器RLとが形成されている。絶縁膜の厚さは、例えば2〜3μm程度である。入力側光導波路IL、出力側光導波路OLおよびリング共振器RLのそれぞれの厚さおよび幅は、例えば300nm程度である。さらに、入力側光導波路IL、出力側光導波路OLおよびリング共振器RLを含む絶縁膜の全表面は層間絶縁膜により覆われている。層間絶縁膜は、例えば酸化シリコンからなり、その厚さは、例えば2〜3μm程度である。
ここで、入力側光導波路ILの光結合部として機能する部分であって、リング共振器RLと対向する側面のラインエッジラフネスが、入力側光導波路ILの光結合部として機能しない他の部分の側面のラインエッジラフネスよりも大きい。また、出力側光導波路OLの光結合部として機能する部分であって、リング共振器RLと対向する側面のラインエッジラフネスが、出力側光導波路OLの光結合部として機能しない他の部分の側面のラインエッジラフネスよりも大きい。また、リング共振器RLの光結合部として機能する部分であって、入力側光導波路ILと対向する側面および出力側光導波路OLと対向する側面のラインエッジラフネスが、リング共振器RLの光結合部として機能しない他の部分の側面のラインエッジラフネスよりも大きい。
入力側光導波路IL、出力側光導波路OLおよびリング共振器RLの光結合部として機能する部分の側面のラインエッジラフネスは、例えば6〜8nmであり、光結合部として機能しない他の部分の側面のラインエッジラフネスは、例えば3nm以下である。
このように、入力側光導波路ILとリング共振器RLとのそれぞれの対向面、出力側光導波路OLとリング共振器RLとのそれぞれの対向面のラインエッジラフネスを大きくしているので、アンテナ効果により、光の移行を容易とすることができる。一方、それ以外の入力側光導波路IL、出力側光導波路OLおよびリング共振器RLの側面のラインエッジラフネスを小さくしているので、アンテナ効果が抑制されて、光の伝播損失を小さく維持することができる。
図12に、リング共振器RLを4つ直列に接続した4次直列結合したリング共振器波長フィルタを示す。リング共振器は高次に直列接続させることができる。リング共振器に屈折率変化を起こすことにより共振波長がシフトして、任意の波長の光を作り出すことができる。図12に示すリング共振器波長フィルタは、前記図11に示したリング共振器を4つ接続している。
前述のシングルリング共振器波長フィルタと同様に、入力側光導波路ILとリング共振器RLとのそれぞれの対向面、出力側光導波路OLとリング共振器RLとのそれぞれの対向面およびリング共振器RL同士のそれぞれの対向面のラインエッジラフネスは大きくしているので、アンテナ効果により、光の移行を容易とすることができる。一方、それ以外の入力側光導波路IL、出力側光導波路OLおよびリング共振器RLの側面のラインエッジラフネスは小さくしているので、アンテナ効果が抑制されて、光の伝播損失を小さく維持することができる。
なお、図11および図12には、入力側光導波路ILとリング共振器RLとのそれぞれの対向面、出力側光導波路OLとリング共振器RLとのそれぞれの対向面およびリング共振器RL同士のそれぞれの対向面のラインエッジラフネスを大きくしたリング共振器波長フィルタを例示しているが、これに限定されるものではない。例えば入力側光導波路ILのリング共振器RLと対向する側面と反対側の側面、出力側光導波路OLのリング共振器RLと対向する側面と反対側の側面、およびリング共振器RLの外形の全側面のラインエッジラフネスを大きくしてもよい。
また、図11および図12には、平面視において楕円の外形と楕円の内形とで囲まれた環状の形状のリング共振器を例示しているが、正円の外形と正円の内形とで囲まれた環状の形状のリング共振器であってもよい。
また、図12には、4次直列結合したリング共振器波長フィルタを例示しているが、2次直列結合、3次直列結合したリング共振器波長フィルタでも同様である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
IL 入力側光導波路
IP 入力側ポート
IS1,IS2 内側面
IS3,IS4 側面
MP マスクパターン
MP1 第1の光結合部マスクパターン
MP2 第2の光結合部マスクパターン
OC 光結合領域
OCL 層間絶縁膜
OL 出力側光導波路
OP1 第1の出力側ポート
OP2 第2の出力側ポート
OS1,OS2 外側面
OS3,OS4 側面
OW1 第1の光導波路
OW1a 第1の光結合部
OW2 第2の光導波路
OW2a 第2の光結合部
PP1 第1の光結合部レジストパターン
PP2 第2の光結合部レジストパターン
RL リング共振器
RP1,RP2,RP3 レジストマスク
SUB 半導体基板
SL 半導体層
UCL 絶縁膜

Claims (19)

  1. 半導体基板と、
    前記半導体基板上に形成された第1絶縁膜と、
    前記第1絶縁膜上に形成されており、かつシリコンからなる第1光導波路と、
    前記第1絶縁膜上に前記第1光導波路と離間して形成されており、かつシリコンからなる第2光導波路と、
    前記第1光導波路および前記第2光導波路を覆うように前記第1絶縁膜上に形成された第2絶縁膜と、
    を備え、
    前記第1光導波路の一部と前記第2光導波路の一部とは、前記第1光導波路の他の一部と前記第2光導波路の他の一部とよりも、互いに近接する位置に形成されており、
    前記第1光導波路の一部の、前記第2光導波路の一部と対向する第1内側面のラインエッジラフネスと、前記第2光導波路の一部の、前記第1光導波路の一部と対向する第2内側面のラインエッジラフネスとが、前記第1光導波路の他の一部の両側面のラインエッジラフネスおよび前記第2光導波路の他の一部の両側面のラインエッジラフネスよりも大きく、
    前記第1光導波路の一部の前記第1内側面のラインエッジラフネスは、前記第1光導波路の一部の、前記第1内側面と反対側の第1外側面のラインエッジラフネスより大きく、
    前記第2光導波路の一部の前記第2内側面のラインエッジラフネスは、前記第2光導波路の一部の、前記第2内側面と反対側の第2外側面のラインエッジラフネスより大きい、光半導体装置。
  2. 請求項1記載の光半導体装置において、
    前記第1光導波路の一部と前記第2光導波路の一部とは、第1方向に沿うように延在しており、
    前記第1方向における前記第1光導波路の一部の長さと、前記第1方向における前記第2光導波路の一部の長さとは、1μm以上である、光半導体装置。
  3. 請求項1記載の光半導体装置において、
    前記第1光導波路の平面視形状は、環状であり、
    前記第2光導波路の平面視形状は、環状である、光半導体装置。
  4. 請求項1記載の光半導体装置において、
    前記第1光導波路は、前記第1内側面および前記第1外側面が前記第2絶縁膜と接触するように前記第2絶縁膜に覆われており、
    前記第2光導波路は、前記第2内側面および前記第2外側面が前記第2絶縁膜と接触するように前記第2絶縁膜に覆われている、光半導体装置。
  5. 請求項1記載の光半導体装置において、
    前記第1光導波路の一部と前記第2光導波路の一部との距離は、100〜500nmである、光半導体装置。
  6. 請求項1記載の光半導体装置において、
    前記第2絶縁膜は、前記第1光導波路の第1上面、前記第1内側面および前記第1外側面と、前記第2光導波路の第2上面、前記第2内側面および前記第2外側面とに接触している、光半導体装置。
  7. 請求項1記載の光半導体装置において、
    前記第1光導波路の幅は、100〜500nmであり、
    前記第2光導波路の幅は、100〜500nmである、光半導体装置。
  8. 請求項1記載の光半導体装置において、
    前記第1光導波路の一部は、第1光結合部を構成し、
    前記第2光導波路の一部は、第2光結合部を構成している、光半導体装置。
  9. 請求項8記載の光半導体装置において、
    前記第1光結合部に光が入射した際に、前記第1光結合部と前記第2光結合部と間で、前記光が移行される、光半導体装置。
  10. 第1光結合部を有する第1光導波路と、第2光結合部を有する第2光導波路とを備え、前記第1光結合部と前記第2光結合部とが互いに離間して対向する位置にある光半導体装置の製造方法であって、
    (a)半導体基板、前記半導体基板上に形成された第1絶縁膜、および前記第1絶縁膜上に形成された半導体層を有するSOI基板を準備する工程、
    (b)前記半導体層上に第1フォトレジストを塗布した後、ArFエキシマレーザを用いたドライ露光またはKrFエキシマレーザを用いたドライ露光、および現像処理を行うことにより、前記半導体層上に前記第1フォトレジストからなる第1レジストパターンを形成する工程、
    (c)前記第1レジストパターンをマスクとして前記半導体層を加工して、前記第1光結合部の前記第2光結合部と対向する側面および前記第2光結合部の前記第1光結合部と対向する側面を形成した後、前記第1レジストパターンを除去する工程、
    (d)前記半導体層上に第2フォトレジストを塗布した後、ArFエキシマレーザを用いた液浸露光および現像処理を行うことにより、前記半導体層上に前記第2フォトレジストからなる第2レジストパターンを形成する工程、
    (e)前記第2レジストパターンをマスクとして前記半導体層を加工して、前記第1光結合部以外の前記第1光導波路の両側面および前記第2光結合部以外の前記第2光導波路の両側面を形成した後、前記第2レジストパターンを除去する工程、
    (f)前記第1光導波路および前記第2光導波路を覆うように前記第1絶縁膜上に第2絶縁膜を形成する工程、
    を含む光半導体装置の製造方法。
  11. 請求項10記載の光半導体装置の製造方法において、
    前記(c)工程で、前記第1光結合部の前記第2光結合部と対向する側面と反対側の側面および前記第2光結合部の前記第1光結合部と対向する側面と反対側の側面を形成する、光半導体装置の製造方法。
  12. 請求項10記載の光半導体装置の製造方法において、
    前記(e)工程で、前記第1光結合部の前記第2光結合部と対向する側面と反対側の側面および前記第2光結合部の前記第1光結合部と対向する側面と反対側の側面を形成する、光半導体装置の製造方法。
  13. 第1光結合部を有する第1光導波路と、第2光結合部を有する第2光導波路とを備え、前記第1光結合部と前記第2光結合部とが互いに離間して対向する位置にある光半導体装置の製造方法であって、
    (a)半導体基板、前記半導体基板上に形成された第1絶縁膜、および前記第1絶縁膜上に形成された半導体層を有するSOI基板を準備する工程、
    (b)前記半導体層上にフォトレジストを塗布した後、フォトマスクを用いた露光および現像処理を行うことにより、前記半導体層上に前記フォトレジストからなるレジストパターンを形成する工程、
    (c)前記レジストパターンをマスクとして前記半導体層を加工して、前記第1光導波路および前記第2光導波路を形成した後、前記レジストパターンを除去する工程、
    (d)前記第1光導波路および前記第2光導波路を覆うように前記第1絶縁膜上に第2絶縁膜を形成する工程、
    を含み、
    前記フォトマスクには、第1方向に延在する第1光結合部マスクパターンと第2光結合部マスクパターンとが、前記第1方向と直交する第2方向に離間して隣り合っており、
    前記第1光結合部マスクパターンの前記第2光結合部マスクパターン側の側面に、前記第2光結合部マスクパターンに向かって突き出た複数の第1突出し部が設けられ、
    前記第2光結合部マスクパターンの前記第1光結合部マスクパターン側の側面に、前記第1光結合部マスクパターンに向かって突き出た複数の第2突出し部が設けられ、
    前記第1光結合部マスクパターンの前記複数の第1突出し部と、前記第2光結合部マスクパターンの前記複数の第2突出し部とが互いに対向しないように、前記第1方向に交互に配置されている、光半導体装置の製造方法。
  14. 請求項13記載の光半導体装置の製造方法において、
    前記(b)工程の露光は、ArFエキシマレーザを用いた液浸露光である、光半導体装置の製造方法。
  15. 請求項13記載の光半導体装置の製造方法において、
    前記第1突出し部および前記第2突出し部の長さは、20〜50nmである、光半導体装置の製造方法。
  16. 請求項10〜15の何れか1項に記載の光半導体装置の製造方法において、
    前記第1光結合部に光が入射した際に、前記第1光結合部と前記第2光結合部と間で、前記光が移行される、光半導体装置の製造方法。
  17. (a)半導体基板、前記半導体基板上に形成された第1絶縁膜、および前記第1絶縁膜上に形成された半導体層を有するSOI基板を準備する工程、
    (b)前記半導体層上に第1フォトレジストを塗布した後、ArFエキシマレーザを用いたドライ露光またはKrFエキシマレーザを用いたドライ露光、および現像処理を行うことにより、前記半導体層上に前記第1フォトレジストからなる第1レジストパターンを形成する工程、
    (c)前記第1レジストパターンをマスクとして前記半導体層をエッチング加工して、前記半導体層に溝を形成する工程、
    (d)前記溝を形成した後、前記第1レジストパターンを除去する工程、
    (e)前記溝内および前記半導体層上に第2フォトレジストを塗布した後、ArFエキシマレーザを用いた液浸露光および現像処理を行うことにより、前記溝内および前記半導体層上に前記第2フォトレジストからなる第2レジストパターンを形成する工程、
    (f)前記第2レジストパターンをマスクとして前記半導体層をエッチング加工して、前記溝の互いに対向する2つの内面の一方を第1内側面の一部とする第1光導波路と、前記溝の互いに対向する2つの内面の他方を第2内側面の一部とする第2光導波路とを形成する工程、
    (g)前記第1光導波路および前記第2光導波路を形成した後、前記第2レジストパターンを除去する工程、
    (h)前記第1光導波路および前記第2光導波路を覆うように前記第1絶縁膜上に第2絶縁膜を形成する工程、
    を含む、光半導体装置の製造方法。
  18. 請求項17記載の光半導体装置の製造方法において、
    前記(c)工程では、その長さが1μm以上となるように前記溝を形成する、光半導体装置の製造方法。
  19. 請求項17記載の光半導体装置の製造方法において、
    前記(c)工程では、その幅が100〜500nmとなるように前記溝を形成する、光半導体装置の製造方法。
JP2014168259A 2014-08-21 2014-08-21 光半導体装置およびその製造方法 Active JP6509509B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014168259A JP6509509B2 (ja) 2014-08-21 2014-08-21 光半導体装置およびその製造方法
US14/827,779 US10295743B2 (en) 2014-08-21 2015-08-17 Optical semiconductor device, and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014168259A JP6509509B2 (ja) 2014-08-21 2014-08-21 光半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2016045294A JP2016045294A (ja) 2016-04-04
JP6509509B2 true JP6509509B2 (ja) 2019-05-08

Family

ID=55348184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014168259A Active JP6509509B2 (ja) 2014-08-21 2014-08-21 光半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US10295743B2 (ja)
JP (1) JP6509509B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6664897B2 (ja) * 2015-07-22 2020-03-13 ルネサスエレクトロニクス株式会社 半導体装置
JP7123769B2 (ja) * 2018-11-28 2022-08-23 京セラ株式会社 光スイッチ
CN112750847A (zh) * 2019-10-31 2021-05-04 台湾积体电路制造股份有限公司 半导体装置及其形成方法
US11749762B2 (en) * 2019-10-31 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device comprising a photodetector with reduced dark current

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772119A (en) * 1980-10-24 1982-05-06 Nippon Telegr & Teleph Corp <Ntt> Optical branching filter
JPH0782131B2 (ja) * 1985-10-28 1995-09-06 日本電信電話株式会社 光リングフィルタ
JPH0659142A (ja) 1992-08-11 1994-03-04 Fujitsu Ltd 光方向性結合器及びその製造方法
TW493090B (en) * 2001-07-10 2002-07-01 Shiao-Min Tseng Micro-fiber coupler and the manufacturing method thereof
TW581894B (en) * 2002-06-25 2004-04-01 Shiau-Ming Tzeng Manufacturing method of whole optical fiber device
CA2673455C (en) * 2004-08-02 2014-04-08 Nippon Telegraph And Telephone Corporation Method for designing wave propagation circuits and computer program therefor
JP2009265123A (ja) * 2008-04-21 2009-11-12 Oki Electric Ind Co Ltd 光波長フィルタ
US8571362B1 (en) * 2009-03-30 2013-10-29 Mellanox Technologies Ltd. Forming optical device using multiple mask formation techniques
WO2011043449A1 (ja) * 2009-10-09 2011-04-14 日本電気株式会社 光分岐素子、光分岐回路、並びに光分岐素子の製造方法、光分岐回路の製造方法
US8791405B2 (en) * 2009-12-03 2014-07-29 Samsung Electronics Co., Ltd. Optical waveguide and coupler apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
JP2016045294A (ja) 2016-04-04
US20160054521A1 (en) 2016-02-25
US10295743B2 (en) 2019-05-21

Similar Documents

Publication Publication Date Title
JP6175263B2 (ja) スポットサイズ変換器、その製造方法及び光集積回路装置
TWI431348B (zh) Light control element and manufacturing method thereof
JP6346177B2 (ja) スポットサイズ変換光導波路
JP6509509B2 (ja) 光半導体装置およびその製造方法
JP2007072433A (ja) 光集積素子及び光制御素子
US9874700B2 (en) Grating coupler and optical waveguide device
JP2009230140A (ja) 光導波路、光導波路センサー、光導波路を形成する方法、及び光導波路センサーを形成する方法
JP2015169766A (ja) 偏波回転回路
US10082623B2 (en) Rib type optical waveguide and optical multiplexer / demultiplexer using same
WO2016179869A1 (zh) 一种锥形波导及硅基芯片
JP2004151700A (ja) 平面回路型光学素子およびその製造方法
JP5867016B2 (ja) 導波路型光デバイス及びその製造方法
JP2007240756A (ja) 光素子及びその製造方法
JP6232869B2 (ja) 光導波路素子
JP2017191253A (ja) 光集積回路及びその製造方法
JP6461708B2 (ja) 多層光導波路およびその製造方法
JP2015191029A (ja) スポットサイズ変換器
JPWO2019117313A1 (ja) 光偏波素子およびその製造方法
JP5336556B2 (ja) 光共振器およびその製造方法
JP6029703B2 (ja) 光導波路素子
JP6991259B2 (ja) 光導波路素子
JP5333031B2 (ja) 光分岐素子およびその製造方法
JP2009265123A (ja) 光波長フィルタ
TWI534488B (zh) 多模光波導彎轉之弧形共振腔元件及其製作方法
JP6685548B2 (ja) スポットサイズ変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190403

R150 Certificate of patent or registration of utility model

Ref document number: 6509509

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150