CN112750847A - 半导体装置及其形成方法 - Google Patents

半导体装置及其形成方法 Download PDF

Info

Publication number
CN112750847A
CN112750847A CN202011161112.7A CN202011161112A CN112750847A CN 112750847 A CN112750847 A CN 112750847A CN 202011161112 A CN202011161112 A CN 202011161112A CN 112750847 A CN112750847 A CN 112750847A
Authority
CN
China
Prior art keywords
photodetector
sidewall
doped region
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011161112.7A
Other languages
English (en)
Inventor
江振豪
林诗玮
陈逸
陈怡臻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/910,566 external-priority patent/US11749762B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN112750847A publication Critical patent/CN112750847A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/124—Geodesic lenses or integrated gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/1808—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System including only Ge
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12107—Grating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/34—Optical coupling means utilising prism or grating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本公开实施例涉及一种半导体装置及其形成方法。半导体装置包括：第一掺杂区，具有第一掺杂类型，设置在半导体衬底中。第二掺杂区具有与第一掺杂类型不同的第二掺杂类型，设置在半导体衬底中且与第一掺杂区在侧向上间隔开。波导结构设置在半导体衬底中且在侧向上位于第一掺杂区与第二掺杂区之间。光电探测器至少部分地设置在半导体衬底中且在侧向上位于第一掺杂区与第二掺杂区之间。波导结构被配置成将一个或多个光子引导到光电探测器中。光电探测器具有在光电探测器的相对的侧壁之间呈连续的弧形的上表面以及呈连续的弧形的下表面。

Description

半导体装置及其形成方法
技术领域
本发明实施例涉及一种半导体装置及其形成方法。
背景技术
光子集成电路(photonic integrated circuit，PIC)包括多个光子功能/装置及光波导(optical waveguide)。PIC利用光作为信息的载体，就像电子产品中的电子一样。PIC用于各种各样的应用(例如用于高速通信的光学内连件、用于医学诊断的生物传感器等)中。PIC的一个新兴平台是硅光子学(例如，设置在绝缘体上硅(silicon-on-insulator，SOI)衬底上的PIC)。
发明内容
本发明实施例提供一种半导体装置，其包括：第一掺杂区、第二掺杂区、波导结构以及光电探测器。第一掺杂区具有第一掺杂类型且设置在半导体衬底中。第二掺杂区具有与第一掺杂类型不同的第二掺杂类型且设置在半导体衬底中，其中第一掺杂区与第二掺杂区在侧向上间隔开。波导结构设置在半导体衬底中且在侧向上位于第一掺杂区与第二掺杂区之间。光电探测器至少部分地设置在半导体衬底中且在侧向上位于第一掺杂区与第二掺杂区之间。其中波导结构被配置成将一个或多个光子引导到光电探测器中；光电探测器具有在光电探测器的相对的侧壁之间呈连续的弧形的上表面；且述光电探测器具有在相对的侧壁之间呈连续的弧形的下表面。
本发明实施例提供一种半导体装置，其包括：半导体衬底、波导结构以及光电探测器。半导体衬底包括第一半导体层、绝缘层及第二半导体层，其中绝缘层将第一半导体层与第二半导体层在垂直方向上隔开，且其中第二半导体层包含硅。波导结构设置在第二半导体层中，其中波导结构由第二半导体层的一部分界定。光电探测器至少部分地设置在第二半导体层中以及波导结构的一侧上。其中：波导结构被配置成将一个或多个光子引导到光电探测器中；光电探测器包含锗；光电探测器的高度从光电探测器的中心线到光电探测器的第一侧壁连续地减小；且光电探测器的高度从光电探测器的中心线到光电探测器的与光电探测器的第一侧壁相对的第二侧壁连续地减小。
本发明实施例提供一种形成半导体装置的方法，方法包括：接收半导体衬底，半导体衬底包括第一半导体层、绝缘层及第二半导体层，其中绝缘层将第一半导体层与第二半导体层在垂直方向上隔开，且其中第二半导体层包含硅；在第二半导体层中形成波导结构；通过第一刻蚀在第二半导体层中形成开口，其中开口具有实质上平坦的第一下表面，且其中开口设置在波导结构的一侧上；通过第二刻蚀将第一下表面圆化成开口的第二下表面，其中第二刻蚀是化学干式刻蚀(CDE)；在将第一下表面圆化成第二下表面之后，通过第三刻蚀将第二下表面圆化成开口的第三下表面，其中第三刻蚀包括在包含氯的周围环境中对半导体衬底进行烘焙；以及在第三刻蚀之后，在开口中形成锗光电探测器，其中锗光电探测器是通过外延工艺形成。
附图说明
结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
图1示出包括暗电流(dark current)减小的的光电探测器的半导体装置的一些实施例的剖视图。
图2示出图1的半导体装置的一些更详细实施例的剖视图。
图3示出图2的区域的一些实施例的放大剖视图。
图4示出图2的区域的一些其他实施例的放大剖视图。
图5示出图2的区域的一些其他实施例的放大剖视图。
图6示出图2的区域的一些其他实施例的放大剖视图。
图7示出图1的半导体装置的一些实施例的透视图。
图8A到图8C示出图2的半导体装置的一些实施例的各种视图。
图9示出图2的半导体装置的一些其他实施例的剖视图。
图10A到图10C至图23A到图23C示出形成图2所示半导体装置的一些实施例的方法的一些实施例的一系列各种视图。
图24示出形成包括暗电流减小的光电探测器的半导体装置的方法的一些实施例的流程图。
具体实施方式
现将参照图式阐述本公开，其中通篇中使用相同的参考编号来指代相同的元件，且其中所示的结构未必按比例绘制。应理解，此详细说明及对应的图并不以任何方式限制本公开的范围，且本详细说明及图仅提供几个实例来示出一些使本发明概念可显而易见的方式。
本公开提供用于实施本公开的不同特征的许多不同实施例或实例。以下阐述组件及布置的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“在...之下(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
在一些实施例中，半导体装置(例如，光子集成电路)包括光电探测器及波导结构。光电探测器设置在半导体衬底上。光电探测器包含第一半导体材料(例如锗(Ge))且半导体衬底包含与第一半导体材料不同的第二半导体材料(例如硅(Si))。波导结构被配置成将一个或多个光子从第一位置引导到光电探测器中。光电探测器被配置成吸收所述一个或多个光子且产生与所述一个或多个光子对应的电信号。
上述半导体装置的一个挑战是暗电流。暗电流是即使在没有光子进入光电探测器时也会通过光电探测器的电流。光电探测器中的暗电流的一个来源是由于光电探测器与半导体衬底之间的界面附近的缺陷(和/或位错(dislocation))。所述缺陷(和/或位错)至少部分是由于第一半导体材料与第二半导体材料之间的晶格失配(lattice mismatch)(例如，Si与Ge之间约百分之四的晶格失配)。
举例来说，在一些实施例中，半导体装置是硅光子装置(例如，硅光子光学收发器)。更具体来说，半导体装置可为被配置用于光纤通信系统中的硅光子装置(例如，被配置成吸收具有处于约1260纳米(nm)与约1625nm之间(例如，电信光波长带(telecom opticalwavelength band)，O-带、E-带、S-带、C-带及L-带)的波长的电磁辐射的硅光子光学收发器)。在此种实施例中，由于Ge在电信光波长带中的吸收系数与Si在电信光波长带中的吸收系数相比更高，因此光电探测器通常包含Ge。此外，Ge光电探测器通常设置在用于形成波导结构的Si衬底上。此外，Ge光电探测器通常具有平坦的底表面及实质上直的侧壁。由于Si与Ge之间的晶格失配，因此沿Ge光电探测器与Si衬底的界面设置有缺陷(和/或位错)。这些缺陷(和/或位错)是沿接触Si衬底的Ge光电探测器的整个部分(例如，Ge/Si异质结(heterojunction)的表面区域)设置。
在各种实施例中，本申请涉及一种包括半导体衬底、光电探测器及波导结构的半导体装置(例如，硅光子装置)。波导结构设置在半导体衬底中。波导结构被配置成将一个或多个光子引导到光电探测器中。光电探测器至少部分地设置在半导体衬底中。半导体衬底包含第一半导体材料(例如，Si)，且光电探测器包含与第一半导体材料不同的第二半导体材料(例如，Ge)。
光电探测器具有在光电探测器的相对的侧壁之间呈弧形的下表面。由于光电探测器的相对的侧壁之间的下表面呈弧形，因此对于具有给定高度的光电探测器，与典型的光电探测器(例如，硅光子装置的Ge光电探测器)相比，光电探测器的接触半导体衬底的表面积减小。通过减小光电探测器的接触半导体衬底(例如，Ge/Si异质结)的表面积，可减少缺陷(和/或位错)的数目(例如，由于表面积的减小得到更少的总体缺陷(和/或位错))。因此，可改善(例如，减小)光电探测器的暗电流。因此，半导体装置可具有改善的装置性能(例如，降低的噪声)。
图1示出包括暗电流减小的光电探测器120的半导体装置100的一些实施例的剖视图。
如图1中所示，半导体装置100(例如，光子集成电路)包括半导体衬底102。半导体衬底102可为或包含任何类型的半导体本体(例如，单晶硅/互补金属氧化物半导体(complementary metal oxide semiconductor，CMOS)块、硅锗(silicon-germanium，SiGe)、绝缘体上硅(SOI)等)。
在一些实施例中，半导体衬底102是SOI衬底，如图1中所示。在又一些实施例中，半导体衬底102包括第一半导体层104、绝缘层106及第二半导体层108。第一半导体层104是或包含半导体材料(例如，硅(Si))。第一半导体层104可为或包含例如单晶Si、一些其他硅材料(例如多晶Si)、一些其他半导体材料(例如锗(Ge))、或前述材料的组合。在一些实施例中，第一半导体层104包含单一半导体材料(例如，Si)。
绝缘层106是电绝缘体且设置在第一半导体层104之上。绝缘层106可为或包含例如氧化物(例如，二氧化硅(SiO2))、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)等)、高介电常数电介质(例如，介电常数大于3.9的介电材料)、一些其他电绝缘体、或前述材料的组合。
第二半导体层108是或包含半导体材料(例如，Si)且设置在绝缘层106之上。第二半导体层108可为或包含例如单晶Si、一些其他Si材料、一些其他半导体材料、或前述材料的组合。在一些实施例中，第一半导体层104包含单一半导体材料(例如，Si)。在又一些实施例中，第二半导体层108的半导体材料可为与第一半导体层104的半导体材料相同的半导体材料。在再一些实施例中，第一半导体层104是Si，绝缘层106是SiO2，且第二半导体层108是Si。
在半导体衬底102中设置有第一掺杂区110。在一些实施例中，第一掺杂区110设置在第二半导体层108中及绝缘层106之上。在又一些实施例中，第一掺杂区110与绝缘层106在垂直方向上间隔开。在再一些实施例中，第一掺杂区110与第二半导体层108的上表面在垂直方向上间隔开。第一掺杂区110是第二半导体层108的具有第一掺杂类型(例如，n型)的区。第一掺杂区110具有第一掺杂浓度的第一掺杂类型掺质(例如，磷(P)、砷(As)等)。
在半导体衬底102中设置有第二掺杂区112且第二掺杂区112与第一掺杂区110在侧向上间隔开。在一些实施例中，第二掺杂区112设置在第二半导体层108中及绝缘层106之上。在又一些实施例中，第二掺杂区112与绝缘层106在垂直方向上间隔开。在再一些实施例中，第二掺杂区112与第二半导体层108的上表面在垂直方向上间隔开。第二掺杂区112是第二半导体层108的具有与第一掺杂类型不同的第二掺杂类型(例如，p型)的区。第二掺杂区112具有第二掺杂浓度的第二掺杂类型掺质(例如，硼(B)、镓(Ga)等)。
在半导体衬底102中设置有隔离结构114(例如，浅沟槽隔离(shallow trenchisolation，STI)结构)。在一些实施例中，隔离结构114设置在第二半导体层108中及绝缘层106之上。在又一些实施例中，隔离结构114与绝缘层106在垂直方向上间隔开。在再一些实施例中，隔离结构至少部分地设置在第一掺杂区110中和/或至少部分地设置在第二掺杂区112中。举例来说，隔离结构114在垂直方向上延伸到第二半导体层108中到达设置在第一掺杂区110和/或第二掺杂区112中的点。隔离结构114可为或包含例如氧化物(例如SiO2)、一些其他介电材料、或前述材料的组合。在再一些实施例中，隔离结构114可包括一个或多个衬垫层(例如，氮化硅(SiN)衬垫层)。
在半导体衬底102中设置有第三掺杂区116。第三掺杂区116电耦合到第一掺杂区110。在一些实施例中，第三掺杂区116设置在第二半导体层108中及绝缘层106之上。在又一些实施例中，第三掺杂区116在垂直方向上从第二半导体层108的上表面延伸且至少部分地延伸到第一掺杂区110中。第三掺杂区116是第二半导体层108的区。第三掺杂区116具有第一掺杂类型。第三掺杂区116具有比第一掺杂浓度大的第三掺杂浓度的第一掺杂类型掺质。
在半导体衬底102中设置有第四掺杂区118。第四掺杂区118电耦合到第二掺杂区112。在一些实施例中，第四掺杂区118设置在第二半导体层108中及绝缘层106之上。在又一些实施例中，第四掺杂区118在垂直方向上从第二半导体层108的上表面延伸且至少部分地延伸到第二掺杂区112中。第四掺杂区118是第二半导体层108的区。第四掺杂区118具有第二掺杂类型。第四掺杂区118具有比第二掺杂浓度大的第四掺杂浓度的第二掺杂类型掺质。
光电探测器120至少部分地设置在半导体衬底102中。在一些实施例中，光电探测器120至少部分地设置在第二半导体层108中。在又一些实施例中，光电探测器120在垂直方向上在第二半导体层108的上表面之上延伸。光电探测器120在侧向上设置在第一掺杂区110与第二掺杂区112之间。光电探测器120在侧向上设置在第三掺杂区116与第四掺杂区118之间。光电探测器120被配置成吸收入射辐射(例如，光子)且产生与辐射对应的电信号。
光电探测器120是或包含半导体材料(例如，Ge、Si、砷化铟镓(InGaAs)等)。更具体来说，在一些实施例中，光电探测器120是外延半导体结构。光电探测器120的半导体材料与半导体衬底102的半导体材料不同。光电探测器120的半导体材料与第二半导体层108的半导体材料不同。举例来说，第二半导体层108包含第一半导体材料(例如，Si)，且光电探测器120包含与第一半导体材料不同的第二半导体材料(例如，Ge)。在一些实施例中，第一半导体层104包含单一半导体材料(例如，Ge)。举例来说，在一些实施例中，光电探测器120是Ge且第二半导体层108是Si。应理解，不同半导体材料的其他类型的组合也是可能的(例如，光电探测器120可为InGaAs且第二半导体层108可为Si)。
光电探测器120具有在光电探测器120的相对的侧壁之间呈弧形的上表面。换句话说，光电探测器120的上表面是圆化(rounded)的。在一些实施例中，光电探测器120的上表面在光电探测器120的相对的侧壁之间呈连续的弧形。在又一些实施例中，光电探测器120的上表面是光电探测器120的最上表面。
光电探测器120具有在光电探测器120的相对的侧壁之间呈弧形的下表面。换句话说，光电探测器120的下表面是圆化的。在一些实施例中，光电探测器120的下表面在光电探测器120的相对的侧壁之间呈连续的弧形。在又一些实施例中，光电探测器120的下表面是光电探测器120的最下表面。
由于光电探测器120的下表面在光电探测器120的相对的侧壁之间呈弧形，因此光电探测器120可具有改善的(例如，减小的)暗电流。举例来说，由于光电探测器120的下表面在光电探测器120的相对的侧壁之间呈弧形，因此对于具有给定高度的光电探测器，与设置在硅衬底上的典型的锗光电探测器(例如，具有平坦的底表面及实质上直的相对的侧壁的典型的锗光电探测器)相比，光电探测器120的接触第二半导体层108的表面积减小。通过减小光电探测器120的接触第二半导体层108的表面积，可改善光电探测器120的暗电流(例如，由于沿光电探测器120与第二半导体层108的界面的缺陷较少)。因此，半导体装置100可具有改善的装置性能(例如，降低的噪声)。
在一些实施例中，半导体装置100可为硅光子装置(例如，硅光子光学收发器)。更具体来说，半导体装置100可为被配置用于光纤通信系统中的硅光子装置(例如，被配置成吸收具有处于电信光波长带中的波长的电磁辐射的硅光子光学收发器)。在此种实施例中，光电探测器120必须具有足够的吸收系数，以确保光电探测器120充分吸收期望波长(例如，处于约1260nm与约1625nm之间)的电动势辐射(electromotive radiation)。光电探测器的吸收系数至少部分地取决于光电探测器120的半导体材料。因此，对于被配置用于电信行业中的硅光子装置，使用Ge(或在电信光波长带中具有相对高吸收系数(例如，大于或等于约1×105m-1)的一些其他半导体材料)作为光电探测器120的半导体材料比Si(或在电信光波长带中具有相对低吸收系数的一些其他半导体材料)更合适。事实上，对于被配置为用于电信行业中的一些硅光子装置，在电信光波长带中具有相对低吸收系数的半导体材料可能不适于用作光电探测器120的半导体材料。
图2示出图1的半导体装置100的一些更详细实施例的剖视图。
如图2中所示，隔离结构114包括第一部分114a及第二部分114b。隔离结构114的第一部分114a设置在光电探测器120的第一侧上，且隔离结构114的第二部分114b设置在光电探测器120的与光电探测器120的第一侧相对的第二侧上。在一些实施例中，隔离结构114的第一部分114a与隔离结构114的第二部分114b在侧向上间隔开。在又一些实施例中，隔离结构114的第一部分114a与隔离结构114的第二部分114b是分立的结构(例如，不通过隔离结构114的一些其他部分连接)。在其他实施例中，隔离结构114的第一部分114a与隔离结构114的第二部分114b通过隔离结构114的在侧向上延伸穿过第二半导体层108的其他部分连接在一起。
隔离结构114的第一部分114a可设置在光电探测器120与第三掺杂区116之间。隔离结构114的第一部分114a可与光电探测器120的第一侧在侧向上间隔开。隔离结构114的第一部分114a可在垂直方向上从第二半导体层108的上表面延伸到第一掺杂区110中。
隔离结构114的第二部分114b可设置在光电探测器120与第四掺杂区118之间。隔离结构114的第二部分114b可与光电探测器120的第二侧在侧向上间隔开。隔离结构114的第二部分114b可在垂直方向上从第二半导体层108的上表面延伸到第二掺杂区112中。
在一些实施例中，光电探测器120至少部分地上覆在第一掺杂区110上。在又一些实施例中，光电探测器120至少部分地上覆在第二掺杂区112上。在再一些实施例中，第二半导体层108的第一未掺杂区(例如，本征区)可设置在光电探测器120正下方且在侧向上位于第一掺杂区110与第二掺杂区112之间。第二半导体层108的第一未掺杂区可在垂直方向上从光电探测器120延伸到第二未掺杂区，第二未掺杂区在第一掺杂区110、第一未掺杂区及第二掺杂区112之下在侧向上延伸。
在半导体衬底102及隔离结构114之上设置有掩蔽结构202。在一些实施例中，掩蔽结构202设置在第二半导体层108、第三掺杂区116、隔离结构114及第四掺杂区118之上。在又一些实施例中，掩蔽结构202对第二半导体层108的上表面进行衬垫。掩蔽结构202可为或包含例如氧化物(例如，SiO2)、氮化物(例如，SiN)、氮氧化物(例如，氮氧化硅(SiOXNY))、一些其他适合作为掩蔽材料的介电材料、或前述材料的组合。
在一些实施例中，掩蔽结构202在侧向上从光电探测器120的第一侧壁延伸且跨过第二半导体层108的上表面以至少部分地覆盖第一掺杂区110、至少部分地覆盖隔离结构114的第一部分114a、且至少部分地覆盖第三掺杂区116。在又一些实施例中，掩蔽结构202完全覆盖隔离结构114的第一部分114a。在一些实施例中，掩蔽结构202在侧向上从光电探测器120的与光电探测器120的第一侧壁相对的第二侧壁延伸，且跨过第二半导体层108的上表面以至少部分地覆盖第二掺杂区112、至少部分地覆盖隔离结构114的第二部分114b、且至少部分地覆盖第四掺杂区118。在又一些实施例中，掩蔽结构202完全覆盖隔离结构114的第二部分114b。
在一些实施例中，掩蔽结构202的相对的内侧壁是实质上垂直的(例如，掩蔽结构202的相对的内侧壁中的每一者与半导体衬底102的最底表面之间的角度约为90度)。在又一些实施例中，掩蔽结构202的相对的内侧壁分别与光电探测器120的第一侧壁及光电探测器120的第二侧壁衔接。第二半导体层108的第三未掺杂区(例如，本征区)可在侧向上设置在隔离结构114的第一部分114a与光电探测器120之间且在垂直方向上设置在第一掺杂区110与掩蔽结构202之间。第二半导体层108的第四未掺杂区(例如，本征区)可在侧向上设置在隔离结构114的第二部分114b与光电探测器120之间且在垂直方向上设置在第二掺杂区112与掩蔽结构202之间。
在半导体衬底102、掩蔽结构202及光电探测器120之上设置有顶盖结构204。顶盖结构204被配置成在半导体装置100的制作期间保护光电探测器120。在一些实施例中，顶盖结构204对光电探测器120的上表面及掩蔽结构202的上表面的一部分进行衬垫。顶盖结构204可为或包含例如氮化物(例如SiN)、半导体材料(例如Si、SiGe等)、氧化物(例如SiO2)等。在顶盖结构204是半导体材料的一些实施例中，顶盖结构204可具有与光电探测器120不同的化学成分。举例来说，光电探测器120是Ge且顶盖结构204是Si。
顶盖结构204至少部分地覆盖光电探测器120的上表面。在一些实施例中，顶盖结构204完全覆盖光电探测器120的上表面。在又一些实施例中，顶盖结构204至少部分地覆盖掩蔽结构202的上表面。顶盖结构204的第一侧壁设置在隔离结构114的第一部分114a与光电探测器120的第一侧壁之间。顶盖结构204的与顶盖结构204的第一侧壁相对的第二侧壁设置在隔离结构114的第二部分114b与光电探测器120的第二侧壁之间。在一些实施例中，顶盖结构204是共形层。在又一些实施例中，顶盖结构204具有与光电探测器120的弧形上表面相对应的弧形上表面。
在半导体衬底102、隔离结构114、光电探测器120、掩蔽结构202及顶盖结构204之上设置有层间介电(interlayer dielectric，ILD)结构206。ILD结构206包括一个或多个堆叠的ILD层，所述一个或多个堆叠的ILD层可分别包含低介电常数电介质(例如，介电常数小于约3.9的介电材料)、氧化物(例如，(SiO2)等。在一些实施例中，ILD结构206的最上表面是实质上平坦的。
在ILD结构206中设置有多个导电接触件208(例如，金属接触件)及多条导电线210(例如，金属线)。在一些实施例中，导电接触件208及导电线210是嵌置在ILD结构206中的内连结构的部分。尽管未示出，但应理解，任何数目的其他导电特征(例如，导电线及导通孔)可设置在导电接触件208及导电线210之上且电耦合到导电接触件208及导电线210。
导电接触件208在垂直方向上从半导体衬底102延伸到导电线210。举例来说，导电接触件208的第一导电接触件在垂直方向上从第三掺杂区116延伸到导电线210的第一导电线，且导电接触件208的第二导电接触件在垂直方向上从第四掺杂区118延伸到导电线210的第二导电线。第三掺杂区116在导电接触件208的第一导电接触件与第一掺杂区110之间提供低电阻路径。第四掺杂区118在导电接触件208的第二导电接触件与第二掺杂区112之间提供低电阻路径。导电接触件208可为或包含例如钨(W)、铜(Cu)、铝(Al)、一些其他导电材料、或前述材料的组合。导电线210可为或包含例如Cu、Al、金(Au)、银(Ag)、一些其他导电材料、或前述材料的组合。
应理解，在一些实施例中，导电线210可为接合到单独的半导体管芯/晶片(例如，包括用于处理来自半导体装置100的信号的IC装置的互补金属氧化物半导体(CMOS)管芯)的接合接垫的接合接垫。应理解，在其他实施例中，导电线210及导电接触件208电耦合到上覆在导电线210上且设置在ILD结构206中的接合接垫。
图3示出图2的区域212的一些实施例的放大剖视图。
如图3中所示，光电探测器120具有第一侧壁302及与第一侧壁302相对的第二侧壁304。第一侧壁302与第二侧壁304在侧向上间隔开。在一些实施例中，光电探测器120的上表面从第一侧壁302到第二侧壁304呈连续的弧形。在又一些实施例中，光电探测器120的下表面从第一侧壁302到第二侧壁304呈连续的弧形。在又一些实施例中，第一侧壁302是实质上垂直的(例如，第一侧壁302与半导体衬底102的最底表面之间的角度约为90度)。在再一些实施例中，第二侧壁304是实质上垂直的。
光电探测器120具有第一宽度W1。光电探测器120的第一宽度W1是第一侧壁302与第二侧壁304之间的距离。在一些实施例中，光电探测器120的第一宽度W1处于约0.3微米(μm)与约1.5μm之间。如果光电探测器120的第一宽度W1小于0.3μm，则光电探测器120的暗电流可能由于造成高电子场的小的宽度而受到负面影响(例如，暗电流增大)。如果光电探测器120的第一宽度W1大于1.5μm，则光电探测器120的暗电流可能受到负面影响(例如，暗电流增大)，而不会对半导体装置100的其他性能参数产生明显的益处。在又一些实施例中，光电探测器120的第一宽度W1处于约0.3μm与1.0μm之间。在一些实施例中，如果光电探测器120的第一宽度W1大于1.0μm，则光电探测器120的暗电流可能受到负面影响(例如，暗电流增大)，而不会对半导体装置100的其他性能参数产生明显的益处。
光电探测器120具有第一高度H1。第一高度H1是沿光电探测器120的中心线306从光电探测器120的最上表面到光电探测器120的最底表面的距离。中心线306与光电探测器120的中心点308相交。中心点308与第一侧壁302及第二侧壁304间隔相等的距离，且中心点308与光电探测器120的最上表面的最上点及光电探测器120的最下表面的最下点间隔相等的距离。在一些实施例中，第一高度H1是光电探测器120的最大总体高度。在又一些实施例中，第一高度H1处于约200nm与约400nm之间。在再一些实施例中，光电探测器120的中心点308设置在第二半导体层108的上表面(和/或半导体衬底102的上表面)下方。
光电探测器120的中心区具有第二高度H2。光电探测器120的中心区设置在光电探测器的上部区与光电探测器的下部区之间。光电探测器的上部区具有第三高度H3。光电探测器120的下部区具有第四高度H4。
光电探测器的中心区由光电探测器120的上部区的下边界、光电探测器120的下部区的上边界、第一侧壁302及第二侧壁304界定。光电探测器120的上部区的下边界以线状的线(linear line)从第一侧壁302的最上点延伸到第二侧壁304的最上点。光电探测器120的下部区的上边界以线状的线从第一侧壁302的最下点延伸到第二侧壁304的最下点。换句话说，在一些实施例中，光电探测器120的中心区具有矩形形状的轮廓，光电探测器120的上部区具有类似半圆形状的轮廓，且光电探测器120的下部区具有类似半圆形状的轮廓。
第二高度H2是沿中心线306从光电探测器120的上部区的下边界到光电探测器120的下部区的上边界的距离。在一些实施例中，第二高度H2处于约100nm与200nm之间。第三高度H3是沿中心线306从光电探测器120的最上表面到光电探测器120的上部区的下边界的距离。在一些实施例中，第三高度H3处于约50nm与100nm之间。第四高度H4是沿中心线306从光电探测器120的最下表面到光电探测器120的下部区的上边界的距离。在一些实施例中，第四高度H4处于约50nm与100nm之间。在又一些实施例中，第三高度H3与第四高度H4不同。在其他实施例中，第三高度H3与第四高度H4实质上相同。光电探测器120的总体高度从中心线306到第一侧壁302连续地减小，且光电探测器120的总体高度从中心线306到第二侧壁304连续地减小。
在一些实施例中，掩蔽结构202的相对的内侧壁呈弧形。掩蔽结构202的弧形内侧壁可从掩蔽结构202的底表面到掩蔽结构202的上表面呈连续的弧形。在又一些实施例中，掩蔽结构202的弧形内侧壁与光电探测器120的上表面的弧对应。在其他实施例中，掩蔽结构202的相对的内侧壁可具有弧形部分及线状部分。在又一些实施例中，掩蔽结构202的内侧壁的弧形部分可与光电探测器的弧形上表面对应，且掩蔽结构202的内侧壁的线状部分可分别与第一侧壁302及第二侧壁304的角度对应。
图4示出图2的区域212的一些其他实施例的放大剖视图。
如图4中所示，光电探测器120的周边呈连续的弧形，而没有任何线状部分。在此种实施例中，光电探测器120可具有像椭圆形状的轮廓。应理解，光电探测器120可具有不同的几何形状的轮廓(例如，圆形形状)，所述轮廓具有连续的弧形周边。在又一些此种实施例中，光电探测器120具有呈弧形的相对的侧壁、在光电探测器120的相对的弧形侧壁之间呈连续的弧形的上表面、以及在光电探测器120的相对的弧形侧壁之间呈弧形的底表面。在其他此种实施例中，光电探测器120可被阐述为具有在相对点处连接在一起的呈连续的弧形的上表面及呈连续的弧形的底表面。
图5示出图2的区域212的一些其他实施例的放大剖视图。
如图5中所示，光电探测器具有第三侧壁502及与第三侧壁502相对的第四侧壁504。第三侧壁502与第四侧壁504在侧向上间隔开。第三侧壁502与第四侧壁504设置在光电探测器120的中心线306的相对的侧上。第三侧壁502在侧向上设置在光电探测器120的中心线306与第一侧壁302之间。第四侧壁504在侧向上设置在光电探测器120的中心线306与第二侧壁304之间。
在一些实施例中，光电探测器120的第一上表面从第三侧壁502到第四侧壁504呈连续的弧形。在又一些实施例中，第三侧壁502是实质上垂直的。在再一些实施例中，第四侧壁504是实质上垂直的。
光电探测器120的第二上表面从第三侧壁502延伸到第一侧壁302。在一些实施例中，光电探测器120的第二上表面是实质上平坦的。在其他实施例中，光电探测器120的第二上表面可具有平坦部分以及将光电探测器120的第二上表面的平坦部分连接到第一侧壁302的弧形部分。光电探测器120的第三上表面从第四侧壁504延伸到第二侧壁304。在一些实施例中，光电探测器120的第三上表面是实质上平坦的。在其他实施例中，光电探测器120的第三上表面可具有平坦部分以及将光电探测器120的第三上表面的平坦部分连接到第二侧壁304的弧形部分。
在一些实施例中，掩蔽结构202至少部分地上覆在光电探测器120上。在又一些实施例中，掩蔽结构202上覆在光电探测器120的设置在中心线306的第一侧的第一部分上且上覆在光电探测器120的设置在中心线的与第一侧相对的第二侧的第二部分上。第三侧壁502可与掩蔽结构202的第一内侧壁衔接。第四侧壁504可与掩蔽结构202的与掩蔽结构202的第一内侧壁相对的第二内侧壁衔接。光电探测器120的第二上表面可与掩蔽结构202的第一底表面衔接。光电探测器120的第三上表面可与掩蔽结构202的第二底表面衔接。
顶盖结构204对光电探测器120的第一上表面进行衬垫。顶盖结构204可对掩蔽结构202的上表面的至少一部分、掩蔽结构202的第一内侧壁的至少一部分及掩蔽结构202的第二内侧壁的至少一部分进行衬垫。如图5中所示，顶盖结构204对光电探测器120的第一上表面进行衬垫，且顶盖结构204至少部分地对掩蔽结构202的上表面的部分、掩蔽结构202的第一内侧壁的部分及掩蔽结构202的第二内侧壁的部分进行衬垫。在此种实施例中，顶盖结构204可具有设置在掩蔽结构202之上的平坦上表面以及位于光电探测器120的第一上表面之上的弧形上表面。在又一些此种实施例中，顶盖结构204可具有分别衔接掩蔽结构202的第一内侧壁及掩蔽结构202的第二内侧壁的实质上垂直的外侧壁。
图6示出图2的区域212的一些其他实施例的放大剖视图。
如图6中所示，光电探测器120的底表面可从光电探测器120的第二上表面到光电探测器120的第三上表面呈连续的弧形，且光电探测器120的第一上表面可从第三侧壁502到第四侧壁504呈连续的弧形。
图7示出图1的半导体装置的一些实施例的透视图。
如图7中所示，半导体装置100包括第一波导结构702。第一波导结构702设置在半导体衬底102中。在一些实施例中，第一波导结构702设置在第二半导体层108中。第一波导结构702被配置成将一个或多个光子704(例如，光学光子)从光电探测器120外部的位置引导(在图7中以箭头示出)到光电探测器120中。
第一波导结构702是或包含半导体材料(例如，Si、Ge、SiGe等)。第一波导结构702的半导体材料可与光电探测器120的半导体材料不同。举例来说，第一波导结构702是Si，且光电探测器120是Ge。在一些实施例中，第一波导结构702包含单一半导体材料(例如，Si)。在又一些实施例中，第一波导结构702是半导体衬底102的一部分。在再一些实施例中，第一波导结构702是第二半导体层108的一部分。换句话说，第一波导结构702可由第二半导体层108的一部分界定。
第一波导结构702在侧向上设置在第一掺杂区110与第二掺杂区112之间。在一些实施例中，第一波导结构702在侧向上与第一掺杂区110的至少一部分和/或第二掺杂区112的至少一部分交叠。在其他实施例中，第一波导结构702设置在面对彼此的第一掺杂区110的一侧与第二掺杂区112的一侧之间。第一波导结构702在侧向上设置在隔离结构114的第一部分114a与隔离结构114的第二部分114b之间。第一波导结构702在侧向上设置在第三掺杂区116与第四掺杂区118之间。
在一些实施例中，第一波导结构702的上表面是实质上平坦的。在又一些实施例中，第一波导结构702的上表面设置在光电探测器120的上表面下方。第一波导结构702包括第五侧壁706及与第五侧壁706相对的第六侧壁708。在一些实施例中，第五侧壁706与第六侧壁708是实质上垂直的。
在一些实施例中，第二半导体层108界定半导体基座710。半导体基座710是第二半导体层108的一部分。第一掺杂区110及第二掺杂区112至少部分地设置在半导体基座710中。第三掺杂区116、隔离结构114及第四掺杂区118设置在半导体基座710中。光电探测器120至少部分地设置在半导体基座710中。在一些实施例中，半导体基座710的相对的侧壁呈弧形。在又一些实施例中，半导体基座710的弧形侧壁从半导体基座710的上表面到第二半导体层108的上表面呈连续的弧形。在其他实施例中，半导体基座710的相对的侧壁可为实质上垂直的。半导体基座710的上表面可与第一波导结构702的上表面共面。在其他实施例中，半导体基座710的上表面可设置在第一波导结构702的上表面下方(或上方)。
在一些实施例中，第一波导结构702沿第一平面(例如，沿x轴在侧向上延伸的平面)具有像正方形形状的轮廓或矩形形状的轮廓。在又一些实施例中，光电探测器120沿与第一平面平行且与第一平面在侧向上间隔开的第二平面具有不同的几何形状轮廓。举例来说，在一些实施例中，光电探测器120沿第二平面的轮廓是斜圆形形状(obround-like)的，且第一波导结构702沿第一平面的轮廓是矩形形状的，如图7中所示。在又一些实施例中，光电探测器120沿第二平面的轮廓是椭圆形形状的(例如，具有弯曲的侧壁)。在再一些实施例中，隔离结构114的第一部分114a及隔离结构114的第二部分114b在侧向上平行于光电探测器(例如，沿z轴)延伸。
图8A到图8C示出图2的半导体装置100的一些实施例的各种视图。图8A示出图2的半导体装置100的一些实施例的简化布局图。图8B示出图8A的区域802的简化放大视图。图8C示出沿图8B的线A-A截取的区域802的一些实施例的剖视图。图8A到图8B是“简化的”，此是由于图8A到图8B未示出在图8C中示出的半导体装置100的各种特征(例如，ILD结构206、顶盖结构204、掩蔽结构202、隔离结构114、第三掺杂区116及第四掺杂区118)。
如图8A到图8C中所示，光电探测器120包括第七侧壁804及与第七侧壁804相对的第八侧壁806。第七侧壁804与第八侧壁806在第一方向上(例如，沿z轴)在侧向上彼此间隔开。光电探测器120的第一侧壁302与光电探测器120的第二侧壁304在与第一方向垂直的第二方向上(例如，沿x轴)间隔开。光电探测器120具有长度L。光电探测器120的长度L是第七侧壁804与第八侧壁806之间的距离。在一些实施例中，光电探测器120的长度L小于100μm。更具体来说，光电探测器120的长度L可处于约10μm与20μm之间。在又一些实施例中，光电探测器120的第一宽度W1小于光电探测器120的长度L。
在一些实施例中，半导体装置100包括第一波导结构702及第二波导结构808。第二波导结构808设置在半导体衬底102中。第二波导结构808被配置成将一个或多个光子引导到光电探测器120中。在一些实施例中，第二波导结构808包括与第一波导结构702实质上相似的特征(例如，结构特征)。
半导体装置100可包括第一光栅耦合器结构810(例如，光栅结构)。第一光栅耦合器结构810设置在半导体衬底102中。在一些实施例中，第一光栅耦合器结构810设置在第二半导体层108中。第一光栅耦合器结构810被配置成接收来自外部源(例如，光纤)的入射辐射(例如，光子)且将入射辐射导引或引导到第一波导结构702中。举例来说，位于半导体装置100外部的光纤可被定位(例如，垂直耦合、边缘耦合等)使得光(例如光子)从光纤传送到第一光栅耦合器结构810中。第一光栅耦合器结构810将光引导(例如，分裂(split)及衍射(diffract))到第一波导结构702中，且第一波导结构702将光引导到光电探测器120中。
第一波导结构702在侧向上从第七侧壁804延伸到第一光栅耦合器结构810。第一波导结构702可接触第七侧壁804。在一些实施例中，第一波导结构702具有在侧向上从第七侧壁804(沿z轴)延伸到第一弧形部分的第一侧向部分。第一波导结构702的第一弧形部分从第一波导结构702的第一侧向部分延伸到第一波导结构702的第二侧向部分。在一些实施例中，第一波导结构702的第一侧向部分与第一波导结构702的第二侧向部分彼此垂直。在此种实施例中，第一波导结构702的第一弧形部分具有90度弯曲部，所述弯曲部将第一波导结构702的第一侧向部分连接到第一波导结构702的第二侧向部分。
第一光栅耦合器结构810可具有朝彼此向内倾斜的相对的侧壁。在一些实施例中，第一波导结构702的侧壁可朝彼此向内倾斜。在又一些实施例中，第一波导结构702的倾斜侧壁可从第七侧壁804到第一光栅耦合器结构810朝向彼此向内倾斜。在再一些实施例中，第一光栅耦合器结构810的倾斜侧壁可从第一光栅耦合器结构810的弯曲侧壁向第一波导结构702朝向彼此向内倾斜。
在一些实施例中，半导体装置100可包括第二光栅耦合器结构812。第二光栅耦合器结构812设置在半导体衬底102中。在一些实施例中，第二光栅耦合器结构812设置在第二半导体层108中。第二光栅耦合器结构812被配置成接收来自外部源(例如，光纤)的入射辐射(例如，光子)且将入射辐射导引或引导到第二波导结构808中。第二光栅耦合器结构812可包括与第一光栅耦合器结构810实质上相似的特征(例如，结构特征)。
第二波导结构808在侧向上从第八侧壁806延伸到第二光栅耦合器结构812。第二波导结构808可接触第八侧壁806。在一些实施例中，第二波导结构808具有在侧向上从第八侧壁806(沿z方向)延伸到第二弧形部分的第三侧向部分。第二波导结构808的第三侧向部分与第一波导结构702的第一侧向部分在相反方向上远离光电探测器120延伸。第二波导结构808的第二弧形部分从第二波导结构808的第三侧向部分延伸到第二波导结构808的第四侧向部分。在一些实施例中，第二波导结构808的第三侧向部分与第二波导结构808的第四侧向部分彼此垂直。在此种实施例中，第二波导结构808的第二弧形部分具有90度弯曲部，所述弯曲部将第二波导结构808的第三侧向部分连接到第二波导结构808的第四侧向部分。
第二光栅耦合器结构812可具有朝向彼此向内倾斜的相对的侧壁。在一些实施例中，第二波导结构808的侧壁可朝向彼此向内倾斜。在又一些实施例中，第二波导结构808的倾斜侧壁可从第八侧壁806到第二光栅耦合器结构812朝彼此向内倾斜。在再一些实施例中，第二光栅耦合器结构812的倾斜侧壁可从第二光栅耦合器结构812的弯曲侧壁向第二波导结构808朝彼此向内倾斜。
图9示出图2的半导体装置100的一些其他实施例的剖视图。
如图9中所示，在光电探测器120中设置有第五掺杂区902。第五掺杂区902是光电探测器120的具有第二掺杂类型(例如，p型)的区。第五掺杂区902可在光电探测器的相对的侧壁之间(例如，在第七侧壁804与第八侧壁806之间)在侧向上延伸。
第五掺杂区具有第二宽度W2。第二宽度W2可处于约0.15μm与约0.35μm之间。在一些实施例中，如果光电探测器120的第一宽度W1(参见例如图3)处于约0.4μm与约1.1μm之间，则第二宽度W2可为约0.15μm；如果光电探测器120的第一宽度W1处于约0.4μm与约1.2μm之间，则第二宽度W2可为约0.2μm；如果光电探测器120的第一宽度W1处于约0.5μm与约1.3μm之间，则第二宽度W2可为约0.25μm；如果光电探测器120的第一宽度W1处于约0.6μm与约1.4μm之间，则第二宽度W2可为约0.3μm；且如果光电探测器120的第一宽度W1处于约0.7μm与约1.5μm之间，则第二宽度W2可为约0.3μm。
图10A到图10C至图23A到图23C示出形成图2所示半导体装置100的一些实施例的方法的一些实施例的一系列各种视图。带有后缀“A”的图(例如，图10A)示出形成图2所示半导体装置100的一些实施例的方法的一些实施例的一系列布局视图。带有后缀“B”的图(例如，图10B)示出沿图10A到图23A的对应图的线A-A截取的一系列剖视图(例如，图10B示出沿图10A的线A-A截取的图10A的结构的剖视图)。带有后缀“C”的图(例如，图10C)示出沿图10A到图23A的对应图的线B-B截取的一系列剖视图(例如，图10C示出沿图10A的线B-B截取的图10A的结构的剖视图)。
如图10A到图10C中所示，提供半导体衬底102。在一些实施例中，半导体衬底102包括第一半导体层104、绝缘层106及第二半导体层108。
在第二半导体层108中形成第一波导结构702及第二波导结构808。第一波导结构702可形成有朝彼此倾斜的相对的侧壁。第二波导结构808可形成有朝彼此倾斜的相对的侧壁。如图10A到图10C中所示，在一些实施例中，第一波导结构702及第二波导结构808分别是第二半导体层108的部分。
在一些实施例中，形成第一波导结构702及第二波导结构808的工艺包括在第二半导体层108之上形成第一图案化掩蔽层(未示出)(例如，正型/负型光刻胶、硬掩模等)。在又一些实施例中，第一图案化掩蔽层可通过以下方法形成：在第二半导体层108上形成掩蔽层(未示出)；将掩蔽层暴露于图案(例如，通过光刻工艺，例如光刻、极紫外光刻等)；以及对掩蔽层进行显影以形成第一图案化掩蔽层。此后，执行第一刻蚀工艺以移除第二半导体层108的未被遮罩的部分，从而形成第一波导结构702及第二波导结构808。第一刻蚀工艺可为干式刻蚀工艺、湿式刻蚀工艺、反应性离子刻蚀(reactive ion etching，RIE)工艺、一些其他刻蚀工艺、或前述工艺的组合。随后，在一些实施例中，剥除第一图案化掩蔽层。
同样如图10A到图10C中所示，在第二半导体层108中形成半导体基座710。如图10A到图10C中所示，在一些实施例中，半导体基座710是第二半导体层108的一部分。半导体基座710在侧向上形成在第一波导结构702与第二波导结构808之间。在一些实施例中，半导体基座710可形成有从半导体基座710的上表面到第二半导体层108的上表面呈弧形的相对的侧壁。在其他实施例中，半导体基座710可形成为半导体基座710的相对的侧壁为实质上垂直的。在又一些实施例中，半导体基座710、第一波导结构702及第二波导结构808被形成为具有彼此实质上齐平的上表面。
在一些实施例中，半导体基座710可通过与形成第一波导结构702及第二波导结构808相同的工艺来形成(例如，半导体基座710通过第一刻蚀工艺形成，所述第一刻蚀工艺移除第二半导体层108的未被第一图案化掩蔽层掩蔽的部分)。在其他实施例中，形成半导体基座710的工艺包括在第二半导体层108、第一波导结构702及第二波导结构808之上形成第二图案化掩蔽层(未示出)(例如，正型/负型光刻胶、硬掩模等)。此后，执行第二刻蚀工艺以移除第二半导体层108的未被掩蔽的部分，从而形成半导体基座710。第二刻蚀工艺可为干式刻蚀工艺、RIE工艺、湿式刻蚀工艺、一些其他刻蚀工艺、或前述工艺的组合。随后，在一些实施例中，剥除第二图案化掩蔽层。在一些实施例中，可对第一波导结构702、半导体基座710及第二波导结构808执行平坦化工艺(例如，化学机械抛光(chemical-mechanicalpolishing，CMP))，以将第一波导结构702的上表面、半导体基座710的上表面及第二波导结构808的上表面平坦化。应理解，在一些实施例中，半导体基座710可在第一波导结构702和/或第二波导结构808之前形成。
如图11A到图11C中所示，在第二半导体层108之上形成介电层1102。介电层1102覆盖第一波导结构702及第二波导结构808。在一些实施例中，介电层1102覆盖半导体基座710。在又一些实施例中，介电层1102被形成为共形层。介电层1102可为或包含例如氧化物(例如SiO2)、氮化物(例如SiN)、氮氧化物(例如氮氧化硅(SiOXNY))、一些其他介电材料、或前述材料的组合。在一些实施例中，介电层1102是SiO2。
在一些实施例中，形成介电层1102的工艺包括在第二半导体层108、半导体基座710、第一波导结构702及第二波导结构808上沉积或生长覆盖第二半导体层108、半导体基座710、第一波导结构702及第二波导结构808的介电层1102。介电层1102可通过例如化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physical vapor deposition，PVD)、原子层沉积(atomic layer deposition，ALD)、热氧化、一些其他沉积或生长工艺、或前述工艺的组合来沉积或生长。
如图12A到图12C中所示，在第二半导体层108中形成第一掺杂区110及第二掺杂区112。第一掺杂区110是第二半导体层108的具有第一掺杂类型(例如，n型)的区。第二掺杂区112是第二半导体层108的具有与第一掺杂类型不同的第二掺杂类型(例如，p型)的区。在一些实施例中，第一掺杂区110及第二掺杂区112形成在半导体基座710中。第一掺杂区110及第二掺杂区112可被形成为与半导体基座710的上表面在垂直方向上间隔开。在又一些实施例中，第一掺杂区110及第二掺杂区112被形成为与半导体基座710的相对的侧壁间隔开。在其他实施例中，第一掺杂区110及第二掺杂区112可被分别形成为在侧向上延伸到半导体基座710的相对的侧壁。
在一些实施例中，形成第一掺杂区110及第二掺杂区112的工艺包括从第二半导体层108至少部分地移除介电层1102。在又一些实施例中，将从第二半导体层108移除的介电层1102的部分设置在半导体基座710之上。然后在半导体基座710及介电层1102之上形成第三图案化掩蔽层(未示出)。此后，执行第一掺杂工艺(例如，离子注入)，以利用第一掺杂类型掺质(例如，磷(P)、砷(As)等)对半导体基座710的未被第三图案化掩蔽层覆盖的区进行掺杂，从而形成第一掺杂区110。随后，在一些实施例中，剥除第三图案化掩蔽层。此后，在半导体基座710及介电层1102之上形成第四图案化掩蔽层(未示出)。第四图案化掩蔽层覆盖第一掺杂区110。然后执行第二掺杂工艺(例如，离子注入)，以利用第二掺杂类型掺质(例如，硼(B)、镓(Ga)等)对半导体基座710的未被第四图案化掩蔽层覆盖的区进行掺杂，从而形成第二掺杂区112。随后，在一些实施例中，剥除第四图案化掩蔽层。
应理解，第二掺杂区112可在第一掺杂区110之前形成。还应理解，第一掺杂区110和/或第二掺杂区112可在形成半导体基座710之前形成。还应理解，介电层1102可至少部分地用作第三图案化掩蔽层和/或第四图案化掩蔽层。
如图13A到图13C中所示，在第二半导体层108中形成隔离结构114。在一些实施例中，隔离结构114形成在半导体基座710中。隔离结构114部分地上覆在第一掺杂区110及第二掺杂区112上。举例来说，隔离结构114包括上覆在第一掺杂区110上的第一部分114a，且隔离结构114包括上覆在第二掺杂区112上的第二部分114b。在又一些实施例中，隔离结构114的第一部分114a可部分地形成在第一掺杂区110中。在再一些实施例中，隔离结构114的第二部分114b可部分地形成在第二掺杂区112中。
在一些实施例中，形成隔离结构114的工艺包括在半导体基座710及介电层1102之上形成第五图案化掩蔽层(未示出)。此后，执行刻蚀工艺(例如，湿式刻蚀、干式刻蚀等)以移除半导体基座710的未被掩蔽的部分，从而在半导体基座710中形成沟槽。然后利用介电材料(例如SiO2)填充沟槽，从而在第二半导体层108中形成隔离结构114。在一些实施例中，可对介电材料执行平坦化工艺(例如，CMP)，以将隔离结构114的上表面平坦化。应理解，可在形成半导体基座710之前形成隔离结构114。
如图14A到图14C中所示，在第二半导体层108中形成第三掺杂区116及第四掺杂区118。第三掺杂区116是第二半导体层108的具有第一掺杂类型的区。第三掺杂区116形成在第一掺杂区110之上及隔离结构114的第一部分114a的一侧上。第三掺杂区116被形成为垂直地延伸至第一掺杂区110，使得第一掺杂区110与第三掺杂区116电耦合。
第四掺杂区118是第二半导体层108的具有第二掺杂类型的区。第四掺杂区118形成在第二掺杂区112之上及隔离结构114的第二部分114b的一侧上。第四掺杂区118被形成为垂直地延伸至第二掺杂区112，使得第二掺杂区112与第四掺杂区118电耦合。
在一些实施例中，形成第三掺杂区116及第四掺杂区118的工艺包括在半导体基座710及介电层1102之上形成第六图案化掩蔽层(未示出)。此后，执行第三掺杂工艺(例如，离子注入)，以利用第一掺杂类型掺质对半导体基座710的未被第六图案化掩蔽层覆盖的区进行掺杂，从而形成第三掺杂区116。第三掺杂工艺可利用比第一掺杂区110的浓度更高的第一掺杂类型掺质对半导体基座710的未被第六图案化掩蔽层覆盖的区进行掺杂，使得第三掺杂区116被形成具有比第一掺杂区110更高的浓度的第一掺杂类型掺质。随后，在一些实施例中，剥除第六图案化掩蔽层。
此后，在半导体基座710及介电层1102之上形成第七图案化掩蔽层(未示出)。第七图案化掩蔽层覆盖第三掺杂区116。然后执行第四掺杂工艺(例如，离子注入)，以利用第二掺杂类型掺质对半导体基座710的未被第七图案化掩蔽层覆盖的区进行掺杂，从而形成第四掺杂区118。第四掺杂工艺可利用比第二掺杂区112的浓度更高的第二掺杂类型掺质对半导体基座710的未被第七图案化掩蔽层覆盖的区进行掺杂，使得第四掺杂区118被形成为具有比第二掺杂区112更高的浓度的第二掺杂类型掺质。随后，在一些实施例中，剥除第七图案化掩蔽层。
应理解，第四掺杂区118可在第三掺杂区116之前形成。还应理解，第三掺杂区116和/或第四掺杂区118可在形成半导体基座710之前形成。还应理解，隔离结构114可至少部分地用作第六图案化掩蔽层和/或第七图案化掩蔽层。
如图15A到图15C中所示，在第二半导体层108、半导体基座710、第一波导结构702、第二波导结构808、隔离结构114、第三掺杂区116及第四掺杂区118之上形成掩蔽层1502。掩蔽层1502覆盖半导体基座710、第一波导结构702、第二波导结构808、隔离结构114、第三掺杂区116及第四掺杂区118。在一些实施例中，掩蔽层1502形成在介电层1102之上，如图15A到图15C中所示。在此种实施例中，掩蔽层1502覆盖介电层1102。在又一些实施例中，掩蔽层1502可被形成为共形层。掩蔽层1502可为或包含例如氧化物(例如，SiO2)、氮化物(例如，SiN)、氮氧化物(例如，氮氧化硅(SiOXNY))、适合作为掩蔽材料的一些其他介电材料、或前述材料的组合。
在一些实施例中，形成掩蔽层1502的工艺包括在第二半导体层108、半导体基座710、第一波导结构702、第二波导结构808、介电层1102、隔离结构114、第三掺杂区116及第四掺杂区118之上沉积掩蔽层1502。掩蔽层1502可通过例如CVD、PVD、ALD、一些其他沉积工艺、或前述工艺的组合来沉积。应理解，在一些实施例中，可在形成掩蔽层1502之前剥除介电层1102。在此种实施例中，不是介电层1102将掩蔽层1502与第二半导体层108的一些部分隔开，而是掩蔽层1502可形成在第二半导体层108的一些部分上。
如图16A到图16C中所示，在第二半导体层108、半导体基座710、第一波导结构702、第二波导结构808、隔离结构114、第三掺杂区116及第四掺杂区118之上形成掩蔽结构202。掩蔽结构202是掩蔽层1502的一部分(参见图15A到图15C)。在一些实施例中，掩蔽结构202覆盖第一波导结构702、第二波导结构808、隔离结构114、第三掺杂区116及第四掺杂区118。在又一些实施例中，掩蔽结构202形成在介电层1102之上，如图16A到图16C中所示。在此种实施例中，掩蔽结构202覆盖介电层1102。
掩蔽结构202部分地覆盖半导体基座710。掩蔽结构202暴露出半导体基座710的设置在隔离结构114的第一部分114a与隔离结构114的第二部分114b之间的区。在一些实施例中，形成掩蔽结构202的工艺包括在掩蔽层1502之上形成第八图案化掩蔽层(未示出)。此后，执行第三刻蚀工艺以移除掩蔽层1502的未被掩蔽的部分，从而形成掩蔽结构202。第三刻蚀工艺可为干式刻蚀工艺、湿式刻蚀工艺、RIE工艺、一些其他刻蚀工艺、或前述工艺的组合。随后，在一些实施例中，剥除第八图案化掩蔽层。
如图17A到图17C中所示，在第二半导体层108中形成开口1702。在一些实施例中，开口1702形成在半导体基座710中，如图17A到图17C中所示。开口1702具有第九侧壁1704及第十侧壁1706。第九侧壁1704与第十侧壁1706相对。开口1702具有从第九侧壁1704延伸到第十侧壁1706的第一下表面1708。在一些实施例中，第九侧壁1704与第十侧壁1706是实质上垂直的。在又一些实施例中，第一下表面1708是实质上平坦的。
开口1702至少部分地由第二半导体层108界定。举例来说，第九侧壁1704及第十侧壁1706分别由第二半导体层108的侧壁界定，且开口1702的第一下表面1708由第二半导体层108的第一上表面界定。第一下表面1708设置在绝缘层106与第二半导体层108的第二上表面之间。在一些实施例中，第二半导体层108的第二上表面与半导体基座710的最上表面对应。
在一些实施例中，形成开口1702的工艺包括在掩蔽结构202部分地覆盖半导体基座710的情况下执行第四刻蚀工艺1710。第四刻蚀工艺1710移除第二半导体层108的未被掩蔽结构202掩蔽的部分。在一些实施例中，第四刻蚀工艺1710是高度定向的刻蚀，所述高度定向的刻蚀在垂直方向上(例如，向下)刻蚀第二半导体层108，而很少或不在侧向上(例如，侧面)刻蚀第二半导体层108。在一些实施例中，第四刻蚀工艺1710是干式刻蚀工艺、RIE工艺、一些其他各向异性刻蚀工艺、或前述工艺的组合。在又一些实施例中，由第四刻蚀工艺1710形成的开口1702的表面(例如，第九侧壁1704、第十侧壁1706、第一下表面1708等)可被称为开口1702的初始表面。
如图18A到图18C中所示，执行第五刻蚀工艺1802以使开口1702的初始表面圆化(round)。为了清楚起见，开口1702的第九侧壁1704、第十侧壁1706及第一下表面1708在图18B中由虚线示出。第五刻蚀工艺1802使开口1702的表面圆化，使得在第五刻蚀工艺1802之后，开口具有第十一侧壁1804、第十二侧壁1806及第二下表面1808。由于第五刻蚀工艺1802使开口1702的初始表面圆化，因此第五刻蚀工艺1802可被称为第一圆化刻蚀工艺。
第二下表面1808在第十一侧壁1804与第十二侧壁1806之间呈弧形。在一些实施例中，第二下表面1808从第十一侧壁1804到第十二侧壁1806呈连续的弧形。在又一些实施例中，第十一侧壁1804与第十二侧壁1806可为实质上垂直的。在其他实施例中，第十一侧壁1804及第十二侧壁1806可从第二下表面1808到第二半导体层108的第二上表面呈弧形。在再一些其他实施例中，第十一侧壁1804及第十二侧壁1806可随着它们在垂直方向上从第二下表面1808延伸到第二半导体层108的第二上表面而远离彼此倾斜。
在一些实施例中，第五刻蚀工艺1802会增加开口1702的高度。换句话说，第二下表面1808的最低点比第一下表面1708的最低点更深地设置在第二半导体层108中。在又一些实施例中，第五刻蚀工艺1802会增加开口1702的宽度。换句话说，第十一侧壁1804与第十二侧壁1806在侧向上间隔开的距离大于第九侧壁1704与第十侧壁1706之间的距离。在再一些实施例中，第五刻蚀工艺1802可以比刻蚀掩蔽结构202更快的速率在侧向上刻蚀第二半导体层108。在此种实施例中，掩蔽结构202可悬垂(overhang)在开口1702之上。
第五刻蚀工艺1802是干式刻蚀工艺(例如，等离子体刻蚀)。在一些实施例中，第五刻蚀工艺1802是化学干式刻蚀(chemical dry etching，CDE)工艺(例如，刻蚀通过纯化学相互作用发生)。在又一些实施例中，第五刻蚀工艺1802可包括将第二半导体层108暴露于刻蚀气体(例如，包含例如四氟甲烷(CF4)、氧气(O2)、氮气(N2)、氯气(Cl2)等)的气体组合物)。第五刻蚀工艺1802可为各向同性刻蚀工艺。
第五刻蚀工艺1802与第四刻蚀工艺1710(参见图17A到图17C)不同。在一些实施例中，第五刻蚀工艺1802与第四刻蚀工艺1710可由于其中第五刻蚀工艺1802及第四刻蚀工艺1710对目标材料进行刻蚀(例如，物理刻蚀、化学刻蚀、或物理-化学刻蚀)的现象而不同。举例来说，在一些实施例中，第四刻蚀工艺1710是RIE工艺(例如，物理-化学刻蚀)，且第五刻蚀工艺1802是CDE工艺(例如，化学刻蚀)。第五刻蚀工艺1802与第四刻蚀工艺1710也可由于第五刻蚀工艺1802相较于第四刻蚀工艺1710定向性不同而不同。举例来说，第四刻蚀工艺1710对第二半导体层108的垂直刻蚀速率与侧向刻蚀速率的比率大于第五刻蚀工艺1802对第二半导体层108的垂直刻蚀速率与侧向刻蚀速率的比率。第五刻蚀工艺1802与第四刻蚀工艺1710也可由于刻蚀条件的不同(例如，不同的刻蚀剂成分、不同的压力、不同的流速等)而不同。
如图19A到图19C中所示，移除掩蔽结构202的悬垂在开口1702之上的部分。在一些实施例中，移除掩蔽结构202的悬垂在开口1702之上的部分的工艺包括对图18A到图18C中所示的结构执行清洁工艺1902。清洁工艺1902选择性地移除掩蔽结构202的悬垂在开口1702之上的部分。为了清楚起见，被清洁工艺1902选择性地移除的掩蔽结构202的部分在图19B中由虚线示出。在一些实施例中，清洁工艺1902包括将图18A到图18C中所示的结构浸入稀氢氟酸(dilute hydrofluoric acid，DHF)溶液中。在又一些实施例中，清洁工艺1902可移除掩蔽结构202的没有悬垂在开口1702之上但邻近掩蔽结构202的悬垂在开口1702之上的部分的附加部分，使得第十一侧壁1804及第十二侧壁1806二者设置在掩蔽结构202的相对的内侧壁之间。
如图20A到图20C中所示，执行第六刻蚀工艺2002以进一步使开口1702的表面圆化。第六刻蚀工艺2002使第十一侧壁1804、第十二侧壁1806和/或第二下表面1808(参见图18A到图18C)圆化，使得开口1702在第六刻蚀工艺2002之后具有第十三侧壁2004、第十四侧壁2006及第三下表面2008。举例来说，第二下表面1808、第十一侧壁1804和/或第十二侧壁1806可具有一些线状部分被第六刻蚀工艺2002圆化。在一些实施例中，开口1702的被第五刻蚀工艺1802(参见图18A到图18C)圆化的表面可被称为开口1702的第一圆化表面，且开口1702的被第六刻蚀工艺2002圆化的表面可被称为开口1702的第二圆化表面。换句话说，第四刻蚀工艺1710形成开口1702的初始表面，第五刻蚀工艺1802将初始表面圆化成开口1702的第一圆化表面，且第六刻蚀工艺2002将第一圆化表面圆化成开口1702的第二圆化表面。在又一些实施例中，由于第六刻蚀工艺2002进一步使开口1702的第一圆化表面中的表面圆化，因此第六刻蚀工艺2002被称为第二圆化刻蚀工艺。
第三下表面2008在第十三侧壁2004与第十四侧壁2006之间呈弧形。在一些实施例中，第三下表面2008从第十三侧壁2004到第十四侧壁2006呈连续的弧形。在又一些实施例中，第十三侧壁2004与第十四侧壁2006可为实质上垂直的。在其他实施例中，第十三侧壁2004及第十四侧壁2006可从第三下表面2008到第二半导体层108的第二上表面呈弧形。
在一些实施例中，第六刻蚀工艺2002会进一步增大开口1702的高度。换句话说，第三下表面2008的最低点比第二下表面1808的最低点更深地设置在第二半导体层108中。在又一些实施例中，第六刻蚀工艺2002会进一步增大开口1702的宽度。换句话说，第十三侧壁2004与第十四侧壁2006在侧向上间隔开的距离大于第十一侧壁1804与第十二侧壁1806在侧向上间隔开的距离。
第六刻蚀工艺2002可移除掩蔽结构202的部分，使得掩蔽结构202的相对的内侧壁分别与第十三侧壁2004及第十四侧壁2006实质上对准，如图20A到图20C中所示。在一些实施例中，第六刻蚀工艺2002可以比刻蚀掩蔽结构202更快的速率在侧向上刻蚀第二半导体层108。在此种实施例中，在第六刻蚀工艺2002之后，掩蔽结构202可悬垂在开口1702之上(例如，参见图5到图6)。在其他此种实施例中，掩蔽结构202的相对的内侧壁可分别与第十三侧壁2004及第十四侧壁2006实质上对准。举例来说，在清洁工艺1902(参见图19A到图19C)之后，第十一侧壁1804及第十二侧壁1806二者可设置在掩蔽结构202的相对的内侧壁之间。第六刻蚀工艺2002可然后以比刻蚀掩蔽结构202更快的速率在侧向上刻蚀第二半导体层108，从而将掩蔽结构202的相对的内侧壁分别与第十三侧壁2004及第十四侧壁2006实质上对准。
第六刻蚀工艺是干式刻蚀工艺(例如，氯化氢(hydrogen chloride，HCl)气相刻蚀)。在一些实施例中，第六刻蚀工艺2002包括在具有包含氯(C1)的周围环境的处理室中在预定温度下对半导体衬底102进行烘焙。更具体来说，在一些实施例中，周围环境包含HCl气体。在一些实施例中，预定温度小于约1200摄氏度(℃)。更具体来说，预定温度处于约700℃与约800℃之间。通过在处理室中对半导体衬底102进行烘焙，第六刻蚀工艺2002使开口1702的表面进一步圆化(例如，由于C1在预定温度下刻蚀第二半导体层108)。
第六刻蚀工艺2002除了使开口1702的表面进一步圆化之外，第六刻蚀工艺2002可改善第二半导体层108的界定开口1702的表面(例如，改善的表面可更清洁(例如，减少表面污染物(例如，表面氧化物)的数目)和/或使所述表面更光滑(例如，减少表面粗糙度))。举例来说，在第六刻蚀工艺2002之后，开口1702由第十三侧壁2004、第十四侧壁2006及第三下表面2008界定。第十三侧壁2004、第十四侧壁2006及第三下表面2008可在第十一侧壁1804、第十二侧壁1806及第二下表面1808之上进行改善(例如，由于第六刻蚀工艺2002形成比第五刻蚀工艺1802更清洁和/或更光滑的表面)。开口1702的改善的表面使得在开口1702中形成更高质量的外延结构(例如，由于改善的表面更清洁和/或更光滑)。
第六刻蚀工艺2002可为各向同性刻蚀工艺。在一些实施例中，第六刻蚀工艺2002与第五刻蚀工艺1802不同。举例来说，第六刻蚀工艺2002可利用与第五刻蚀工艺1802不同的刻蚀气体(例如，第六刻蚀工艺可利用HCI作为刻蚀气体，而第五刻蚀工艺1802可利用CF4)。应理解，第六刻蚀工艺2002与第五刻蚀工艺1802也可由于刻蚀条件的其他不同(例如，不同的压力、不同的流速等)而不同。
在一些实施例中，第六刻蚀工艺2002可使掩蔽结构202的相对的内侧壁圆化(参见例如图3到图4)。在其他实施例中，第六刻蚀工艺2002可刻蚀掩蔽结构202，使得掩蔽结构202的相对的内侧壁是实质上垂直的，如图20A到图20C中所示。在又一些实施例中，第五刻蚀工艺1802和/或清洁工艺1902可使掩蔽结构202的相对的内侧壁圆化。在其他实施例中，第五刻蚀工艺1802和/或清洁工艺1902可刻蚀掩蔽结构202，使得掩蔽结构202的相对的内侧壁是实质上垂直的，如图18A到图18C至图19A到图19C中所示。
如图21A到图21C中所示，在开口1702中形成光电探测器120(参见图20A到图20C)。光电探测器120是或包含半导体材料。光电探测器120被形成为在垂直方向上延伸超出开口1702，使得光电探测器120至少部分地设置在第二半导体层108的第二上表面(例如，半导体基座710的最上表面)及掩蔽结构202的上表面之上。
光电探测器120形成有第一侧壁302及与第一侧壁302相对的第二侧壁304。第一侧壁302与第十三侧壁2004(参见图20A到图20C)对应。第二侧壁304与第十四侧壁2006(参见图20A到图20C)对应。光电探测器120形成有从第一侧壁302到第二侧壁304呈弧形的下表面。光电探测器120的下表面与第三下表面2008(参见图20A到图20C)对应。在一些实施例中，光电探测器120被形成为具有从第一侧壁302到第二侧壁304呈弧形的上表面。由于光电探测器120的下表面被形成为从第一侧壁302到第二侧壁304呈弧形，因此光电探测器120可具有改善的(例如，减小的)暗电流。
在一些实施例中，形成光电探测器120的工艺包括执行外延工艺2102，以从开口1702(参见图20A到图20C)生长光电探测器120。外延工艺2102包括从第二半导体层生长半导体材料(例如，Ge)，从而形成光电探测器120。通过外延工艺2102生长的半导体材料与第二半导体层108的半导体材料不同。外延工艺2102可为例如气相外延(vapor-phaseepitaxy，VPE)、分子束外延(molecular-beam epitaxy，MBE)、液相外延(liquid-phaseepitaxy，LPE)、固相外延(solid-phase epitaxy，SPE)、减压化学气相沉积(reducedpressure chemical vapor deposition，RP-CVD)外延、金属有机气相外延(metalorganicvapor phase epitaxy，MOVPE)、一些其他外延工艺、或前述外延工艺的组合。
外延工艺2102在处理室中执行。在一些实施例中，第六刻蚀工艺2002(参见图20A到图20C)与外延工艺2102在同一处理室中执行。在此种实施例中，第六刻蚀工艺2002可为原位刻蚀工艺。应理解，在一些实施例中，可在光电探测器120中(例如，通过离子注入)形成掺杂区(例如，第五掺杂区902)。
如图22A到图22B中所示，在光电探测器120及掩蔽结构202之上形成顶盖结构204。顶盖结构204被形成为覆盖光电探测器120。在一些实施例中，顶盖结构204被形成为至少部分地覆盖掩蔽结构202。在又一些实施例中，顶盖结构204被形成为共形层。
在一些实施例中，形成顶盖结构204的工艺包括在光电探测器120及掩蔽结构202之上沉积或生长顶盖层(未示出)。顶盖层可为或包含例如氮化物(例如SiN)、半导体材料(例如Si、SiGe等)、氧化物(例如SiO2)等。顶盖层可通过例如CVD、PVD、ALD、外延工艺等沉积或生长。此后，在顶盖层之上形成第九图案化掩蔽层(未示出)。然后，执行第七刻蚀工艺以移除顶盖层的未被掩蔽的部分，从而形成顶盖结构204。第七刻蚀工艺可为干式刻蚀工艺、湿式刻蚀工艺、RIE工艺、一些其他刻蚀工艺、或前述工艺的组合。随后，在一些实施例中，剥除第九图案化掩蔽层。
如图23A到图23C中所示，在半导体衬底102、隔离结构114、光电探测器120、掩蔽结构202及顶盖结构204之上形成ILD结构206。ILD结构206包括一个或多个堆叠的ILD层。同样如图23A到图23C中所示，在ILD结构206中形成多个导电接触件208及多条导电线210。导电接触件208被形成为从半导体衬底102在垂直方向上延伸。导电线210形成在导电接触件208之上且电耦合到导电接触件208。导电接触件208及导电线210是嵌置在ILD结构206中的内连结构的部分。
在一些实施例中，形成ILD结构206、导电接触件208及导电线210的工艺包括在半导体衬底102、隔离结构114、光电探测器120、掩蔽结构202及顶盖结构204之上形成第一ILD层。此后，在第一ILD层中形成接触开口。然后在第一ILD层上及接触开口中形成导电材料(例如W)。此后，对导电材料执行平坦化工艺(例如，CMP)，以在第一ILD层中形成导电接触件208。
然后在第一ILD层及导电接触件208之上形成第二ILD层。然后在第二ILD层中形成多个沟槽。在第二ILD层上及沟槽中形成导电材料(例如，Cu)。此后，对导电材料执行平坦化工艺(例如，CMP)，以形成导电线210。尽管未示出，但应理解，可在半导体衬底102、隔离结构114、光电探测器120、掩蔽结构202及顶盖结构204之上形成任何数目的其他导电特征(例如，导电线及导通孔)以及ILD层，从而形成其中嵌置有内连结构的ILD结构206。
应理解，接合接垫(未示出)(例如，Cu接垫)可形成在ILD结构206中且电耦合到导电线210。还应理解，在一些实施例中，接合接垫的形成可完成半导体装置100的形成。还应理解，在一些实施例中，半导体装置100的接合接垫可被接合(例如，通过熔合接合、共晶接合等)到单独的半导体管芯/晶片(例如，包括用于处理来自半导体装置100的信号的IC装置的互补金属氧化物半导体(CMOS)管芯)的接合接垫。
图24示出形成包括暗电流减小的光电探测器的半导体装置的方法的一些实施例的流程图。尽管图24的流程图2400在本文中被示出及阐述为一系列动作或事件，然而应理解，这些动作或事件的示出顺序不应被解释为具有限制性意义。举例来说，某些动作可以不同的顺序发生，和/或可与除本文中所示和/或所阐述的动作或事件之外的其他动作或事件同时发生。此外，在实施本文说明的一个或多个方面或实施例时可能并非需要所有所示动作，且本文中所绘示的动作中的一个或多个动作可在一个或多个单独的动作和/或阶段中施行。
在动作2402处，在半导体衬底中形成波导结构。图10A到图10C示出与动作2402对应的一些实施例的各种视图。
在动作2404处，在半导体衬底中及波导结构的一侧上形成开口。动作2404包括动作2406、动作2408及动作2410。图11A到图11C至图20A到图20C示出与动作2404对应的一些实施例的一系列各种视图。
在动作2406处，通过对半导体衬底执行第一刻蚀，在半导体衬底中形成开口的初始表面。图17A到图17C示出与动作2406对应的一些实施例的各种视图。
在动作2408处，通过对半导体衬底执行第二刻蚀，将开口的初始表面圆化成开口的第一圆化表面。图18A到图18C示出与动作2408对应的一些实施例的各种视图。
在动作2410处，通过对半导体衬底执行第三刻蚀，将开口的第一圆化表面圆化成开口的第二圆化表面。图20A到图20C示出与动作2410对应的一些实施例的各种视图。
在动作2412处，在开口中形成光电探测器。图21A到图21C示出与动作2412对应的一些实施例的各种视图。
在动作2414处，在半导体衬底及光电探测器之上形成层间介电(ILD)结构，其中一个或多个导电特征嵌置在ILD结构中。图22A到图22C至图23A到图23C示出与动作2414对应的一些实施例的一系列各种视图。
在一些实施例中，本申请提供一种半导体装置。所述半导体装置包括：第一掺杂区，具有第一掺杂类型，设置在半导体衬底中。第二掺杂区具有与所述第一掺杂类型不同的第二掺杂类型，设置在所述半导体衬底中，其中所述第一掺杂区与所述第二掺杂区在侧向上间隔开。波导结构设置在所述半导体衬底中且在侧向上位于所述第一掺杂区与所述第二掺杂区之间。光电探测器至少部分地设置在所述半导体衬底中且在侧向上位于所述第一掺杂区与所述第二掺杂区之间。所述波导结构被配置成将一个或多个光子引导到所述光电探测器中。所述光电探测器具有在所述光电探测器的相对的侧壁之间呈连续的弧形的上表面。所述光电探测器具有在所述光电探测器的所述相对的侧壁之间呈连续的弧形的下表面。
在上述半导体装置中，其中所述波导结构包含硅且所述光电探测器包含锗。
在上述半导体装置中，其中所述光电探测器的高度从所述光电探测器的中心线到所述光电探测器的所述相对的侧壁中的每一者连续地减小。
在上述半导体装置中，其中所述光电探测器的所述相对的侧壁是实质上垂直的。
在上述半导体装置中，其中所述波导结构的上表面是平坦的。
在上述半导体装置中，其中所述波导结构的所述上表面设置在所述光电探测器的所述上表面下方。
在上述半导体装置中，其中：所述光电探测器的所述相对的侧壁包括第一侧壁及第二侧壁；所述第一侧壁与所述第二侧壁在第一方向上侧向地间隔开；所述光电探测器具有第三侧壁及与所述第三侧壁相对的第四侧壁；所述第三侧壁在与所述第一方向垂直的第二方向上与所述第四侧壁侧向地间隔开；以及所述波导结构在所述第二方向上远离所述光电探测器侧向地延伸。
在上述半导体装置中，其中所述波导结构接触所述光电探测器的所述第三侧壁。
在上述半导体装置中，还包括：光栅耦合器结构，设置在所述半导体衬底中，其中所述光栅耦合器结构被配置成将入射辐射引导到所述波导结构中，且其中所述波导结构从所述光栅耦合器结构侧向地延伸到所述光电探测器的所述第三侧壁。
在上述半导体装置中，其中：所述波导结构沿第一平面具有正方形形状的轮廓或矩形形状的轮廓；所述第一平面在所述第一方向上侧向地延伸；
所述光电探测器沿第二平面具有椭圆形状的轮廓；且所述第二平面与所述第一平面平行地在所述第一方向上侧向地延伸。
在上述半导体装置中，还包括：隔离结构，设置在所述半导体衬底中，其中：所述隔离结构具有设置在所述光电探测器的第一侧上的第一部分及设置在所述光电探测器的与所述光电探测器的所述第一侧相对的第二侧上的第二部分；所述隔离结构的所述第一部分与所述光电探测器平行地在所述第二方向上延伸；以及所述隔离结构的所述第二部分与所述光电探测器平行地在所述第二方向上延伸。
在一些实施例中，本申请提供一种半导体装置。所述半导体装置包括：半导体衬底，包括第一半导体层、绝缘层及第二半导体层。所述绝缘层将所述第一半导体层与所述第二半导体层在垂直方向上隔开。所述第二半导体层包含硅。波导结构设置在所述第二半导体层中，其中所述波导结构由所述第二半导体层的一部分界定。光电探测器至少部分地设置在所述第二半导体层中以及所述波导结构的一侧上。所述波导结构被配置成将一个或多个光子引导到所述光电探测器中。所述光电探测器包含锗。所述光电探测器的高度从所述光电探测器的中心线到所述光电探测器的第一侧壁连续地减小，且所述光电探测器的所述高度从所述光电探测器的所述中心线到所述光电探测器的与所述光电探测器的与所述第一侧壁相对的第二侧壁连续地减小。
在上述半导体装置中，其中：所述光电探测器具有在所述第一侧壁与所述第二侧壁之间呈连续的弧形的最上表面；以及所述光电探测器具有在所述第一侧壁与所述第二侧壁之间呈连续的弧形的最下表面。
在上述半导体装置中，其中：所述光电探测器具有第三侧壁及与所述第三侧壁相对的第四侧壁；所述第三侧壁与所述第四侧壁在第一方向上间隔开第一距离；所述波导结构在所述第一方向上远离所述第三侧壁侧向地延伸；所述第一侧壁与所述第二侧壁在与所述第一方向垂直的第二方向上间隔开第二距离；以及所述第二距离小于所述第一距离。
在上述半导体装置中，还包括：第一掺杂区，具有第一掺杂类型，设置在所述第二半导体层中且位于所述光电探测器的第一侧上，其中所述第一侧壁设置在所述第一掺杂区与所述光电探测器的所述中心线之间；第二掺杂区，具有与所述第一掺杂类型不同的第二掺杂类型，设置在所述半导体衬底中且位于所述光电探测器的与所述第一侧相对的第二侧上，其中所述第二侧壁设置在所述第二掺杂区与所述光电探测器的所述中心线之间；以及掩蔽结构，设置在所述第二半导体层之上，其中所述掩蔽结构从所述光电探测器侧向地延伸且至少部分地上覆在所述第一掺杂区及所述第二掺杂区二者上。
在上述半导体装置中，其中：所述掩蔽结构从所述光电探测器的第五侧壁侧向地延伸；以及所述掩蔽结构从所述光电探测器的第六侧壁侧向地延伸；所述第五侧壁设置在所述第一侧壁与所述光电探测器的所述中心线之间；以及所述第六侧壁设置在所述第二侧壁与所述光电探测器的所述中心线之间。
在上述半导体装置中，其中：所述光电探测器具有在所述第五侧壁与所述第六侧壁之间呈连续的弧形的最上表面；以及所述光电探测器具有在所述第一侧壁与所述第二侧壁之间呈连续的弧形的最下表面。
在上述半导体装置中，还包括：隔离结构，设置在所述第二半导体层中，其中：所述隔离结构具有设置在所述光电探测器的所述第一侧上的第一部分及设置在所述光电探测器的所述第二侧上的第二部分；以及所述掩蔽结构至少部分地上覆在所述隔离结构的所述第一部分及所述隔离结构的所述第二部分二者上。
在上述半导体装置中，还包括：顶盖结构，设置在所述第二半导体层、所述掩蔽结构及所述光电探测器之上，其中：所述顶盖结构覆盖所述光电探测器的所述最上表面；所述顶盖结构部分地覆盖所述掩蔽结构；所述顶盖结构的第一侧壁设置在所述光电探测器的所述第一侧壁与所述隔离结构的所述第一部分之间；以及所述顶盖结构的第二侧壁设置在所述光电探测器的所述第二侧壁与所述隔离结构的所述第二部分之间。
在一些实施例中，本申请提供一种形成半导体装置的方法。所述方法包括：接收半导体衬底，所述半导体衬底包括第一半导体层、绝缘层及第二半导体层，其中所述绝缘层将所述第一半导体层与所述第二半导体层在垂直方向上隔开，且其中所述第二半导体层包含硅。在所述第二半导体层中形成波导结构。通过第一刻蚀在所述第二半导体层中形成开口，其中所述开口具有实质上平坦的第一下表面，且其中所述开口设置在所述波导结构的一侧上。通过第二刻蚀将所述第一下表面圆化成所述开口的第二下表面，其中所述第二刻蚀是化学干式刻蚀(CDE)。在将所述第一下表面圆化成所述第二下表面之后，通过第三刻蚀将所述第二下表面圆化成所述开口的第三下表面，其中所述第三刻蚀包括在包含氯的周围环境中对所述半导体衬底进行烘焙。在所述第三刻蚀之后，在所述开口中形成锗光电探测器，其中所述锗光电探测器是通过外延工艺形成。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下在本文中作出各种改变、代替及变更。

Claims (10)

1.一种半导体装置，包括：
第一掺杂区，具有第一掺杂类型，设置在半导体衬底中；
第二掺杂区，具有与所述第一掺杂类型不同的第二掺杂类型，设置在所述半导体衬底中，其中所述第一掺杂区与所述第二掺杂区侧向地间隔开；
波导结构，设置在所述半导体衬底中且侧向地位于所述第一掺杂区与所述第二掺杂区之间；以及
光电探测器，至少部分地设置在所述半导体衬底中且侧向地位于所述第一掺杂区与所述第二掺杂区之间，其中：
所述波导结构被配置成将一个或多个光子引导到所述光电探测器中；
所述光电探测器具有在所述光电探测器的相对的侧壁之间呈连续的弧形的上表面；以及
所述光电探测器具有在所述相对的侧壁之间呈连续的弧形的下表面。
2.根据权利要求1所述的半导体装置，其中所述波导结构包含硅且所述光电探测器包含锗。
3.根据权利要求2所述的半导体装置，其中所述光电探测器的高度从所述光电探测器的中心线到所述光电探测器的所述相对的侧壁中的每一者连续地减小。
4.根据权利要求1所述的半导体装置，其中：
所述光电探测器的所述相对的侧壁包括第一侧壁及第二侧壁；
所述第一侧壁与所述第二侧壁在第一方向上侧向地间隔开；
所述光电探测器具有第三侧壁及与所述第三侧壁相对的第四侧壁；
所述第三侧壁在与所述第一方向垂直的第二方向上与所述第四侧壁侧向地间隔开；以及
所述波导结构在所述第二方向上远离所述光电探测器侧向地延伸。
5.根据权利要求4所述的半导体装置，其中所述波导结构接触所述光电探测器的所述第三侧壁。
6.一种半导体装置，包括：
半导体衬底，包括第一半导体层、绝缘层及第二半导体层，其中所述绝缘层将所述第一半导体层与所述第二半导体层在垂直方向上隔开，且其中所述第二半导体层包含硅；
波导结构，设置在所述第二半导体层中，其中所述波导结构由所述第二半导体层的一部分界定；以及
光电探测器，至少部分地设置在所述第二半导体层中以及所述波导结构的一侧上，其中：
所述波导结构被配置成将一个或多个光子引导到所述光电探测器中；
所述光电探测器包含锗；
所述光电探测器的高度从所述光电探测器的中心线到所述光电探测器的第一侧壁连续地减小；且
所述光电探测器的所述高度从所述光电探测器的所述中心线到所述光电探测器的与所述光电探测器的所述第一侧壁相对的第二侧壁连续地减小。
7.根据权利要求6所述的半导体装置，其中：
所述光电探测器具有在所述第一侧壁与所述第二侧壁之间呈连续的弧形的最上表面；以及
所述光电探测器具有在所述第一侧壁与所述第二侧壁之间呈连续的弧形的最下表面。
8.根据权利要求6所述的半导体装置，还包括：
第一掺杂区，具有第一掺杂类型，设置在所述第二半导体层中且位于所述光电探测器的第一侧上，其中所述第一侧壁设置在所述第一掺杂区与所述光电探测器的所述中心线之间；
第二掺杂区，具有与所述第一掺杂类型不同的第二掺杂类型，设置在所述半导体衬底中且位于所述光电探测器的与所述第一侧相对的第二侧上，其中所述第二侧壁设置在所述第二掺杂区与所述光电探测器的所述中心线之间；以及
掩蔽结构，设置在所述第二半导体层之上，其中所述掩蔽结构从所述光电探测器侧向地延伸且至少部分地上覆在所述第一掺杂区及所述第二掺杂区二者上。
9.根据权利要求8所述的半导体装置，其中：
所述掩蔽结构从所述光电探测器的第五侧壁侧向地延伸；以及
所述掩蔽结构从所述光电探测器的第六侧壁侧向地延伸；
所述第五侧壁设置在所述第一侧壁与所述光电探测器的所述中心线之间；以及
所述第六侧壁设置在所述第二侧壁与所述光电探测器的所述中心线之间。
10.一种形成半导体装置的方法，所述方法包括：
接收半导体衬底，所述半导体衬底包括第一半导体层、绝缘层及第二半导体层，其中所述绝缘层将所述第一半导体层与所述第二半导体层在垂直方向上隔开，且其中所述第二半导体层包含硅；
在所述第二半导体层中形成波导结构；
通过第一刻蚀在所述第二半导体层中形成开口，其中所述开口具有平坦的第一下表面，且其中所述开口设置在所述波导结构的一侧上；
通过第二刻蚀将所述第一下表面圆化成所述开口的第二下表面，其中所述第二刻蚀是化学干式刻蚀；
在将所述第一下表面圆化成所述第二下表面之后，通过第三刻蚀将所述第二下表面圆化成所述开口的第三下表面，其中所述第三刻蚀包括在包含氯的周围环境中对所述半导体衬底进行烘焙；以及
在所述第三刻蚀之后，在所述开口中形成锗光电探测器，其中所述锗光电探测器是通过外延工艺形成。
CN202011161112.7A 2019-10-31 2020-10-27 半导体装置及其形成方法 Pending CN112750847A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962928633P 2019-10-31 2019-10-31
US62/928,633 2019-10-31
US16/910,566 US11749762B2 (en) 2019-10-31 2020-06-24 Semiconductor device comprising a photodetector with reduced dark current
US16/910,566 2020-06-24

Publications (1)

Publication Number Publication Date
CN112750847A true CN112750847A (zh) 2021-05-04

Family

ID=75648722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011161112.7A Pending CN112750847A (zh) 2019-10-31 2020-10-27 半导体装置及其形成方法

Country Status (2)

Country Link
US (1) US20230299217A1 (zh)
CN (1) CN112750847A (zh)

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347601A (en) * 1993-03-29 1994-09-13 United Technologies Corporation Integrated optical receiver/transmitter
US5998781A (en) * 1997-04-30 1999-12-07 Sandia Corporation Apparatus for millimeter-wave signal generation
US6879014B2 (en) * 2000-03-20 2005-04-12 Aegis Semiconductor, Inc. Semitransparent optical detector including a polycrystalline layer and method of making
US6670599B2 (en) * 2000-03-27 2003-12-30 Aegis Semiconductor, Inc. Semitransparent optical detector on a flexible substrate and method of making
US20030012925A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Process for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same and including an etch stop layer used for back side processing
AU2002356330A1 (en) * 2001-12-27 2003-07-30 Bookham Technology Plc An in-line waveguide photo detector
EP1636615A4 (en) * 2003-05-29 2007-03-14 Applied Materials Inc EMBEDDED WAVEGUIDE DETECTORS
US7305157B2 (en) * 2005-11-08 2007-12-04 Massachusetts Institute Of Technology Vertically-integrated waveguide photodetector apparatus and related coupling methods
JP2007287872A (ja) * 2006-04-14 2007-11-01 Fujifilm Corp 半導体素子及び半導体素子の製造方法
JP2010536170A (ja) * 2007-08-08 2010-11-25 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ 半導体構造および製造方法
JP5626203B2 (ja) * 2009-03-05 2014-11-19 日本電気株式会社 半導体光変調器、半導体光集積素子、およびこれらの製造方法
JP5401203B2 (ja) * 2009-08-07 2014-01-29 株式会社日立製作所 半導体受光装置及びその製造方法
US8731017B2 (en) * 2011-08-12 2014-05-20 Acorn Technologies, Inc. Tensile strained semiconductor photon emission and detection devices and integrated photonics system
US8765502B2 (en) * 2012-07-30 2014-07-01 International Business Machines Corporation Germanium photodetector schottky contact for integration with CMOS and Si nanophotonics
US11121271B2 (en) * 2013-05-22 2021-09-14 W&WSens, Devices, Inc. Microstructure enhanced absorption photosensitive devices
JP2015162576A (ja) * 2014-02-27 2015-09-07 住友電気工業株式会社 半導体光集積素子、半導体光集積素子を作製する方法
JP6509509B2 (ja) * 2014-08-21 2019-05-08 ルネサスエレクトロニクス株式会社 光半導体装置およびその製造方法
WO2016085880A1 (en) * 2014-11-24 2016-06-02 Artilux, Inc. Monolithic integration techniques for fabricating photodetectors with transistors on same substrate
US10546963B2 (en) * 2014-12-01 2020-01-28 Luxtera, Inc. Method and system for germanium-on-silicon photodetectors without germanium layer contacts
US10571631B2 (en) * 2015-01-05 2020-02-25 The Research Foundation For The State University Of New York Integrated photonics including waveguiding material
US10861888B2 (en) * 2015-08-04 2020-12-08 Artilux, Inc. Silicon germanium imager with photodiode in trench
US9466753B1 (en) * 2015-08-27 2016-10-11 Globalfoundries Inc. Photodetector methods and photodetector structures
US10886309B2 (en) * 2015-11-06 2021-01-05 Artilux, Inc. High-speed light sensing apparatus II
US10418407B2 (en) * 2015-11-06 2019-09-17 Artilux, Inc. High-speed light sensing apparatus III
US10739443B2 (en) * 2015-11-06 2020-08-11 Artilux, Inc. High-speed light sensing apparatus II
EP3400486B1 (en) * 2016-01-04 2023-06-07 Infinera Corporation Photonic integrated circuit package
US10502895B2 (en) * 2016-01-06 2019-12-10 Elenion Technologies, Llc Integrated on-chip polarizer
US9810840B2 (en) * 2016-01-06 2017-11-07 Elenion Technologies Llc Integrated on-chip polarizer
DE102016202765A1 (de) * 2016-02-23 2017-08-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e. V. Schaltkreisanordnung und Verfahren zum Herstellen einer Schaltkreisanordnung
JP2019113666A (ja) * 2017-12-22 2019-07-11 ルネサスエレクトロニクス株式会社 半導体装置
US11467265B2 (en) * 2019-08-20 2022-10-11 Luminar, Llc Coherent pulsed lidar system
US11404590B2 (en) * 2019-09-20 2022-08-02 Taiwan Semiconductor Manufacturing Company Ltd. Photo sensing device and method of fabricating the photo sensing device

Also Published As

Publication number Publication date
US20230299217A1 (en) 2023-09-21

Similar Documents

Publication Publication Date Title
US10128303B2 (en) Light absorption apparatus
US10074677B2 (en) Light absorption apparatus
EP3460849A1 (en) Monolithic integration techniques for fabricating photodetectors with transistors on same substrate
US20170012143A1 (en) Semiconductor device and method of manufacturing the same
KR20170117378A (ko) 도파 물질을 포함하는 집적 포토닉스
US11251326B2 (en) Method of fabrication of a photonic chip comprising an SACM-APD photodiode optically coupled to an integrated waveguide
TWI396277B (zh) 形成半導體裝置與光學裝置之方法及其結構
TW202114239A (zh) 光敏裝置與製造光敏裝置之方法
US11749762B2 (en) Semiconductor device comprising a photodetector with reduced dark current
US8859319B2 (en) Methods of forming photo detectors
CN112447865A (zh) 锗上的接触区
US20210247633A1 (en) Semiconductor device and method of making
US9246045B2 (en) Method for fabricating a photodetector
WO2022043513A1 (en) Diode with light-sensitive intrinsic region
US20220416097A1 (en) Waveguide photodetectors for silicon photonic integrated circuits
US20190123233A1 (en) Method of manufacturing semiconductor device
US11536914B2 (en) Photodetector array with diffraction gratings having different pitches
JP6386039B2 (ja) 欠陥の少ないエピタキシャルフォトニックデバイスを提供する方法およびその結果生じる構造
CN111933753A (zh) 一种波导型光电探测器及制造方法
US20230299217A1 (en) Semiconductor device comprising a photodetector with reduced dark current
CN112186075B (zh) 一种波导型光电探测器及制造方法
US9985149B2 (en) Semiconductor device and method of manufacturing the same
CN111755533A (zh) 锗上的接触区
US20240045143A1 (en) Optical waveguide structure and method for forming the same
US20230065768A1 (en) Method for fabricating terahertz device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination