JP2017191253A - 光集積回路及びその製造方法 - Google Patents

光集積回路及びその製造方法 Download PDF

Info

Publication number
JP2017191253A
JP2017191253A JP2016081565A JP2016081565A JP2017191253A JP 2017191253 A JP2017191253 A JP 2017191253A JP 2016081565 A JP2016081565 A JP 2016081565A JP 2016081565 A JP2016081565 A JP 2016081565A JP 2017191253 A JP2017191253 A JP 2017191253A
Authority
JP
Japan
Prior art keywords
waveguide
optical
optical waveguide
integrated circuit
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016081565A
Other languages
English (en)
Inventor
里美 片寄
Satomi Katayose
里美 片寄
啓 渡邉
Hiroshi Watanabe
啓 渡邉
幹隆 井藤
Mikitaka Itou
幹隆 井藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2016081565A priority Critical patent/JP2017191253A/ja
Publication of JP2017191253A publication Critical patent/JP2017191253A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

【課題】本発明は、溝の形成・遮光材の充填を行わずに、製造工程を増やすことなく低コストで迷光除去が可能な光集積回路及びその製造方法を提供する。【解決手段】本発明の光集積回路は、半導体基板上に光導波路を形成した光集積回路であって、前記光導波路の入力端に光ファイバが結合され、前記光導波路の出力端に受光素子が結合され、前記光集積回路は、前記半導体基板上で前記光導波路の近傍に形成されたグレーティング部を備え、前記グレーティング部は、前記光導波路の近傍を伝搬して入射した迷光を前記半導体基板に対して実質的に垂直方向に出射させるように構成されていることを特徴とする。【選択図】図4

Description

本発明は、光集積回路に関し、より詳細には、迷光の除去が可能なグレーティング構造を有する光集積回路及びその製造方法に関する。
少子高齢化社会の到来に伴い、メディカル・ヘルスケア分野における光・電子デバイスの重要性が高まっている。なかでも、特定波長で安定的に動作する光デバイスの需要が拡大する方向にある。これまでディスプレイや光通信で用いられてきた光デバイスの上記分野への応用が求められており、中でも平面光導波路(以下、PLC:Planer Lightwave Circuit)を基本とした光デバイスが注目されている。
PLCは、フォトリソグラフィーやドライエッチングといった半導体プロセスの技術を応用し、半導体基板等の上に光回路を形成したものであり、回路パターンにより光送受信器、光分配器および波長合分波器などを実現することができる。PLCは、量産性に優れ、信頼性も高いため、光ネットワークの基幹部品として、さまざまな用途に利用されてきた。
PLCでは、光導波路以外の部分を伝搬する迷光が受光素子などに入射して信号を劣化させるため、この迷光を除去することが重要となる。その方法として、従来、クラッドを除去することにより溝を形成したり(例えば特許文献1参照)、形成した溝に遮光材を充填したりして(例えば特許文献2参照)、迷光を減衰させる方法等が考えられていた。
図1を用いて、特許文献2に示されるような迷光を除去するための従来の光集積回路の構成を示す。図1には、入力端に光ファイバ10が結合され、出力端に受光素子30が結合された従来の光集積回路20が示されている。図1に示されるように、光集積回路20は、入力導波路21と、入力導波路21を伝搬した光を分岐する3dB分岐光導波路22と、3dB分岐光導波路22で分岐された光の一方を伝搬して受光素子30に出力する第1の出力導波路23と、3dB分岐光導波路22で分岐された光の他方を伝搬して受光素子30に出力する第2の出力導波路24と、クラッドおよびコアを除去することにより形成した溝に充填された、迷光を遮光する遮光材25と、を含む。ここで、受光素子としてはファイバや光導波路、フォトダイオードなどが該当する。
3dB分岐光導波路22は、回路に入力された光信号強度を50%ずつ分配する機能を有する。入力導波路21を伝搬した光は3dB分岐光導波路22にて等分割され、それぞれ第1および第2の出力導波路23及び24に入力される。
従来の光集積回路における光導波路では、光ファイバ10と入力導波路21との接合部や、3dB分岐光導波路22の分岐点から光が漏れて、迷光として、3dB分岐光導波路22、第1の出力導波路23、第2の出力導波路24などに入射し、各迷光が光導波路内を通過する光と干渉したり、受光素子30に入射して信号を劣化させたりしていた。この迷光による信号劣化を防ぐために、図1に示される従来の光集積回路20では、迷光を遮光する遮光材25を設けている。図2は、図1におけるA−A’断面を示す。図2に示されるように、遮光材25は、半導体基板や光回路を構成する材料とは異なる光吸収性の材料を用いており、半導体基板上に形成されている。
特開平4−333829号公報 特開平9−5548号公報
図3を用いて、迷光を除去するための従来の光集積回路の製造方法を例示する。図3(a)に示されるように、支持基板31と、下部クラッド層としての酸化シリコン膜32と、Si層33とを含むSOI基板をスターティング基板として使用し、図3(b)に示されるように、CVD法などの方法を用いてSOI基板のSi層33の表面にハードマスクとして窒化シリコン膜34を積層させる。続いて、図3(c)に示されるように、窒化シリコン膜34の上にフォトレジスト35を塗布し、電子線露光法あるいは光露光法などの露光法を利用して、公知のフォトリソグラフィー技術により、フォトマスク36を用いてフォトレジスト35に光導波路の所望のコアパターン形状を焼き付ける。フォトレジスト35に所望のパターン形状を焼き付けた後は、図3(d)に示されるように、現像して所望の形状のレジストパターン35’を得る。そして、図3(e)に示されるように、レジストパターン35’をマスクにして窒化シリコン膜34をエッチングする。続いて、図3(f)に示されるように、窒化シリコン膜34をエッチングマスクにしてSi層33をエッチングして光導波路のコアを形成する。その後、図3(g)に示されるように、コアを覆うように酸化シリコン膜32を堆積し、上部クラッド層を形成する。そして、図3(h)に示されるように、フォトリソグラフィー技術およびエッチングにより遮光溝37を形成する。その後、図3(i)に示されるように、マイクロディスペンサなどを用いて、遮光溝37に遮光材25を滴下して充填する。これらの工程を経て、従来の光集積回路は作製される。
しかしながら、図1に示されるような従来技術においては、光導波路の形成に加え、迷光の除去を目的とした溝の形成および遮光材25の充填を行うため、複数の工程が必要となり、生産コストが増加するという問題があった。
本発明は、このような問題点に鑑みてなされたものであり、その目的は、従来のように溝の形成・遮光材の充填を行わずに、製造工程を増やすことなく低コストで迷光除去が可能な光集積回路及びその製造方法を提供することである。
上記課題を解決するために、本発明に係る光集積回路は、半導体基板上に光導波路を形成した光集積回路であって、前記光導波路の入力端に光ファイバが結合され、前記光導波路の出力端に受光素子が結合され、前記光集積回路は、前記半導体基板上で前記光導波路の近傍に形成されたグレーティング部を備え、前記グレーティング部は、前記光導波路の近傍を伝搬して入射した迷光を前記半導体基板に対して実質的に垂直方向に出射させるように構成されていることを特徴とする。
また、本発明に係る光集積回路の製造方法は、半導体基板上に光導波路を形成した光集積回路の製造方法であって、前記製造方法は、下部クラッド層と、前記下部クラッド層上に設けられた導波路コア層とを含む半導体基板の前記導波路コア層上にハードマスク層を積層させる工程と、前記ハードマスク層上にフォトレジストを塗布する工程と、前記光導波路のコアパターンとグレーティング部のグレーティングパターンとが形成されたフォトマスクを用いて、前記フォトレジストに前記コアパターン及び前記グレーティングパターンを焼き付けた後、前記コアパターン及び前記グレーティングパターンを現像する工程と、前記現像する工程により形成された前記フォトレジストをマスクとして用いて、前記ハードマスク層をエッチングする工程と、前記エッチングされたハードマスク層を用いて前記導波路コア層をエッチングすることにより、前記光導波路及び前記グレーティング部を形成する工程と、前記光導波路及び前記グレーティング部が形成された前記半導体基板上に上部クラッド層を形成する工程と、を含み、前記グレーティング部は、前記半導体基板上で前記光導波路の近傍に形成され、前記光導波路の近傍を伝搬して入射した迷光を前記半導体基板に対して実質的に垂直方向に出射させるように構成されていることを特徴とする。
本発明によれば、迷光の伝搬方向を変更するグレーティング構造を設けることにより、溝の形成・遮光材の充填を行わずに、製造工程数を増やすことなく迷光を抑制することが可能となり、コスト削減が期待できる。
従来の迷光抑制方法を説明する図である。 従来の迷光抑制方法を説明する図である。 従来の光集積回路の製造方法を示す図である。 本発明の実施例に係る光集積回路を説明するための図である。 本発明の実施例に係る光集積回路を説明するための図である。 本発明の実施例に係る光集積回路の製造方法を示す図である。
(実施例)
図4を参照して、本発明の実施例に係る光集積回路について説明する。図4は、本発明に係る光集積回路の上面図を示す。図4には、入力端に光ファイバ110が結合され、出力端に受光素子130が結合された本発明に係る光集積回路120が示されている。図4に示されるように、光集積回路120は、入力導波路121と、入力導波路121を伝搬した光を分岐する3dB分岐光導波路122と、3dB分岐光導波路122で分岐された光の一方を伝搬して受光素子130に出力する第1の出力導波路123と、3dB分岐光導波路122で分岐された光の他方を伝搬して受光素子130に出力する第2の出力導波路124と、グレーティング構造を有するグレーティング部125と、を含む。
図4に示すように、本発明では、溝の形成を行わずにグレーティング部125を光導波路に近接して配置することにより迷光の除去を実現する。グレーティング部125は、光導波路外を伝搬して入射した迷光と結合して基板に対して実質的に垂直方向に出射させる。その結果、基板水平方向への迷光の伝搬を抑制して、受光素子の信号の劣化を抑制することができる。
図5を用いて、本発明の実施例に係るグレーティング部125の構造について説明する。図5は、図4におけるB−B’断面を示す。図5には、支持層141と、BOX層142と、SOI層143と、が積層されて構成された導波路構造が示されている。光導波路領域150は、入力導波路121と、3dB分岐光導波路122と、第1及び第2の出力導波路123及び124とを含む領域とする。
一実施形態に係る光集積回路では、光導波路領域150における導波路として、SOI基板などの半導体基板を用いて形成されたSi導波路を用いることができ、この場合、例えば、支持層141はSi基板、BOX層142は埋め込みSiO2層、SOI層143はSi層で構成することができる。Si導波路は、フォトリソグラフィー技術及び反応性イオンエッチング技術を用いて形成される。
図6を用いて、本発明の実施例に係る光集積回路の製造方法を例示する。図6(a)及び図6(b)に示されるように、本実施例では、下部クラッド層としてのBOX層142と、導波路コア層としてのSOI層143とを含むSOI基板をスターティング基板として使用し、CVD法などの方法を用いてSOI基板のSOI層143の表面にハードマスクとして例えば窒化シリコン膜144を積層させる。続いて、図6(c)に示されるように、窒化シリコン膜144の上にフォトレジスト145を塗布し、電子線露光法あるいは光露光法などの露光法を利用して、公知のフォトリソグラフィー技術により、フォトマスク146を用いてフォトレジスト145に所望のパターン形状を焼き付ける。このとき用いるフォトマスク146には、光導波路領域150のコアパターンと同時に、グレーティング部125のグレーティングパターンも形成しておく。フォトレジスト145にコアパターン及びグレーティングパターンを焼き付けた後は、図6(d)に示されるように、コアパターン及びグレーティングパターンを現像して所望の形状のレジストパターン145を得る。そして、図6(e)に示されるように、レジストパターン145をマスクにして窒化シリコン膜144をエッチングする。続いて、図6(f)に示されるように、窒化シリコン膜144をエッチングマスクにしてSOI層143をエッチングして光導波路領域150のコア及びグレーティング部125を形成する。SOI層143のエッチングの前にレジストパターン145を除去してもよいし、レジストパターン145を残したままSOI層143をエッチングしてもよい。このようにSOI層143をエッチングすることで、光導波路領域150のコアおよびグレーティング部125が同時に形成できる。その後、図6(g)に示されるように、コアおよびグレーティングを覆うようにSiO2膜を堆積し、上部クラッド層としてのBOX層142を形成する。
本発明によると、グレーティング部125は、光導波路領域150のコア層と同一層に形成することができるため、SOI層143における光導波路領域150およびグレーティング部125の同時加工が可能であることから、製造工程を増やすことなく迷光を除去することが可能となる。
ここで、グレーティング部125の原理について説明する。グレーティング部125から取り出される迷光の伝搬方向は次式で表される。
sinθ=n−mλ/Λ
上式で、nは導波路の実効屈折率、mは回折次数、λは自由空間における光の波長、Λはグレーティング部125におけるグレーティングの周期、θは導波路面に垂直な軸線に対し出射光(迷光)の伝搬光軸がなす角度である。出射光の伝搬光軸は導波路面に対して垂直面内にある。出射角度θは、グレーティングの周期Λ及び導波路構造によって任意に設計できる。
図5に示されるように、本実施例では、グレーティング部125及び光導波路領域150において、それぞれリブ部1251及び1501とスラブ部1252及び1502を設けたスラブ型導波路構造を採用しているが、これに限定されず、例えば、リブ部及びスラブ部を設けずに矩形のコアを用いた矩形導波路構造を採用してもよい。
また、本実施例では、グレーティング部125のスラブ部1252の厚みが光導波路領域150のスラブ部1502の厚みと同一となっている構成が示されているが、これに限定されず、例えば、グレーティング部125のスラブ部1252は、光導波路領域150のSOI層の高さ方向の途中までエッチングすることなどによって、エッチング残し厚と光導波路領域150のスラブ部の厚みが異なるようにしても良い。グレーティング部125及び光導波路領域150のスラブ部1252及び1502の厚みが異なるときであっても、エッチングの際のマイクロローディング効果を利用して、それぞれの厚みが最適値となるように調整可能である。
本発明において、迷光と結合するグレーティング部125が光導波路に近接し過ぎていると、光導波路を伝搬している光とも干渉してしまい、光学特性が劣化するため、グレーティング部125及び光導波路の最も近接している部分の間の距離を3μm以上とするのが望ましい。一方、100μmより大きくすると、迷光を効果的に抑制できず、期待する迷光除去効果が得られない可能性があるため、上記距離を100μm以下とすることが望ましい。本実施例では、例えば、グレーティング部125の端部と第1及び第2の出力導波路123及び124との最も近接している部分の間の距離を10μmとすることができる。
本実施例では、Si導波路の場合について説明したが、InP導波路やGaAs導波路、LiNbO3導波路、ポリマー導波路等を用いることもできる。また、石英系導波路においては、紫外領域の光に敏感なドーパントをコア部に添加し、干渉させた可視又は紫外領域のレーザ光を導波路に照射することによって、グレーティング構造の形成が可能である。紫外線を照射する場合、その分工程は増えるが、溝形成のためのエッチング・遮光材の充填に比べると簡便で、製造コストの低減が期待できる。
ここで、本実施例では、3dB分岐光導波路122で漏れた光をグレーティング部125により除去する例を示しているが、その他形状の導波路回路において光が漏れる箇所があれば、その近傍にグレーティング部を配置することで迷光の除去が可能である。例えば、光が漏れる箇所としては、光接続部(チップとファイバの接続等)、曲げ導波路(特に曲率半径が小さい場合)、Y合波部などがある。

Claims (5)

  1. 半導体基板上に光導波路を形成した光集積回路であって、前記光導波路の入力端に光ファイバが結合され、前記光導波路の出力端に受光素子が結合され、
    前記光集積回路は、前記半導体基板上で前記光導波路の近傍に形成されたグレーティング部を備え、
    前記グレーティング部は、前記光導波路の近傍を伝搬して入射した迷光を前記半導体基板に対して実質的に垂直方向に出射させるように構成されていることを特徴とする光集積回路。
  2. 前記グレーティング部及び前記光導波路の最も近接している部分の間の距離は、3μm〜100μmであることを特徴とする請求項1に記載の光集積回路。
  3. 前記光導波路は、入力導波路と、前記入力導波路を伝搬した光を分岐する分岐光導波路と、前記分岐光導波路で分岐された光の一方を伝搬して前記受光素子に出力する第1の出力導波路と、前記分岐光導波路で分岐された光の他方を伝搬して前記受光素子に出力する第2の出力導波路と、を含み、
    前記グレーティング部は、前記分岐光導波路の近傍に設けられていることを特徴とする請求項1又は2に記載の光集積回路。
  4. 前記光導波路は、Si導波路、InP導波路、GaAs導波路、LiNbO3導波路、ポリマー導波路のいずれかによって形成されていることを特徴とする請求項1乃至3のいずれかに記載の光集積回路。
  5. 半導体基板上に光導波路を形成した光集積回路の製造方法であって、
    下部クラッド層と、前記下部クラッド層上に設けられた導波路コア層とを含む半導体基板の前記導波路コア層上にハードマスク層を積層させる工程と、
    前記ハードマスク層上にフォトレジストを塗布する工程と、
    前記光導波路のコアパターンとグレーティング部のグレーティングパターンとが形成されたフォトマスクを用いて、前記フォトレジストに前記コアパターン及び前記グレーティングパターンを焼き付けた後、前記コアパターン及び前記グレーティングパターンを現像する工程と、
    前記現像する工程により形成された前記フォトレジストをマスクとして用いて、前記ハードマスク層をエッチングする工程と、
    前記エッチングされたハードマスク層をマスクとして用いて前記導波路コア層をエッチングすることにより、前記光導波路及び前記グレーティング部を形成する工程と、
    前記光導波路及び前記グレーティング部が形成された前記半導体基板上に上部クラッド層を形成する工程と、
    を含み、
    前記グレーティング部は、前記半導体基板上で前記光導波路の近傍に形成され、前記光導波路の近傍を伝搬して入射した迷光を前記半導体基板に対して実質的に垂直方向に出射させるように構成されていることを特徴とする製造方法。
JP2016081565A 2016-04-14 2016-04-14 光集積回路及びその製造方法 Pending JP2017191253A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016081565A JP2017191253A (ja) 2016-04-14 2016-04-14 光集積回路及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016081565A JP2017191253A (ja) 2016-04-14 2016-04-14 光集積回路及びその製造方法

Publications (1)

Publication Number Publication Date
JP2017191253A true JP2017191253A (ja) 2017-10-19

Family

ID=60085938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016081565A Pending JP2017191253A (ja) 2016-04-14 2016-04-14 光集積回路及びその製造方法

Country Status (1)

Country Link
JP (1) JP2017191253A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020245875A1 (ja) * 2019-06-03 2020-12-10 日本電信電話株式会社 光導波路チップ
CN112612177A (zh) * 2020-12-16 2021-04-06 上海华力微电子有限公司 掩模版及其制备方法、光刻机

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458203A (ja) * 1990-06-28 1992-02-25 Furukawa Electric Co Ltd:The 光導波路部品
JPH1152154A (ja) * 1997-07-31 1999-02-26 Sharp Corp 光集積回路素子
JP2003232948A (ja) * 2001-12-03 2003-08-22 Furukawa Electric Co Ltd:The 光導波路の製造方法およびその製造方法を用いた光導波路デバイスならびに導波路型光合分波器
JP2004020783A (ja) * 2002-06-14 2004-01-22 Sumitomo Electric Ind Ltd 光導波路とその形成方法
JP2004286959A (ja) * 2003-03-20 2004-10-14 Tdk Corp 光導波路の製造方法および光導波路
US20040223695A1 (en) * 2003-02-14 2004-11-11 Avanex Corporation, A Delaware Corporation Stray light absorber
JP2009053366A (ja) * 2007-08-24 2009-03-12 Fujitsu Ltd 光集積素子
JP2015194658A (ja) * 2014-03-31 2015-11-05 富士通株式会社 半導体光導波路装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458203A (ja) * 1990-06-28 1992-02-25 Furukawa Electric Co Ltd:The 光導波路部品
JPH1152154A (ja) * 1997-07-31 1999-02-26 Sharp Corp 光集積回路素子
JP2003232948A (ja) * 2001-12-03 2003-08-22 Furukawa Electric Co Ltd:The 光導波路の製造方法およびその製造方法を用いた光導波路デバイスならびに導波路型光合分波器
JP2004020783A (ja) * 2002-06-14 2004-01-22 Sumitomo Electric Ind Ltd 光導波路とその形成方法
US20040223695A1 (en) * 2003-02-14 2004-11-11 Avanex Corporation, A Delaware Corporation Stray light absorber
JP2004286959A (ja) * 2003-03-20 2004-10-14 Tdk Corp 光導波路の製造方法および光導波路
JP2009053366A (ja) * 2007-08-24 2009-03-12 Fujitsu Ltd 光集積素子
JP2015194658A (ja) * 2014-03-31 2015-11-05 富士通株式会社 半導体光導波路装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020245875A1 (ja) * 2019-06-03 2020-12-10 日本電信電話株式会社 光導波路チップ
JPWO2020245875A1 (ja) * 2019-06-03 2020-12-10
JP7185165B2 (ja) 2019-06-03 2022-12-07 日本電信電話株式会社 光導波路チップ
CN112612177A (zh) * 2020-12-16 2021-04-06 上海华力微电子有限公司 掩模版及其制备方法、光刻机
CN112612177B (zh) * 2020-12-16 2024-01-23 上海华力微电子有限公司 掩模版及其制备方法、光刻机

Similar Documents

Publication Publication Date Title
JP5728140B1 (ja) 高次偏波変換素子、光導波路素子、及びdp−qpsk変調器
US20130295703A1 (en) Method for manufacturing multi-dimensional target waveguide grating and volume grating with micro-structure quasi-phase-matching
JP5588794B2 (ja) グレーティング構造を有する基板型光導波路素子、波長分散補償素子および基板型光導波路素子の製造方法
Selvaraja et al. 193nm immersion lithography for high-performance silicon photonic circuits
US9297956B2 (en) Optical device, optical transmitter, optical receiver, optical transceiver, and method of manufacturing optical device
US9874700B2 (en) Grating coupler and optical waveguide device
US9897761B2 (en) Optical fiber mounted photonic integrated circuit device for single mode optical fibers
JP4820918B2 (ja) グレーティング構造を有する基板型光導波路デバイスの製造方法
US6920264B2 (en) Arrayed waveguide grating type wavelength division demultiplexer
JP4820917B2 (ja) グレーティング構造を有する基板型光導波路デバイスの製造方法
JP2017191253A (ja) 光集積回路及びその製造方法
US8571362B1 (en) Forming optical device using multiple mask formation techniques
Dabos et al. Perfectly vertical and fully etched SOI grating couplers for TM polarization
US20130209036A1 (en) Optical waveguide and arrayed waveguide grating
JP2007072133A (ja) 導波路型バンドリジェクションフィルタ
JP2017142329A (ja) 光合分波素子及びアレイ導波路回折格子型光波長フィルタ
JP2004170627A (ja) 平面導波路及びアレイ導波路型回折格子
JP5559381B1 (ja) 光導波路
JP2004219986A (ja) ホログラフィック波動伝達媒体および導波回路ならびにそれらの製造方法
JP4213020B2 (ja) 光回路
JP2000147283A (ja) 光導波回路
Kaschel et al. Echelle grating for silicon photonics applications: integration of electron beam lithography in the process flow and first results
WO2023238322A1 (ja) 光素子、光集積素子および光素子の製造方法
JP2011048016A (ja) グレーティング構造を有する基板型光導波路デバイスの設計方法
JP2001159718A (ja) アレイ導波路型波長合分波回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190910