JP2009053366A - 光集積素子 - Google Patents

Abstract

【課題】光カプラ部を備え、半絶縁性半導体埋込層による埋込構造を持つ光集積素子において、埋込層の平坦性を確保しながら、光カプラ部で生じる放射光が出力側で信号光に混入する現象を抑えることができるようにする。
【解決手段】光集積素子を、半導体基板５上に形成され、複数の第１チャネル光導波路部１と、光カプラ部２と、一の第２チャネル光導波路部３とを備える光導波路構造４と、半絶縁性半導体材料からなり、上部が平坦面になり、側部が半導体基板に対して所定の角度を有する傾斜面になるように光導波路構造４を埋め込む埋込層９と、光カプラ部２からの放射光が第２チャネル光導波路部３を伝播する信号光から空間的に分離されるように、光カプラ部２の少なくとも出射側近傍に所望の領域にわたって設けられた複数のダミー構造体１０とを備えるものとし、複数のダミー構造体１０を、埋込層９によって平坦に埋め込まれるように離散的に設ける。
【選択図】図１

Description

本発明は、例えば大容量光通信システムにおいて用いられる高性能な光合分波器（高抵抗埋込型半導体光カプラ）を備える光集積素子（半導体光集積素子）に関する。

現在、半導体レーザ，半導体光増幅器（ＳＯＡ:Semiconductor Optical Amplifier），光変調器，光検出器等の光能動素子（能動部品）と、光導波路や光合分波器（光カプラ）等の光受動素子（受動部品）とを、単一の半導体基板上に集積することで、小型で高機能な半導体光集積素子を実現するための研究開発が盛んに行なわれている。
多くの半導体光集積素子では、単一の半導体基板上に、複数の半導体レーザやＳＯＡ等の能動部品を配置し、それらの部品間を光導波路や光合分波器（光カプラ）で結合した構造が用いられる。

その一例として、特許文献１に開示された半導体光集積素子では、例えば図７（Ａ）に示すように、８つの入力ポートｃｈ１−８と１つの出力ポートｃｈ９とを有し、８つのＳＯＡ１００Ａによって構成されるＳＯＡアレイ（８ｃｈＳＯＡアレイ）１００と、１つのＳＯＡ（１ｃｈＳＯＡ）１０１と、１つの８入力１出力のＦＦＣ型光カプラ（８×１ｃｈＦＦＣ型光カプラ；以下、光カプラという）１０２とを備え、これらが光導波路１０３によって接続されて構成されるＳＯＡ光ゲートスイッチ１０４を挙げることができる。

このＳＯＡ光ゲートスイッチ１０４は、例えば図７（Ａ）に示すように、８つの入力ポートｃｈ１−８を介して８ｃｈＳＯＡアレイ１００を構成する各ＳＯＡ１００Ａにそれぞれ入力された８つの信号光（入力信号光）のうち、１つの信号光を選択し、１ｃｈＳＯＡ１０１で増幅して１つの出力ポートｃｈ９から出力信号光として出力する８×１ｃｈの光ゲートスイッチ機能を持っている。

つまり、このＳＯＡ光ゲートスイッチ１０４は、９つのＳＯＡのうち、選択した１つのポートに設けられる８ｃｈＳＯＡアレイ１００を構成する１つのＳＯＡ（８つの入力ポートｃｈ１−８のいずれかに設けられる１つのＳＯＡ）と１ｃｈＳＯＡ１０１とに同時に電流を注入して、その光経路内を伝搬する信号光に光利得を与える一方、８ｃｈＳＯＡアレイ１００の残りの７つのＳＯＡ（８つの入力ポートｃｈ１−８の残りのポートに設けられる残りの７つのＳＯＡ）については電流非注入とし、ＳＯＡの高い吸収係数を利用することで、その他の光経路内を伝搬する信号光を消光させて、光ゲートスイッチ機能を実現する。

また、ＳＯＡ光ゲートスイッチ１０４では、例えば図７（Ａ）に示すように、一方の素子端面に設けられた８ｃｈＳＯＡアレイ１００側の各入力ポートｃｈ１−８のそれぞれに、例えばレンズやＰＬＣ素子（平面光回路素子）を用いて、各光ファイバ（図示せず）からの信号光が入力される一方、他方の素子端面に設けられた１ｃｈＳＯＡ１０１側の出力ポートｃｈ９から、例えばレンズやＰＬＣ素子（平面光回路素子）を用いて、光ファイバ（図示せず）へ信号光が出力されるようになっている。

ところで、このようなＳＯＡ光ゲートスイッチ１０４は、例えば図７（Ｂ）〜（Ｄ）に示すように、デバイス全体が［１００］面方位を有する単一の半導体基板（ここではＩｎＰ基板）１０５上に作製されており、ＳＯＡ１００Ａ，１０１、光カプラ１０２、光導波路１０３を構成する光導波路構造は、高い信号光導波効率や単一モード性を確保するために、屈折率の高い光活性層（ここではＩｎＧａＡｓ活性層）１０７や光導波路層（ここではＩｎＧａＡｓＰ導波路層）１１０を矩形のコア層とするチャネル導波路構造になっている。

つまり、１ｃｈＳＯＡ１０１の光導波路構造は、例えば図７（Ｂ）に示すように、下部クラッド層（ここではｎ−ＩｎＰクラッド層）１０６、ＩｎＧａＡｓ活性層１０７、上部クラッド層（ここではｐ−ＩｎＰクラッド層）１０８を順に積層させた構造になっている。なお、８ｃｈＳＯＡアレイ１００を構成する各ＳＯＡ１００Ａの光導波路構造も同様の構造になっている。また、光カプラ１０２及び光導波路１０３の光導波路構造は、例えば図７（Ｃ），（Ｄ）に示すように、下部クラッド層（ここではｎ−ＩｎＰクラッド層）１０６、ＩｎＧａＡｓＰ導波路層１１０、上部クラッド層（ここではｐ−ＩｎＰクラッド層）１０８を順に積層させた構造になっている。

また、例えば図７（Ａ）〜（Ｄ）に示すように、ＳＯＡ１００Ａ，１０１は良好な電流注入効率と素子の低容量化とを両立可能な高抵抗埋込構造（半絶縁性埋込構造）を有しており、チャネル導波路構造１００Ａ，１０１，１０２，１０３の両側が半絶縁性半導体材料（高抵抗半導体材料）からなる埋込層（ここでは半絶縁性ＩｎＰ埋込層）１０９によって埋め込まれた構造になっている。

この埋込層１０９は、半絶縁性半導体材料を、チャネル導波路構造１００Ａ，１０１，１０２，１０３の両側に、例えば有機金属気相成長法（以下、ＭＯＣＶＤ法）によって成膜することで形成することが可能であるが、図７（Ａ）に示すように、埋め込むべきチャネル導波路構造の方向が基板の結晶面に対して多様な角度を有している場合には、例えば特許文献１に開示されているような方法（有機塩素材料を添加する方法）で半絶縁性半導体材料からなる埋込層１０９の成長を行なう必要がある。

ここで、特許文献１に開示された方法で半絶縁性半導体埋込層１０９の成長を行なうと、例えば図７（Ｂ）〜（Ｄ）に示すように、上部に導波路中心から両側に約１０〜２０μｍの幅にわたって平坦な面を有する半絶縁性半導体埋込層１０９が形成され、その平坦面の終端（即ち、埋込層１０９の側部）には、基板１０５に対して所定の角度を有する傾斜面（例えば［３１１］Ｂ面などの決まった半導体結晶面方位を有する傾斜面）が形成され、その外側には埋込層１０９が存在しない状態となる。

なお、特許文献２には、導波路の両側を半絶縁性半導体材料によって埋め込む場合に、ダミー部を形成して、導波路とダミー部との間の溝を埋め込むようにし、かつ、側面の結晶成長速度の速いところは溝の幅を広くして、異なる方向からなる導波路から構成されていても、平坦に埋め込まれた半導体埋込構造とすることができるようにした技術が開示されている。つまり、特許文献２には、導波路の方向に応じて光導波路の周囲に形成する溝の幅を調整し、メサ側面の結晶面方位の違いに起因した成長速度の違いをキャンセルさせて、全体に平坦な埋込層が形成されるようにすることが開示されている。
特開２００５−２２３３００号公報 特開平８−１８１３８９号公報

ところで、上述のような構造を持つＳＯＡ光ゲートスイッチ１０４では、その動作時に、光カプラ１０２で発生した放射光（信号光の光カプラ１０２における漏れ成分）が、埋込層１０９と空気との境界（空気−半導体境界面）で反射し、埋込層１０９内を伝搬し、１ｃｈＳＯＡ１０１側の出射端面において信号光に混入する形で出力ファイバ（図示せず）に光結合するという現象がある。

ここで、図８は、８ｃｈＳＯＡアレイ１００の最も外側のＳＯＡ１００Ａに信号光を入力した場合に、光カプラ１０２の周辺における信号光の伝搬の様子をＢＰＭ（Beam Propagation Method）法によってシミュレーション計算した結果を示している。
図８には、光カプラ１０２において生じた放射光（光カプラ１０２を構成する光導波路構造から外部へ漏れていく光の成分；不要光）が、導波路中心から１０μｍ外側に存在する埋込層１０９と空気との境界（空気−半導体境界面）において大部分反射され、本来ならデバイス外部へ抜けていくべき不要光（放射光）が、１ｃｈＳＯＡ１０１側の領域で左右の空気−半導体境界面で形成される第２のチャネル導波路１１１に閉じ込められて、光導波路１０３及び１ｃｈＳＯＡ１０１を伝搬する信号光とともに伝搬されていく様子が現れている。

この不要光（放射光）は、１ｃｈＳＯＡ１０１側の素子端面の光ファイバ結合部（例えばレンズを用いた光結合部）において、一定の割合で信号光（出力信号光）とともに光ファイバ（図示せず）に結合してしまう。このため、不要光（放射光）は、ＳＯＡ光ゲートスイッチ１０４をＯＦＦにした状態の時にも出力ファイバ（図示せず）に入り込む迷光成分となり、ＳＯＡ光ゲートスイッチ１０４のＯＮ−ＯＦＦ間消光比を著しく劣化させる原因となっている。

特に、ＳＯＡ光ゲートスイッチ１０４を用いた光スイッチシステムでは、ＳＯＡ光ゲートスイッチ１０４を多段接続して入出力ポート数を増大させる場合、ポート間信号光干渉を避けるために、ＳＯＡ光ゲートスイッチ１０４には非常に高いＯＮ−ＯＦＦ間消光比が要求される。
このため、上述の現象によって生じたＳＯＡ光ゲートスイッチ１０４における消光比の劣化は光スイッチシステムにおいて重大な問題であり、他のデバイス特性（光利得、雑音指数、消費電力等）を保ったまま、ＳＯＡ光ゲートスイッチ１０４のＯＮ−ＯＦＦ間消光比を改善することは重要な課題となっている。

この課題を解決するには、光カプラ１０２の周囲に存在する空気−半導体界面をなくし、その領域を屈折率が変わらないように平坦で不連続の無い構造とすることで、光カプラ１０２からの放射光（不要光）が反射して、第２のチャネル導波路１１１に閉じ込められて伝搬するのを抑制することが有効である。
そこで、例えば特許文献２に開示されている方法を適用することが考えられる。つまり、光カプラ１０２の周囲を平坦な構造にするために、光カプラ１０２の周囲に溝を形成し、その外側はダミー部とし、形成した溝を半絶縁性半導体埋込層１０９で埋め込むことが考えられる。

しかしながら、上述のＳＯＡ光ゲートスイッチ１０４のように、結晶面方位に対して様々な導波路角度を有する複雑な導波路構造（メサ構造）を持つ光デバイスにおいては、特許文献２に示されるような方法では全体に平坦な埋込層を形成することは非常に困難である。
具体的には、特許文献２に示されるような方法を用いた場合、光カプラ１０２及び光導波路（曲がり導波路を含む）１０３の周囲に形成した溝を全ての領域で成長面が平坦になるように埋め込み成長を行なうことはほぼ不可能であり、デバイスのいずれかの領域に未成長による空隙が生じたり、埋込層の局所的な盛り上がりが発生したりすることが考えられる。

このように、平坦に空隙なく埋め込み成長を行なうことができないと、デバイスの諸特性を大きく劣化させることになる。また、電極の形成も難しくなる。
したがって、上記の課題を解決するために特許文献２に開示されている方法を適用するのは難しく、埋込層１０９の平坦性を確保しながら、光カプラ１０２の周囲に存在する空気−半導体界面をなくし、光カプラ１０２からの放射光（不要光）が第２のチャネル導波路１１１に閉じ込められて伝搬するのを抑制することは困難であり、これを実現することが課題とされている。

なお、ここでは、ＳＯＡ光ゲートスイッチ１０４を例に挙げて説明しているが、この課題はＳＯＡ光ゲートスイッチに固有のものではなく、例えば、ＳＯＡに代えてレーザや光変調器を集積したデバイスや、ＦＦＣカプラに代えてＭＭＩ（Multi-Mode Interfere；多モード干渉器）カプラやスターカプラ等の光カプラを用いたデバイスにおいても同様の課題がある。

本発明は、このような課題に鑑み創案されたもので、光カプラ部を備え、半絶縁性半導体埋込層による埋め込み構造を持つ光集積素子において、半絶縁性半導体埋込層の平坦性を確保しながら、光カプラ部で生じる放射光（不要光）が出力側で信号光に混入する現象を抑えることができるようにした、光集積素子を提供することを目的とする。

このため、本発明の光集積素子は、半導体基板上に形成され、複数の第１チャネル光導波路部と、光カプラ部と、複数の第１チャネル光導波路部に光カプラ部を介して接続された一の第２チャネル光導波路部とを備える光導波路構造と、半絶縁性半導体材料からなり、上部が所定の幅を有する平坦面になり、側部が半導体基板に対して所定の角度を有する傾斜面になるように光導波路構造を埋め込む半絶縁性半導体埋込層と、光カプラ部からの放射光が第１チャネル光導波路部又は第２チャネル光導波路部を伝播する信号光から空間的に分離されるように、光カプラ部の少なくとも出射側近傍に所望の領域にわたって設けられた複数のダミー構造体とを備え、複数のダミー構造体は、半絶縁性半導体埋込層によって平坦に埋め込まれるように離散的に設けられていることを特徴としている。

したがって、本発明の光集積素子によれば、光カプラ部を備え、半絶縁性半導体埋込層による埋め込み構造を持つ光集積素子において、半絶縁性半導体埋込層の平坦性を確保しながら、光カプラ部で生じる放射光（不要光）が出力側で信号光に混入する現象を抑えることができるという利点がある。

以下、図面により、本発明の実施の形態にかかる光集積素子について説明する。
［第１実施形態］
まず、本発明の第１実施形態にかかる光集積素子について、図１〜図３を参照しながら説明する。
本実施形態にかかる光集積素子（半導体光素子，半導体光集積素子）は、例えば半導体光増幅器（ＳＯＡ：Semiconductor Optical Amplifier）ゲートアレイ集積素子であり、このＳＯＡゲートアレイ集積素子は、例えば配線基板やレンズアレイ等とともに実装基板上に実装され、ＳＯＡ光ゲートスイッチ（光モジュール；ここでは８×１ｃｈＳＯＡ光ゲートスイッチ）を構成する。

具体的には、本ＳＯＡゲートアレイ集積素子は、内部に光カプラが集積されており、信号光を導波させる光導波路構造を半絶縁性半導体埋込層によって埋め込んだ埋込構造を持つ８入力１出力のＳＯＡゲートアレイ集積素子（８×１ｃｈＳＯＡゲートアレイ集積素子）であって、図１（Ａ）に示すように、複数（ここでは８つ）の入力チャネル光導波路部（第１チャネル光導波路部）１と、光カプラ部２と、複数の入力チャネル光導波路部１に光カプラ部２を介して接続された一の出力チャネル光導波路部（第２チャネル光導波路部）３とを備える光導波路構造（チャネル光導波路構造）４を、同一の半導体基板５（ここではｎ−ＩｎＰ基板）上に形成したものとして構成される。

ここで、光カプラ部２は、複数（ここでは８つ）の入力チャネル光導波路部１を伝搬してきた信号光を一の出力チャネル光導波路部３に光結合させる機能を有する部分であり、具体的には、８入力１出力のＦＦＣカプラ（８×１ｃｈＦＦＣカプラ）によって構成される。
また、入力チャネル光導波路部１、光カプラ部２及び出力チャネル光導波路部３の光導波路構造は、図１（Ｂ）に示すように、ｎ−ＩｎＰ基板５上に、ｎ−ＩｎＰクラッド層１１，ｉ−ＩｎＧａＡｓＰ光導波路コア層１４，ｐ−ＩｎＰクラッド層１３を順に積層させた構造になっている。なお、図１（Ｂ）では光カプラ部２の光導波路構造を示している。

また、本実施形態では、図１（Ａ）に示すように、複数（ここでは８つ）の入力チャネル光導波路部１は、それぞれ、表面に電極を有するＳＯＡ部６を備え、複数（ここでは８つ）のＳＯＡ部（スイッチ用ＳＯＡ部）６によってＳＯＡゲートアレイ７（複数のＳＯＡが並列に配置されたもの；光スイッチ素子；８ｃｈＳＯＡアレイ）が構成される。また、一の出力チャネル光導波路部３は、出力される信号光（出力信号光）を増幅するための半導体光増幅器（ＳＯＡ）部（増幅用ＳＯＡ部；１ｃｈＳＯＡ）８を備える。

ここで、ＳＯＡ部６，８の光導波路構造は、ｎ−ＩｎＰ基板５上に、ｎ−ＩｎＰクラッド層１１，ＳＯＡ活性層１２，ｐ−ＩｎＰクラッド層１３を順に積層させた構造になっている［図３（Ｆ）参照］。
なお、ここでは、出力チャネル光導波路部３にＳＯＡ部８を設けているが、このＳＯＡ部は設けなくても良い。

また、この光導波路構造（メサ構造）４の周囲（両側）は、図１（Ｂ）に示すように、例えば有機金属気相成長法(以下、ＭＯＣＶＤ法)によって、半絶縁性半導体材料（高抵抗半導体材料）からなる半絶縁性半導体埋込層（ここでは半絶縁性ＩｎＰ埋込層；高抵抗半導体埋込層）９を成長させることによって埋め込まれており、半絶縁性半導体埋込構造（高抵抗半導体埋込構造）が形成されている。つまり、本光集積素子は高抵抗埋込型半導体光カプラを備える。

なお、本ＳＯＡゲートアレイ集積素子では、複数の入力チャネル光導波路部１が基板５の結晶面方位に対して異なる角度を有しているため、埋込層９の成長は、例えば特開２００５−２２３３００号公報に開示されているような方法（有機塩素材料を添加する方法）で行なうようにしている。
ここで、埋込層９は、図１（Ｂ）に示すように、上部が所定の幅（一定の幅）を有する平坦面９Ａになっており、側部が半導体基板５に対して所定の角度（一定の角度）を有する傾斜面９Ｂになっている。特に、埋込層９を構成する半絶縁性半導体材料（ここではＩｎＰ）には、バンド内に深い不純物準位を形成する元素（例えばＩｎＰに対してはＦｅやＲｕ）がドーピングされている。

さらに、本実施形態では、図１（Ａ）に示すように、半導体基板５上に、上記の光導波路構造４のほかに、複数のダミー構造体１０が、光カプラ部２の少なくとも出射側近傍の両側に所望の領域にわたって離散的に（不連続に）設けられている。
そして、これらのダミー構造体１０の周囲は、図１（Ａ），（Ｂ）に示すように、上記の光導波路構造４とともに、埋込層９によって埋め込まれている。

つまり、図１（Ａ），（Ｂ）に示すように、光カプラ部２の少なくとも出射側近傍に埋込層９の傾斜面９Ｂが形成されないように［即ち、埋込層９と空気との境界（埋込層９の傾斜面９Ｂ）が光カプラ部２の少なくとも出射側近傍から所望の距離だけ離れた位置に形成されるように］、複数のダミー構造体１０が所望の領域にわたって離散的に設けられている。

これにより、光カプラ部２からの放射光（信号光の光カプラ部２における漏れ成分；光カプラ部２を構成する光導波路構造４から外部へ漏れていく光の成分；不要光）が出力側の光導波路構造４（出力チャネル光導波路部３及びＳＯＡ部８）に沿って埋込層９内を導波する主原因となっていた、埋込層９と空気との境界（空気−半導体境界面；埋込層９の傾斜面９Ｂ）が、光カプラ部２の少なくとも出射側近傍に形成されず、放射光を、出力チャネル光導波路部３を伝搬する信号光（出力信号光）から空間的に分離した位置まで導波させて、外部へ排除することが可能となる。なお、放射光は、ダミー構造体１０を埋め込んだ埋込層９内を導波する際にも例えば散乱等によって外部へ排除されることになる。

このようにして、光カプラ部２から埋込層９へ放射された放射光が、空気−半導体境界面で反射し、出力側の光導波路構造４（出力チャネル光導波路部３及びＳＯＡ部８）に沿って形成された埋込層９の内部を出射端面側へ向けて伝搬していかないようにすることができる。これにより、素子特性（ここでは消光比）を向上させることができる。
具体的には、複数のダミー構造体１０は、図１（Ａ）に示したように、光カプラ部２の近傍から半導体基板５の側面近傍までの広い領域にわたって離散的に設けられている。

このように、ダミー構造体１０が光カプラ部２の近傍から素子側面近傍までの領域にわたって分布するように配置を工夫することで、ダミー構造体１０の周囲に形成される埋込層９を導波路コアとする光導波路（埋込層９の上面及び側面は空気に接しているため、埋込層９は導波路コアとして機能し、埋込層９と空気とによって光導波路が構成される）によって、光カプラ部２から放射された放射光は、ダミー構造体１０が形成されている領域を通って、素子端面に形成されている出力ポートから遠い箇所（ここでは素子側面）から外部へ排出されるようにすることが可能である。

ここでは、複数のダミー構造体１０は、光カプラ部２からの放射光（不要光）が強く発生する領域のみに選択的に設けられている。つまり、複数のダミー構造体１０は、複数の入力チャネル光導波路部１のそれぞれから光カプラ部２に入射する各信号光の光カプラ部２からの放射光が出射する領域に設けられている。
特に、本実施形態では、ダミー構造体１０の層構造は、容易に作製できるように、光導波路構造４（入力チャネル光導波路部１、出力チャネル光導波路部３、光カプラ部２）の層構造と同一にしている。この場合、光の散乱が生じることや容量が大きくなること等を考慮すると、ダミー構造体１０の大きさは、ダミー構造体１０として機能しうるものを形成できる限り、できるだけ小さくするのが好ましい。

そこで、本実施形態では、ダミー構造体１０は、図１（Ｂ）に示すように、円柱状（円柱構造；円柱型）とし、その直径が入力チャネル光導波路部１又は出力チャネル光導波路部３の幅と同程度（例えば直径３μｍ）又はそれ以下に設定している。なお、ダミー構造体１０の形状は円柱状でなくても良く、例えば角柱状であっても良い。このような柱状の形状とすることで、比較的小さなダミー構造体（例えば直径３μｍ）の周囲に広い領域（例えば直径３０μｍの領域）にわたって均一な埋込層９を形成することができる。

さらに、本実施形態では、複数のダミー構造体１０は、互いの距離（配置間隔）が１０μｍ以上５０μｍ以下となるように配置されている。なお、光カプラ部２や出力チャネル光導波路３などの光導波路構造４とダミー構造体１０との距離も同様に設定している。
各ダミー構造体１０の距離がこの範囲内であれば、各ダミー構造体１０の周囲に形成される埋込層９の重なりを利用して、非常に広い領域にわたって均一で平坦な埋込層９を形成することができる。なお、本実施形態のように、円柱型のダミー構造体１０がある程度密に存在し、重なり領域が多くなったとしても、特開２００５−２２３３００に開示されているような方法（有機塩素材料を添加する方法）で埋め込み成長を行なうのであれば、異常成長等による不具合が生じる可能性は非常に低い。

ここで、各ダミー構造体１０の配置間隔を１０μｍ以上としているのは、これ以下の間隔になると、円柱状の各ダミー構造体１０の間の領域での成長速度が極端に低下して、現実的な成長時間での埋め込みが不可能になると考えられるからである。一方、各ダミー構造体１０の配置間隔を５０μｍ以下としているのは、これ以上の間隔になると、各ダミー構造体１０の間の領域が広くなり、この領域を埋め込むのに時間がかかるため、現実的な成長時間での埋め込みが不可能になると考えられるからである。

このようなダミー構造体１０を形成するには、光カプラ部２、入力チャネル光導波路部１、出力チャネル光導波路部３及びＳＯＡ部６，８を構成する光導波路構造４を形成するために用いられるマスク（導波路メサ形成用マスク）を、複数のダミー構造体１０を形成するためのマスクパターン（ダミー構造体形成用パターン）を加えたものとして（ダミー構造体１０を形成する位置に所望の形状のパターンを加えたものとして）作製すれば良い。

そして、光カプラ部２、入力チャネル光導波路部１、出力チャネル光導波路部３及びＳＯＡ部６，８を構成する光導波路構造４を形成する工程（導波路メサ形成工程）において、ダミー構造体形成用パターンを含むマスクを用いることで、マスクを用いて例えばドライエッチング等を行なって光導波路構造４（ここでは光カプラ部２、入力チャネル光導波路部１及び出力チャネル光導波路部３）を形成する際に、同時に、メサ状（柱状）のダミー構造体１０も形成されるようにすることができる。

このようにしてダミー構造体１０を形成すると、その後、例えばＭＯＣＶＤ法を用いた埋め込み成長を行なって、光カプラ部２、入力チャネル光導波路部１、出力チャネル光導波路部３及びＳＯＡ部６，８を構成する光導波路構造４を、半絶縁性半導体埋込層９（ここでは半絶縁性ＩｎＰ層）によって埋め込む際に、図１（Ａ），（Ｂ）に示すように、光導波路構造４の周囲が半絶縁性半導体埋込層９によって埋め込まれるとともに、複数のダミー構造体１０の周囲も半絶縁性半導体埋込層９によって埋め込まれることになる。

本実施形態では、複数のダミー構造体１０が、光カプラ部２の少なくとも出射側近傍の両側に所望の領域にわたって所望の間隔で離散的に配置されているため、このダミー構造体１０が形成されている領域が、半絶縁性半導体埋込層９によって、空隙なく（連続的に）、かつ、平坦に埋め込まれることになる。
つまり、本ＳＯＡゲートアレイ集積素子では、ダミー構造体１０が設けられていない従来構造と同様に、結晶面方位に対して様々な導波路角度を有する複数の入力チャネル光導波路部１が形成されている領域が平坦に空隙なく埋め込まれるような条件で埋め込み成長を行なえば、光カプラ部２の少なくとも出射側近傍の所望の領域にわたって均一で平坦な埋込層９が形成されることになり、従来困難であった上部が全面にわたって平坦で均一な埋込層９を容易に形成できることになる。

このように、光カプラ部２、入力チャネル光導波路部（曲がり導波路部を含む）１、出力チャネル光導波路部３及びＳＯＡ部６，８の周囲にも均一で平坦な埋込層９を形成できるため、他の素子特性を劣化させることはない。
このようにして、均一で平坦な埋込層９を所望の領域にわたって形成できるため、図１（Ａ）に示すように、従来構造で問題のあった光カプラ付近の空気−半導体境界面が形成されない。このため、放射光（不要光）が光カプラ付近の空気−半導体境界面で反射し、放射光（不要光）が出力側の光導波路構造４（出力チャネル光導波路部３及びＳＯＡ部８）に沿って形成された埋込層９（第２のチャネル導波路として機能する埋込層９）の内部を出射端面側へ向けて導波してしまうチャネル導波効果を大きく低減することができる。

これにより、本ＳＯＡ光ゲートスイッチではＯＮ−ＯＦＦ間消光比（デバイス消光比）が改善されることになる。
ここで、図２は、本発明を適用した構造［ダミー構造体１０を設けた構造；図１（Ａ），（Ｂ）参照］において、８ｃｈＳＯＡアレイ７の最も外側のＳＯＡ部６に信号光を入力した場合に、光カプラ部２の周辺における信号光の伝搬の様子をＢＰＭ（Beam Propagation Method）法によってシミュレーション計算した結果を示している。

図２に示すように、従来構造（ダミー構造体を有しない構造）での計算結果（図８参照）と比較して、不要光（放射光）の空気−半導体境界面での反射や出射端面側（１ｃｈＳＯＡ８側）の埋込層９によるチャネル導波効果が明確に抑えられており、出射端面側（１ｃｈＳＯＡ８側）の出力信号光の周辺に伝搬する不要光（放射光）が大きく低減されていることがわかる。

以下、本実施形態にかかる光集積素子（ダミー構造体を有するＳＯＡゲートアレイ集積素子）の製造方法について、図３（Ａ）〜（Ｆ）を参照しながら説明する。
まず、図３（Ｄ）に示すように、ｎ型の導電型を持つＩｎＰ基板（ｎ−ＩｎＰ基板）５上に、例えばＭＯＶＰＥ法を用いて、ｎ−ＩｎＰクラッド層１１（層厚３００ｎｍ），ＳＯＡ活性層１２，ｐ−ＩｎＰクラッド層１３（層厚３００ｎｍ）を順に成長させる。

ここでは、ＳＯＡ活性層１２として、ｉ−ＩｎＧａＡｓＰ下部ＳＣＨ層（層厚１００ｎｍ，組成波長１．３μｍ）、ｉ−ＩｎＧａＡｓＰ活性層（層厚５０ｎｍ，組成波長１．５８μｍ)、ｉ−ＩｎＧａＡｓＰ上部ＳＣＨ層（層厚１００ｎｍ，組成波長１．３μｍ）を順に成長させる。
続いて、各ＳＯＡ部６，８を形成する領域の上部にのみＳｉＯ₂マスクを形成し、例えばウェットエッチングによって、残りの領域（入力チャネル光導波路部１、出力チャネル光導波路部３及び光カプラ部２を形成する領域）に形成されている積層構造のｐ−ＩｎＰクラッド層１３からＳＯＡ活性層１２までを除去し、除去した領域には、光カプラ部２、入力チャネル光導波路部１及び出力チャネル光導波路部３を構成する光導波路構造４を形成すべく、図３（Ａ）に示すように、例えばＭＯＶＰＥ法によって、下から順に、ｉ−ＩｎＧａＡｓＰ光導波路コア層１４（層厚２００ｎｍ，組成波長１．３μｍ）、ｐ−ＩｎＰクラッド層１３（層厚約３００ｎｍ）をバットジョイント成長させる。

次に、ＳｉＯ₂マスクを除去した後、図３（Ａ），（Ｄ）に示すように、例えばＭＯＶＰＥ法によって、ウエハ全面にわたって、ｐ−ＩｎＰクラッド層１３（層厚約２μｍ）、ｐ−ＩｎＧａＡｓＰコンタクト層１５（層厚５００ｎｍ，組成波長１．３μｍ）を順に成長させる。これにより、図３（Ａ）に示すように、光カプラ部２、入力チャネル光導波路部１及び出力チャネル光導波路部３を構成する積層構造が作製されるとともに、図３（Ｄ）に示すように、ＳＯＡ部６，８を構成する積層構造が作製される。

続いて、例えばドライエッチングによる光導波路構造４の作製を行なう。
まず、ＳＯＡ部６，８、光カプラ部２、入力チャネル光導波路部１及び出力チャネル光導波路部３を構成する光導波路構造４を形成するためのマスクパターン、及び、ダミー構造体１０を形成するためのマスクパターンを有するＳｉＯ₂マスク１６を形成する。
本実施形態では、ダミー構造体１０を形成するためのマスクパターンは、円形のパターンであり、光カプラ部２の近傍から素子側面近傍までの領域にわたって離散的に設けられている。

次に、図３（Ｂ），（Ｅ）に示すように、このＳｉＯ₂マスク１６を用いて、例えばＩＣＰ−ＲＩＥ（Inductively Coupled Plasma Reactive Ion Etching）法（誘導結合型プラズマ反応性イオンエッチング法）等のドライエッチングを行なって、例えば高さ３μｍの導波路メサ構造［ＳＯＡ部（ＳＯＡ導波路部）６，８、光カプラ部（光カプラ導波路部）２、入力チャネル光導波路部１及び出力チャネル光導波路部３を構成する光導波路構造４］及び円柱型のダミー構造体１０を形成する。なお、図３（Ｂ）では光カプラ部２の断面構造を示している。

次いで、図３（Ｃ），（Ｆ）に示すように、例えばＭＯＶＰＥ法によって、例えばＦｅをドープした半絶縁性ＩｎＰ埋込層［ＳＩ（Semi-Insulating）−ＩｎＰブロック層；高抵抗ＩｎＰ埋込層］９を成長させて、導波路メサ構造４及び円柱型ダミー構造体１０の周囲を半絶縁性ＩｎＰ埋込層９で均一かつ平坦に埋め込んで半絶縁性埋込ヘテロ構造を形成する。

その後、図３（Ｆ）に示すように、各ＳＯＡ部６，８を形成する領域の上部（即ち、ＳＯＡ活性層１２の直上）に、例えば一般的な半導体レーザで使用されているものと同様の構造の電極（ＳＯＡ電極）１７を形成する。
さらに、劈開によってチップ（デバイス）の切り出しを行ない、デバイスの入出力側の端面には、信号光の反射を防止するＡＲ（Anti-Reflection）コーティングを施して、光集積素子としてのＳＯＡゲートアレイ集積素子が完成する。

したがって、本実施形態にかかる光集積素子（ＳＯＡゲートアレイ集積素子）によれば、光カプラ部２を備え、半絶縁性半導体埋込層９による埋め込み構造を持つ光集積素子（ＳＯＡゲートアレイ集積素子）において、半絶縁性半導体埋込層９の平坦性を確保しながら、光カプラ部２で生じる放射光が出力側で信号光に混入する現象を抑えることができるという利点がある。特に、光集積素子がＳＯＡゲートアレイ集積素子であり、ＳＯＡ光ゲートスイッチを構成する場合、ＯＮ−ＯＦＦ間消光比（デバイス消光比；素子特性）が改善されることになる。
［第２実施形態］
次に、本発明の第２実施形態にかかる光集積素子について、図４〜図６を参照しながら説明する。

本実施形態にかかる光集積素子は、上述の第１実施形態のものが８入力１出力のＳＯＡゲートアレイ集積素子（８×１ｃｈＳＯＡゲートアレイ集積素子）であるのに対し、１入力８出力のＳＯＡゲートアレイ集積素子（１×８ｃｈＳＯＡゲートアレイ集積素子）である点が異なる。
つまり、本ＳＯＡゲートアレイ集積素子の基本構成、即ち、光カプラ部２、入力チャネル光導波路部１、出力チャネル光導波路部３及びＳＯＡ部６，８の構成は、図４（Ａ），（Ｂ）に示すように、上述の第１実施形態のものと同じである。但し、本ＳＯＡゲートアレイ集積素子は、上述の第１実施形態のものに対し、光の入力側と出力側とが反対になっているため（光の進行方向が逆になっているため）、上述の第１実施形態の一の出力チャネル光導波路部３が一の入力チャネル光導波路部（第２チャネル光導波路部）１となり、上述の第１実施形態の複数の入力チャネル光導波路部１が複数の出力チャネル光導波路部（第１チャネル光導波路部）３となる。なお、図４（Ａ），（Ｂ）では、上述の第１実施形態［図１（Ａ），（Ｂ）参照］と同一のものには同一の符号を付している。

一方、本ＳＯＡゲートアレイ集積素子は、上述の第１実施形態のものに対し、ダミー構造体１０の構造は同じであるが、光の入力側と出力側とが反対になっているため、ダミー構造体１０の配置が異なっている。
ここで、図５は、ダミー構造体１０が設けられていない１入力８出力のＳＯＡゲートアレイ集積素子（１×８ｃｈＦＦＣカプラを備えるもの）において、光カプラ部２の周辺における信号光の伝搬の様子をＢＰＭ（Beam Propagation Method）法によってシミュレーション計算した結果を示している。

図５に示すシミュレーション計算の結果によれば、８本の出力チャネル光導波路部３の間や両側方に不要光が多く見られる。
つまり、光カプラ部２を構成するＦＦＣカプラは、その原理上、１入力ｎ出力とした場合、いくらかの放射損失が発生する（入力パワー＞ｎ出力側の合計パワー）仕組みになっており、その放射損失分が、各出力チャネル光導波路部３の間の埋込層９の内部や最も外側の出力チャネル光導波路部３の外側の埋込層９の内部（最も外側の出力チャネル光導波路部３と空気−半導体境界面の間の領域）を、出力チャネル光導波路部３に沿って導波している様子が見られる。

これらの不要光（放射光）は、その後、出力チャネル光導波路部３を導波する信号光に沿って進む迷光となり、最終的には、出力ポートに接続される光ファイバ中に混入して素子特性を劣化させることになる。
そこで、本実施形態では、図４（Ａ）に示すように、複数のダミー構造体１０が、光カプラ部２の少なくとも出射側近傍の両側に所望の領域にわたって離散的に（不連続に）設けられている。つまり、図４（Ａ），（Ｂ）に示すように、光カプラ部２の少なくとも出射側近傍に埋込層９の傾斜面９Ｂが形成されないように［即ち、埋込層９と空気との境界（埋込層９の傾斜面９Ｂ）が光カプラ部２の少なくとも出射側近傍から所望の距離だけ離れた位置に形成されるように］、複数のダミー構造体１０が所望の領域にわたって離散的に設けられている。

本実施形態では、複数のダミー構造体１０は、図４（Ａ）に示したように、光カプラ部２の近傍から半導体基板５の側面近傍までの広い領域にわたって離散的に設けられている。
このように、ダミー構造体１０が光カプラ部２の近傍から素子側面近傍までの領域にわたって分布するように配置を工夫することで、ダミー構造体１０の周囲に形成される埋込層９が持つチャネル導波路効果によって、光カプラ部２から放射された不要光（放射光）は、ダミー構造体１０が形成されている領域を通って、素子端面に形成されている出力ポートから遠い箇所（ここでは素子側面）から外部へ排出されるようにすることが可能である。

ここでは、複数のダミー構造体１０は、図４（Ａ）に示すような箇所に配置されており、図４（Ａ），（Ｂ）に示すように、光カプラ部２の出力側に接続される８本の出力チャネル光導波路部３からなる導波路アレイの両側の埋込層９の傾斜面９Ｂ（空気−半導体境界面）が、８本の出力チャネル光導波路３の最も外側のものから所定の距離だけ遠ざかるようにしている。

これにより、最も外側の出力チャネル光導波路部３を構成する光導波路構造４の外側の埋込層９の内部（出力チャネル光導波路部３と空気−半導体境界面の間の領域）を、出力チャネル光導波路部３に沿って導波する不要光（図６中、点線で示す領域の不要光）を除去することが可能となる。
つまり、光カプラ部２からの不要光（放射光）が埋込層９内を導波する主原因となっていた、埋込層９と空気との境界（空気−半導体境界面；埋込層９の傾斜面９Ｂ）が、光カプラ部２の少なくとも出射側近傍に形成されず、放射光を、出力チャネル光導波路部３を伝搬する信号光（出力信号光）から空間的に分離した位置まで導波させて、外部へ排除することが可能となる。このようにして、光カプラ部２から埋込層９へ放射された放射光が、空気−半導体境界面で反射し、出力側の光導波路構造４（出力チャネル光導波路部３及びＳＯＡ部８）に沿って形成された埋込層９の内部を出射端面側へ向けて伝搬していかないようにすることができる。

ここで、図６は、本発明を適用した構造［ダミー構造体１０を設けた構造；図４（Ａ），（Ｂ）参照］において、光カプラ部２の周辺における信号光の伝搬の様子をＢＰＭ（Beam Propagation Method）法によってシミュレーション計算した結果を示している。
図６に示すように、従来構造（ダミー構造体を有しない構造）での計算結果（図５参照）と比較して、８本の出力チャネル光導波路部３からなる導波路アレイの両側に存在していた不要光（放射光）が広い領域に拡散していることがわかる。そして、この不要光をさらに素子側面まで導き出すことで、出力チャネル光導波路部３の内部を導波する信号光から十分に空間的に分離することができる。

なお、その他の構成及び製造方法は、上述の第１実施形態のものと同じであるため、ここでは説明を省略する。
したがって、本実施形態にかかる光集積素子によれば、上述の第１実施形態のものと同様に、光カプラ部２を備え、半絶縁性半導体埋込層９による埋め込み構造を持つ光集積素子（ＳＯＡゲートアレイ集積素子）において、半絶縁性半導体埋込層９の平坦性を確保しながら、光カプラ部２で生じる放射光が出力側で信号光に混入する現象を抑えることができるという利点がある。特に、光集積素子がＳＯＡゲートアレイ集積素子であり、ＳＯＡ光ゲートスイッチを構成する場合、ＯＮ−ＯＦＦ間消光比（デバイス消光比；素子特性）が改善されることになる。
［その他］
なお、上述の各実施形態では、光集積素子として、ＳＯＡ光ゲートスイッチを例に挙げて説明しているが、これに限られるものではなく、光カプラ部からの放射光があるものであれば本発明を広く適用することができ、例えば、ＳＯＡに代えてレーザや光変調器を集積した光集積素子などにも本発明を適用することができる。この場合も素子特性を向上させることができるという効果がある。

また、上述の各実施形態では、光カプラ部２をＦＦＣカプラによって構成した場合を例に挙げて説明しているが、これに限られるものではなく、光カプラ部からの放射光があるものであれば本発明を広く適用することができ、例えばＭＭＩ（Multi-Mode Interfere；多モード干渉器）型カプラ（例えば複数入力１出力のもの）やスターカプラ等の他の光カプラによって光カプラ部を構成した様々な光集積素子に本発明を適用することができる。なお、この場合にも、基本的に、上述のような方法を用いて作製可能である。

また、上述の各実施形態では、光カプラ部２をＦＦＣカプラによって構成した場合の光の入出力方向に応じたダミー構造体１０の配置例を示しているが［図１（Ａ），（Ｂ），図４（Ａ），（Ｂ）参照］、ダミー構造体１０の配置はこれらに限られるものではない。光カプラ部２の構造や光の入出力方向などに応じて不要光（放射光）が発生する領域は異なるため、ダミー構造体１０の配置は、光カプラ部２の構造や光の入出力方向などに応じて設定すれば良い。

また、上述の各実施形態では、ダミー構造体１０の層構造は光導波路構造４（入力チャネル光導波路部１、出力チャネル光導波路部３、光カプラ部２）と同一の層構造にしているが、これに限られるものではなく、例えば、ダミー構造体１０の層構造を、ＳＯＡ部６，８の層構造（即ちコア層として活性層を備える構造）と同一の層構造を有するものとして構成することも可能である。つまり、ダミー構造体１０の層構造を、光導波路構造４とし、そのコア層を、放射光（信号光）を吸収する特性を持つ半導体材料によって構成することも可能である。

この構造によれば、ダミー構造体１０に備えられる活性層の光吸収効果によってダミー構造体１０における不要光（放射光）の散乱が抑えられ、この結果、さらにデバイス消光比を改善することが可能となる。
このような構造のものは、上述の各実施形態における製造方法において、バットジョイント成長を実施する際に使用するマスクを変更し、ＳＯＡ部６，８を形成する領域の上部だけでなく、ダミー構造体１０を形成する箇所の上部にもＳｉＯ₂マスクを形成しておき、ダミー構造体１０を形成する箇所にもＳＯＡ活性層１２と同一の活性層が残るようにすることで作製することができる。なお、上述の各実施形態のように、ダミー構造体１０の層構造を光導波路構造１，３と同一の層構造にする方が作製は容易である。

なお、ここでは、ダミー構造体１０のコア層を、放射光を吸収する特性を持つ半導体材料によって構成しているが、これに限られるものではなく、ダミー構造体１０の全体を、放射光（信号光）を吸収する特性を持つ半導体材料によって構成しても良い。
また、上述の各実施形態では、ＳＯＡ部６，８の活性層構造をｉ−ＩｎＧａＡｓＰからなる活性層及びＳＣＨ層を備えるものとして構成しているが、これに限られるものではなく、例えば、材料・組成や層厚を変更しても良いし、ＭＱＷ（Multiple Quantum Well）構造や量子ドット構造を採用して様々な機能を付加した構造にしても良いし、ＳＣＨ層を備えないものとして構成しても良く、このような場合も同様の効果を持つ素子を作製することが可能である。

また、本発明は、上述した各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することができる。
（付記１）
半導体基板上に形成され、複数の第１チャネル光導波路部と、光カプラ部と、前記複数の第１チャネル光導波路部に前記光カプラ部を介して接続された一の第２チャネル光導波路部とを備える光導波路構造と、
半絶縁性半導体材料からなり、上部が所定の幅を有する平坦面になり、側部が前記半導体基板に対して所定の角度を有する傾斜面になるように前記光導波路構造を埋め込む半絶縁性半導体埋込層と、
前記光カプラ部からの放射光が前記第１チャネル光導波路部又は前記第２チャネル光導波路部を伝播する信号光から空間的に分離されるように、前記光カプラ部の少なくとも出射側近傍に所望の領域にわたって設けられた複数のダミー構造体とを備え、
前記複数のダミー構造体は、前記半絶縁性半導体埋込層によって平坦に埋め込まれるように離散的に設けられていることを特徴とする光集積素子。

（付記２）
前記複数のダミー構造体は、前記半絶縁性半導体埋込層の傾斜面が前記光カプラ部の少なくとも出射側近傍から所望の距離だけ離れた位置に形成されるように設けられていることを特徴とする、付記１記載の光集積素子。
（付記３）
前記複数のダミー構造体は、前記光カプラ部の近傍から前記半導体基板の側面近傍までの領域にわたって設けられていることを特徴とする、付記１又は２記載の光集積素子。

（付記４）
前記複数のダミー構造体は、前記複数の第１チャネル光導波路部のそれぞれから前記光カプラ部に入射した各信号光の前記光カプラ部からの放射光が出射する領域に設けられていることを特徴とする、付記１〜３のいずれか１項に記載の光集積素子。
（付記５）
前記複数のダミー構造体は、互いの距離が１０μｍ以上５０μｍ以下となるように配置されていることを特徴とする、付記１〜４のいずれか１項に記載の光集積素子。

（付記６）
前記ダミー構造体は、円柱状であることを特徴とする、付記１〜５のいずれか１項に記載の光集積素子。
（付記７）
前記ダミー構造体は、その直径が前記第１チャネル光導波路部又は前記第２チャネル光導波路部の幅と同程度又はそれ以下であることを特徴とする、付記６記載の光集積素子。

（付記８）
前記ダミー構造体は、前記光導波路構造と同一の層構造を有することを特徴とする、付記１〜７のいずれか１項に記載の光集積素子。
（付記９）
前記ダミー構造体は、その一部又は全部が放射光を吸収する特性を有する半導体材料によって形成されていることを特徴とする、付記１〜７のいずれか１項に記載の光集積素子。

（付記１０）
前記半絶縁性半導体材料は、深い不純物準位を形成する元素がドーピングされていることを特徴とする、付記１〜９のいずれか１項に記載の光集積素子。
（付記１１）
前記複数の第１チャネル光導波路部は、それぞれ、表面に電極を有する半導体光増幅器を備え、前記複数の半導体光増幅器によって半導体光増幅器ゲートアレイが構成されることを特徴とする、付記１〜１０のいずれか１項に記載の光集積素子。

（付記１２）
前記一の第２チャネル光導波路部は、半導体光増幅器を備えることを特徴とする、付記１１記載の光集積素子。

（Ａ），（Ｂ）は、本発明の第１実施形態にかかる光集積素子（８入力１出力のＳＯＡゲートアレイ集積素子）の構成を示す模式図であって、（Ａ）はその平面図、（Ｂ）は（Ａ）のＢ−Ｂ線に沿う断面図である。 本発明の第１実施形態にかかる光集積素子（８入力１出力のＳＯＡゲートアレイ集積素子）の光カプラ部及びその周囲における信号光伝搬の様子をシミュレーション計算した結果を示す図である。 （Ａ）〜（Ｆ）は、本発明の第１実施形態にかかる光集積素子（８入力１出力のＳＯＡゲートアレイ集積素子）の各部分における構成及びその製造方法を説明するための模式的断面図であって、（Ａ）〜（Ｃ）は、各チャネル光導波路部、光カプラ部及びダミー構造体の構成及びその製造方法を説明するための図であり、（Ｄ）〜（Ｆ）は、ＳＯＡ部の構成及びその製造方法を説明するための図である。 本発明の第２実施形態にかかる光集積素子（１入力８出力のＳＯＡゲートアレイ集積素子）の構成を示す模式図であって、（Ａ）はその平面図、（Ｂ）は（Ａ）のＢ−Ｂ線に沿う断面図である。 従来の半絶縁性埋込構造を有する１入力８出力のＳＯＡゲートアレイ集積素子の光カプラ部及びその周囲における信号光伝搬の様子をシミュレーション計算した結果を示す図である。 本発明の第２実施形態にかかる光集積素子（１入力８出力のＳＯＡゲートアレイ集積素子）の光カプラ部及びその周囲における信号光伝搬の様子をシミュレーション計算した結果を示す図である。 従来の半絶縁性埋込構造を有する８入力１出力のＳＯＡゲートアレイ集積素子の構成を示す模式図であって、（Ａ）はその平面図、（Ｂ）は（Ａ）のＢ−Ｂ線に沿う断面図、（Ｃ）は（Ａ）のＣ−Ｃ線に沿う断面図、（Ｄ）はＤ−Ｄ線に沿う断面図である。 従来の半絶縁性埋込構造を有する８入力１出力のＳＯＡゲートアレイ集積素子の光カプラ部における信号光伝搬の様子をシミュレーション計算した結果を示す図である。

符号の説明

１ 入力チャネル光導波路部
２ 光カプラ部
３ 出力チャネル光導波路部
４ 光導波路構造
５ 半導体基板
６ ＳＯＡ部
７ ＳＯＡゲートアレイ
８ ＳＯＡ部
９ 半絶縁性半導体埋込層（高抵抗半導体埋込層）
９Ａ 平坦面
９Ｂ 傾斜面
１０ ダミー構造体
１１ ｎ−ＩｎＰクラッド層
１２ ＳＯＡ活性層
１３ ｐ−ＩｎＰクラッド層
１４ ｉ−ＩｎＧａＡｓＰ光導波路コア層
１５ ｐ−ＩｎＧａＡｓＰコンタクト層
１６ ＳｉＯ₂マスク
１７ 電極（ＳＯＡ電極）

Claims (10)

1. 半導体基板上に形成され、複数の第１チャネル光導波路部と、光カプラ部と、前記複数の第１チャネル光導波路部に前記光カプラ部を介して接続された一の第２チャネル光導波路部とを備える光導波路構造と、
   半絶縁性半導体材料からなり、上部が所定の幅を有する平坦面になり、側部が前記半導体基板に対して所定の角度を有する傾斜面になるように前記光導波路構造を埋め込む半絶縁性半導体埋込層と、
   前記光カプラ部からの放射光が前記第１チャネル光導波路部又は前記第２チャネル光導波路部を伝播する信号光から空間的に分離されるように、前記光カプラ部の少なくとも出射側近傍に所望の領域にわたって設けられた複数のダミー構造体とを備え、
   前記複数のダミー構造体は、前記半絶縁性半導体埋込層によって平坦に埋め込まれるように離散的に設けられていることを特徴とする光集積素子。
2. 前記複数のダミー構造体は、前記半絶縁性半導体埋込層の傾斜面が前記光カプラ部の少なくとも出射側近傍から所望の距離だけ離れた位置に形成されるように設けられていることを特徴とする、請求項１記載の光集積素子。
3. 前記複数のダミー構造体は、前記光カプラ部の近傍から前記半導体基板の側面近傍までの領域にわたって設けられていることを特徴とする、請求項１又は２記載の光集積素子。
4. 前記複数のダミー構造体は、前記複数の第１チャネル光導波路部のそれぞれから前記光カプラ部に入射した各信号光の前記光カプラ部からの放射光が出射する領域に設けられていることを特徴とする、請求項１〜３のいずれか１項に記載の光集積素子。
5. 前記複数のダミー構造体は、互いの距離が１０μｍ以上５０μｍ以下となるように配置されていることを特徴とする、請求項１〜４のいずれか１項に記載の光集積素子。
6. 前記ダミー構造体は、円柱状であることを特徴とする、請求項１〜５のいずれか１項に記載の光集積素子。
7. 前記ダミー構造体は、その直径が前記第１チャネル光導波路部又は前記第２チャネル光導波路部の幅と同程度又はそれ以下であることを特徴とする、請求項６記載の光集積素子。
8. 前記ダミー構造体は、前記光導波路構造と同一の層構造を有することを特徴とする、請求項１〜７のいずれか１項に記載の光集積素子。
9. 前記ダミー構造体は、その一部又は全部が放射光を吸収する特性を有する半導体材料によって形成されていることを特徴とする、請求項１〜７のいずれか１項に記載の光集積素子。
10. 前記複数の第１チャネル光導波路部は、それぞれ、表面に電極を有する半導体光増幅器を備え、前記複数の半導体光増幅器によって半導体光増幅器ゲートアレイが構成されることを特徴とする、請求項１〜９のいずれか１項に記載の光集積素子。