JP3256772B2 - 光半導体装置およびその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、光注入型レーザや方
向性光結合器などに代表される、複数の導波路からなる
光集積回路、または、それらに電子デバイスを含めた光
集積回路を半絶縁性半導体により高抵抗埋め込み構造と
した光半導体装置およびその製造方法に関する。

【０００２】

【従来の技術】ＩｎＰ系半導体レーザは、電流注入効率
の向上（狭窄化）ならびに光の閉じ込め効果を満たす技
術として、半導体埋め込み構造（ＢＨ構造：Buried Het
ero ）をとることが有効である。ＢＨ構造とするための
埋め込み層を形成する手段としては、まず、ＰＨ₃ やＰ
Ｃｌ₃ などのソースガスと、ＨＣｌとの化学反応によっ
て形成されたハロゲン化金属（ＩｎＣｌ）などとを、窒
素または水素で希釈したものを用い、熱平行からのずれ
を利用するハイドライド（クロライド）系気相成長法
（ＨＶＰＥ）がある。

【０００３】また、ガス化（希釈）した有機金属が基板
上で熱分解してＶ族ガスゾーン（ＰＨ₃ ）と反応する有
機金属気相成長法（ＭＯＶＰＥ）がある。あるいは、半
導体原料を含む溶液に基板表面を接触させて温度を低下
させることで、境界領域の液層を可飽和状態とさせ、基
板上に析出（結晶成長）させることによる液層成長法
（ＬＰＥ）がある。

【０００４】図１４は、ハイドライド系気相成長法（Ｈ
ＶＰＥ）を用いた半絶縁性ＩｎＰの選択埋め込み成長に
よって、ＳＩＢＨ（Semi-Insulating Buried Hetero ）
構造とした半導体レーザの構成を示す断面図である。こ
れは以下に示すように製造する。まず、ｎ型のＩｎＰか
らなる基板１上に、ＭＯＣＶＤ法または分子線エピタキ
シャル成長法（ＭＢＥ法）などにより、ｎ型のＩｎＰか
らなるバッファ層２を結晶成長する。ここで、ｎ型とす
るためのドーパントとしては、Ｓｅ，Ｓｉ，Ｓなどがあ
る。

【０００５】次いで、この上に活性層３を形成する。活
性層３は、ノンドープまたはｎ型ドープしたＩｎＧａＡ
ｓＰなどからなるガイド層（光閉じ込め層）と、この上
に形成されたノンドープのＩｎＧａＡｓＰやＩｎＧａＡ
ｓなどで構成されるキャリア閉じ込め層と、その上に形
成されたノンドープまたはｐ型ドープしたＩｎＧａＡｓ
などのガイド層とから構成されている。

【０００６】次に、この上に、ｐ型のＩｎＰからなるオ
ーバークラッド層４を形成する。ここで、ｐ型とするた
めのドーパントとしては、ＺｎやＢｅなどがある。次い
で、この上にｐ型のＩｎＧａＡｓもしくはＩｎＧａＡｓ
Ｐからなる電極接続層５を形成する。この電極接続層５
は、後述する電極とのオーミックコンタクトをとる（か
つコンタクト抵抗を低下する）ためのものである。この
電極接続層５上に電極層保護のためのマスク材の密着性
を高める目的で、ＩｎＰからなる層が設けられることも
あるが、ここでは割愛する。

【０００７】次に、この電極接続層５上に、フォトリソ
グラフィとエッチングにより酸化シリコンからなるスト
ライプパターン（図示せず）を形成し、これをマスクと
して基板１が少し削られるまでエッチングして、ストラ
イプ状のエッチングメサを形成する。次いで、ドーパン
トとしてＦｅを用いた半絶縁性のＩｎＰにより、このエ
ッチングメサの両脇を埋めるように埋め込み層６を、前
述したように、原料ガス系としてＰＨ₃ −Ｈ₂ −ＨＣｌ
を用いる気相成長法により形成する。

【０００８】そしてこの上に、Ａｕ−Ｚｎ−Ｎｉ合金か
らなるｐ型電極７を形成し、基板１裏面にＡｕ−Ｇｅ−
Ｎｉ合金からなるｎ型電極８を形成することで、図１４
（ａ）に示す構造の半導体レーザが形成される。なお、
ｐ型電極７として、場合によっては、Ｔｉ−Ｐｔ−Ａｕ
合金をショットキー接続させるようにしてもよい。

【０００９】また、図１４（ｂ）は活性層３へのキャリ
アの注入効率を上げるため、面積を広くしたオーバーク
ラッド層４ａ，電極接続層５ａにより構成するようにし
た、半導体レーザの構成を示す断面図である。ここで、
９はオーバークラッド層４ａから半絶縁性の埋め込み層
６への正孔注入による捕獲電子との再結合電流を抑制す
るためのｎ型のＩｎＰからなる電流阻止層、１０は酸化
シリコンや窒化シリコンなどからなる絶縁層であり、他
は図１４（ａ）と同様である。なお、電流阻止層９の形
成は通常ｐ型のオーバークラッド層４ａと同一の成長装
置（ＭＯＣＶＤ装置など）を用いる。

【００１０】一方、ＬＰＥまたはＭＯＣＶＤにより埋め
込み層を形成する半導体レーザとしては、図１５に示す
ように、接合障壁を生成して電導キャリアを閉じ込める
ＰＮ埋め込み構造の半導体レーザがある。図１５（ａ）
において、エッチングメサとしたバッファ層２と活性層
３両脇を、ＬＰＥまたはＭＯＣＶＤにより、ｐ型のＩｎ
Ｐからなる電流阻止層１１と、ｎ型のＩｎＰからなる電
流阻止層１２で埋め込み成長を行った後、ｐ型のオーバ
ークラッド層４ａを成長したものである。

【００１１】また、図１５（ｂ）は、ＤＣＰＢＨ（Doub
le Channel Planer Buried Hetero）構造の半導体レー
ザの構成を示す断面図である。これは、エッチングメサ
を単独で形成するのではなく、溝を形成することで、バ
ッファ層２と活性層３とからなるエッチングメサを形成
する。そして、この溝を電流阻止層１１ａと電流阻止層
１２ａで埋め込むようにしたものである。なお、図１５
において、同一の符号は図１４と同様である。

【００１２】

【発明が解決しようとする課題】従来は以上のように構
成されていたので、以下に示すような問題点があった。
まず、上述した気相成長を用いてＳＩＢＨ構造を形成す
る場合、埋め込む導波路（エッチングメサ）の構造によ
り、制限を受けてしまうという問題がある。例えば、有
機金属気相成長法による埋め込み層の形成では、側面が
［０１１］方向の導波路の埋め込み成長が一般的であ
る。しかし、これを用いて直交型導波路や面型光素子な
ど、隣接する異なる面方位の組み合わせが２つ以上の構
造の導波路を埋め込む場合、異なる面方位における結晶
成長の速度が異なるため、平坦な埋め込み成長ができな
いという問題があった。

【００１３】図１６は、側面が［０１１］方向の導波路
と側面が［０−１１］方向の導波路とが直交している直
交導波路の構成を示す斜視図である。同図において、６
ｂは成長途中の埋め込み層、１３は酸化シリコンからな
る選択成長マスクであり、他は図１４と同様である。こ
の場合、埋め込み層６ｂの結晶成長の速度が［０１１］
方向と［０−１１］方向とで大きく異なり、［０１１］
方向の面での結晶成長の速度がきわめて速い状態とな
る。

【００１４】このため、このような直交導波路におい
て、その両脇を埋め込み層で埋め込んでいく場合、図１
６（ｂ）に示すように、側面が［０−１１］方向の導波
路周辺はあまり埋め込まれていない状態となる。そし
て、側面が［０１１］方向となっている導波路上は、埋
め込み層が覆い被さっていき、平坦な埋め込み成長がで
きない。一方、液層成長法を用いてＰＮ埋め込み構造を
形成する場合、接合容量の生成および埋め込み界面から
の漏洩電流の生成や、ＰＮＰ積層構造を得るための埋め
込み深さの制限などの問題があった。

【００１５】この発明は、以上のような問題点を解消す
るためになされたものであり、異なる方向からなる導波
路から構成されていても、平坦に埋め込まれたＢＨ構造
とすることを目的とする。

【００１６】

【課題を解決するための手段】この発明の光半導体装置
は、基板上に形成された活性層を含む導波路と、導波路
に沿って基板上に形成されたダミー部と、結晶成長によ
り導波路とダミー部との間を埋めるように形成された埋
め込み層とを有し、導波路の側面とこれに対向するダミ
ー部の側面との結晶軸方向が対称性により同一であり、
埋め込み層の結晶成長速度が速い結晶面となっている側
面を有する導波路とダミー部との間の間隔は、埋め込み
層の結晶成長速度がそれより遅い結晶面となっている側
面を有する導波路とダミー部との間の間隔より、広くな
っていることを特徴とする。また、この発明の光半導体
装置の製造方法は、まず、溝を形成することで、基板上
に活性層を含む導波路を形成し、同時に導波路に沿って
ダミー部を形成する。そして、結晶成長によりその溝を
埋めるように基板上に埋め込み層を形成する。

【００１７】ここで、溝を形成するときに、埋め込み層
の結晶成長速度が速い結晶面となっている側面を有する
導波路とダミー部との間の溝は、埋め込み層の結晶成長
速度がそれより遅い結晶面となっている側面を有する導
波路とダミー部との間の溝より、広く形成することを特
徴とする。

【００１８】また、この発明の半導体装置の製造方法
は、まず、第１の工程として、溝を形成することで、基
板上に活性層を含む導波路を形成し、同時に導波路に沿
ってダミー部を形成する。次いで、第２の工程として、
結晶成長により、溝を埋めるように基板上に埋め込み層
を形成する。そして、第１の工程において、埋め込み層
の結晶成長速度が速い結晶面となっている側面を有する
導波路とダミー部との間の溝は、埋め込み層の結晶成長
速度がそれより遅い結晶面となっている側面を有する導
波路とダミー部との間の溝より、広く形成することを特
徴とする。

【００１９】

【作用】本発明は、異なる方向の導波路が共存する光半
導体装置において、各導波路，光素子の側面における埋
め込み層の成長速度の速さに応じた幅の溝が形成され、
この溝を埋めることにより埋め込み構造が形成され、平
坦な埋め込み層が形成される。

【００２０】

【実施例】以下この発明の１実施例を図を参照して説明
する。 実施例１．図１〜２および図５は、この発明の１実施例
である光半導体装置の製造方法を説明するための平面図
と断面図である。図１において、１３はフォトリソグラ
フィとエッチングにより形成した酸化シリコンからなる
選択成長マスク、１４は側壁が［０１１］方向となって
いる溝、１５は側壁が［０−１１］方向となっている
溝、１６はダミー部であり、他は図１４と同様である。
また、（ｂ）は［０１１］方向を見るＡＡ’断面、
（ｃ）は［０−１１］方向を見るＢＢ’断面を示すもの
である。

【００２１】ここで、図示していないが、電極接続層５
上にＩｎＰ層を形成してから選択成長マスク１３を形成
するようにしても良い。このようにすることで、電極接
続層５を保護するとともに、選択成長マスク１３の密着
性も向上させることができる。また、同図において、溝
１４，１５に挟まれた活性層３を含むストライプ形状の
部分が導波路となる。なお、平面図と断面図とは表示が
同一の寸法関係とはなっていない。

【００２２】この実施例においては、図１４に示した従
来の半導体レーザと同様に、まず、電極接続層５までを
形成する。ついで、電極接続層５上に、酸化シリコンか
らなる選択成長マスク１３を形成し、これをマスクとし
て、電極接続層５，オーバークラッド層４，活性層３，
バッファ層２および基板１の一部を選択的にエッチング
する。このエッチングは、メタンやエタンガスなどの炭
化水素系ガスをグロー放電などによりプラズマ化したも
のを用いた反応性イオンエッチングにより行う。ただ
し、ここで、この発明においては、ダミー部１６を残す
ようにエッチングし、かつ溝１４は溝１５よりその幅が
広くなるように形成する。

【００２３】次いで、このエッチング処理により溝１
４，１５の側面や底面に付着した炭素系分解生成物を、
酸素プラズマのドライ処理と硫酸のウエット処理により
除去して、エッチング面を清浄化する。以上のことによ
り、図１に示すように、側面が［０１１］方向となって
いる溝１４は幅広く、側面が［０−１１］方向となって
いる溝１５は幅が狭くなった状態で、その溝１４，１５
に挟まれた直交する導波路が形成される。

【００２４】次いで、図２に示すように、ＨＶＰＥ法に
より、溝１４，１５内にＩｎＰ２１を結晶成長させてい
く。この結晶成長では、原料ガスとしてＰＨ₃ やＰＣｌ
₃ などのＶ族元素ガスと、ＩｎＣｌなどのＩＩＩ族元素
ガスを用い、ＦｅをドーピングするためにＦｅの塩化物
（塩化第１鉄：ＦｅＣｌ₂ ）を混合する。また、Ｆｅの
有機金属を用いる場合は、これが基板１直上で分解する
ように基板１のみを加熱するか、または２００℃以上の
高温領域を経由しないようにする。そして、Ｖ族元素ガ
スの分圧をＩＩＩ族元素ガスの分圧より高くなるように
制御することにより、溝１４，１５側面からの横方向の
結晶成長を優勢にし、基板１の面方位（１００）方向の
成長を比較的抑制する。

【００２５】混合する塩化鉄は、金属Ｆｅに窒素希釈に
よりガス化した塩化水素を導入し、これを熱的に反応さ
せて生成したものを用いる。また、Ｆｅの有機金属を用
いる場合、これは液化しているので、窒素または水素を
用いてバブリングし、基板１直上へ輸送する。

【００２６】このドーピングするＦｅは、ＩｎＰのバン
ドギャップ中に伝導帯底から−０．６ｅＶの位置にディ
ープアクセプタを形成し、成長中に取り込まれるｎ型不
純物に起因するノンドープ時のバックグラウンドキャリ
ア濃度を、１×１０¹⁵ｃｍ^-3以下と十分に低下させ、こ
れを補償する。かつ、注入電子を十分捕獲できる１×１
０¹⁷ｃｍ^-3でＦｅを活性化させることにより、ＩｎＰを
半絶縁性とする。以上のことにより、溝１４，１５側面
より、ＦｅがドープされたＩｎＰ２１を結晶成長させ、
この溝１４，１５を埋めていく。

【００２７】このとき、図２（ａ），（ｂ）に示すよう
に、［０１１］方向となっている溝１４の側面では、
［０−１１］方向となっている溝１５側面よりＩｎＰ２
１の成長が速い。このため、［０−１１］方向の溝の方
が［０１１］方向の溝より速く埋め込まれる（図３
（ａ））。しかし、この後すぐに、図３（ｂ）に示すよ
うに、［０１１］方向の溝も埋め込まれ、［０−１１］
方向の溝部に成長していた埋め込み層となるＩｎＰが盛
り上がってしまうことはない。

【００２８】これは、図２においては溝１４に対応する
［０−１１］方向の溝の幅を広くしておいたためであ
る。これに対して、両者の幅を同一もしくはこれに近い
状態としておくと、図４に示すように、側面が［０１
１］方向となっている溝（図４（ｂ））の方は、成長し
ているＩｎＰ４１がオーバーハングしてしまい、平坦性
が失われる。

【００２９】以上示したように、この実施例によれば、
溝１４，１５（図２）はどちらも平坦に埋め込まれ、こ
の後、絶縁膜１３を除去し、電極接続層５上にＩｎＰ層
（図示せず）を形成しておいた場合は、これを選択的に
ウエットエッチングして除去する。このウエットエッチ
ングは、ＩｎＰのみがエッチングされるようにするもの
であるため、埋め込み層６も少々エッチングされる。そ
して、図５に示すように、この上に、埋め込み層６を含
む導波路の領域が露出するように絶縁膜１０を形成し、
次いで、この絶縁膜１０上より金属を選択的に蒸着する
などによりｐ型電極７を形成する。

【００３０】実施例２．ところで、上記実施例において
は、埋め込み層を形成する溝をドライエッチング（反応
性イオンエッチング）で形成するようにしたが、これに
限るものではない。方向性が無く選択制（基板種類：Ｉ
ｎＰ，ＩｎＧａＡｓ等に対する）のないウエットエッチ
ング法で形成するようにしても同様である。図６は、溝
１４ａ，１５ａをウエットエッチングにより形成した場
合の、この発明の実施例２における光半導体装置の構成
を示す断面図である。同図において、１４ａ，１５ａは
液化Ｂｒをエタノールで希釈したエッチング液によりエ
ッチングすることで形成した溝であり、他は図５と同様
である。

【００３１】このエッチングでは、［０１１］方向と
［１００］方向の関係および［０−１１］方向と［１０
０］方向の関係が反映する。この結果、ストライプ方向
が［０１１］となる、言い換えるとドライエッチングで
は側面が［０−１１］方向となる溝１５ａの形成では、
図６（ａ）に示すように導波路は逆メサとなる。また、
ストライプの方向が［０−１１］となる、言い換えると
ドライエッチングでは側面が［０１１］方向となる溝１
４ａの形成では、図６（ｂ）に示すように導波路は順メ
サとなる。これは、ウエットエッチングでは（１１１）
系列の面がでることによる。

【００３２】このように、ストライプ状の導波路の形成
方向によって、順メサと逆メサとが同一基板上に形成さ
れる場合でも、側面が［０１１］方向となる溝の幅を、
側面が［０−１１］となる溝の幅より広くしておくこと
で、埋め込み層６はどちらにおいてもオーバーハングす
ることなく平坦に形成される。また、図６（ｃ）の斜視
図に示すように、溝を形成するときに等方的なドライエ
ッチングを用いた場合でも、結晶成長の速い面が側面と
なっている溝の方を幅広にしておくことで、上述と同様
に、導波路埋め込む埋め込み層はどちらの溝も同一に平
坦に形成される。

【００３３】実施例３．ところで、上記実施例では、同
一基板上に直交する導波路が形成されている場合につい
て説明したが、これに限るものではない。導波路がマト
リクス状に形成される場合についても同様である。図７
は、この発明による導波路がマトリクス状に形成された
光半導体装置の構成を示す平面図と断面図である。ここ
で、図７（ｂ）は図７（ａ）のＡＡ’断面を示すもので
あるが、図７（ａ）は図７（ｂ）において、ｐ型電極７
および絶縁膜１０が形成されていない状態を示すもので
あり、また、図７（ａ）と図７（ｂ）との表示の寸法関
係は一致せず、図７（ｂ）は導波路７１を図の中心に示
している。

【００３４】同図において、１４ｂは側面が［０１１］
方向の溝、１５ｂは側面が［０−１１］方向の溝、７１
は導波路、７２はダミー部であり、他は図５と同様であ
る。このように、導波路７１を埋め込む場合において
も、ダミー部７２を残すようなエッチングにより上記実
施例と同様に、溝１４ｂ，１５ｂを形成する。ここで、
やはり溝１４ｂは１００μｍ程度と溝１５ｂより広く形
成しておく。すなわち、図７（ａ）の平面図に示すよう
に、ダミー部７２は導波路７１とほぼ同様の細さに形成
される。

【００３５】以上のように、溝１４ｂと溝１５ｂとを形
成した後、埋め込み層６を実施例１と同様にして形成
し、ついで、ダミー部７２上をふさぐように絶縁膜１０
を形成し、そしてｐ型電極７を電極接続層５に接続する
ようにマトリクス状に形成すればよい。この実施例の場
合、絶縁膜１０はダミー部７２上をふさぐように形成す
ればよく、上記実施例のように、ｐ型電極７の端部下に
入り込むように形成する必要はなく、ある程度余裕を持
って形成できる。

【００３６】実施例４．ところで、上記実施例３では、
マトリクス状の導波路を埋め込むときに、マトリクスの
升目の中に導波路と同様の構成のダミー部を形成するよ
うにしたが、これに限るものではない。図８は、この発
明の第４の実施例である光半導体装置の製造方法を示す
断面図である。同図において、（ａ）〜（ｃ）は（ｄ）
におけるＡＡ’断面部を示すものであり、図８（ｄ）の
平面図は図８（ｂ）に相当する状態を示している。な
お、断面図と平面図は表示の寸法関係が異なっている。

【００３７】以下、この実施例４における形成方法につ
いて説明する。まず、上記実施例と同様にして、図８
（ａ）に示すように、電極接続層５までを形成し、次い
で、マトリクス状に形成する導波路部８１と、その升目
の中に形成するダミー部８２とを残すように、選択的に
絶縁膜１３を形成し、これをマスクとして電極接続層５
とオーバークラッド層４の一部をエッチングする。そし
て、ダミー部８２上の絶縁膜１３を選択的に除去する。

【００３８】次いで、ダミー部８２上にはマスクとなる
絶縁膜１３が無い状態で、再びエッチングして、図８
（ｂ）に示すように、活性層３部分までエッチング除去
されたダミー部８２が、マトリクスの升目の中に形成さ
れた導波路８１を形成する。ここで、溝１４ｃは溝１５
ｃより幅広に形成される。この状態で、上記実施例１と
同様の条件でＩｎＰを堆積形成して埋め込み層６ａを形
成し、この上に導波路８１の電極接続層５に接続するよ
うにｐ型電極７を形成する。

【００３９】以上に示したように、この実施例によれ
ば、導波路８１周辺からダミー部８２形成部までにかけ
てなめらかな斜面を有する埋め込み層６が形成され、ダ
ミー部８２は半絶縁性を有する埋め込み層６に埋まって
しまうため、ｐ型電極７とは接続することは無く、図
５，６，７で示した絶縁膜１０が必要無くなる。なお、
図８において、同一の符号は図７と同様である。

【００４０】実施例５．以下、この発明の第５の実施例
について説明する。図９は、２つの導波路９１，９２が
部分的に接近した方向性結合器の概略的な構成を示す斜
視図である。同図において９３，９４はダミー部であ
り、他の符号は図１と同様である。

【００４１】２つの導波路９１，９２の接近している平
行部分の間隔は、光の伝搬（波動関数のしみだし）を許
容させるために２μｍ程度と非常に狭くなっている。た
だし、他の領域は光を閉じ込める必要がある。このた
め、この方向性結合器の作成においては、まず最初に図
９（ｂ）に示す開口部９５を開けたエッチングマスクを
用いて、上述した平行部分の間の溝の形成と、この溝の
埋め込みとを行っておき、その後、他の部分の溝の形成
を行うようにしていく。

【００４２】ここで、導波路９１，９２の隣接する平行
部分と、それ以外の部分とは、その側面の方向が異なる
ものとなる。導波路９１，９２の接近している平行部分
の方向が［０１１］である場合、この部分の側面は［０
−１１］方向となり、結晶の成長が遅い。このため、こ
の場合は、図９（ｃ−１）の平面図に示すように、平行
部分は溝幅が若干狭くなるように、ダミー部９３，９４
を形成するようにすればよい。なお、埋め込み成長用の
溝の形成法および埋め込み成長法は、実施例１に準ずる
ものである。

【００４３】一方、導波路９１，９２の接近している平
行部分の方向が［０−１１］である場合、この部分の側
面は［０１１］方向となり、結晶の成長が速い。このた
め、この場合は、図９（ｃ−２）の平面図に示すよう
に、平行部分は溝の幅が広くなるように、ダミー部９
３，９４を形成するようにすればよい。

【００４４】実施例６．以下、この発明の第６の実施例
について説明する。図１０は、この実施例６におけるマ
ッハツェンダーのような分派型の導波路を有する光半導
体装置の構成を示す斜視図と平面図および断面図であ
る。同図において、１０１は導波路であり、分波導波路
１０１ａと分波導波路１０１ｂとに一度分かれてからも
う一度結合するようにしている。また、１０２は分波導
波路１０１ａ側のダミー部、１０３は分波導波路１０１
ｂ側のダミー部であり、他は図９と同様である。

【００４５】導波路１０１の方向が［０−１１］である
場合、この部分の側面は［０１１］方向となり、結晶の
成長が速い。このため、この場合は、図１０（ｂ）の平
面図に示すように、平行部分は溝幅が広くなるようにす
る。一方、分波導波路１０１ａ，１０１ｂの［０−１
１］方向でない部分は、その側面が［０１１］方向とな
らないので、この部分のダミー部１０２と分波導波路１
０１ａの間隔、およびダミー部１０３と分波導波路１０
１ｂの間隔を狭くしておくようにする。

【００４６】一方、導波路１０１の方向が［０１１］で
ある場合、この部分の側面は［０−１１］方向となり、
結晶の成長が遅い。このため、この場合は、図１０
（ｃ）の平面図に示すように、平行部分は溝幅が狭くな
るようにする。一方、分波導波路１０１ａ，１０１ｂの
［０１１］方向でない部分は、その側面が［０−１１］
方向とならないので、この部分のダミー部１０２と分波
導波路１０１ａの間隔、およびダミー部１０３と分波導
波路１０１ｂの間隔を広くしておくようにする。

【００４７】ところで、図１０（ｃ）のＡＡ’断面であ
る図１０（ｄ）に示すように、分波導波路１０１ａと分
波導波路１０１ｂとの間の間隔ｄ₁ は、ダミー部１０２
と分波導波路１０１ａおよびダミー部１０３と分波導波
路１０１ｂの間隔ｄ₂ に比較して広くなっている。しか
し、埋め込み層６の結晶成長途中の状態を黒部で示す図
１０（ｅ）の平面図に示すように、分波導波路１０１ａ
と分波導波路１０１ｂの結合部分から広がる斜め部分か
らの成長により、分波導波路１０１ａと分波導波路１０
１ｂの間の方が速く埋め込まれる。このため、間隔ｄ₁
の方を間隔ｄ₂ よりも広い状態としておく。なお、埋め
込み成長用の溝の形成法および埋め込み成長法は、実施
例１に準ずるものである。

【００４８】図１１，１２は、活性層を含む光素子がア
レイ状に複数形成された光半導体装置の製造途中の状態
を示す断面図と平面図である。図１１において、１１１
は１００μｍ程度の間隔でアレイ状に形成された光素
子、１１２，１１２ａは結晶成長途中の埋め込み層であ
る。光素子１１１は上記実施例において導波路に対応し
ている。また、図１１（ｂ），（ｄ）は［０１１］方向
から見た断面である。なお、図１１において、同一の符
号は図１と同様である。

【００４９】図１１（ａ），（ｂ）に示すように、この
例においても、光素子１１１の［０１１］方向の側面の
方が［０−１１］方向の側面より、結晶成長途中の埋め
込み層１１２の成長が速い。この結果、図１１（ｃ），
（ｄ）に示すように、光素子１１１の［０−１１］方向
の側面の間が完全に埋め込まれないうちに、光素子１１
１の［０１１］方向の側面の間が先に埋め込まれ、平坦
な表面が得られない。

【００５０】これに対して、図１２に示すように、アレ
イ状に配置された４つの光素子１１２を４角とする矩形
の中心部にダミー部１１３を形成するようにすれば、図
１２（ｄ）に示すように、平坦な表面となった埋め込み
層１１２ｄが得られる。図１２（ａ）〜（ｆ）はダミー
部１１３を形成したときの、形成途中から埋め込み完了
までの埋め込み層１１２ｃの状態を示している。ここ
で、図１２（ｄ）は図１２（ａ）のＡＡ’断面、図１２
（ｅ）は図１２（ｂ）のＢＢ’断面、図１２（ｆ）は図
１２（ｃ）のＣＣ’断面である。

【００５１】ダミー部１１３は、前述したように、光素
子１１１と同時に形成すればよい。このようにダミー部
１１３を設けることにより、光素子１１１の［０１１］
方向の側面の間に比較して、［０−１１］方向の側面の
間の距離が短くなる。この結果、［１００］方向の結晶
成長を抑制するような状態で、ＦｅをドープしたＩｎＰ
を結晶成長することで、図１２（ｂ），（ｅ）に示すよ
うに、光素子１１１の［０１１］方向の側面の間にＩｎ
Ｐが埋め込まれていくと、［０−１１］方向の間隔が狭
められることになる。そして、結果として、図１２
（ｃ），（ｆ）に示すように、埋め込み層６が平坦に形
成された状態となる。なお、図１２において、他の符号
は、図１と同様である。

【００５２】なお、上述では、光素子の平面形状が矩形
の状態としたが、図１３の平面図に示すように、平面形
状が円形の光素子１３１がアレイ状に配置されている場
合でも、同形状のダミー部１３２を、４つの光素子１３
１を４角とする矩形の中心部に配置するようにしてもよ
い。この場合、埋め込むＩｎＰ１３３は、図１３（ａ）
に示すように楕円形状に広がるように成長していく。そ
して、埋め込みが完了する直前では、図１３（ｂ）に示
すように、隙間１３４を残してＩｎＰ１３３が結晶成長
し、最終的には、図１３（ｃ）に示すように平坦な埋め
込み層６が形成される。

【００５３】なお、上述では、埋め込み層として、Ｉｎ
Ｐを用いるようにしたが、これに限るものではない。例
えば、ＧａＡｓ／ＧａＡｓＡｌ系の光半導体装置や、Ｇ
ａＡｓ／ＩｎＧａＡｓ系の光半導体装置の場合、ノンド
ープのＧａＡｓ（ＥＬ系）やクロムをドープしたＧａＡ
ｓを埋め込むようにしても同様である。上述したよう
に、光半導体装置を構成する基板に半導体を用いる場
合、これと同系列の半絶縁性半導体を埋め込み層に用い
るようにすれば、平坦な埋め込み層が得られる。

【００５４】

【発明の効果】以上説明したように、この発明によれ
ば、導波路の両脇を例えば半絶縁性半導体からなる埋め
込み層で埋め込むとき、ダミー部を形成して導波路とダ
ミー部との間の溝を埋めるようにし、かつ、側面が結晶
成長速度の速いところは溝の幅を広くするようにした。
このため、異なる方向からなる導波路から構成されてい
ても、平坦に埋め込まれた半導体埋め込み構造（ＢＨ構
造）とすることができるという効果がある。

【図面の簡単な説明】

【図１】 この発明の１実施例である光半導体装置の製
造方法を説明するための平面図と断面図である。

【図２】 図１に続くこの発明の１実施例である光半導
体装置の製造方法を説明するための断面図である。

【図３】 この発明の１実施例である光半導体装置の製
造方法を説明するための埋め込み構造の表面状態を示す
走査型電子顕微鏡写真である。

【図４】 従来の方法により製造した光半導体装置の構
成を示す断面図である。

【図５】 図２に続くこの発明の１実施例である光半導
体装置の製造方法を説明するための断面図である。

【図６】 この発明の実施例２における光半導体装置の
構成を示す断面図である。

【図７】 この発明の実施例３における光半導体装置の
構成を示す平面図と断面図である。

【図８】 この発明の第４の実施例である光半導体装置
の製造方法を示す断面図である。

【図９】 この発明の第５の実施例における光半導体装
置の構成を示す斜視図と平面図である。

【図１０】 この発明の第６の実施例における光半導体
装置の構成を示す斜視図と平面図および断面図である。

【図１１】 光素子がアレイ状に複数形成された光半導
体装置の製造途中の構成を示す平面図と断面図である。

【図１２】 光素子がアレイ状に複数形成された光半導
体装置の構成を示す平面図と断面図である。

【図１３】 光素子がアレイ状に複数形成された光半導
体装置の構成を示す平面図と断面図である。

【図１４】 従来よりある半導体レーザの構成を示す断
面図である。

【図１５】 従来よりある半導体レーザの構成を示す断
面図である。

【図１６】 従来の半導体レーザの製造方法を説明する
斜視図である。

【符号の説明】

１…基板、２バッファ層、３…活性層、４…オーバーク
ラッド層、５…電極接続層、６…埋め込み層、７…ｐ型
電極、８…ｎ型電極、１０，１３…絶縁膜、１４、１５
…溝、１６…ダミー部。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−187944（ＪＰ，Ａ) 特開 平４−127148（ＪＰ，Ａ) 特開 平４−330765（ＪＰ，Ａ) 特表 平６−510163（ＪＰ，Ａ) Ｍｉｙａｚａｗａ Ｔ；Ｋｏｂａｙａ ｓｈｉ Ｆ；Ｍｏｒｉ Ｈ，Ｃｏｎｆ. Ｐｒｏｃ．７ｔｈ Ｉｎｔｅｒｎａｔｉ ｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｉｎｄｉｕｍ Ｐｈｏｓｐｈｉｄｅ ａｎｄ Ｒｅｌａｔｅｄ Ｍａｔｅｒｉ ａｌｓ，米国，ｐｐ．283−286 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01S 5/00 - 5/50 G02B 6/12 H01L 21/205 H01L 33/00

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 基板上に形成された活性層を含む導波路
   と、 前記導波路に沿って前記基板上に形成されたダミー部
   と、 結晶成長により前記導波路とダミー部との間を埋めるよ
   うに形成された埋め込み層と を有し、 前記導波路の側面とこれに対向するダミー部の側面との
   結晶軸方向が対称性により同一であり、 前記埋め込み層の結晶成長速度が速い結晶面となってい
   る側面を有する前記導波路とダミー部との間の間隔は、
   前記埋め込み層の結晶成長速度がそれより遅い結晶面と
   なっている側面を有する前記導波路とダミー部との間の
   間隔より、広くなっていることを特徴とする光半導体装
   置。
2. 【請求項２】 請求項１記載の光半導体装置において、 前記埋め込み層はバンドギャップ中のディープレベルに
   不純物準位を形成するドーパントを添加した半絶縁性半
   導体からなることを特徴とする光半導体装置。
3. 【請求項３】 溝を形成することで、基板上に活性層を
   含む導波路を形成し、同時に前記導波路に沿ってダミー
   部を形成する第１の工程と、 結晶成長により、前記溝を埋めるように前記基板上に埋
   め込み層を形成する第２の工程とを有し、 前記第１の工程において、前記埋め込み層の結晶成長速
   度が速い結晶面となっている側面を有する前記導波路と
   ダミー部との間の溝は、前記埋め込み層の結晶成長速度
   がそれより遅い結晶面となっている側面を有する前記導
   波路とダミー部との間の溝より広く形成することを特徴
   とする光半導体装置の製造方法。
4. 【請求項４】 請求項３記載の光半導体装置の製造方法
   において、 前記第２の工程で、埋め込み層の結晶成長時にその埋め
   込み層のバンドギャップ中のディープレベルに不純物準
   位を形成するドーパントを添加することを特徴とする光
   半導体装置の製造方法。
5. 【請求項５】 請求項３または４記載の光半導体装置の
   製造方法において、 前記第２の工程において、前記埋め込み層はクロライド
   系の原料ガスまたはハイドライド系の原料ガスを用いた
   気相成長法により行うことを特徴とする半導体装置の製
   造方法。