JP5047665B2 - 半導体発光素子およびその製造方法 - Google Patents
半導体発光素子およびその製造方法 Download PDFInfo
- Publication number
- JP5047665B2 JP5047665B2 JP2007088299A JP2007088299A JP5047665B2 JP 5047665 B2 JP5047665 B2 JP 5047665B2 JP 2007088299 A JP2007088299 A JP 2007088299A JP 2007088299 A JP2007088299 A JP 2007088299A JP 5047665 B2 JP5047665 B2 JP 5047665B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- mesa stripe
- stripe portion
- conductivity type
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
図9は、上記提案に係る半導体発光素子7の光の導波方向に平行かつ電極分離溝73を含む断面図である。半導体発光素子7は、GaAs基板71上に積層されたp型AlGaAs埋め込み層72を備える。GaAs基板71の下面には電極73が形成され、p型AlGaAs埋め込み層72上には、電極分離溝73を挟んで電極74aおよび電極74bが形成されている。図7の点線の矢印で示すように、電極分離溝73の下部を流れるリーク電流ITは、p型AlGaAs埋め込み層72内を通過する。
また、本発明の請求項3の半導体発光素子は、前記分離領域が、前記メサストライプ部の両側面に接して形成されていることを特徴とする構成を有していてもよい。
また、本発明の請求項6の半導体発光素子の製造方法は、前記分離領域形成用の耐エッチングマスクが、前記メサストライプ部形成用の耐エッチングマスクの両側面に接して配置されるものであってもよい。
本発明に係る半導体発光素子の第1の実施形態を図1に示す。図1(a)は斜視図、図1(b)はA−A断面図、図1(c)はB−B断面図である。
光増幅用電極26aおよび位相制御用電極26bにそれぞれ光増幅用電流および位相制御用電流が印加されると、埋め込み層16、17、18および分離領域19を介して光増幅領域21から位相制御領域22に至るリーク電流IBが生じる。
本発明に係る半導体発光素子の製造方法は、図2および図3に示すように、(1)半導体基板11上に活性層13を含む複数の半導体層を積層してダブルヘテロ構造基板5を製造するダブルヘテロ構造基板製造段階と、(2)ダブルヘテロ構造基板上に、絶縁性のメサストライプ部形成用の耐エッチングマスク30aを形成するとともに、メサストライプ部形成用の耐エッチングマスク30aの側方に絶縁性の分離領域形成用の耐エッチングマスク30bを形成する耐エッチングマスク形成段階と、(3)耐エッチングマスク形成後のダブルヘテロ構造基板5の少なくとも活性層13の下面まで厚さ方向にエッチングするエッチング段階と、(4)エッチング段階で除去された部分に埋め込み層16、17を埋め込む第1の埋め込み段階と、(5)メサストライプ部形成用の耐エッチングマスク30aを除去する耐エッチングマスク除去段階と、(6)第1の埋め込み段階で埋め込んだ埋め込み層16、17の上面およびメサストライプ部形成用の耐エッチングマスク30aが除去された部分の上面に埋め込み層18を形成する第2の埋め込み段階とを含む。
なお、図2および図3においては、簡単のため縦横に2個ずつ素子が連なったウエハを図示している。
本発明に係る半導体発光素子の第2の実施形態を図4に示す。なお、第1の実施形態と同様の構成および製造工程については説明を省略する。第2の実施形態の半導体発光素子2は、図4の斜視図(a)およびB’−B’断面図(b)に示すように、上述の第1の実施形態の構成と比較して、分離領域29が、メサストライプ部15の両側面に接して配置される点が異なる。
本発明に係る半導体発光素子の第3の実施形態を図6に示す。図6(a)は斜視図、図6(b)は光の導波方向に沿った断面(C−C断面)の構造を示す断面図である。第3の実施形態の半導体発光素子3は、第1の実施形態の構成に回折格子311を備える波長制御領域31を加えた構成を有する。
本発明に係る半導体発光素子の第4の実施形態を図7に示す。図7(a)は斜視図、図7(b)は光の導波方向に沿った断面(C’−C’断面)の構造を示す断面図である。
まず、図2(1)に示すダブルヘテロ構造基板5の一部分を、少なくとも活性層13の下面までエッチングにより除去した後、この部分にMOVPE(有機金属気相成長)法などを用いて、第1クラッド層12と同一の導電性を有する再成長第1クラッド層32、再成長導波路層33、第2クラッド層14と同一の導電性を有する再成長第2クラッド層34を順次成長し、位相制御領域42を構成する再成長領域35を形成する。なお、この成長工程においては活性層13と再成長導波路層33が接続し、かつ、再成長第2クラッド層34の上面と第2クラッド層14の上面がほぼ一致するように調整する。
5 ダブルヘテロ構造基板
11 半導体基板
12 第1クラッド層
13 活性層
14 第2クラッド層
15、45 メサストライプ部
16、17、18 埋め込み層
19、29、39 分離領域
21 光増幅領域(第1の領域)
22、42 位相制御領域(第2の領域)
30a、30b 耐エッチングマスク
32 再成長第1クラッド層
33 再成長導波路層
34 再成長第2クラッド層
Claims (6)
- 光の導波方向にストライプ状に形成されたメサストライプ部を有し、半導体基板上に形成される第1の領域および第2の領域と、
前記第1の領域と前記第2の領域とを電気的に分離する分離領域と、
前記半導体基板の下方に形成された下方電極と、
前記半導体基板の上方において、前記第1の領域および前記第2の領域にそれぞれ形成された第1の上方電極および第2の上方電極と、を備え、
前記第1の領域における前記メサストライプ部は、第1の導電型の前記半導体基板上に、少なくとも前記第1の導電型の第1クラッド層、活性層、および前記第1の導電型と反対の第2の導電型の第2クラッド層が順次積層されてなり、
前記第2の領域における前記メサストライプ部は、前記半導体基板上に、少なくとも前記第1クラッド層および前記第2クラッド層が順次積層されてなり、
前記メサストライプ部の側面には、前記第2の導電型の埋め込み層および前記第1の導電型の埋め込み層が交互に複数積層され、
前記メサストライプ部および前記複数の埋め込み層の上面には、前記第2の導電型の上部埋め込み層が形成され、
前記分離領域は、前記メサストライプ部の両側方に形成され、少なくとも前記第1クラッド層および前記第2クラッド層を有し、
前記第1の領域における前記複数の埋め込み層および前記上部埋め込み層、前記分離領域における前記第1クラッド層および前記第2クラッド層、ならびに、前記第2の領域における前記複数の埋め込み層および前記上部埋め込み層からなる逆バイアス接合により、前記第1および第2の上方電極に駆動電流が印加される際に前記分離領域を介して前記第1および第2の領域間を流れるリーク電流を抑制することを特徴とする半導体発光素子。 - 前記分離領域が、前記メサストライプ部の両側方に前記複数の埋め込み層を介して形成されていることを特徴とする請求項1に記載の半導体発光素子。
- 前記分離領域が、前記メサストライプ部の両側面に接して形成されていることを特徴とする請求項1に記載の半導体発光素子。
- 第1の導電型の半導体基板上に、前記第1の導電型の第1クラッド層、活性層、および前記第1の導電型と反対の第2の導電型の第2クラッド層を含む複数の半導体層を積層してダブルヘテロ構造基板を製造するダブルヘテロ構造基板製造段階と、
前記ダブルヘテロ構造基板上に、絶縁性のメサストライプ部形成用の耐エッチングマスクを形成するとともに、前記メサストライプ部形成用の耐エッチングマスクの側方に絶縁性の分離領域形成用の耐エッチングマスクを形成する耐エッチングマスク形成段階と、
前記耐エッチングマスク形成後の前記ダブルヘテロ構造基板の少なくとも前記活性層の下面まで厚さ方向にエッチングするエッチング段階と、
前記エッチング段階で除去された部分を、前記第2の導電型の埋め込み層および前記第1の導電型の埋め込み層を交互に複数積層して埋め込む第1の埋め込み段階と、
前記メサストライプ部形成用の耐エッチングマスクを除去する耐エッチングマスク除去段階と、
前記第1の埋め込み段階で埋め込んだ前記複数の埋め込み層の上面および前記メサストライプ部形成用の耐エッチングマスクが除去された部分の上面を、前記第2の導電型の上部埋め込み層で埋め込む第2の埋め込み段階と、を含むことを特徴とする半導体発光素子の製造方法。 - 前記分離領域形成用の耐エッチングマスクが、前記メサストライプ部形成用の耐エッチングマスクの両側面から離れて配置されることを特徴とする請求項4に記載の半導体発光素子の製造方法。
- 前記分離領域形成用の耐エッチングマスクが、前記メサストライプ部形成用の耐エッチングマスクの両側面に接して配置されることを特徴とする請求項4に記載の半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007088299A JP5047665B2 (ja) | 2007-03-29 | 2007-03-29 | 半導体発光素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007088299A JP5047665B2 (ja) | 2007-03-29 | 2007-03-29 | 半導体発光素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008251649A JP2008251649A (ja) | 2008-10-16 |
JP5047665B2 true JP5047665B2 (ja) | 2012-10-10 |
Family
ID=39976290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007088299A Active JP5047665B2 (ja) | 2007-03-29 | 2007-03-29 | 半導体発光素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5047665B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9587310B2 (en) | 2001-03-02 | 2017-03-07 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010169625A (ja) * | 2009-01-26 | 2010-08-05 | Anritsu Corp | ガス検知装置 |
JP2015109319A (ja) * | 2013-12-03 | 2015-06-11 | 日本電信電話株式会社 | 狭線幅レーザ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0750815B2 (ja) * | 1990-08-24 | 1995-05-31 | 日本電気株式会社 | 半導体光集積素子の製造方法 |
JP3256772B2 (ja) * | 1994-12-27 | 2002-02-12 | 日本電信電話株式会社 | 光半導体装置およびその製造方法 |
JPH09275240A (ja) * | 1996-04-02 | 1997-10-21 | Hitachi Ltd | 導波路型光素子およびその作製方法 |
JP2004253602A (ja) * | 2003-02-20 | 2004-09-09 | Hitachi Ltd | 光導波路素子およびその製造方法 |
-
2007
- 2007-03-29 JP JP2007088299A patent/JP5047665B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9587310B2 (en) | 2001-03-02 | 2017-03-07 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
US10280509B2 (en) | 2001-07-16 | 2019-05-07 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
Also Published As
Publication number | Publication date |
---|---|
JP2008251649A (ja) | 2008-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4938267B2 (ja) | レーザダイオードの製造方法 | |
CN110140264A (zh) | 半导体激光二极管 | |
JP2009059918A (ja) | 光半導体デバイス | |
US9153942B2 (en) | Method of manufacturing semiconductor device | |
KR101262226B1 (ko) | 반도체 발광 소자의 제조방법 | |
JP5810720B2 (ja) | 量子カスケード半導体レーザ、レーザ装置および量子カスケード半導体レーザの製造方法 | |
JP2011009456A (ja) | 半導体光素子、及びその製造方法 | |
JP5047665B2 (ja) | 半導体発光素子およびその製造方法 | |
JP2010056105A (ja) | 半導体レーザ素子およびその製造方法 | |
JP2008166371A (ja) | 光半導体素子及びその製造方法 | |
KR20080014613A (ko) | 반도체 광 소자 및 그 제조 방법 | |
KR100768535B1 (ko) | 광소자 | |
US10545285B2 (en) | Hybrid optical assembly and method for fabricating same | |
JP2002232080A (ja) | 電流閉じ込め構造を持つ半導体素子及びその製造方法 | |
WO2019208697A1 (ja) | 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法 | |
JP2008053476A (ja) | 半導体チップおよびその製造方法 | |
US9917420B2 (en) | Quantum cascade laser integrated device | |
JP2001244569A (ja) | 半導体レーザ発光装置の製造方法 | |
JP2005183621A (ja) | 半導体発光装置の製造方法 | |
JP2017034080A (ja) | 半導体発光素子 | |
JP2011187529A (ja) | 光半導体装置、光半導体装置の製造方法及び光半導体素子 | |
JP2010238715A (ja) | 半導体発光素子の製造方法および半導体発光素子 | |
CN115149399A (zh) | 光栅激光器及制备方法 | |
JP2017054859A (ja) | 半導体発光デバイス | |
JP2009059919A (ja) | 光半導体デバイス及びその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120718 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5047665 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |