JPWO2015093019A1 - 半導体光導波路、その製造方法およびそれを用いた光通信用デバイス - Google Patents

半導体光導波路、その製造方法およびそれを用いた光通信用デバイス Download PDF

Info

Publication number
JPWO2015093019A1
JPWO2015093019A1 JP2015553365A JP2015553365A JPWO2015093019A1 JP WO2015093019 A1 JPWO2015093019 A1 JP WO2015093019A1 JP 2015553365 A JP2015553365 A JP 2015553365A JP 2015553365 A JP2015553365 A JP 2015553365A JP WO2015093019 A1 JPWO2015093019 A1 JP WO2015093019A1
Authority
JP
Japan
Prior art keywords
optical waveguide
pattern
dummy
semiconductor optical
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015553365A
Other languages
English (en)
Other versions
JP6296063B2 (ja
Inventor
高橋 森生
森生 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2015093019A1 publication Critical patent/JPWO2015093019A1/ja
Application granted granted Critical
Publication of JP6296063B2 publication Critical patent/JP6296063B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • G02B6/136Integrated optical circuits characterised by the manufacturing method by etching
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083Constructional arrangements
    • G02B2006/12097Ridge, rib or the like

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

半導体光導波路の作製において半導体電子回路のプロセス技術をそのまま適用しても、設計を反映した所望の特性を有する半導体光導波路を実現することは困難である。基板と、基板上に配置された半導体光導波路構造と、基板上の半導体光導波路構造の周囲に形成された平面領域と、基板上の平面領域の周囲に配置され、複数のダミーパターンによって形成された半導体ダミー構造と、を有し、半導体光導波路構造は、基板と平行な面上において線対称パターンを有し、複数のダミーパターンは、線対称パターンの対称軸に対して対称に配置されることを特徴とする。

Description

本発明は、半導体光導波路、その製造方法およびそれを用いた光通信用デバイスに関し、特に、半導体薄膜を光導波路に用いる半導体光導波路、その製造方法およびそれを用いた光通信用デバイスに関する。
光ファイバ通信における大容量化や長距離化は、高速な強度変調信号や波長多重化などの技術によって進展してきた。これらの技術に加えて、近年、デジタル信号処理技術の向上によって、偏光多重化や多値位相変調などの技術が使用されるようになった。そして、既設の光ファイバ網を活用して、通信容量をより一層増加させることが可能になってきている。
このような状況に伴って、光ファイバ通信に用いられる光通信用デバイスに対して、高集積化、小型化、高機能化、低コスト化などの要求が挙げられている。これらの要求は互いにトレードオフの関係にあり、これまでの技術の延長上では要求を満たすことが困難となってきている。
光通信用デバイスのサイズや性能等は、光通信用デバイスに内装されている光導波路の構成や性能によって決定される部分が大きい。そこで、光導波路を半導体集積回路に関する製造プロセスを使って作製することが進められている。具体的には、半導体薄膜に微細な光導波路パターンを設計することによって、光導波路を作製する。半導体、例えばシリコン等は、ガラスよりも屈折率が高いことから、ガラス導波路と比べて光導波路の小型化が容易である。また、LSI(Large Scale Integration)製造などに用いられる高精細なCMOS(Complementary Metal Oxide Semiconductor)プロセス技術の活用や転用が期待できる。
このような半導体(シリコン)光導波路の一例が、特許文献1−3等に記載されている。特許文献1に記載のシリコン光導波路は、ガラスなどの絶縁体からなる基板と、ベースと呼ばれる平板状のシリコン薄膜と、シリコンからなる矩形状の矩形型導波路とを含む。そして、矩形型導波路の幅および基板上方からの高さ、平板状のシリコン薄膜の厚さ、これらの間に所定の関係式が成り立つように形状を設計している。それによって、シリコン光導波路を伝搬する導波光のTE−TM間の波長シフトを、0.2nm未満とすることができる。
特開2006−11443号公報 特開2000−91319号公報 特開2003−156642号公報
しかしながら、特許文献1に記載のシリコン光導波路には次のような問題がある。まず、シリコン光導波路の作製における留意点について説明する。屈折率の大きい材料であるシリコンから形成されるシリコン光導波路は、シリカガラス等から形成されるガラス導波路と比べて伝搬モードの界分布が非常に小さいことから、コア形状の変化に対して伝搬モードが敏感に変化する。これにより、ガラス形成技術による光導波路形成の場合と比べて、高い加工精度が必要となる。具体的には、必要とされる光導波路のコア幅のパターン加工精度は、ガラス導波路においては±0.1μmであるのに対し、シリコン導波路においては±数nmであり、2桁高い加工精度が必要となる。
さらに光導波路のパターン加工においては、所要の加工精度が必要とされる領域が、局所的に留まらず広範囲に存在する。具体的には、MOSトランジスタにおいては、所要の加工精度が必要とされる領域は、例えばゲート近傍のパターンなど局所的であるのに対して、光導波路においては、光導波路パターン全体にわたる。つまり、数十μmから数百μmの長さ、場合によってはミリ単位の連続する光導波路パターンに対して、コア幅の高い加工精度が必要となる。
光導波路パターン全体にわたる位相制御が必要である場合や、より精度が高い偏光依存性や位相の制御が必要である場合などにおいては、光導波路のコア幅のパターン加工精度が問題となる。つまり、特許文献1に記載のシリコン光導波路の構成では、光導波路を伝搬する導波光の位相が、製造プロセスにおいて光導波路コア幅のずれやゆらぎが発生することによって、設計値からずれてしまう。
以上のように、半導体光導波路の作製において半導体電子回路のプロセス技術をそのまま適用しても、設計を反映した所望の特性を有する半導体光導波路を実現することは困難であるという問題があった。なお、特許文献3は、フォトニック結晶導波路を実現するためのパターンを決定するための設計方法を提案するものであり、製造プロセスにおいて設計値とのずれが発生することは想定されていない。
本発明の目的は、半導体光導波路の作製において半導体電子回路のプロセス技術をそのまま適用しても、設計を反映した所望の特性を有する半導体光導波路、その製造方法およびそれを用いた光通信用デバイスを提供することにある。
本発明の半導体光導波路は、基板と、基板上に配置された半導体光導波路構造と、基板上の半導体光導波路構造の周囲に形成された平面領域と、基板上の平面領域の周囲に配置され、複数のダミーパターンによって形成された半導体ダミー構造と、を有し、半導体光導波路構造は、基板と平行な面上において線対称パターンを有し、複数のダミーパターンは、線対称パターンの対称軸に対して対称に配置されることを特徴とする。
本発明の光通信用デバイスは、上記の半導体光導波路を含む。
本発明の半導体光導波路の製造方法は、基板上に第1クラッド層およびコア層を配置し、コア層に所定のマスクを用いたフォトリソグラフィおよびエッチングを施すことによってコアパターンを形成し、形成したコアパターンの上に第2クラッド層を配置する、半導体光導波路の製造方法であって、マスクは、複数のダミーパターンを周期的に配置し、所定の中心軸を中心とする安全距離範囲内のダミーパターンを除去し、安全距離範囲の外側に隣接する制御領域内のダミーパターンを、中心軸に対して線対称になるように再配置し、中心軸と、光導波路構造パターンの中心線と、が一致するように、安全距離範囲内に光導波路構造パターンを形成する、ことによって形成される、ことを特徴とする。
本発明によれば、半導体光導波路の作製において半導体電子回路のプロセス技術をそのまま適用しても、設計を反映した所望の特性を有する半導体光導波路、その製造方法およびそれを用いた光通信用デバイスを提供できる。
本発明の第1の実施形態に係る半導体光導波路の平面図である。 本発明の第1の実施形態に係る半導体光導波路の断面図である。 本発明の第2の実施形態に係る半導体光導波路の構成を示す平面図である。 本発明の第3の実施形態に係る半導体光導波路の構成を示す平面図である。 本発明の第4の実施形態に係る半導体光導波路の構成を示す平面図である。 本発明の第5の実施形態に係る半導体光導波路の構成を示す平面図である。 本発明の第5の実施形態に係る半導体光導波路の構成を示す断面図である。 関連する半導体光導波路の構成を示す平面図である。 関連する半導体光導波路の構成を示す断面図である。 関連する別の半導体光導波路の構成を示す平面図である。 関連する別の半導体光導波路の構成を示す断面図である。
(第1の実施形態)
図1Aは、本発明の第1の実施形態に係る半導体光導波路の平面図であり、図1Bは半導体光導波路の断面図である。半導体の一例として、シリコンを用いた場合について述べる。シリコン基板10、シリコン酸化層下層11、そしてシリコン層12からなるSOI(Silicon On Insulator)基板に、シリコン酸化層上層13が積層されている。シリコン層12には、シリコン光導波路構造40のコアパターンであるコア20、および、格子状のダミー構造31が形成されている。
シリコン光導波路構造40は、シリコン膜厚が薄く平板状のスラブ21と、シリコン膜厚が厚く狭幅のコア20とによって光導波路の伝搬層が形成される、リッジ型の光導波路である。図1AのA−A’を切断線とする図1Bの断面図において、コア20およびスラブ21部分の断面には、リッジ型の光導波路の凸型形状が現れている。
ダミー構造31は、コア20と略同一の厚さであって導波光を伝搬させない複数のダミーパターンを含む。このダミー構造31を構成する個々のダミーパターンは、ウェハ面内に一様に設けられ、例えば、略等間隔で格子状に配置されている(図1Aの実線部分)。つまり、ダミー構造31は周期構造を含んでいる。そして、ダミー構造31を構成する個々のダミーパターンのうち、光導波路のコア近傍領域におけるダミーパターンは、光導波路を伝搬する導波光に影響を与えないように、所定の範囲内のものが除去される。図1Aの破線部分は、除去されたダミーパターンの除去跡34である。
続いて、このリッジ型のシリコン光導波路の作用について説明する。コア20に導波光が閉じ込められて伝搬する。リッジ型光導波路において、光導波路断面内の上下方向に対する導波光の閉じ込めは、クラッド層であるシリコン酸化層11、13によって実現される。また、光導波路断面内の左右方向に対する光の閉じ込めは、コア20とスラブ21によって形成される凸形状によって実現される。このように導波光の伝搬モードはリッジ型光導波路の凸形状によって左右される。
光導波路の設計においては、一般的に、伝搬モードが1つであるシングルモード導波路として設計を行う。例えば、リッジ型光導波路は、高さ1.5μm、リッジ幅1.2μm、スラブ厚0.5μmの凸形状である場合、シングルモード伝搬の光導波路として機能する。このようなシングルモード条件の光導波路は、導波光の十分な閉じ込めが可能であり、導波光の界分布はコアのリッジ近傍に大部分が収まる。光導波路コア断面内での界分布の広がりは、全幅で6μm程度と見積っておけば充分である。この界分布が広がっている範囲(以後、安全距離範囲と呼ぶ)が、ダミーパターンが除去される所定の範囲であるか否かを判断する目安となる。
そして、ダミー構造31を構成する個々のダミーパターンの中で、安全距離範囲内に位置するダミーパターンが、光導波路を伝搬する導波光に影響を与えることを抑制するために除去される。一方、安全距離範囲よりも離れた位置には、ダミーパターンが配置される。そして、本実施形態においては、ダミーパターンのパターン密度およびエッチング面積ができる限り一定値になるように設計する。
ダミー構造31を構成する個々のダミーパターンの形状は、例えば、矩形状に設計される。そして、複数のダミーパターンを周期的に配置することによって、例えば、格子状のダミー構造31が形成される。なお、ダミー構造31を形成する個々のダミーパターンの形状は、矩形に限らず、円形や多角形など任意の形状でよい。
ここで、留意すべきことは、複数のダミーパターンを含むダミー構造を、光導波路コアの中心線(以後、コア中心線と呼ぶ)に対し、線対称に配置することである。その理由は、光導波路コアに対してダミー構造を対称に配置することで、導波路コアの近傍における局所的なエッチング条件を均一にできるからである。例えば、光導波路コアに対するダミー構造の配置対称性は、少なくともコア中心線から、10μm〜100μmまでの領域において維持することが望ましい。一方、導波光の位相を高精度に制御する必要が低い領域では、光導波路コアに対するダミー構造の配置対称性を必ずしも備える必要はなく、ダミー構造を構成する個々のダミーパターンを、全体のパターン密度が均一となるように配置してもよい。
このように、光導波路パターンを設計する場合、リッジ型光導波路のコアの凸形状を形成する領域と安全距離範囲を除く領域に、ダミー構造を構成する複数のダミーパターンを配置する。この時、複数のダミーパターンを、コア中心線を中心に線対称に配置する。例えば、一辺10μmの正方形状のダミーパターンを、15μmピッチで等間隔に配置する。なお、ダミー構造を構成する個々のダミーパターンの形状は、例えば、プラズマとエッチングガスを用いたドライエッチング装置など、使用している製造プロセスに応じて決定すれば良い。
次に、上述した半導体光導波路の製造方法について説明する。半導体コア層をエッチング加工するためのフォトリソグラフィ工程において使用されるフォトマスクは、上述したダミーパターンを含む導波路パターンの設計に基づいて形成される。まず、複数のダミーパターンを全面に周期的に配置したフォトマスクデータを作成する。次に、導波路コアパターンを配置する領域において、コア中心線を中心に安全距離範囲のダミーパターンをフォトマスクデータから除去する。さらに、導波路の幅を精密に制御したい導波路パターン領域、例えば、コア中心線から安全距離以上、かつコア中心線から10μm〜100μmまでの領域において、既に配置してある複数のダミーパターンをフォトマスクデータから除去する。その後、フォトマスクデータのこの領域内に、コア中心線を中心に線対称となるように、複数のダミーパターンを新たに配置する。最後に、導波路コアパターンとダミーパターンを同じフォトマスクデータ上に合成する。上記のように用意されたフォトマスクデータを使用して作製されたフォトマスクを用いて、フォトリソグラフィ工程でエッチングマスクを基板上に形成し、基板をエッチング加工等することにより、光導波路が作製される。
具体的には、基板上に第1クラッド層(例えば、SiO層)およびコア層(例えば、Si層)を配置し、コア層に上記のフォトマスクを用いたフォトリソグラフィ工程およびエッチング工程を経ることによってコアパターンを形成し、形成したコアパターンの上に第2クラッド層(例えば、SiO層)を配置する、ことによって本実施形態に係る光導波路が作製される。上記のように形成されたマスクパターンを用いて複数の光導波路を試作したところ、光位相等は設計値からのずれが小さく、所望の特性が実現できていることが確認された。
上述した半導体光導波路の構成およびその製造方法によって、光導波路コアの製造プロセスの一つであるエッチングプロセスにおける光導波路コア幅のずれやゆらぎの発生を抑制でき、光導波路幅の高精度な形成が可能となる。これにより、半導体電子回路の製造プロセスを用いて、所望の特性を有する半導体光導波路を均一に実現することができる。
次に、本実施例と関連技術との比較検証結果について説明する。関連技術として、エッチングを行うウェハ面内に、本来必要なパターンに加えて、捨てパターン(ダミーパターン)を設ける方法がある。このような捨てパターンを設ける例が、特許文献2に記載されている。特許文献2に記載のドライエッチング方法および薄膜パターンでは、ガラス基板上に形成されたシリコン薄膜をドライエッチングする際、ウェハ全面にわたって300μm以内に開口部が存在するようなパターンが使用されている。そして、ウェハ全面に対するエッチングの均一化を図ることができるとしている。上記の関連技術を、そのままシリコン光導波路の作製に適用する場合、下記の問題が発生する。
図6Aは、関連するドライエッチング方法を適用した、半導体光導波路の平面図、図6Bはその断面図である。関連技術を用いて形成されたダミー半導体において、個々のパターンはウェハ全面にわたって周期的に配置される。一方、シリコン光導波路構造40を構成するコアパターンは、光回路設計に応じたウェハ面内の所定の位置に配置される。周期的に配置されたダミー構造30のうち、シリコン光導波路コアパターンと重なった領域およびシリコン光導波路コアパターンの近傍領域に配置されたダミーパターン(図6Aの破線部分)は、光回路の設計段階において予め除去される。この場合、除去後のパターンは、光導波路のコア中心線に対して非線対称になる。
ダミーパターンがコア中心線に対して非線対称になることにより、光導波路コア近傍の局所的なエッチング領域が非対称になる。ここで、ウェハ面内のパターン密度はダミーパターンの配置によってほぼ一定に保たれているため、ウェハ全体の平均エッチングレートは一定に保たれる。しかしながら、導波路コア近傍においては、局所的なエッチング状態に変化が発生し、導波路パターンの形状が設計値から変化する。導波路パターン形状が設計値からずれることによって、高い加工精度が必要とされる領域が広範囲にわたる光導波路において、所望の特性が実現できないという問題が発生する。
図7Aは、関連するドライエッチング方法を適用した、別のシリコン光導波路の平面図、図7Bはその断面図である。図7A、図7Bにおいて、シリコン光導波路構造における2つのシリコン光導波路パターン40Cと40Dとが近接して配置されている。そして、周期的に配置されたダミー構造30のうち、各光導波路パターンと重なった領域および各光導波路パターンの近傍領域に配置されているダミーパターンが除去される(図7Aの破線部分)。この場合、2つのシリコン光導波路パターン40Cと40Dとによって挟まれた領域にはダミーパターンが全く配置されない。つまり、ダミーパターンは、光導波路40Dの右側にしか配置されない。その結果、ダミーパターンの配置が光導波路のコア中心線に対して非線対称となる。
周期的に配置されたダミーパターンから、光導波路領域およびその近傍領域に配置されたダミーパターンを除去し、残ったダミーパターンが光導波路パターンに対して非対称な配置となる場合、光導波路コアの左右のエッチング領域が非対称となる。この場合、導波路コア近傍においては局所的なエッチング状態に変化が発生し、導波路パターンの形状が設計値からずれる。これにより、伝搬光の光位相を高精度で制御する必要がある光導波路等において、所望の特性が実現できないという問題が発生する。特に、光導波路が複数並列配置された場合には、この問題が顕著となる。
以上のように、シリコン光導波路の製造プロセスにおいて、関連する半導体電子回路のドライエッチング工程で用いられるダミーパターン配置をそのまま適用する場合、設計を反映した所望の特性を有するシリコン光導波路を実現することはできない。
一方、本実施形態では、上述したように、光導波路の近傍領域においても、ダミーパターンの対称配置が維持される。すなわち、シリコン光導波路構造に含まれる光導波路パターンが線対称軸を有しており、ダミーパターンが光導波路パターンに対して線対称に配置される。従って、高い加工精度が必要とされる領域が広範囲わたるような光導波路や、伝搬光の光位相を高精度に制御する必要がある光導波路等に対しても、半導体電子回路の製造プロセスを用いて所望の特性が実現できる。以上のように、本実施形態は関連技術と比較して優れた効果を有する。
(第2の実施形態)
図2は、本発明の第2の実施形態に係る半導体光導波路の構成を示す平面図である。図2に示す平面図の構成と図1Aに示す平面図の構成とは、対称性を維持する領域に配置されたダミーパターン形状が異なる。すなわち、図2において、シリコン光導波路構造40の近傍領域に配置された複数のダミーパターンは、一部が欠けた形状を有することによって、疑似格子状のダミー構造32を構成する。その他の構成は図1Aの半導体光導波路と同様に構成される。
すなわち、図2に示すように、一部が欠けた形状のダミーパターンは、シリコン光導波路構造40のコアパターンの中心線に対して、線対称に配置される。本実施形態においても、光導波路コアの近傍領域にダミーパターンが線対称に配置されることにより、エッチングの均一性が得られる。
以上のように、光導波路近傍領域に配置されるダミーパターンは、そのパターンの一部が欠けた形状であってもよい。このようなダミーパターンの形状およびその配置によって、光導波路コアのエッチングプロセスにおいて、高精度の光導波路形成が維持される。すなわち、半導体電子回路の製造プロセスを用いて、所望の特性を有する半導体光導波路を形成することができる。
(第3の実施形態)
図3は、本発明の第3の実施形態に係る半導体光導波路の構成を示す平面図である。図3に示す平面図の構成と図1Aに示す平面図の構成とは、シリコン光導波路構造40の近傍領域に配置されたダミーパターンの形状が異なる。すなわち、図3において、ダミー構造を構成するダミーパターンは、半導体光導波路のコア中心線の伸長方向に連続しており、離間していない。そして、この長尺のダミー構造33が、シリコン光導波路構造40のコアパターンの中心線に対して、線対称に配置されている。その他の構成は図1Aに示す構成と同様である。
例えば、光導波路の小型化や集積化の設計においては、光導波路の曲がりパターンが多く発生する。その円弧状の光導波路パターンの左右近傍に格子状のダミーパターンを配置すると、小さなパターン残留が発生するなど、製造プロセスにおいて問題となる場合がある。方形状のダミーパターンを格子状に配置する必要はなく、ダミーパターンと導波路パターンとの重なりが複雑な形状となるような領域では、ダミーパターンを導波路パターンと同様にダミーパターンを長尺に形成し、その密度が一定となるように配置することができる。
なお、前述のように、光導波路のエッチング状態により強い影響を与えるのは、導波路パターンのコア中心から近い距離のダミーパターンである。そこで、導波路コア中心から例えば60μm程度までの距離内に長尺のダミーパターンを配置し、60μm以上離れた領域に、格子状に配置したダミーパターンを配置することもできる。なお、外側領域に格子状に配置されたダミーパターンについては、コア中心線に対して線対称に配置する必要は必ずしもない。
長尺のダミーパターンを配置することで、例えば、三角関数やクロソイド曲線などの複雑な形状に設計された曲がり導波路であっても、ダミーパターンのコア中心に対する線対称性を確保することができ、導波光の光位相の制御を安定化することができる。
以上のように、光導波路近傍領域に配置されるダミーパターンは、個々のパターンをコア中心線方向に連続的に配置させることによって形成することができる。このような長尺のダミーパターンを配置することによって、エッチングプロセスにおいて高精度な設計を維持することができる。すなわち、半導体電子回路の製造プロセスを用いて、所望の特性を有する半導体光導波路を実現することができる。
(第4の実施形態)
図4は、本発明の第4の実施形態に係る半導体光導波路の構成を示す平面図である。図4に示す平面図の構成と図1Aに示す平面図の構成とは、光導波路の数およびその配置方法が異なる。すなわち、図4のシリコン光導波路構造において、隣接する2つのシリコン光導波路パターン40Aと40Bとの距離が変化する。そして、図4において、隣接する2つの光導波路パターン40A、40Bによって挟まれている領域には、方形状のダミーパターンが配置されている。その他の構成は図1Aに示す構成と同様である。
複数の光導波路パターンが並行配置される場合において、光導波路間における光位相差が生じない高精度の光位相設計が要求される場合がある。その一方で、2つの光導波路の距離が小さい場合には、個々の光導波路に対してダミーパターンをコア中心に対して線対称に配置できなくなる。そこで、複数の光導波路パターンをひとつのグループとして捉え、このグループの中心線(以後、パターン中心線と呼ぶ)に対して線対称となるように、ダミーパターンを配置する。このような配置とすることで、個々の光導波路のコア形状は、図1Aのようにコア中心線に対する対称性を実現した場合に比べて変化するが、2つの光導波路にはパターン中心線対称に同じようにコア形状変化が発生し、光位相変化は同じとなる。すなわち、複数の光導波路間における光位相変化量は、対称性を有することから等しくなり、光位相差は発生しない。従って、非対称マッハツェンダ干渉計などの相対位相差を用いる光回路における性能低下を防止することができる。
上述のように、シリコン光導波路構造に挟まれた領域におけるダミー構造35を構成する複数のダミーパターンも、2つの光導波路40A、40Bをグループ化した時の中心線(パターン中心)に対して線対称に配置される。これにより、光導波路コアに対するダミーパターンの配置対称性が保たれ、エッチングにおいて面内分布が維持される。
以上のように、隣接する2つの光導波路パターンの間隔が変化している領域の近傍領域において、グループ化された光導波路パターンの中心線に対する対称性を維持する。これによって、光導波路コアのエッチングプロセスにおいて高精度の設計を維持することができる。そして、半導体電子回路の製造プロセスを用いて、所望の特性を有する半導体光導波路を実現することができる。
(第5の実施形態)
図5Aは、本発明の第5の実施形態に係るシリコン光導波路の構成を示す平面図であり、図5Bはその断面図である。図5Aに示す構成と図1Aに示す構成とは、シリコン光導波路が、リッジ型ではなくチャネル型である点が異なる。すなわち、図5AのB−B’を切断線とする図5Bの断面図において、光導波路コア20の断面形状は、リッジ型光導波路の凸形状ではなく、チャネル型光導波路の矩形形状となっている。別の言い方をすると、図5Bにおいては、シリコン酸化層下層11とシリコン酸化層上層13とが互いに接する領域が存在する。その他の構成は図1の構成と同様である。
そして、図5A、図5Bにおいても、シリコン光導波路構造40のコア中心線に対して、格子状のダミー構造を構成する複数のダミーパターンが線対称に配置されている。このように、本実施例においても、光導波路コアに対するダミーパターンの配置対称性が維持されることで、導波路コアの配置位置の影響が小さくなり、エッチングの局所的な面内分布が小さくなると言う効果を奏する。
なお、本実施形態に係る配置パターンは、直線状の光導波路パターンに限らず、非対称マッハツェンダ干渉計やAWG(Arrayed Waveguide Grating)、光遅延回路、グレーティング、リング共振器、光90度ハイブリッドミキサーなどのパターンにも適用できる。これらの導波光の位相状態が重要となる光導波路設計に適用でき、同様の効果が期待できる。
ここで、シリコン光導波路は、リッジ型ではなく、チャネル型であってもよい。ダミーパターンの断面形状は、凸型でなく、矩形形状であってもよい。以上のように、ダミーパターンを光導波路パターンのコア中心線あるいはパターン中心線に対して線対称に配置することによって、エッチングプロセスにおいて高精度の設計を維持することが可能となる。これによって、半導体電子回路の製造プロセスを用いて、所望の特性を有する半導体光導波路を実現することができる。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
(付記1)
基板と、
前記基板上に配置した半導体光導波路構造と、
前記基板上に前記半導体光導波路構造と離間して配置した半導体ダミー構造と、を有し、
前記半導体光導波路構造は、前記基板と平行な面上において線対称パターンを有し、
前記半導体ダミー構造は、前記基板と平行な面上におけるパターン形状が前記線対称パターンの対称軸に対称である領域を含む
ことを特徴とする半導体光導波路。
(付記2)
前記パターン形状は周期構造を含む
ことを特徴とする付記1に記載の半導体光導波路。
(付記3)
前記パターン形状は、前記半導体光導波路構造の近傍においては、前記パターン形状を構成する個々のパターンの一部または全部が欠けた状態である
ことを特徴とする付記2に記載の半導体光導波路。
(付記4)
前記近傍は、前記半導体光導波路構造を伝搬する導波光の界分布が存在する領域を含むことを特徴とする付記3に記載の半導体光導波路。
(付記5)
前記半導体ダミー構造を構成する個々のパターン形状は、矩形形状である
ことを特徴とする付記1乃至4のいずれか1項に記載の半導体光導波路。
(付記6)
前記パターン形状は、前記パターン形状を構成する個々のパターン形状が前記対称軸に沿った方向に連続している領域を含む
ことを特徴とする付記1乃至4のいずれか1項に記載の半導体光導波路。
(付記7)
前記対称軸は、前記半導体光導波路構造の形状が単一の直線形状である場合における前記直線形状の中心線である
ことを特徴とする付記1乃至6のいずれか1項に記載の半導体光導波路。
(付記8)
前記半導体光導波路構造は、複数の光導波路構造を有し、
前記複数の光導波路構造に挟まれた領域の近傍における前記パターン形状は、前記パターン形状を構成する単位パターンを少なくとも一個備える
ことを特徴とする付記3乃至5のいずれか1項に記載の半導体光導波路。
(付記9)
付記1乃至8のいずれか1項に記載の半導体光導波路を含む光通信用デバイス。
(付記10)
半導体層をエッチング加工する際に使用するマスクパターンを形成する工程と、
前記マスクパターンを用いて半導体層をエッチング加工することにより半導体光導波路構造を形成する工程を有し、
前記マスクパターンを形成する工程は、周期構造のダミー構造パターンを前記エッチング加工する対象の領域全面に配置し、
前記対象領域に線対称軸を有する光導波路構造パターンを形成し、
前記ダミー構造パターンが前記線対称軸に対称となるように、前記ダミー構造パターンを前記光導波路構造パターンに重畳し、
前記光導波路構造パターン近傍の前記ダミー構造パターンを除去する工程を含む半導体光導波路の製造方法。
この出願は、2013年12月18日に出願された日本出願特願2013−261096を基礎とする優先権を主張し、その開示の全てをここに取り込む。
本願発明に係る半導体光導波路は、高集積化、小型化、高機能化、低コスト化などの要求がある光通信用デバイスに適用することができる。
10 シリコン基板
11 シリコン酸化層下層
12 シリコン層
13 シリコン酸化層上層
20 コア
21 スラブ
30 ダミー構造
31 ダミー構造
32 疑似格子状のダミー構造
33 長尺状のダミー構造
34 格子状ダミー構造の除去跡
35 シリコン光導波路構造に挟まれた領域におけるダミー構造
40 シリコン光導波路構造
40A、40B、40C、40D シリコン光導波路パターン

Claims (10)

  1. 基板と、
    前記基板上に配置された半導体光導波路構造と、
    前記基板上の前記半導体光導波路構造の周囲に形成された平面領域と、
    前記基板上の前記平面領域の周囲に配置され、複数のダミーパターンによって形成された半導体ダミー構造と、を有し、
    前記半導体光導波路構造は、前記基板と平行な面上において線対称パターンを有し、
    前記複数のダミーパターンは、前記線対称パターンの対称軸に対して対称に配置されることを特徴とする半導体光導波路。
  2. 前記平面領域には、前記半導体光導波路内を伝搬する導波光の界分布が含まれることを特徴とする請求項1に記載の半導体光導波路。
  3. 前記複数のダミーパターンを周期的に配置されることを特徴とする請求項1または2に記載の半導体光導波路。
  4. 前記半導体ダミー構造は、矩形形状の複数のダミーパターンを格子状に配置することによって形成されることを特徴とする、請求項3に記載の半導体光導波路。
  5. 前記半導体ダミー構造は、前記対称軸の長手方向に伸びる長尺状の複数のダミーパターンをストライプ状に配置することによって形成されることを特徴とする請求項3に記載の半導体光導波路。
  6. 前記平面領域に接するダミーパターンは、接しないダミーパターンの一部が切除された形状を有することを特徴とする請求項1乃至5のいずれか1項に記載の半導体光導波路。
  7. 複数の前記半導体光導波路および平面領域を有し、
    前記複数のダミーパターンは、前記複数の半導体光導波路によって決定される中心線に対して対象に配置される、
    ことを特徴とする請求項1乃至6のいずれか1項に記載の半導体光導波路。
  8. 前記基板上の前記半導体ダミー構造の外側に配置され、所定の密度で配置された複数のダミーパターンによって形成された第2の半導体ダミー構造をさらに有することを特徴とする請求項1乃至7のいずれか1項に記載の半導体光導波路。
  9. 請求項1乃至8のいずれか1項に記載の半導体光導波路を含む光通信用デバイス。
  10. 基板上に第1クラッド層およびコア層を配置し、
    前記コア層に所定のマスクを用いたフォトリソグラフィおよびエッチングを施すことによってコアパターンを形成し、
    前記形成したコアパターンの上に第2クラッド層を配置する、
    半導体光導波路の製造方法であって、
    前記マスクは、
    複数のダミーパターンを周期的に配置し、
    所定の中心軸を中心とする安全距離範囲内のダミーパターンを除去し、
    前記安全距離範囲の外側に隣接する制御領域内のダミーパターンを、前記中心軸に対して線対称になるように再配置し、
    前記中心軸と、光導波路構造パターンの中心線と、が一致するように、前記安全距離範囲内に光導波路構造パターンを形成する、
    ことによって形成される、
    ことを特徴とする半導体光導波路の製造方法。
JP2015553365A 2013-12-18 2014-12-12 半導体光導波路、その製造方法およびそれを用いた光通信用デバイス Active JP6296063B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013261096 2013-12-18
JP2013261096 2013-12-18
PCT/JP2014/006204 WO2015093019A1 (ja) 2013-12-18 2014-12-12 半導体光導波路、その製造方法およびそれを用いた光通信用デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018029261A Division JP6590012B2 (ja) 2013-12-18 2018-02-22 光導波路及び光導波路製造方法

Publications (2)

Publication Number Publication Date
JPWO2015093019A1 true JPWO2015093019A1 (ja) 2017-03-16
JP6296063B2 JP6296063B2 (ja) 2018-03-20

Family

ID=53402394

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015553365A Active JP6296063B2 (ja) 2013-12-18 2014-12-12 半導体光導波路、その製造方法およびそれを用いた光通信用デバイス
JP2018029261A Active JP6590012B2 (ja) 2013-12-18 2018-02-22 光導波路及び光導波路製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018029261A Active JP6590012B2 (ja) 2013-12-18 2018-02-22 光導波路及び光導波路製造方法

Country Status (4)

Country Link
US (2) US9939581B2 (ja)
JP (2) JP6296063B2 (ja)
CN (1) CN105829932B (ja)
WO (1) WO2015093019A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112782803A (zh) * 2021-01-08 2021-05-11 联合微电子中心有限责任公司 改善硅基光波导工艺鲁棒性的方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181389A (ja) * 1994-12-27 1996-07-12 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置およびその製造方法
JPH10227933A (ja) * 1997-02-14 1998-08-25 Hitachi Cable Ltd 光波長合分波器
JP2002289971A (ja) * 2001-03-26 2002-10-04 Nec Corp 半導体光素子および半導体光素子の製造方法
JP2005142182A (ja) * 2003-11-04 2005-06-02 Nec Corp 光半導体素子およびその製造方法
JP2006323135A (ja) * 2005-05-19 2006-11-30 Nippon Telegr & Teleph Corp <Ntt> 多モード干渉型光導波路
JP2007233294A (ja) * 2006-03-03 2007-09-13 Oki Electric Ind Co Ltd 光カプラ
JP2008046546A (ja) * 2006-08-21 2008-02-28 Fujitsu Ltd 光送信器
JP2009053366A (ja) * 2007-08-24 2009-03-12 Fujitsu Ltd 光集積素子
JP2009071067A (ja) * 2007-09-13 2009-04-02 Nec Corp 半導体光素子およびその製造方法
JP2014219509A (ja) * 2013-05-07 2014-11-20 住友電気工業株式会社 コヒーレントミキサ、2×2マルチモード干渉器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3067299B2 (ja) * 1991-09-06 2000-07-17 日本電信電話株式会社 埋め込み型石英系光導波路およびその製造方法
JPH0756032A (ja) * 1993-08-12 1995-03-03 Hitachi Cable Ltd ガラス導波路及びその製造方法
EP0955681A3 (en) 1994-09-28 2000-11-29 Nippon Telegraph And Telephone Corporation Optical semiconductor device and method of fabricating the same
JP2000091319A (ja) 1998-09-09 2000-03-31 Toshiba Corp ドライエッチング方法および薄膜パターン
JP2001051144A (ja) * 1999-08-17 2001-02-23 Nippon Telegr & Teleph Corp <Ntt> 光導波路及びその作製方法
JP4776082B2 (ja) * 2001-01-31 2011-09-21 古河電気工業株式会社 平面光導波路型マッハツェンダー回路および該平面光導波路型マッハツェンダー回路を用いた平面光導波回路ならびに光合分波器
US6818559B2 (en) * 2001-03-21 2004-11-16 Intel Corporation Method of fabrication to sharpen corners of Y-branches in integrated optical components and other micro-devices
JP3867848B2 (ja) 2001-09-07 2007-01-17 日本電信電話株式会社 光導波路
JP2005338467A (ja) * 2004-05-27 2005-12-08 Nhk Spring Co Ltd 光分岐器及びその製造方法
US6987920B1 (en) 2004-06-28 2006-01-17 Xerox Corporation Waveguide structures and methods
JP2006030734A (ja) * 2004-07-20 2006-02-02 Nippon Telegr & Teleph Corp <Ntt> 光導波路及びその製造方法
JP4278597B2 (ja) * 2004-10-29 2009-06-17 株式会社リコー 光制御素子
US7421156B1 (en) * 2006-02-09 2008-09-02 Lightwave Microsystems Corporation Methods to reduce polarization dependent loss in planar lightwave circuits
JP5185537B2 (ja) * 2007-01-19 2013-04-17 富士通株式会社 光半導体装置およびその製造方法
JP5942785B2 (ja) 2012-10-31 2016-06-29 住友電気工業株式会社 半導体光素子を作製する方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181389A (ja) * 1994-12-27 1996-07-12 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置およびその製造方法
JPH10227933A (ja) * 1997-02-14 1998-08-25 Hitachi Cable Ltd 光波長合分波器
JP2002289971A (ja) * 2001-03-26 2002-10-04 Nec Corp 半導体光素子および半導体光素子の製造方法
JP2005142182A (ja) * 2003-11-04 2005-06-02 Nec Corp 光半導体素子およびその製造方法
JP2006323135A (ja) * 2005-05-19 2006-11-30 Nippon Telegr & Teleph Corp <Ntt> 多モード干渉型光導波路
JP2007233294A (ja) * 2006-03-03 2007-09-13 Oki Electric Ind Co Ltd 光カプラ
JP2008046546A (ja) * 2006-08-21 2008-02-28 Fujitsu Ltd 光送信器
JP2009053366A (ja) * 2007-08-24 2009-03-12 Fujitsu Ltd 光集積素子
JP2009071067A (ja) * 2007-09-13 2009-04-02 Nec Corp 半導体光素子およびその製造方法
JP2014219509A (ja) * 2013-05-07 2014-11-20 住友電気工業株式会社 コヒーレントミキサ、2×2マルチモード干渉器

Also Published As

Publication number Publication date
US9939581B2 (en) 2018-04-10
JP6590012B2 (ja) 2019-10-16
WO2015093019A1 (ja) 2015-06-25
JP2018106191A (ja) 2018-07-05
CN105829932A (zh) 2016-08-03
CN105829932B (zh) 2019-04-05
US20180188449A1 (en) 2018-07-05
JP6296063B2 (ja) 2018-03-20
US10324257B2 (en) 2019-06-18
US20160341894A1 (en) 2016-11-24

Similar Documents

Publication Publication Date Title
US20210132294A1 (en) Athermalized multi-path interference filter
JP2016090711A (ja) 光導波路、スポットサイズ変換器及び光装置
JP6590012B2 (ja) 光導波路及び光導波路製造方法
US9075191B2 (en) Optical waveguide and arrayed waveguide grating
JP3867848B2 (ja) 光導波路
Lin et al. Design analysis and experimental verification of cross-order AWG triplexer based on silica-on-silicon
JP2005345630A (ja) 光導波路およびその製造方法
US10422952B2 (en) Optical waveguide device and method for manufacturing an optical waveguide device
US11536898B2 (en) Optical waveguide device and manufacturing method of optical waveguide device
JP2013041146A (ja) 波長選択性多モード干渉導波路デバイス
JP2013113862A (ja) 導波路型光デバイス及びその製造方法
JP4707614B2 (ja) 平面導波路素子
JP4375256B2 (ja) 導波路型温度無依存光合分波器
JP4088299B2 (ja) 光導波回路
US20230251422A1 (en) Optical Circuit
JP4062308B2 (ja) フォトニック結晶導波路
JP6685548B2 (ja) スポットサイズ変換器
JP2009020415A (ja) 平面導波路素子
JP2005215009A (ja) 光導波路回路及びその製造方法
JP2012008160A (ja) 光導波路デバイスおよび光導波路デバイスの製造方法
JP5508331B2 (ja) 光波長合分波器
JP2009251176A (ja) 光信号処理回路
JP5333031B2 (ja) 光分岐素子およびその製造方法
JP4313344B2 (ja) フォトニック結晶導波路
JP2011028299A (ja) 光回路および光信号処理装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180205

R150 Certificate of patent or registration of utility model

Ref document number: 6296063

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150