JP6685548B2 - スポットサイズ変換器 - Google Patents

スポットサイズ変換器 Download PDF

Info

Publication number
JP6685548B2
JP6685548B2 JP2016000210A JP2016000210A JP6685548B2 JP 6685548 B2 JP6685548 B2 JP 6685548B2 JP 2016000210 A JP2016000210 A JP 2016000210A JP 2016000210 A JP2016000210 A JP 2016000210A JP 6685548 B2 JP6685548 B2 JP 6685548B2
Authority
JP
Japan
Prior art keywords
core
spot size
substrate
size converter
end surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016000210A
Other languages
English (en)
Other versions
JP2017122757A (ja
Inventor
有里子 前神
有里子 前神
岡野 誠
誠 岡野
山田 浩治
浩治 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2016000210A priority Critical patent/JP6685548B2/ja
Publication of JP2017122757A publication Critical patent/JP2017122757A/ja
Application granted granted Critical
Publication of JP6685548B2 publication Critical patent/JP6685548B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)

Description

本発明は、スポットサイズ変換器に関し、より具体的には、簡単な製造法で作製可能な、高結合効率スポットサイズ変換器に関する。
シリコンフォトニクス又はフォトニック結晶といった、シリコンの微細加工技術を利用して、SOI(Silion On Insulator)基板上に光導波路を形成する技術の研究が進められている。シリコンそのものには発光機構がないため、シリコンフォトニクス又はフォトニック結晶では、外部光をSOI基板上の光回路を構成する光導波路へ入力する必要がある。
しかし、シリコン光導波路の寸法は、伝搬光の単一モード性を保つために例えば約400nm程度の幅を有するものとなっており、一般的な外部光のスポットサイズ(例えば数μm〜10μm程度)とミスマッチが生じてしまう。このため、外部光とシリコン光導波路の結合損失は大きくなってしまう。
そこで、例えば、特許文献1、特許文献2あるいは非特許文献1のように、シリコン光導波路の入出力端面に光のスポットサイズを変換する構造、いわゆるスポットサイズ変換器を設けて、光のスポットサイズを広げ、外部光のスポットサイズとのミスマッチを解消し、結合損失を低減する技術が提案されている。しかし、従来のスポットサイズ変換器には、以下に示すような問題がある。
特許文献1に記載のような従来から良く用いられている構造のスポットサイズ変換器では、シリコン(n=3.5)より低い屈折率をもつ材料(n=1.46〜2.0)をコアとする光導波路を用いるが、この低屈折率材料コアからなる光導波路は数ミクロンオーダーの形状寸法となる。スポットサイズ変換器の作製には、数ミクロンオーダーの厚膜コアの成膜及び深堀加工といった特殊かつ高負荷な製造プロセスが必要となる。よって、この従来型スポットサイズ変換器は、通常のCMOS製造ラインでは作製できない。
特許文献2、非特許文献1に記載のようなスポットサイズ変換器では、外部光を微小な2本のコアからなるスポットサイズ変換器で受けている。光ファイバなどから出射される外部光は、円形のビーム形状をもつ。これに対し、2本のコアからなるスポットサイズ変換器では、水平、垂直方向に対して異方性を持った光導波路構造に対応して、水平、垂直方向に対して異方性をもったビーム形状が形成される。よって、この従来型スポットサイズ変換器は、両者のビーム形状のミスマッチによる結合損失が発生しやすい。
特許文献2に記載のようなスポットサイズ変換器では、第1コア上のクラッド層の表面をCMP(Chemical Mechanical Polishing)等を用いて平坦化した後に第2コア及び、第3コアの光導波路を形成する。CMPプロセスでは、スポットサイズ変換器以外を含むウエハ全面が削られる。そのため、スポットサイズ変換器以外の各種デバイス(光スイッチ、光変調器、受光器、電気配線など)が損傷を受ける危険性がある。損傷を避けるためには、スポットサイズ変換器以外の全デバイスの構造を、CMPプロセスに対応した構造に設計する必要がある。よって、この従来型スポットサイズ変換器は、CMPプロセスによる平坦化が必要となるため、スポットサイズ変換器以外の各種デバイスの設計自由度を著しく制限してしまう。
特開2002−122750号公報 特開2014−157211号公報
Nobuaki Hatori, et al. "A Hybrid Integrated Light Source on a Silicon Platform Using a Trident Spot-Size Converter", JOURNAL OF LIGHTWAVE TECHNOLOGY, VOL. 32, NO. 7, APRIL 1, 2014
本発明は、上記の従来技術の問題に鑑みなされたものであり、厚膜コアの成膜及び深掘り加工、CMP等の高負荷な製造プロセスを用いることなく簡単な製造法で作製可能であり、円形のビーム形状をもつ外部光等と高効率な光結合を実現可能なスポットサイズ変換器を提供することを目的とする。
本発明では、基板上の第1コアと、第1コアの上方にクラッド層を挟んで設けられ、基板及び前1コアと平行に延びる第2コア及び第3コアと、第2コア及び第3コアの上方でかつ第1コアの鉛直上方に、クラッド層を挟んで設けられ、第1コア、第2コア及び第3コアと平行に延びる第4コアと、を備えるスポットサイズ変換器を提供する。そのスポットサイズ変換器おいては、さらに、第1コアが基板の端面から第1の位置まで延び、第2コア、第3コア及び第4コアが基板の端面から第1の位置より近い第2の位置まで延びており、第1コア、第2コア、第3コア及び第4コアが、テーパ構造を有し、第1コアが、第1コアが延びる方向と垂直な断面において、基板の端面から離れるにつれて大きくなり、第2コア、第3コア及び第4コアが、第2コア、第3コア及び第4コアが延びる方向と垂直な断面において、基板の端面から離れるにつれてそれぞれ小さくなり、基板の端面において、第2コアと第3コアの間隔と、第1コアと第4コアの間隔が略等しい。
本発明のスポットサイズ変換器では、4本のコアを用いて水平、垂直方向に対する異方性が少ない光導波路構造を用いている。従来の2本のコアを用いたスポットサイズ変換器よりも、ビーム形状を円形に近づけることができるため、外部光との高効率な光結合を実現することが可能である。さらに、第2コア及び第3コアの配置と、第1コア及び第4コアの配置により、スポット形状の自在な制御が可能となることから、様々な光ファイバに対して高効率な結合が可能である。
本発明のスポットサイズ変換器では、4本のコアにテーパを設けることで、基板の端面において、4つのコアで受けた光を、最終的に第1コアの1本にのみ、光が閉じ込められるようにすることが可能である。
本発明のスポットサイズ変換器では、第1コアは、基板の端面(光ファイバなどからの外部光との結合端面)まで、途切れることなく延びている。例えば、第1コアを途中で途切れさせた場合、第1コアの先端で反射損失及び放射損失が発生する。第1コアを、基板の端面まで途切れることなく延ばすことで、反射損失及び放射損失の発生を回避し、高効率なスポットサイズ変換器が実現される。さらに、第1コアは、基板の端面において、4本のコアの一つとして、ビーム形状を、円形に近づけるためにも活用される。
本発明の一態様のスポットサイズ変換器では、第2コアと第3コアの間隔と、第1コアと第4コアの間隔が、3〜6.5μmである。
本発明の一態様のスポットサイズ変換器によれば、第2コアと第3コアを3〜6.5μmと離して配置することにより、第1コア上のクラッド層の凸形状による影響を避けることが可能であるため、CMPプロセスを用いることなく、第2コア及び第3コアを作製することが可能となる。なお、両者の間隔を離しすぎると、スポットサイズ変換器としての光閉じ込め効果、ビーム形状等が劣化するので、両者の間隔の上限を6.5μmとしている。
本発明の一態様のスポットサイズ変換器では、第1コアの厚さと第2コア及び第3コアの厚さの差が、50nm以下である。
本発明の一態様のスポットサイズ変換器によれば、第1コア、第2コア及び第3コアの高さを揃えることで、第2コア及び第3コア上のクラッド層の表面の凹凸が大きく低減される。そのため、第1コア、第2コア及び第3コアの高さを揃えた場合、CMPプロセスを用いることなく、第4コアを作製することが可能となる。CMPプロセス不要のため、スポットサイズ変換器以外の各種デバイスの設計自由度を制限することがない。
本発明の一態様のスポットサイズ変換器では、基板の端面において、第1コア、第2コア、第3コア及び第4コアが、延びる方向と垂直な断面において、120〜180nmの幅を有する。さらに、基板の端面、第1の位置、及び第2の位置において、第1コア、第2コア、第3コア及び第4コアが、延びる方向と垂直な断面において、180〜220nmの高さを有する。この構造は、光の波長1.55μmで動作可能で、異なる波長(1.31μm)でも、同様の設計構造を調整することにより適用することが可能である。
本発明の一態様のスポットサイズ変換器によれば、スポットサイズが10μmの外部光との高効率な光結合が実現される。ここで、シングルモード光ファイバのスポットサイズは、約10μmである。
本発明の一態様のスポットサイズ変換器では、基板の端面において、第1コア、第2コア、第3コア及び第4コアが、延びる方向と垂直な断面において、90度の回転対称性をもつ。
本発明の一態様のスポットサイズ変換器によれば、90度の回転対称性をもつことで、さらにビーム形状を円形に近づけることができる。
本発明の一態様のスポットサイズ変換器では、第2コア及び第3コアの外側に、第2コア及び第3コアと同じ厚さのスラブ構造、ドット構造またはホール構造が形成されている。
本発明の一態様のスポットサイズ変換器によれば、広い領域に渡って、第2コア及び第3コア上のクラッド表面の高さを揃えることができる。このような補助構造を用いることで、プロセスの安定化、歩留りの向上が可能となる。
本発明の一実施形態のスポットサイズ変換器の構成を示す上面図(a)と断面図(b)〜(d)である。 本発明の一実施形態のスポットサイズ変換器の光モードプロファイルの等高線図である。 本発明の一実施形態のスポットサイズ変換器の光モードプロファイルの等高線図である。 本発明の一実施形態のスポットサイズ変換器の光モードプロファイルの等高線図である。 本発明の一実施形態のスポットサイズ変換器の結合効率のシミュレーション結果を示す図である。 本発明の一実施形態のスポットサイズ変換器の製造工程を示す図である。 本発明の一実施形態のスポットサイズ変換器の製造工程を示す図である。 本発明の一実施形態のスポットサイズ変換器の製造工程を示す図である。 本発明の一実施形態のスポットサイズ変換器の製造工程を示す図である。 本発明の一実施形態のスポットサイズ変換器の製造工程を示す図である。 本発明の一実施形態のスポットサイズ変換器の製造工程を示す図である。 本発明の一実施形態のスポットサイズ変換器の製造工程を示す図である。 本発明の一実施形態のスポットサイズ変換器の製造工程を示す図である。 本発明の一実施形態のスポットサイズ変換器の製造工程を示す図である。 本発明の一実施形態のスポットサイズ変換器の補助構造を示す上面図である。 本発明の一実施形態のスポットサイズ変換器の構成を示す断面図である。
図面を参照しながら本発明の実施形態について説明する。図1は、本発明の一実施形態のスポットサイズ変換器100の構成を示す上面図(a)と断面図(b)、(c)、(d)である。図1の断面図(b)、(c)、(d)は、順番に(a)の矢印R側から見た場合の(X1−X1)断面、(X2−X2)断面、(X3−X3)断面を示している。図1では、4つのコアを成す4本の光導波路10、12、14、16がクラッド層5中に形成されている。(a)において、3つのコア10、12、14は、第1端面、すなわち(X1−X1)断面(以下、「第1端面(X1−X1)」と呼ぶ)から途中の(X2−X2)断面までの所定の長さL1だけ延びている。所定の長さL1は、例えば約1000〜2000μmである。3つのコア10、12、14は、第1端面(X1−X1)から離れるにつれて先細り(テーパ)状となる。
一方、コア16は第1端面(X1−X1)から第2端面、すなわち(X3−X3)断面(以下、「第2端面(X3−X3)」と呼ぶ)までの所定の長さL2だけ延びている。所定の長さL2は、L1以上であって、接続する光デバイスの構造に応じて決められる任意の長さを採ることができる。コア16は、第1端面(X1−X1)から離れ第2端面(X3−X3)に近づくにつれて先広がり(逆テーパ)状となる。このように、4つのコアにテーパを設けることで、基板端面において、4つのコアで受けた光を、最終的に第1コアの1つのみに光が閉じ込められるようにすることが可能である。その際、役割を終えた第2コア、第3コア及び第4コアは、基板端面から離れた位置に置いて、途切れさせることができる。
クラッド層5と各コアは、後述する半導体プロセスを用いた製造方法によって、基板上のSiO2(n1=1.45)層中のパターン化されたSi(n2=3.5)層(導波路)として形成することができる。なお、光導波路(コア)とクラッド層の材料として、基本的にコアの屈折率(n2)とクラッド層の屈折率(n1)が“n2>n1”の関係を満たす、SiとSiO2以外の他の任意の材料の組み合わせを利用して、本発明のスポットサイズ変換器を形成することができることは言うまでもない。すなわち、本発明の一実施形態のスポットサイズ変換器で用いられる材料は、SiとSiO2の組み合わせに限定されることはない。
図1(b)の第1端面(X1−X1)において、4つのコアはいずれも同じサイズの断面(d×W1)を有する。また、水平方向で対向する2つのコア10と12の間隔(コアの中心の間隔、以下同様)2aと、垂直方向で対向する2つのコア14と16の間隔2aは、ほぼ同一である。このように、本発明の一実施形態のスポットサイズ変換器100では、4つのコアを略等距離2aに配置することに1つの特徴がある。
図1の本発明に一実施形態では、3つのコア16、コア10及びコア12の高さを揃えて配置する。コア16、コア10及びコア12の高さを揃えることで、コア10及びコア12上のクラッド層の表面の凹凸が大きく低減される。そのため、コア16、コア10及びコア12の高さを揃えた場合、CMPプロセスを用いることなく、それらの上のコア14を作製することが可能となる。但し、コア16、コア10及びコア12の高さは、完全に一致させる必要は無く、作製プロセスに不良がでない範囲であれば、僅かに違っていても良い。例えば、コア16の厚さに対し、コア10及びコア12の高さが±50nmの範囲内であれば高さの違いは許容される。
図1の間隔2aは、例えば約3μm以上とすることができる。コア10とコア12を離して配置することにより、コア16上のクラッド層の凸形状による影響を避けることが可能であるため、CMPプロセスを用いることなく、コア10及びコア12を作製することが可能となる。但し、距離を離しすぎると、スポットサイズ変換器としての光閉じ込め効果、ビーム形状等が劣化する。従って、例えば、シングルモード光ファイバから出射された外部光との光結合に対しては、コア10とコア12の間隔2aを例えば3〜6.5μmとするのが望ましい。
図1(b)の第1端面(X1−X1)におけるコアサイズ(d×W1)は、例えば、d(180〜220)nm×W1(120〜180)nmとすることができる。この場合、スポットサイズが10μmの外部光との高効率な光結合が実現される。ここで、シングルモード光ファイバのスポットサイズは、約10μmである。
図1(c)の(X2−X2)断面において、3つのコア10、12、14の断面のサイズは同一であり、(d×W2)となる。3つのコア10、12、14は、上述したようにテーパ状の形態を有するので、W2<W1の関係が成り立つ。W2は、例えば100〜120nmである。一方、コア16は、上述したように逆テーパ状の形態を有するので、(X2−X2)断面において、W1よりも大きなW3(W3>W1)の幅を備える。W3は、例えば190〜450nmである。450nmはSi細線導波路の幅に相当する。なお、(c)の例では、dは第1端面(X1−X1)でのサイズと同じ(変化なし)である。図1(d)の第2端面(X3−X3)において、コア16の幅W4はさらに長くなって、例えば400〜500nmとなる。なお、(d)の例では、dは第1端面(X1−X1)のサイズと同じ(変化なし)である。
次に、図2〜図4に示した光モードプロファイルの等高線図も参照しながら、図1のスポットサイズ変換器100におけるスポットサイズ変換の動作について説明する。以下では、第1端面(X1−X1)が光入力面(入射面)となり、即ち、4つのコアの端面が光入力端(入射端)となり、ここに外部から例えば半導体レーザのようなスポットサイズの大きい光源(例えば、MFD:4〜10μm)からの光が入力され、第2端面(X3−X3)から光が出力される場合を例に挙げて説明する。
図1(a)の第1端面(X1−X1)にスポットサイズの大きい光源(例えば、MFD:4〜10μm)からの光が入力すると、同図(b)に示されるように4つのコア12〜16は同一サイズの断面(d×W1)を有するので、入力光は同様に(同光量で)各コアでの伝播を開始する。図2は、本発明の一実施形態のスポットサイズ変換器の第1端面(X1−X1)の位置での光モードプロファイルの等高線図である。図2から4つのコアの各々において同様な大きさ及び光強度分布(等高線分布)を有する光モードプロファイルが形成されていることがわかる。
その後、3つのコア10、12、14は、第1端面(X1−X1)から離れて(X2−X2)断面に近づくにつれて先細り状(テーパ状)となるので、伝播光が3つのコアの各々から漏れ出していく。一方、コア16は、第1端面(X1−X1)から離れて(X2−X2)断面に近づくにつれて先広がり状態(逆テーパ状)となるので、3つのコア10、12、14からの漏れ光を吸収(結合)しながら伝播光の光強度(光密度)が大きくなっていく。図3は、本発明の一実施形態のスポットサイズ変換器の(X2−X2)断面の位置での光モードプロファイルの等高線図である。図3から一番下のコア16に光が集約されて、大きな光強度分布(等高線分布)を有する光モードプロファイルが形成されていることがわかる。
(X2−X2)断面より先は、コア16のみが延びて、第2端面(X3−X3)に近づくにつれてさらにコア16が先広がり状態となる。そのため、コア16の伝播光はコア内で高密度化されてより小さいスポットサイズに集約されていく。図4は、本発明の一実施形態のスポットサイズ変換器の第2端面(X3−X3)の位置での光モードプロファイルの等高線図である。図4から1つのコア16に光がさらに集約されて、小さいスポットサイズの光強度分布(等高線分布)を有する光モードプロファイルが形成されていることがわかる。このようにして、スポットサイズ変換器100の第2端面(X3−X3)から出力される光のスポットサイズが、第1端面(X1−X1)から入力された光のスポットサイズよりも小さく変換/制御される。
図5に本発明の一実施形態のスポットサイズ変換器の結合効率のシミュレーション結果を示す。図5は、MFD=10μmのガウシアンビームが図1に例示されるスポットサイズ変換器100に入射した際の結合効率を示している。図5(a)は、図1(b)と同様な入射端面(第1端面(X1−X1))での4つのコアを示している。各コアは、(d×W)サイズの同一断面を有する。4つのコアは、SiO2(n=1.45)からなるクラッド層中に形成されたSi(n=3.5)からなる光導波路を想定している。
図5(b)は、コア間隔2aと結合効率との関係を示す。ここでは、光の波長が1.55μmで、コア幅Wが120μm(A)と150μm(B)の2つのグラフが示されている。A、Bいずれの場合も、コア間隔2aの増加と共に結合効率が大きくなり、そのピーク後に減少する傾向を示している。Aのコア幅Wが120μmの場合では、3〜6.5μmのコア間隔2aにおいて0.85以上の結合効率を得ることができる。また、Bのコア幅Wが150μmの場合では、3〜6.5μmのコア間隔2aにおいて0.80以上の結合効率を得ることができる。
次に、図6〜図14を参照しながら、本発明の一実施形態のスポットサイズ変換器の製造工程について説明する。以下の説明では、Si半導体プロセスを用いた場合の例を説明する。図6において、クラッド層をなすSiO2層20上にコアの材料であるSi層22を形成する。SiO2層20は、図示はされていないが、例えば、Si基板あるいは石英基板上にプラズマCVD、スパッタリング等の薄膜製造技術を用いて形成する。また、SOI基板を用いてその上層のSiO2を図6のSiO2層20として利用してもよい。Si層22もプラズマCVD、スパッタリング等の薄膜製造技術を用いて形成する。
図7において、例えば従来からあるフォトリソグラフィ技術(パターン露光、現像、エッチング)を用いて、Si層22をパターン化してコアとなる光導波路24を形成する。コア(光導波路)24は、図1のコア16に相当するので、図1(a)に示したように、平面での形状が第2端面(X3−X3)に向かって先広がり(逆テーパ)状になるようにパターン化される。コア24の断面のサイズは、例えば図1で例示した数値、すなわち高さd(180〜220)nm、第1端面での幅W1(120〜180)nm、第2端面での幅W4(400〜500)nmとすることができる。
図8において、コア24が形成されたSiO2層20上にさらにSiO2層26を同様な薄膜製造技術を用いて形成する。その際、コア24の上方のSiO2層26がコア24の高さの影響でやや盛り上がった形状(凸部)28となる。なお、図8では、見やすくするために凸部28を実際よりも誇張して記載している。
図9において、SiO2層26上にコアの材料であるSi層30を同様にプラズマCVD、スパッタリング等の薄膜製造技術を用いて形成する。凸部28上のSi層30は凸部28の形状を反映して同様に凸部32を有する。Si層30の厚さは、凸部28の厚さとほぼ同じとなるように、言い換えれば、コア24の高さと同じ高さになるように、例えば図1で例示した高さd(180〜220)nmとする。なお、Si層30の厚さは、SiO2層26の平坦部(凸部32を除く部分)上の厚さを基準として判断する。
図10において、図7の場合と同様に、従来からあるフォトリソグラフィ技術を用いて、Si層30をパターン化してコアとなる2つの光導波路34、36を形成する。コア(光導波路)34、36は、図1のコア10、12に相当するので、図1(b)に示したように、コア34、36の間隔2aを、例えば約3〜6.5μmとすることができる。また、図1(a)に示したように、コア34、36の平面での形状が断面(X2−X2)に向かって先細り(テーパ)状になるようにパターン化される。コア34、36の断面のサイズは、例えば図1で例示した数値、すなわち高さd(180〜220)nm、第1端面での幅W1(120〜180)nm、断面(X2−X2)での幅W2(100〜120)nmとすることができる。
図11において、コア34、36が新たに形成されたSiO2層26上にさらにSiO2層38を同様な薄膜製造技術を用いて形成する。その際、コア24、34、36の上方のSiO2層38がコアの高さの影響でやや盛り上がった形状(凸部)となる。なお、図11では、見やすくするためにその凸部を実際よりも誇張して記載している。SiO2層38の厚さは、コア24の鉛直上方の位置に後から形成されるコア44とコア24との間隔が図1(b)の2a(例えば、約3〜6.5μm)となるように設定する。したがって、SiO2層38の厚さは、コア24の鉛直上方の位置でのSiO2層38の厚さを基準として判断する。
図11において、さらに、図9の場合と同様に、SiO2層38上にコアの材料であるSi層40を同様に薄膜製造技術を用いて形成する。Si層40の厚さは、コア24、34、36の高さと同じ高さになるように、例えば図1で例示した高さd(180〜220)nmとする。なお、Si層40の厚さは、コア24の鉛直上方の位置でのSi層40の厚さを基準として判断する。
図12において、図7、図9の場合と同様に、従来からあるフォトリソグラフィ技術を用いて、Si層40をパターン化してコアとなる光導波路44を形成する。コア(光導波路)44は、図1のコア14に相当するので、図1(a)に示したように、平面での形状が断面(X2−X2)に向かって先細り(テーパ)状になるようにパターン化される。コア44の断面のサイズは、例えば図1で例示した数値、すなわち高さd(180〜220)nm、第1端面での幅W1(120〜180)nm、断面(X2−X2)での幅W2(100〜120)nmとすることができる。また、その際、既に上述したように、コア44とコア24との間隔は図1(b)の2a(例えば、約3〜6.5μm)とする。
図13において、コア44が新たに形成されたSiO2層38上にさらにSiO2層46を同様な薄膜製造技術を用いて形成する。その際、コア34、44、36の上方のSiO層46がコアの高さの影響でやや盛り上がった形状(凸部)となる。なお、図13では、見やすくするためにその凸部を実際よりも誇張して記載している。以上の工程により図1に例示した4つのコアを含むスポットサイズ変換器を製造することができる。この場合、クラッド層をなす各SiO2層26、38、46の表面をCMP等により平坦化することなくコア34、36、44を形成することができる。
図14を参照しながら本発明の一実施形態のクラッド表面の高さを揃えるための補助構造について説明する。図14は、図11の断面図に対応するが、高さを揃えるための補助構造46、47が、SiO2層26の表面の端部に形成されている点が図11と異なっている。補助構造46、47は、図10に示したコア34、36を形成する工程において同時に形成することができる。補助構造46、47は、一種のダミー構造であって、2つのコア34及び36の外側に離して配置され(例えば、5μm以上)、これらのコアと同じ厚さを有している。その結果、SiO2層38上に形成されるSi層40の凹凸を低減し、より平坦な上層面を形成するとこが可能である。また、コア34、36上のSiO2層38が補助構造により広い領域で平坦化され得るので、SiO2層38上のコア44を形成するためのSi層40の加工(パターン化)において、露光時の寸法精度やエッチング時のレジスト耐性を維持することが可能である。
図15は、補助構造46、47の実施形態を示す上面図である。(a)はホール構造の例であり、(b)はドット構造の例であり、(c)はスラブ構造の例である。(a)のホール構造は、長方形にパターン化されたSi層30(図9)に複数の開口を設けた構造である。(b)のドット構造は、Si層30を複数のドット(突起)状にパターン化した構造である。(c)のスラブ構造は、開口部を設けずに単にSi層30を長方形にパターン化した構造である。いずれの構造も図10のコア34、36の形成(パターン化)と同時に形成することができるので、製造工程上の工数が増えることはない。
図16は、図1(b)、図5(a)に示したスポットサイズ変換器100の構成の変形例を示す断面図である。図16は、図1の第1端面(X1−X1)での断面図である。図16の構成では、第1端面(X1−X1)において4つのコアが90度の回転対称性を有している。すなわち、図16の構成を90度回転させた場合も同一の構成を持つように、d1=W5、d2=W6となるように設計/製造される。例えば、d1=W5=200nm、d2=W6=15nmである。この4つのコアが90度の回転対称性を有することにより、さらに光ビーム形状を円形に近づけることができる。
本発明の実施形態について、図を参照しながら説明をした。しかし、本発明はこれらの実施形態に限られるものではない。さらに、本発明はその趣旨を逸脱しない範囲で当業者の知識に基づき種々なる改良、修正、変形を加えた態様で実施できるものである。
本発明のスポットサイズ変換器は、モード多重導波路、多層導波路型光入出力端子として、あるいは光回路あるいは光集積回路の一部として利用することができる。
5、20、26、38、46:クラッド層(SiO2層)
10、12、14、16、24、34、36、44:コア(Siの光導波路)
22、30、40:Si層
46、47:補助構造
100:スポットサイズ変換器

Claims (8)

  1. 基板上の第1コアと、
    前記第1コアの上方にクラッド層を挟んで設けられ、前記基板及び前記第1コアと平行に延びる第2コア及び第3コアと、
    前記第2コア及び第3コアの上方でかつ前記第1コアの鉛直上方に、クラッド層を挟んで設けられ、前記第1コア、第2コア及び第3コアと平行に延びる第4コアと、を備え、
    前記第1コアが前記基板の第1端面から第1の位置にある第2端面まで延び、前記2コア、第3コア及び第4コアが前記基板の第1端面から前記第1の位置より近い第2の位置まで延びており、
    前記第1コア、第2コア、第3コア及び第4コアが、テーパ構造を有し、
    前記第1コアが、前記第1コアが延びる方向と垂直な断面において、前記基板の第1端面から離れて前記第2端面に向かうにつれて大きくなり、
    前記第2コア、第3コア及び第4コアが、前記第2コア、第3コア及び第4コアが延びる方向と垂直な断面において、前記基板の第1端面から離れて前記第2の位置に向かうにつれてそれぞれ小さくなり、
    前記基板の第1端面において、前記第2コアと前記第3コアとの間隔と、前記第1コアと前記第4コアとの間隔が略等しく、3〜6.5μmの範囲にあり
    前記第1コアの厚さと前記第2コア及び第3コアの厚さの差が50nm以下であり、
    前記基板の第1端面において前記第1コア、第2コア、第3コア及び第4コアに入射するスポットサイズの大きな光が、前記第2端面において前記第1コアからスポットサイズの小さな光として出力する、スポットサイズ変換器。
  2. 前記基板の第1端面において、前記第1コア、第2コア、第3コア及び第4コアが、前記延びる方向と垂直な断面において、120〜180nmの幅を有する、請求項に記載のスポットサイズ変換器。
  3. 前記基板の第1端面、前記第1の位置、及び前記第2の位置において、前記第1コア、第2コア、第3コア及び第4コアが、前記延びる方向と垂直な断面において、180〜220nmの高さを有する、請求項1または2に記載のスポットサイズ変換器。
  4. 前記基板の第1端面において、前記第1コア、第2コア、第3コア及び第4コアが、前記延びる方向と垂直な断面において、90度の回転対称性をもつ、請求項1乃至のいずれかに記載のスポットサイズ変換器。
  5. 前記第2コア及び第3コアの外側に、第2コア及び第3コアと同じ厚さのスラブ構造、ドット構造またはホール構造が形成されている、請求項1乃至のいずれかに記載のスポットサイズ変換器。
  6. 前記基板が、シリコン基板又は石英基板である、請求項1乃至のいずれかに記載のスポットサイズ変換器。
  7. 前記第1コア、第2コア、第3コア及び第4コアが、シリコンからなる、請求項1乃至のいずれかに記載のスポットサイズ変換器。
  8. 前記クラッド層が、SiO、SiOCH、又はSiON層からなる、請求項1乃至のいずれかに記載のスポットサイズ変換器。
JP2016000210A 2016-01-04 2016-01-04 スポットサイズ変換器 Active JP6685548B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016000210A JP6685548B2 (ja) 2016-01-04 2016-01-04 スポットサイズ変換器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016000210A JP6685548B2 (ja) 2016-01-04 2016-01-04 スポットサイズ変換器

Publications (2)

Publication Number Publication Date
JP2017122757A JP2017122757A (ja) 2017-07-13
JP6685548B2 true JP6685548B2 (ja) 2020-04-22

Family

ID=59306833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016000210A Active JP6685548B2 (ja) 2016-01-04 2016-01-04 スポットサイズ変換器

Country Status (1)

Country Link
JP (1) JP6685548B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2862625B2 (ja) * 1990-03-16 1999-03-03 日本電信電話株式会社 埋め込み型石英系光導波路およびその製造方法
JPH0766552A (ja) * 1993-08-23 1995-03-10 Hitachi Ltd 配線基板の製造方法
JPH10308555A (ja) * 1997-05-01 1998-11-17 Nippon Telegr & Teleph Corp <Ntt> ハイブリッド導波形光回路とその製造方法
JP2006330436A (ja) * 2005-05-27 2006-12-07 Hitachi Cable Ltd 光合波器
US20130153266A1 (en) * 2011-12-19 2013-06-20 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP6114570B2 (ja) * 2013-02-15 2017-04-12 富士通株式会社 スポットサイズ変換器、光源、光送信器、光受信器及び光送受信器
US9274275B2 (en) * 2013-07-03 2016-03-01 Cisco Technology, Inc. Photonic integration platform
WO2015127565A1 (en) * 2014-02-28 2015-09-03 Teraxion Inc. High index element-based spot-size converter for optical mode conversion and evanescent coupling between two waveguides
JP6262597B2 (ja) * 2014-05-12 2018-01-17 日本電信電話株式会社 スポットサイズ変換器

Also Published As

Publication number Publication date
JP2017122757A (ja) 2017-07-13

Similar Documents

Publication Publication Date Title
JP6253105B2 (ja) 層間光波結合デバイス
JP6175263B2 (ja) スポットサイズ変換器、その製造方法及び光集積回路装置
JP5764776B2 (ja) 光学変換素子
JP3809167B2 (ja) モード変換用フォトニック結晶構造
JP6289401B2 (ja) スポットサイズ変換器
JP6121730B2 (ja) 光デバイス
JP2016090711A (ja) 光導波路、スポットサイズ変換器及び光装置
JP2015191110A (ja) 光導波路結合構造および光導波路結合構造の製造方法
JP2017090575A (ja) 光合分波素子及び光変調器
JP2011090223A (ja) 交差光導波路
JP4946793B2 (ja) 光配線を備えた電子装置及びその光配線
JP4146788B2 (ja) 光導波路接続モジュールおよびその導波路作製方法
JP2011022345A (ja) スポットサイズ変換光導波路部を有する光学素子
JP2017227770A (ja) スポットサイズ変換器
JP2005345630A (ja) 光導波路およびその製造方法
JP6685548B2 (ja) スポットサイズ変換器
JP7401823B2 (ja) 光導波路部品およびその製造方法
JP2016018191A (ja) スポットサイズ変換器及びその製造方法
JP2010266541A (ja) 光学素子
JP2018032043A (ja) 光デバイスおよびその製造方法
JP2007047694A (ja) 光伝送路及び光伝送路を有する光学素子
JP2017004006A (ja) 光デバイスおよびその製造方法
JP2015045789A (ja) スポットサイズ変換器
JP2015191029A (ja) スポットサイズ変換器
JP6012801B2 (ja) スポットサイズ変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200325

R150 Certificate of patent or registration of utility model

Ref document number: 6685548

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250