JP2015191110A - 光導波路結合構造および光導波路結合構造の製造方法 - Google Patents
光導波路結合構造および光導波路結合構造の製造方法 Download PDFInfo
- Publication number
- JP2015191110A JP2015191110A JP2014068460A JP2014068460A JP2015191110A JP 2015191110 A JP2015191110 A JP 2015191110A JP 2014068460 A JP2014068460 A JP 2014068460A JP 2014068460 A JP2014068460 A JP 2014068460A JP 2015191110 A JP2015191110 A JP 2015191110A
- Authority
- JP
- Japan
- Prior art keywords
- core
- optical waveguide
- coupling structure
- waveguide coupling
- cladding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
Abstract
【課題】製造が容易な光導波路結合構造を提供する。【解決手段】光導波路結合構造100は、第1光導波路構造101と第2光導波路構造102とを結合する光導波路結合構造であって、第1光導波路構造は、第1クラッド層上に形成された第1コア12と、第1クラッド層上に形成され、第1コア12の先端部を覆う第2コア21とを有し、第2光導波路構造は、平面視で一部が第2コア21と重なりを有して第2コア21の上に配置される第3コア32を有し、第2コア21の屈折率は、第3コア32の屈折率よりも大きく、且つ第1コアの屈折率よりも小さい。【選択図】図1
Description
本発明は、光導波路同士を光学的に結合する光導波路結合構造に関し、特にスポットサイズの異なる光導波路同士を結合する光導波路結合構造に関する。
従来から、シリコン(Si)導波路等の高屈折率差を利用した光導波路(以下、「高屈折率差導波路」と称する。)とシングルモードファイバ(SMF:Single−mode optical fiber)とを光学的に結合するために、グレーティングカプラや端面結合型スポットサイズ変換器(SSC:Spot−size converter)が用いられている。なお、本明細書において「結合」とは、光学的な接続を意味するものとする。
グレーティングカプラは、チップ垂直方向に光を取り出す素子であり、作製は容易であるが、損失、偏波依存性、および透過帯域のすべてを最適にすることは容易でない。
端面結合型SSCは、従来から様々な構造が提案されている。例えば、非特許文献1に示される端面結合型SSCは、テーパ形状のシリコンコアを更に大きなコアで覆った構造を有し、偏波依存性および透過帯域が共に優れているという特徴がある。
非特許文献1に記載の端面結合型SSCでは、チップ端に設置された大口径光導波路がSMFと端面結合される。SMFとの結合損失を低減するためには、モードフィールド整合のために、この大口径光導波路のサイズをSMFと同程度にする必要がある。しかし、Si導波路が0.3um角程度である一方、チップ端の導波路は10um角程度であり、双方をSOI(Silicon on Insulator)基板上にモノリシックに作製することは容易でない。また、大口径光導波路は、SOI基板の埋め込み酸化膜(BOX:Buried Oxide)層をアンダークラッドとして作製されるが、Siフォトニクスデバイスで一般的に用いられるSOI基板のBOX層厚さは1〜3umであり、大口径光導波路の閉じこめが弱いため、Siから成る支持基板にまで光が漏れ出し、損失が発生する。
この課題を解決するための技術として、例えば特許文献1に、大口径光導波路のコアと高屈折率差導波路のコアのテーパ部とを接触させることで、2つの光導波路を結合する技術が提案されている。
Tokushima, M., Kamei, A., Horikawa, T.,‘Dual-Tapered 10-μm-Spot-Size Converter with Double Core for Coupling Polarization-Independent Silicon Rib Waveguides to Single-Mode Optical Fibers’, Applied Physics Express, 2012 no.5, 022202.
特許文献1に記載の技術によれば、大口径光導波路のコアと高屈折率差導波路のコアとを接着するために、高屈折率差導波路のコアの上面を露出させなければならない。しかしながら、高屈折率差導波路のコアの高さが数百nmと低いため、コアの表面を傷つけることなく露出させるには、誤差数nmの高精度な表面出し加工が必要となるという問題があった。
また、上記のような高精度な表面出し加工を行う方法としては、例えばCMP(Chemical Mechanical Polishing)が挙げられるが、CMPの場合、高屈折率差導波路のコアが形成されたチップの上面を全面研磨する必要があり、高屈折率差導波路のコアの上面に形成されたオーバークラッドを全面研磨しなければならないという問題もあった。
また、上記のような高精度な表面出し加工を行う方法としては、例えばCMP(Chemical Mechanical Polishing)が挙げられるが、CMPの場合、高屈折率差導波路のコアが形成されたチップの上面を全面研磨する必要があり、高屈折率差導波路のコアの上面に形成されたオーバークラッドを全面研磨しなければならないという問題もあった。
本発明は、以上のような課題を解消するためになされたものであり、製造が容易な光導波路結合構造を提供することにある。
本発明に係る光導波路結合構造は、第1光導波路構造と第2光導波路構造とを結合する光導波路結合構造であって、前記第1光導波路構造は、第1クラッド層上に形成された第1コアと、前記第1クラッド層上に形成され、前記第1コアの先端部を覆う第2コアと、を有し、前記第2光導波路構造は、平面視で一部が前記第2コアと重なりを有して前記第2コアの上に配置される第3コアを有し、前記第2コアの屈折率は、前記第3コアの屈折率よりも大きく、且つ前記第1コアの屈折率よりも小さいことを特徴とする。
上記光導波路結合構造において、前記第2コアと前記第3コアとは、平面視で前記第2コアと前記第3コアとが重なる領域において、接着層を介して接着されていてもよい。
上記光導波路結合構造において、前記第2コアと前記第3コアとは、直接接着されていてもよい。
上記光導波路結合構造において、前記第1コアの先端部は、先端に向かってコア幅が狭くなるテーパ形状を有し、前記第2コアは、前記第3コアと重なる領域において、先端に向かってコア幅が狭くなるテーパ形状を有していてもよい。
上記光導波路結合構造において、前記第3コアは、光ファイバのコアであってもよい。
以上説明したことにより、本発明によれば、光導波路結合構造を容易に製造することが可能になる。
以下、本発明の実施の形態について図を参照して説明する。
≪実施の形態1≫
図1に、本発明の一実施の形態に係る光導波路結合構造を模式的に示す。
同図に示される光導波路結合構造100は、光ファイバ4と高屈折率の第1コア12から成る光導波路とを結合する端面結合型のスポットサイズ変換器(SSC)として機能する。
図1に、本発明の一実施の形態に係る光導波路結合構造を模式的に示す。
同図に示される光導波路結合構造100は、光ファイバ4と高屈折率の第1コア12から成る光導波路とを結合する端面結合型のスポットサイズ変換器(SSC)として機能する。
具体的に、光導波路結合構造100は、光ファイバ4の端面に結合された大口径の第3コア32から成る光導波路を含む光導波路構造102と、光導波路構造101とから構成される。光導波路構造101は、高屈折率の第1コア12から成る光導波路と、第1コア12を覆うように形成され第3コア32と第1コア12の中間の屈折率を有する第2コア21から成る光導波路とを含む。光導波路構造101と光導波路構造102とは、第3コア32が第2コア21の一部と重なりを有して配置されることにより、結合される。以下、光導波路結合構造100について詳細に説明する。
図2は、実施の形態1に係る光導波路結合構造100の平面(上面)を模式的に示す図である。また、図3は、図2のP−P’切断面における光導波路結合構造100の断面を模式的に示す図である。更に、図4乃至6は、図2のA−A’切断面、B−B’切断面、およびC−C’切断面における光導波路結合構造100の各断面を模式的に示す図である。
図3に示されるように、光導波路構造101と光導波路構造102とは、夫々別個の半導体チップに形成され、接着層50を介して接着される。以下、光導波路構造101が形成される半導体チップをチップ1と表記し、光導波路構造102が形成される半導体チップをチップ2と表記する。
チップ1は、例えば、第1クラッド層11と、第1コア12と、第2コア21と、第2クラッド層22とを含んで構成される。
図3に示されるように、第1クラッド層11は、基板10上に形成される。基板10は、例えばSOI基板である。第1クラッド層11は、例えばシリコン酸化物(例えばSiO2)から構成される。以下の説明では、第1クラッド層11が、SOI基板における埋め込み酸化膜(BOX:Buried Oxide)層であるものとして説明するが、これに限定されるものではない。
図3に示されるように、第1クラッド層11は、基板10上に形成される。基板10は、例えばSOI基板である。第1クラッド層11は、例えばシリコン酸化物(例えばSiO2)から構成される。以下の説明では、第1クラッド層11が、SOI基板における埋め込み酸化膜(BOX:Buried Oxide)層であるものとして説明するが、これに限定されるものではない。
第1コア12は、第1クラッド層11上に形成される。第1コア12は、例えばシリコン(Si)から構成される。図2に示されるように、第1コア12の一方の先端部120は、例えば、先端に向かってコア幅が狭くなる先細のテーパ形状を有する。なお、第1コア12の他方の先端部は、図示されないその他のデバイス(光回路等)に接続される。
第2コア21は、第1クラッド層11上に、第1コア12の先端部120を覆って形成される。第2コア21は、例えばシリコン酸化物(SiOx)から構成され、シリコン(Si)と酸素(O)の結合比率を調整することにより、屈折率が調整されている。図2に示されるように、第2コア21の先端部210は、例えば、先端に向かってコア幅が狭くなる先細のテーパ形状を有する。例えば、第2コア21の先端部210は、第1コア12の先端部120と断面方向に重なりを有して形成される。
第2クラッド層22は、図3乃至6に示されるように、第1クラッド層11上に第1コア12の側面と接して形成される。第2クラッド層22は、例えば第1クラッド層11と同様に、シリコン酸化物(例えばSiO2)から構成される。
チップ2は、例えば、第3クラッド層31と、第3コア32、第4クラッド層33とを含んで構成される。図3乃至6に示されるように、第3クラッド層31は、基板30上に形成される。基板30は、例えばシリコン(Si)基板である。第3クラッド層31は、例えばシリコン酸化物(例えばSiO2)から構成される。
第3コア32は、第3クラッド層31上に形成される。第3コア32は、例えばシリコン酸化物(SiOx)から構成される。図3に示されるように、第3コア32は、チップ端において、光ファイバ4と端面結合される。第3コア32は、光ファイバ4とのモードフィールドを整合させ結合効率の低下を防ぐために、光ファイバ4の端面に合わせてコアサイズ(コア幅(図4乃至6のY方向)と高さ(図4乃至6のZ方向))が大きく形成され、大口径の光導波路を実現する。
光ファイバ4は、例えばシングルモードファイバ(SMF)である。光ファイバ4が、例えばファイバブロックを構成する一つの光ファイバであるとした場合、図3に示されるように、上記ファイバブロックにおいて光ファイバ4を上下から挟むように配置された板状部材41とカバーガラス42とともに、光ファイバ4はチップ2と接着される。なお、図2では、板状部材41およびカバーガラス42の図示を省略している。
第3クラッド層33は、一部を除いて第3コア32を覆うように形成される。詳細は後述するが、第3クラッド層33は、第3コア32の第3クラッド層31と接する面と反対側の面におけるチップ1と接着するための一部の領域を除いて、第3コア32を覆うように形成される。
前述したように、チップ1とチップ2とは、接着層50を介して接着される。具体的には、チップ2における第3コア32の表面(第3クラッド層31と接する面の反対の面)と、チップ1における第2クラッド層22および第2コア21の表面(第1クラッド層11と接する面の反対の面)とが接着層50を介して接着される。接着層50は、例えばエポキシ系の樹脂等の接着部材によって形成されている。
ここで、チップ2の第3コア32とチップ1の第2コア21とは、第3コア32の一部が第2コア21と重なりを有して接着される。例えば、図2および図3に示されるように、第3コア32の光の伝搬方向と第2コア21および第1コア12の光の伝搬方向とが一致するように、第3コア32の一部が第2コア21の先端部210と断面方向(Z方向)において重なりを有して接着される。
チップ1とチップ2の結合領域、すなわち、第3コア32と第2コア21との接着面の広さは、結合効率が最適になるように調整される。例えば、図3における第2コア21と第2クラッド層22とが接する面(第2コア21の先端)のX軸方向の位置は、結合効率が最適になるように決定され、図2や図3に示される位置に限定されるものではない。同様に、第1コア12(例えば第1コア12の先端)の第2コア21に対するX軸方向の位置も、結合効率が最適になるように決定され、図2や図3に示される位置に限定されるものではない。
チップ1およびチップ2の各機能部の屈折率は、以下の条件を満たすように設定されている。例えば、第2コア21の屈折率は、第3コア32の屈折率よりも大きく、且つ第1コア12の屈折率よりも小さい。これにより、第2コア21は、第1コア12のクラッドとして機能する一方、先細テーパ形状を有する高屈折率の第1コア12から漏れ出る光を閉じ込め、モードフィールド径を拡大した光導波路としても機能する。また、第3コア32は、第2コア21のクラッドとして機能する一方、先細テーパ形状を有する相対的に高屈折率の第2コア21から漏れ出る光を閉じ込め、光ファイバと整合するようにモードフィールド径が拡大された光導波路としても機能する。
また、接着層50の厚みと屈折率は、先細テーパ形状を有する第2コア21から第3コア32へと良好に光が漏れ出るよう調整することが望ましい。これにより、第2コア21と第3コア32との間に接着層50が存在する場合であっても、光の透過率の低下を抑制することができる。
なお、第2クラッド層22の屈折率は、先細テーパ形状を有する第2コア21から第3コア32へと良好に光が漏れ出るよう調整することが望ましい。
なお、第2クラッド層22の屈折率は、先細テーパ形状を有する第2コア21から第3コア32へと良好に光が漏れ出るよう調整することが望ましい。
第1コア12を例えばシリコン(屈折率:約3.4)で形成した場合、第2コア21、第2クラッド層22、接着層50、および第3コア32の夫々の屈折率は、例えば1.4から1.6程度の範囲内で、上記の条件を満たすように決定すればよい。
図7に、実施の形態1に係る光導波路結合構造100における、第2コア21から光ファイバ4までの光伝搬のシミュレーション結果を示す。同図に示されるシミュレーション結果は、有限差分法による2次元固有モードシミュレーションと、光伝搬方向への固有モード展開法を用いた3次元シミュレーション結果である。
図7のシミュレーションの条件として、大口径の光導波路を構成する第3コアの高さを6μm、幅を8μm、屈折率を1.470とし、第3クラッド層31の屈折率を1.460としている。また、接着層50の厚さを2μm、屈折率を1.470としている。また、第2コア21の屈折率を1.505、第2クラッド層22の屈折率を1.460としている。第2コア21の先細テーパ状の部分を除く部分の高さを2μm、幅を3.6μmとし、第2コア21の先細テーパ状の部分の長さを2mm、テーパ先端部分の幅を0.8μmとしている。
同図から理解されるように、第1コア12から成る光導波路の一端(図7の右側)から入射された光がX方向に伝搬し、その光の大部分が第2コア21からなる光導波路を通って、第3コア32から成る大口径の光導波路を伝搬して光ファイバ4に入光する。
このシミュレーション結果による第2コア21からなる光導波路と光ファイバ4の結合効率は約95%である。また、第2コア21からなる光導波路と第1コア12から成る光導波路との結合効率は約99%である。したがって、光導波路結合構造100によれば、第2コア21からなる光導波路と光ファイバ4とを低損失に結合させることができる。
次に、光導波路結合構造100の製造方法について説明する。
図8A〜図8Hに、光導波路結合構造100の製造方法を示す。なお、図8A〜図8Hには、光導波路結合構造100の製造過程における光導波路結合構造100の断面(図2のP−P’断面に相当)の一部が模式的に図示されている。
図8A〜図8Hに、光導波路結合構造100の製造方法を示す。なお、図8A〜図8Hには、光導波路結合構造100の製造過程における光導波路結合構造100の断面(図2のP−P’断面に相当)の一部が模式的に図示されている。
はじめに、光導波路構造101が形成されるチップ1の製造工程について説明する。
図8Aに示されるように、先ず、SOIウェハから成る基板10のBOX層(第1クラッド層)11上に、シリコン光導波路となる第1コア12と、第1コア12に接続されるその他の光回路等(図示せず)とを形成する(第1工程)。例えば、第1クラッド層11をBOX層とした基板を用意し、第1コア12をSOI基板の表面Si層を選択的にエッチングすることにより、第1コア12を形成する。
図8Aに示されるように、先ず、SOIウェハから成る基板10のBOX層(第1クラッド層)11上に、シリコン光導波路となる第1コア12と、第1コア12に接続されるその他の光回路等(図示せず)とを形成する(第1工程)。例えば、第1クラッド層11をBOX層とした基板を用意し、第1コア12をSOI基板の表面Si層を選択的にエッチングすることにより、第1コア12を形成する。
次に、図8Bに示されるように、第1コア12を覆うように第2コア21を形成する(第2工程)。例えば、よく知られたプラズマCVD法によって、所望の屈折率になるように調整した材料(例えばシリコン酸化物等)を堆積させることで膜を作成し、よく知られたフォトリソグラフィー技術とドライエッチング技術によって、その膜を選択的に除去してコア形状を作製することにより、第2コア21を形成する。
次に、図8Cに示されるように、第1クラッド層11上に、第2コア21を覆って第2クラッド層22を形成する(第3工程)。例えば、よく知られたECRプラズマCVD法によって所望の屈折率になるように調整した材料(例えばシリコン酸化物等)を第1クラッド層11および第2コア21上に堆積させることで第2クラッド層22を作成する。
その後、図8Dに示されるように、第2クラッド層22を平坦化する(第4工程)。例えば、第2コア21の表面と第2クラッド層22の表面とが同一の平坦な面になるように、よく知られたCMP技術によって、第2コア21の表面近傍まで第2クラッド層22を除去する。
その後、第1コア12等が形成されたSOIウェハはダイシング工程および研磨工程等を経てチップ化され、光導波路構造101が形成されたチップ1が作製される。
なお、第2コア21および第2クラッド層22の作製プロセスとしては、先に作製された第1コア12やその他のデバイスを破壊しないようなプロセス(低温プロセス)であれば、上述した作製プロセスに限定されず、種々の作製プロセスを適用することができる。
次に、光導波路構造102が形成されるチップ2の製造工程について説明する。
図8Eに示されるように、先ず、シリコンウェハを基板30として、第3クラッド層31および第3コア32を形成する(第5工程)。例えば、火炎堆積法によって、基板30上にシリコン酸化物(SiO2)膜を作製することによって第3クラッド層31を形成し、更に例えばSiO2−GeO2膜を作製することによりコア層を形成する。その後、よく知られたフォトリソグラフィー技術とドライエッチング技術によって、上記コア層を選択的に除去してコア形状を作製することにより、第3コア32を形成する。
図8Eに示されるように、先ず、シリコンウェハを基板30として、第3クラッド層31および第3コア32を形成する(第5工程)。例えば、火炎堆積法によって、基板30上にシリコン酸化物(SiO2)膜を作製することによって第3クラッド層31を形成し、更に例えばSiO2−GeO2膜を作製することによりコア層を形成する。その後、よく知られたフォトリソグラフィー技術とドライエッチング技術によって、上記コア層を選択的に除去してコア形状を作製することにより、第3コア32を形成する。
次に、図8Fに示されるように、再び火炎堆積法によって第3クラッド層31および第3コア32上に、更に第4クラッド層33を堆積させた後、ダイシング等によって光導波路チップ化を行い、公知の接着技術によって光ファイバ4の端面と第3コア32の端面とを接着する(第6工程)。具体的には、光ファイバ4が、例えばファイバブロックを構成する一つの光ファイバであるとした場合、上記ファイバブロックにおいて光ファイバ4を上下から挟むように配置された板状部材41の端面とともに、光ファイバ4の端面を接着する。板状部材41は、例えばプラスチップまたはガラスから構成される。このとき、図8Fに示されるように、光ファイバ4を含む上記ファイバブロックとチップ2との接着強度を高めるために、第4クラッド層33の上面の一部と板状部材41とをカバーガラス42を介して接着させてもよい。
次に、図8Gに示されるように、よく知られたフォトリソグラフィー技術とドライエッチング技術等によって第4クラッド層33を選択的に除去し、第3コア32の表面の第2コア21と結合させるための領域を露出させる(第7工程)。
その後、良好な接着表面を得るための研磨工程等を適宜導入することによって、光導波路構造102が形成されたチップ2が作製される。
なお、第3クラッド層31、第3コア32、および第3クラッド層33の作製プロセスとしては、上述した火炎堆積法に限定されず、プラズマCVD法やポリマー塗布等の種々の作製プロセスを適用することができる。
最後に、チップ1とチップ2とを接着する工程について説明する。
図8Hに示されるように、所望の屈折率になるように調整されたエポキシ系樹脂から成る接着部材をチップ1の表面(第2コア21および第2クラッド層22の表面)に塗布して接着層50を形成し、接着層50の上にチップ2における第3コア32の露出面を接着する(第8工程)。
図8Hに示されるように、所望の屈折率になるように調整されたエポキシ系樹脂から成る接着部材をチップ1の表面(第2コア21および第2クラッド層22の表面)に塗布して接着層50を形成し、接着層50の上にチップ2における第3コア32の露出面を接着する(第8工程)。
第3コア32と第2コア21とを接着する位置の調整は、例えば透過光の強度をモニタしながら位置合わせをするアクティブアライメントによって行われる。ここで、光の伝搬方向(X方向)のアライメント精度は、第3コア32から成る大口径の光導波路と第2コア21から成る光導波路の結合効率に及ぼす影響は小さい。また、光の伝搬方向に垂直な方向(Y方向)のアライメント精度も、一般的なチップ実装装置で実現可能な値である。
以上、実施の形態1に係る光導波路結合構造100によれば、チップ1とチップ2との接着のために、シリコン導波路を構成する第1コア12の上面を露出させる必要がない。一方、光導波路結合構造100では、第2コア21の上面を露出させる必要があるが、第2コア21の上面を露出させる加工精度は、誤差として数十nmから百nm程度でよく、第1コア12の上面を露出させる場合の加工精度に比べて大幅に緩和される。すなわち、光導波路結合構造100によれば、現実的な加工精度の範囲内で製造することができるので、容易かつ低コストに、低損失な光導波路結合を実現することができる。
また、光導波路結合構造100によれば、第1コア12から成るシリコン光導波路から漏れ出た光を第2コア21によって閉じ込めることでモードフィールド径を拡大し、さらに第2コア21から漏れ出た光を第3コア32によって閉じ込めることで光ファイバと整合するようにモードフィールド径を拡大できるので、第1光導波路結合構造101と第2光導波路結合構造102との間に接着層50が存在する場合であっても、接着層50の屈折率および厚さを適切に調整すれば、光の透過率の低下を抑制することができる。これにより、第1コア12から成るシリコン光導波路と光ファイバ4とをより低損失に結合させることができる。
≪実施の形態2≫
図9は、実施の形態2に係る光導波路結合構造200を模式的に示す図である。同図に示される光導波路結合構造200は、大口径の光導波路を介さずに、光ファイバ6のコアと第2コア21とを接着させる点で実施の形態1に係る光導波路結合構造100と相違し、その他の構成は光導波路結合構造100と同様である。なお、実施の形態2に係る光導波路結合構造200において、光導波路結合構造100と同一の構成要素には同一の符号を付し、その詳細な説明を省略する。
図9は、実施の形態2に係る光導波路結合構造200を模式的に示す図である。同図に示される光導波路結合構造200は、大口径の光導波路を介さずに、光ファイバ6のコアと第2コア21とを接着させる点で実施の形態1に係る光導波路結合構造100と相違し、その他の構成は光導波路結合構造100と同様である。なお、実施の形態2に係る光導波路結合構造200において、光導波路結合構造100と同一の構成要素には同一の符号を付し、その詳細な説明を省略する。
光ファイバ6は、例えばファイバブロックを構成する複数の並列に配置された光ファイバのうちの一つである。図9に示されるように、光ファイバ6は、コア62の表面の一部の領域が露出するように、コア62を覆うクラッド層61の一部が削られている。
光導波路結合構造200において、光ファイバ6のコア62の露出した面と、第2クラッド層22および第2コア21の表面(第1クラッド層11と接する面と対向する面)とが接着層50を介して接着される。ここで、光ファイバ6のコア62と第2コア21とは、コア62の一部が第2コア21と断面方向(Z方向)に重なりを有して接着される。例えば、図9に示されるように、コア62の一部が第2コア21の先端部と重なるように接着される。接着層50の屈折率と厚さ、および第2クラッド22の屈折率は、第2コア21から光が良好に漏れ出て光ファイバ6のコア62に閉じ込められるよう、適宜調整することが望ましい。
以上、実施の形態2に係る光導波路結合構造200によれば、実施の形態1に係る光導波路結合構造100と同様に、第1コア12から成るシリコン光導波路と光ファイバ6とを低損失に結合させることができる。また、光導波路結合構造200は、光ファイバ6のコア62と第2コア21とを接着させた構成を有するので、光ファイバ6と端面結合する大口径の光導波路が不要となり、製造コストの更なる低減を図ることができる。
≪実施の形態3≫
実施の形態3に係る光導波路結合構造の製造方法は、チップ1とチップ2とを接着する際に、アクティブアライメントの代わりにパッシブアライメントを行う点で実施の形態1に係る光導波路結合構造の製造方法と相違し、その他の工程は同様である。
実施の形態3に係る光導波路結合構造の製造方法は、チップ1とチップ2とを接着する際に、アクティブアライメントの代わりにパッシブアライメントを行う点で実施の形態1に係る光導波路結合構造の製造方法と相違し、その他の工程は同様である。
前述した実施の形態1に係る光導波路結合構造100の製造工程を以下のように変更する。
例えば、図8Dに示されるチップ1の平坦化処理において、CMPによって第2クラッド層22を選択的に除去して第2コア21の表面出しを行った後、よく知られたフォトリソグラフィー技術とドライエッチング技術によって、第2クラッド層22の一部の領域(例えば光学特性に影響を与えない領域)にアライメント用の凸パタンも作製する。なお、第2コア21の表面出しとアライメント用の凸パタンの作製とはよく知られたリソグラフィー技術とドライエッチング技術によって同一工程にて行ってもよいし、別工程としてもよく、特に制限されない。
例えば、図8Dに示されるチップ1の平坦化処理において、CMPによって第2クラッド層22を選択的に除去して第2コア21の表面出しを行った後、よく知られたフォトリソグラフィー技術とドライエッチング技術によって、第2クラッド層22の一部の領域(例えば光学特性に影響を与えない領域)にアライメント用の凸パタンも作製する。なお、第2コア21の表面出しとアライメント用の凸パタンの作製とはよく知られたリソグラフィー技術とドライエッチング技術によって同一工程にて行ってもよいし、別工程としてもよく、特に制限されない。
また、例えば、図8Gに示されるチップ2の第3コア32の表面を露出させる工程において、よく知られたフォトリソグラフィー技術とドライエッチング技術によって第4クラッド層33を選択的に除去して第3コア32の表面出しを行う際に、第4クラッド層33の一部の領域(例えば光学特性に影響を与えない領域)にアライメント用の凹パタンも作製する。なお、第3コア32の表面出しとアライメント用の凹パタンの作製とは同時に行ってもよいし、別工程としてもよく、特に制限されない。
更に、図8Hに示されるチップ1とチップ2の接着工程において、作製された上記の凹パタンと凸パタンとをはめ込むようにして、チップ1とチップ2とを接着させる。
以上のように、本発明に係る光導波路結合構造によれば、接着時に高いアライメント精度が要求されないので、アクティブアライメントの代わりに上述したパッシブアライメントを行うことで、1μm程度の位置精度でチップ同士の接着することができる。これにより、結合効率の高い光導波路結合構造を容易に製造することでき、製造コストの更なる低減を図ることができる。
以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
例えば、チップ1における第1クラッド層11、第2クラッド層22、および第2コア21が、シリコン酸化物から構成される場合を例示したが、これに限られず、その他の材料から構成されてもよい。例えば、シリコン窒化物(SiN)、またはシリコン酸窒化物、(SiOxNy)、屈折率調整樹脂等から構成されてもよい。
また、図8Dに示される第2クラッド層22を平坦化する工程において、リソグラフィ技術とドライエッチング技術によって第2クラッド層22を除去する方法を例示したが、これに限られず、CMPや、CMPとドライエッチング技術との組み合わせによって、第2クラッド層22を除去してもよい。なお、CMPを適用する場合であっても、高精度な加工精度は不要であるので、CMPを高精度化するための設備コスト等は抑えられる。
チップ1とチップ2との間に接着部材が存在する構造を例示したが、これに限られず、第2コア21の表面の一部を露出させる際の加工誤差による残留クラッド層(第2クラッド層22)が第2コア21上に光透過率を著しく悪化させない程度に、多少残っていてもよい。この場合、接着層50には、上記接着部材と残留クラッド層が含まれる。
また、チップ1とチップ2とを接着部材を介して接着する場合を例示したが、これに限られず、例えば表面活性化法によるダイレクトボンディング等によって第2コア21と第3コア32とを直接接着してもよい。
更に、チップ1とチップ2とが、第3コア32の光の伝搬方向と第2コア21および第1コア12の光の伝搬方向とが一致するように接着される場合を例示したが、これに限られない。例えば、第3コア32の光の伝搬方向と第2コア21および第1コア12の光の伝搬方向とが一致していなくてもよく、角度がついた状態でチップ1とチップ2とが接着されてもよい。
100、200…光導波路結合構造、101、102…光導波路構造、1、2…チップ、4、6…光ファイバ、10、30…基板、11…第1クラッド層、12…第1コア、21…第2コア、22…第2クラッド層、31…第3クラッド層、32…第3コア、33…第3クラッド層、50…接着層、61…光ファイバ6のクラッド層、62…光ファイバ6のコア。120、210・・・テーパ状の先端部。
Claims (5)
- 第1光導波路構造と第2光導波路構造とを結合する光導波路結合構造であって、
前記第1光導波路構造は、
第1クラッド層上に形成された第1コアと、
前記第1クラッド層上に形成され、前記第1コアの先端部を覆う第2コアと、を有し、
前記第2光導波路構造は、
平面視で一部が前記第2コアと重なりを有して前記第2コアの上に配置される第3コアを有し、
前記第2コアの屈折率は、前記第3コアの屈折率よりも大きく、且つ前記第1コアの屈折率よりも小さい
ことを特徴とする光導波路結合構造。 - 請求項1記載の光導波路結合構造において、
前記第2コアと前記第3コアとは、平面視で前記第2コアと前記第3コアとが重なる領域において、接着層を介して接着されている
ことを特徴とする光導波路結合構造。 - 請求項1記載の光導波路結合構造において、
前記第2コアと前記第3コアとは、直接接着されている
ことを特徴とする光導波路結合構造。 - 請求項1乃至3のいずれか一項に記載の光導波路結合構造において、
前記第1コアの先端部は、先端に向かってコア幅が狭くなるテーパ形状を有し、
前記第2コアは、前記第3コアと重なる領域において、先端に向かってコア幅が狭くなるテーパ形状を有する
ことを特徴とする光導波路結合構造。 - 請求項1乃至4のいずれか一項に記載の光導波路結合構造において、
前記第3コアは、光ファイバのコアである
ことを特徴とする光導波路結合構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014068460A JP2015191110A (ja) | 2014-03-28 | 2014-03-28 | 光導波路結合構造および光導波路結合構造の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014068460A JP2015191110A (ja) | 2014-03-28 | 2014-03-28 | 光導波路結合構造および光導波路結合構造の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015191110A true JP2015191110A (ja) | 2015-11-02 |
Family
ID=54425645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014068460A Pending JP2015191110A (ja) | 2014-03-28 | 2014-03-28 | 光導波路結合構造および光導波路結合構造の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015191110A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10386586B2 (en) | 2016-12-22 | 2019-08-20 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
US20200257054A1 (en) * | 2019-02-11 | 2020-08-13 | Poet Technologies, Inc. | Dual Core Waveguide |
JP2021162634A (ja) * | 2020-03-31 | 2021-10-11 | 住友大阪セメント株式会社 | 光導波路素子 |
WO2023053403A1 (ja) * | 2021-09-30 | 2023-04-06 | 住友大阪セメント株式会社 | 光導波路素子及びそれを用いた光変調デバイス並びに光送信装置 |
US20230266526A1 (en) * | 2022-02-18 | 2023-08-24 | Globalfoundries U.S. Inc. | Optical waveguide with stacked cladding material layers |
WO2023171581A1 (ja) * | 2022-03-09 | 2023-09-14 | 京セラ株式会社 | 光導波路及び光導波路の製造方法 |
JP7483159B1 (ja) | 2023-05-24 | 2024-05-14 | 三菱電機株式会社 | スポットサイズ変換器 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6294805A (ja) * | 1985-10-21 | 1987-05-01 | Oki Electric Ind Co Ltd | 光フアイバ付光集積回路 |
JPH04283704A (ja) * | 1991-03-13 | 1992-10-08 | Fujitsu Ltd | 半導体光導波路 |
JPH07110415A (ja) * | 1993-10-13 | 1995-04-25 | Kyocera Corp | 光導波路、光導波路と光ファイバの接続装置 |
JP2002122750A (ja) * | 2000-10-18 | 2002-04-26 | Nippon Telegr & Teleph Corp <Ntt> | 光導波路接続構造 |
JP2006091878A (ja) * | 2004-09-20 | 2006-04-06 | Fujitsu Ltd | アタッチメント型光カップラー装置 |
JP2012083446A (ja) * | 2010-10-08 | 2012-04-26 | National Institute Of Advanced Industrial & Technology | 光学変換素子 |
JP2014191301A (ja) * | 2013-03-28 | 2014-10-06 | Fujitsu Ltd | スポットサイズ変換器、その製造方法及び光集積回路装置 |
-
2014
- 2014-03-28 JP JP2014068460A patent/JP2015191110A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6294805A (ja) * | 1985-10-21 | 1987-05-01 | Oki Electric Ind Co Ltd | 光フアイバ付光集積回路 |
JPH04283704A (ja) * | 1991-03-13 | 1992-10-08 | Fujitsu Ltd | 半導体光導波路 |
JPH07110415A (ja) * | 1993-10-13 | 1995-04-25 | Kyocera Corp | 光導波路、光導波路と光ファイバの接続装置 |
JP2002122750A (ja) * | 2000-10-18 | 2002-04-26 | Nippon Telegr & Teleph Corp <Ntt> | 光導波路接続構造 |
JP2006091878A (ja) * | 2004-09-20 | 2006-04-06 | Fujitsu Ltd | アタッチメント型光カップラー装置 |
JP2012083446A (ja) * | 2010-10-08 | 2012-04-26 | National Institute Of Advanced Industrial & Technology | 光学変換素子 |
JP2014191301A (ja) * | 2013-03-28 | 2014-10-06 | Fujitsu Ltd | スポットサイズ変換器、その製造方法及び光集積回路装置 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10386586B2 (en) | 2016-12-22 | 2019-08-20 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
US20200257054A1 (en) * | 2019-02-11 | 2020-08-13 | Poet Technologies, Inc. | Dual Core Waveguide |
US20200257053A1 (en) * | 2019-02-11 | 2020-08-13 | Poet Technologies, Inc. | Dual Core Waveguide |
US10976496B2 (en) * | 2019-02-11 | 2021-04-13 | Poet Technologies, Inc. | Dual core waveguide |
US10976497B2 (en) * | 2019-02-11 | 2021-04-13 | Poet Technologies, Inc. | Dual core waveguide |
JP2021162634A (ja) * | 2020-03-31 | 2021-10-11 | 住友大阪セメント株式会社 | 光導波路素子 |
JP7371556B2 (ja) | 2020-03-31 | 2023-10-31 | 住友大阪セメント株式会社 | 光導波路素子 |
WO2023053403A1 (ja) * | 2021-09-30 | 2023-04-06 | 住友大阪セメント株式会社 | 光導波路素子及びそれを用いた光変調デバイス並びに光送信装置 |
US20230266526A1 (en) * | 2022-02-18 | 2023-08-24 | Globalfoundries U.S. Inc. | Optical waveguide with stacked cladding material layers |
US11971572B2 (en) * | 2022-02-18 | 2024-04-30 | Globalfoundries U.S. Inc. | Optical waveguide with stacked cladding material layers |
WO2023171581A1 (ja) * | 2022-03-09 | 2023-09-14 | 京セラ株式会社 | 光導波路及び光導波路の製造方法 |
JP7483159B1 (ja) | 2023-05-24 | 2024-05-14 | 三菱電機株式会社 | スポットサイズ変換器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015191110A (ja) | 光導波路結合構造および光導波路結合構造の製造方法 | |
US9128240B2 (en) | Spot-size converter, manufacturing method thereof, and integrated optical circuit device | |
US20210003775A1 (en) | Optical Apparatus and Methods of Manufacture Thereof | |
US8000565B2 (en) | Buried dual taper waveguide for passive alignment and photonic integration | |
US11092748B2 (en) | Method and apparatus for self-alignment connection of optical fiber to waveguide of photonic integrated circuit | |
CN110632702A (zh) | 一种lnoi基光波导反向楔形模斑耦合器及制备方法 | |
EP3671298B1 (en) | High-efficiency fiber-to-waveguide coupler | |
CN103998961A (zh) | 用于平面光子电路的垂直光学耦合器 | |
JP2011102819A (ja) | ハイブリッド集積光モジュール | |
JP7211235B2 (ja) | 光接続構造 | |
JP2011203604A (ja) | 光学素子とその製造方法 | |
JP5438080B2 (ja) | スポットサイズ変換器 | |
US20230161107A1 (en) | Edge coupler and manufacturing method therefor | |
JP2012208371A (ja) | 光デバイス | |
JP7401823B2 (ja) | 光導波路部品およびその製造方法 | |
US20220390670A1 (en) | Optical Module | |
JP7124672B2 (ja) | 光接続部品および光接続構造 | |
JP7124632B2 (ja) | 光接続構造およびその形成方法 | |
JP6325941B2 (ja) | 光回路 | |
JP2009139474A (ja) | 光導波回路チップ | |
JP2019197126A (ja) | 光デバイスおよび光結合方法 | |
WO2023243014A1 (ja) | 光導波路接続構造 | |
JP2015045789A (ja) | スポットサイズ変換器 | |
JP6685548B2 (ja) | スポットサイズ変換器 | |
JP5908369B2 (ja) | 受光デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151027 |