JP2009071067A - 半導体光素子およびその製造方法 - Google Patents

Abstract

【課題】メサ状の埋込光導波路構造を有する半導体光素子において、曲線導波路領域の成長速度と直線導波路領域の成長速度とを容易に制御して、直線導波路領域の埋込層の層厚を確保しつつ、曲線導波路領域の埋込層の異常成長を抑制する半導体光素子を提供する。
【解決手段】半導体光素子１００は、メサ状の光導波層が半導体基板１０１上に設けられており、光導波層が埋設されている埋込光導波路構造を有する。半導体光素子１００には、平面形状が直線状の光導波層を含む直線導波路メサ１１０と、平面形状が湾曲した光導波層を含み、直線導波路メサ１１０に接続されている曲線導波路メサ１１５と、上面視において直線導波路メサ１１０の両側に略平行に隣設されているメサ状のダミー層からなる原料吸着メサ１１１（ダミーメサ）と、直線導波路メサ１１０と、原料吸着メサ１１１との間に形成される埋込層１０６とが備えられている。
【選択図】図１

Description

本発明は、メサ状の光導波層が基板上に設けられており、光導波層が埋設されている埋込光導波路構造を有する半導体光素子に関する。

近年、光通信等のシステムで使用される光デバイスには、単純な発光、変調だけでなく、波長可変、波長変換等の高度な機能の付与が求められてきている。このような要求に対して従来は、複数の光デバイス・コンポーネントをモジュールレベルでつなぎ合わせてトータルで所望の機能を得る手法や、モジュール内で複数の光コンポーネントをハイブリッド集積する手法等が用いられてきた。しかしながら、デバイスサイズのより小型化、低消費電力化、そして部品点数の低減による低コスト化へのニーズが高まるにつれ、可能な限り多くの機能を半導体チップ上にモノリシック集積した半導体光集積素子としての実現が強く望まれるようになってきている。

メサ状の光導波層が電流ブロック層で埋め込まれた埋込光導波路構造を有する半導体光素子においては、電流注入時のリーク電流が少なく、低消費電力化が可能である。

埋込光導波路構造に関する技術は、たとえば特許文献１〜３に記載されている。
特開２００５−１４２１８２号公報 特開平０８−１８１３８９号公報 特開平１１−１０３１２６号公報

しかしながら、直線導波路及び曲線導波路からなる埋込光導波路構造を形成する際、曲線導波路領域の埋込層において、異常成長が生じるという問題がある。この異常成長により、プロセス歩留まりの低下や電流注入の阻害が起こる。

曲線導波路は光を導波する受動導波路として利用されるため、曲線導波路を埋め込む層の層厚は比較的薄くてもよい一方、直線導波路は活性領域を有することから、直線導波路を埋め込む層の層厚は電流ブロックのため十分な厚みを確保する必要がある。したがって、曲線導波路領域の異常成長を抑制しつつ、直線導波路領域を十分に層成長させるためには、直線導波路領域の埋込層を十分な厚さに成長させるためには成長速度を曲線導波路領域の成長速度に対して相対的に大きくすることが考えられる。

上記特許文献１〜３には、ＳｉＯ_２等の誘電体マスクを用いた選択成長技術が記載されている。この選択成長技術は、図４（ａ）に示すように、幅Ｗｍのマスク５で覆われた領域と、幅Ｗｏのマスク５で覆われていない領域とをウエハ面内に局所的に形成し、本来マスク５で覆われた領域の成長に使われるはずであった原料を、マスク５が無い領域（例えば図４（ａ）のＡ点）に選択的に供給できるようにして、マスク５が無い領域（図４（ａ）のＡ点）の成長速度を向上させるものである。

この技術を利用して所定の領域の成長速度を選択的に向上させるためには、まず、少なくともＷｏ＜＜Ｗｍのマスク幅を用いる必要がある。なぜなら、マスク上の原料は、幅Ｗｏの開口部だけでなく、その外側の広い開口領域へも拡散して消費されるためである。そして、マスク５で覆われた部分へ到達した原料が、マスク５上へ析出することなく、拡散またはマイグレーションにより、マスク５で覆われていないＷｏの領域へ到達するようにさせる必要がある。そのためには、全面成長領域での成長速度として、極めて低い成長速度で結晶成長を行う。

Ｗｏを一定としたとき、マスク幅Ｗｍを広くすれば広くするほど、全面成長領域に比べて選択成長領域の成長速度向上率を高めることが可能である。しかしながら、マスクへの原料析出確率が高くなるため、絶対値としてより低い全面成長速度が必要となる。

また、成長圧力が高いほど、Ｗｍ／Ｗｏの比が小さい状態で、成長速度向上率を高めることができる。一方、圧力上昇もマスク上での原料析出確率を高めてしまうため、全面成長領域の成長速度絶対値としては、より低速で成長しなければならない。たとえば、選択成長領域の幅Ｗｏが１０μｍ程度の場合、選択成長領域で得られる成長速度絶対値は、典型的には１〜２μｍ程度である。選択成長領域Ｗｏの幅が１０μｍよりも広くなると、マスク面積に対して、原料を消費する面積が相対的に増えるため、成長速度の絶対値はさらに低くなる。

また、この選択成長技術を用いて、メサ状の光導波路の埋込みを行うことを考えると、メサの両側を埋め込む必要があるため、選択成長のマスクパターンは、図４（ｂ）のように実効的な開口幅Ｗｏが２倍のパターンを用いなければならない。

以上のように、上記特許文献記載の技術では、マスク面積と選択成長領域の面積とのバランスによって埋込層厚を制御するものであるため、ウエハ面内の任意の領域に設けられた光導波路の埋め込みを任意の厚さに制御することは困難である。

本発明は上記事情に鑑みてなされたものであり、メサ状の光導波層が埋め込まれた埋込光導波路構造を有する半導体光素子において、曲線導波路領域の成長速度と直線導波路領域の成長速度とを容易に制御して、直線導波路領域の埋込層の層厚を確保しつつ、曲線導波路領域の埋込層の異常成長を抑制する半導体光素子を提供する。

本発明によれば、
メサ状の光導波層が基板上に設けられており、光導波層が埋設されている埋込光導波路構造を有する半導体光素子であって、
平面形状が直線状の光導波層を含む直線導波路メサと、
平面形状が湾曲した光導波層を含み、直線導波路メサに接続されている曲線導波路メサと、
上面視において直線導波路メサの両側に略平行に隣設されているメサ状のダミー層からなるダミーメサと、
直線導波路メサと、ダミーメサとの間に形成される埋込層と、
を備えることを特徴とする半導体光素子
が提供される。

また、本発明によれば、
メサ状の光導波層が基板上に設けられており、光導波層が埋設されている埋込光導波路構造を有する半導体光素子の製造方法であって、
平面形状が直線状の光導波層を含む直線導波路メサを形成する工程と、
平面形状が湾曲した光導波層を含み、直線導波路メサに接続されている曲線導波路メサを形成する工程と、
上面視において直線導波路メサの両側に略平行に隣設されているメサ状のダミー層からなるダミーメサを形成する工程と、
ダミーメサと直線導波路メサとの間に埋込層を形成する工程と、
を含むことを特徴とする半導体光素子の製造方法
が提供される。

本発明によれば、埋込光導波路構造を有する半導体光素子において、曲線導波路領域に対して相対的に直線導波路領域の埋込層の成長速度を高める。

以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

実施形態における埋込層の成長は、ＭＯＶＰＥ法（有機金属気相成長法）を用いるが、他の気相成長法を用いることもできる。

図１は、本実施形態の半導体光素子１００を模式的に示した図である。図１（ａ）は、本実施形態の半導体光素子１００の上面図である。また、図１（ｂ）は、図１（ａ）のＡ−Ａ'断面図、図１（ｃ）は、図１（ａ）のＢ−Ｂ'断面図である。メサ状の光導波層が半導体基板１０１上に設けられており、光導波層が埋設されている埋込光導波路構造を有する半導体光素子１００である。半導体光素子１００は、平面形状が直線状の光導波層を含む直線導波路メサ１１０と、平面形状が湾曲した光導波層を含み、直線導波路メサ１１０に接続されている曲線導波路メサ１１５と、上面視において直線導波路メサ１１０の両側に略平行に隣設されているメサ状のダミー層からなる原料吸着メサ１１１（ダミーメサ）と、直線導波路メサ１１０と、原料吸着メサ１１１との間に形成される埋込層１０６とを備える。

この半導体光素子１００は、原料吸着メサ１１１と直線導波路メサ１１０とが等間隔で配列されていてもよい。また、原料吸着メサ１１１と直線導波路メサ１１０との間隙が４μｍ以上２０μｍ以下であってもよく、４μｍ以上１５μｍ以下とするとより好ましい。こうすることにより、直線導波路メサ１１０の光伝搬機能を損ねずに、原料吸着メサ１１１と直線導波路メサ１１０との間の空間の膜厚成長速度を良好に増加させることができる。

埋込層１０６は、高抵抗半導体層から構成されていてもよい。直線導波路メサ１１０、曲線導波路メサ１１５および原料吸着メサ１１１といったメサ状の半導体を高抵抗半導体で一括して埋め込むことにより、メサ深さを精密にコントロールすることなく、高い電流ブロック機能を有する埋込層１０６を容易に形成することができる。

また、原料吸着メサ１１１の幅が直線導波路メサ１１０の幅と比較して狭くてもよい。こうすることにより、原料吸着メサ１１１の上面への原料吸着を最小限にすることができる。

また、原料吸着メサ１１１に並行してアレイ状に配列された複数のメサ状の層から構成されているアレイメサが設けられていてもよい。アレイメサは、複数のメサがストライプ上に配列されることにより構成されている。このとき、アレイメサを構成している各メサ間の間隙が１μｍ以上１５μｍ以下であると好ましい。こうすることにより、アレイ間への原料供給を保持しつつ、原料吸着メサ１１１と直線状埋め込みメサ光導波路１１０との間の空間の膜厚成長速度を良好に増加させることができる。なお、アレイメサの間隔は、等間隔であってもよいし、不等間隔であってもよい。

また、直線導波路メサ１１０は、半導体結晶方位の＜０１１＞方向または＜０１−１＞方向に対してオフ角が３度以内となる方向にメサが形成されていてもよい。こうすることにより、直線導波路メサ領域の異常成長を抑制することができる。

また、埋込層１０６は、鉄またはルテニウムがドープされたＩｎＰで形成されていてもよく、ルテニウムがドープされたＩｎＰで形成されているとより好ましい。こうすることにより、光導波路を構成する各層を低い成長温度で成長させることができ、曲線導波路メサ領域の異常成長を抑制することができる。埋込層１０６は、直線導波路メサ１１０と原料吸着メサ１１１との間を完全に埋め尽くすように形成されていればよい。

つづいて、本実施の形態の半導体光素子の製造方法について説明する。

たとえばＩｎＰからなる半導体基板１０１上に、直線導波路メサ１１０と、直線導波路メサ１１０と接続する曲線導波路メサ１１５とを形成する。また、直線導波路メサ１１０と略平行に隣設され、上面視において、直線導波路メサ１１０を中心として直線導波路メサ１１０の両側にメサ状の原料吸着メサ１１１を形成する。このとき、原料吸着メサ１１１と直線導波路メサ１１０との間隙が４μｍ以上２０μｍ以下の位置に原料吸着メサ１１１を形成すると好ましい。直線導波路メサ１１０、曲線導波路メサ１１５および原料吸着メサ１１１をＳｉＯ_２等の誘導体マスクで覆い、原料吸着メサ１１１と直線導波路メサ１１０との間に埋込層１０６を形成する。その後、誘電体マスクを除去して半導体光素子１００を得る。

本実施の形態の半導体光素子によれば、直線導波路メサ１１０と平行して両側にメサ状の原料吸着メサ１１１が隣設されている。これにより、成膜過程において、原料吸着メサ１１１と直線導波路メサ１１０との間で膜厚成長を促進することができる。したがって、曲線導波路メサ領域の埋込層１０６に対して直線導波路メサ領域の埋込層１０６の成長速度を相対的に高くすることができる。

このメカニズムは明らかではないが、成膜過程において、メサ状の原料吸着メサ１１１と直線導波路メサ１１０との間の空間内に供給された原料ガスが他の領域に拡散するのを制限されることにより、膜厚成長が促進されると推測される。メサ状の原料吸着メサ１１１と直線導波路メサ１１０との間の空間が完全に埋め尽くされたところで膜厚成長の終点とすることにより、原料吸着メサ１１１が隣設されていない曲線導波路メサ１１５の周囲の膜厚成長が抑制されることとなる。

また、半導体光素子１００は、導波路間に受光領域等を備えることによって、モノリシック光半導体光集積素子を構成することができる。以下、この半導体光集積素子の作製方法について説明する。

半導体光集積素子の作製方法は、少なくとも一つ以上の主たる直線導波路メサ１１０と、該主たる直線導波路メサ１１０に接続された少なくとも一つ以上の曲線導波路メサ１１５を有する。半導体基板１０１上に、メサ方位＜０１１＞±３°もしくはメサ方位＜０１−１＞±３°の少なくとも一つ以上の主たる直線状メサ（直線導波路メサ１１０）と、該主たる直線状メサに接続された少なくとも一つ以上の曲線状メサ（曲線導波路メサ１１５）と、主たる直線状メサの両側面に沿って配設された少なくとも一つ以上の原料吸着メサ１１１とを形成する工程と、主たる直線状メサ、曲線状メサ、原料吸着メサ１１１を少なくとも含む、半導体基板１０１上の全てのメサの側面を一括して高抵抗半導体層（埋込層１０６）で埋め込み成長する工程とを含み、主たる直線状メサの側面と、該直線状メサに隣り合う原料吸着メサ１１１の側面との間隔が２０μｍ以下である。

また、上記、原料吸着メサ１１１のメサ幅が主たる直線状メサのメサ幅よりも狭くすることができる。

また、上記、主たる直線状メサの側面と、該直線状メサに隣り合う原料吸着メサ１１１の側面との間隔が４μｍ以上、１５μｍ以下とすることができる。

また、上記、原料吸着メサ１１１が、二つ以上アレイ状に配設されていてもよい。

また、上記、原料吸着メサ１１１の隣り合うメサ間でのメサ側面間隔が１５μｍ以下とすることができる。

また、上記、高抵抗半導体層がＲｕドープのＩｎＰ埋め込み層であってもよい。

以下に、本実施の形態の半導体光素子１００を用いた半導体光集積素子の作用について説明する。

多くの機能がモノリシック集積された半導体光集積素子において、実用化のための克服すべき大きな壁は、素子として所望の特性を満足しつつ低コスト化が可能かどうかであり、高歩留まりで高信頼な作製技術の確立が求められる。そのためには、可能な限り工程数の少ないシンプルなプロセスの確立が必要である。図２に半導体光集積素子の光導波路構造を説明する図を示す。

シンプルなプロセスの確立のため、１回の結晶成長のみの簡易プロセスで半導体光集積素子の実現が可能なリッジ構造光導波路の適用が考えられた（図２（ａ））。リッジ構造光導波路は、基板１上にクラッド層３に挟まれた光導波路コア７と、コンタクト層４とを有する。しかしながら、リッジ構造で活性領域８を含む光導波路を構成する場合、活性領域８へ電流を注入しようとすると、原理的に漏れ電流が大きくなる傾向があるため、活性領域８を含む光導波路の最大パフォーマンスを引き出す上でボトルネックとなっていた。

そこで、このリーク電流を抑制するために、上部クラッド層３から活性層を切断するまで、１．５μｍ以上深くメサエッチングを施すハイメサリッジ構造光導波路が提案されている（図２（ｂ））。この構造も結晶成長１回のみで光集積素子を作製できるが、電流注入を行う場合、活性領域８のメサ側面での非発光再結合による損失や、長期的にはメサ側面の結晶品質劣化が懸念され、活性領域８を含む光導波路に適用するには問題があった。その結果、ハイメサリッジ構造光導波路は、能動光導波路としては用いられず、主として受動光導波路に対して適用する形態が取られている。

このように１回の結晶成長のみで実現できる光集積素子では、得られる特性に限界があり、素子として所望の特性を満足しつつ低コスト化が可能かどうかという課題のうち、「所望の特性」という部分を満足することができない。そこで、結晶成長回数について２回まで許容した場合、実現できる光集積素子構造が考えられた。

最も有望な構造は、ハイメサリッジ構造光導波路の欠点を克服できる構造であり、ハイメサリッジ構造が高抵抗半導体で埋め込まれ、高抵抗半導体の層（埋込層６）でパシベーションされ、かつ、この高抵抗埋め込み半導体が電流ブロックとしても機能するハイメサ埋め込み構造光導波路が考えられる（図２（ｃ））。この構造では、電流注入時のリーク電流が少なく低消費電力化が可能で、高信頼化も可能であり、かつ、結晶成長も２回で完結できるため、低コスト化をも期待できる。このときの課題は、埋め込みを行うメサの深さが深いハイメサであるため、埋め込み対象となるハイメサが、従来のような直線状メサだけでなく、曲線状メサ等の複数のメサ結晶側面を有する半導体メサからなる場合、このような半導体メサを一括して高抵抗半導体の層で埋め込むことができるかどうかであった。

図３は、ハイメサ埋め込み構造光導波路を模式的に示す図である。図３（ａ）はハイメサ埋込構造光導波路の上面図、図３（ｂ）は図３（ａ）のＡ−Ａ'断面図、図３（ｃ）は図３（ａ）のＢ−Ｂ'断面図である。

ハイメサ埋め込み構造光導波路を用いる半導体光集積素子の作製プロセスでは、通常、まず、＜１００＞の半導体基板１上に、活性層２、厚さ１．５μｍ程度以上のクラッド層３及びコンタクト層４を全面成長した後、図３（ａ）のウエハ上面図に示すような、幅１．５μｍ程度のエッチング用マスク５を形成し、エッチングで活性層２の下まで、深さ１．５μｍ以上のハイメサ構造を形成し、そのハイメサを高抵抗層（埋込層６）で埋め込むというプロセスが必要となる。このとき、直線状メサの方位は＜０１１＞±３°程度でパターニングする。

なお、代表的な埋め込み電流ブロック層にはｐｎｐ埋め込みがあるが、厚さ１μｍ以上のクラッド層を含む深さ１．５μｍ以上のハイメサを埋め込む場合には、ｐｎｐ埋め込み層の成長界面の制御が困難である。よって、前記のように高抵抗埋め込みとすることが好ましい。このとき、ドーパントとしては、ＦｅまたはＲｕが考えられるが、ｐドーパントであるＺｎ等との相互拡散が小さいＲｕがより望ましい。しかし、このハイメサを高抵抗層で埋め込むとき、半導体光集積素子では、＜０１１＞±３°方向の直線状ハイメサだけでなく、曲線状ハイメサ等の異なるメサ結晶側面が存在するため、埋め込み成長時、結晶成長の面方位依存性の影響で、特に曲線状ハイメサ領域で異常成長が生じるという深刻な問題があった。図３（ｂ）のＢ−Ｂ'に、直線状メサを埋込層６で埋め込んだ場合の断面形状を、図３（ｂ）のＡ−Ａ'に、曲線状メサを埋込層６で埋め込んだ場合の断面形状を示す。図３（ｂ）のＡ−Ａ'から判るように、曲線状メサを埋め込んだ場合、異常成長が生じ、埋め込み成長上面に凸凹等の発生や、光導波路の電流注入部分へ「かぶり」等が発生するのである。この異常成長、「かぶり」はプロセス歩留まりの低下や電流注入の阻害等を生むため、回避することが好ましい。

本実施の形態では、このような状況を鑑み、直線状メサだけでなく、曲線状メサ等の種々のメサ側面が高抵抗半導体層で埋め込まれたハイメサ埋め込み構造光導波路からなるモノリシック半導体光集積素子の作製方法において、ハイメサを高抵抗半導体層で埋め込むとき、異常成長を抑制できる作製方法を提供することができる。

ハイメサが高抵抗層で埋め込まれた埋め込みメサ光導波路からなるモノリシック半導体光集積素子を作製する場合、高抵抗埋め込み層に要求される特性は、光集積素子の各光導波路領域で満たすべき機能に応じて異なる。つまり、主として直線状埋め込みメサ光導波路から構成される活性領域は、十分な電流ブロック・低容量化への要求から厚い埋め込み層厚が必要であるが、曲線状メサ光導波路領域は、受動導波路として利用されるため、光導波路が光を導波するのに十分な厚さの埋め込みであればよい。これは、曲線状メサ光導波路領域の高抵抗埋め込み層は、比較的薄い層厚で十分であることを意味する。この、直線状メサと曲線状メサの各領域における高抵抗埋め込み層に対する要求特性の違い、特に異常成長が懸念される曲線状メサ領域で薄い高抵抗層厚で十分であるという点は、モノリシック光集積素子作製のために高抵抗埋め込みを一括して行う上で有利な点といえる。しかし、このように埋め込み層厚をウエハ面内の任意の場所で任意の厚さに制御することは、従来の埋め込み成長技術では極めて困難であった。

例えば、可能性のある一つの手法として、特許文献１〜３で開示されているような、ＳｉＯ_２等の誘電体マスクを用いた選択成長技術が挙げられる。この従来の選択成長技術を図４を用いて説明する。選択成長技術は、図４（ａ）に示すように、幅Ｗｍのマスク５で覆われた領域と、幅Ｗｏのマスク５で覆われていない領域をウエハ面内に局所的に形成し、本来マスク５で覆われた領域の成長に使われるはずであった原料を、マスク５が無い領域（例えば図４（ａ）のＡ点）に選択的に供給できるようにして、マスク５が無い領域（図４（ａ）のＡ点）の成長速度を向上させる技術である。

この技術をうまく利用して選択的に成長速度を向上させるためには、まず、少なくともＷｏ＜＜Ｗｍのマスク幅を用いる必要がある。なぜなら、マスク上の原料は、幅Ｗｏの開口部だけでなく、その外側の広い開口領域へも拡散して消費されるためである。そして、このＷｏ＜＜Ｗｍの状態で、マスク５で覆われた部分へ到達した原料が、マスク５上へ析出することなく、拡散もしくは、マイグレーションにより、マスク５で覆われていないＷｏの領域へ到達するようにさせる必要がある。そのためには、全面成長領域での成長速度として、極めて低い成長速度で結晶成長を行う。

今、Ｗｏを一定としたとき、マスク幅Ｗｍを広くすれば広くするほど、全面成長領域に比べて選択成長領域の成長速度向上率を高めることが可能であるが、そうするとマスクへの原料析出確率が高くなるため、絶対値として、より低い全面成長速度が必要となる。また、成長圧力が高いほど、Ｗｍ／Ｗｏの比が小さい状態で、成長速度向上率を高めることができるが、圧力上昇もまた原料のマスク上への析出確率を高めてしまうため、全面成長領域の成長速度絶対値としては、より低速で成長しなければならない。結局、どのような条件を用いても、Ｗｏの部分で得られる成長速度には上限が存在する。選択成長領域の幅Ｗｏが１０μｍ程度の場合、選択成長領域で得られる成長速度絶対値は、典型的には１〜２μｍ程度である。さらに、選択成長領域Ｗｏの幅が１０μｍよりも広くなると、マスク面積に対して、原料を消費する面積が相対的に増えるため、益々成長速度の絶対値は低くなる。

今、この選択成長技術を用いて、高抵抗埋め込みを行うことを考えると、導波路メサの埋め込み成長では、メサの両側を埋め込む必要があるため、選択成長のマスクパターンは、図４（ａ）のようなパターンではなく、例えば、特許文献１の図１２にあるような、図４（ｂ）のように実効的な開口幅Ｗｏが２倍のパターンを用いる。このとき、各々のＷｏの幅は、モード結合を防止するために、最低でも４μｍ程度以上（図４（ｂ）ではＷｏ×２になるので、実効的な開口幅は８μｍ）、最終的な素子低容量化を考えると、６０μｍ程度以上が必要であり（図４（ｂ）ではＷｏ×２になるので、実効的な開口幅は１２０μｍ）、さらに埋め込み層厚としても、３μｍ程度以上の層厚を必要とするため、結論として、選択成長技術を用いてウエハ面内での埋め込み層厚制御を行うことは困難を伴う。

本実施の形態によれば、このような状況を鑑み、結晶成長速度の面方位依存性を積極的に利用し、ウエハ面内に特別な構造を組み込む事による高抵抗埋め込み層厚の面内制御技術を提供することができる。上記、特別な構造のことを「原料吸着メサ」と称する。具体的な高抵抗埋め込み手法は以下のようである。

図１（ａ）に示すように、活性領域等を含む厚い埋め込み層厚が必要なメサ方位＜０１１＞±３°もしくはメサ方位＜０１−１＞±３°の直線導波路メサ１１０の近傍のみに、直線導波路メサ１１０にそうように、原料吸着メサ１１１を配置する。これによって、原料吸着メサ１１１のメサ側面に原料が吸着されることにより、局所的に成長速度が速まり、直線導波路メサ１１０の周辺のみで厚い埋込層１０６が得られる。原料吸着メサ１１１の配置においては、原料吸着メサ１１１側面の結晶面の存在のみが重要であるため、原料吸着メサ１１１のトップに形成されたマスク幅には依存しない。つまり原料吸着メサ１１１の幅は、極力狭くすることが可能であり、原料吸着メサ１１１トップのマスク１０５上への原料析出は基本的に無視することができる。よって埋め込み成長速度として、全面成長領域換算で十分早い成長速度、例えば３〜４μｍ／ｈ等を用いることができる。なお、このとき、曲線導波路メサ１１５の埋め込み層厚は、異常成長を回避する上で十分浅い厚さとするため、原料吸着メサ１１１を配置しない。

具体的なメサ配置イメージを図５に示す。原料吸着メサ１１１を有しないパターンを図５（ａ）に、原料吸着メサ１１１を有するパターンを図５（ｂ）に示す。
図５（ａ）は、図１（ａ）のＡ−Ａ'断面図、図５（ｂ）は、図１（ａ）のＢ−Ｂ'断面図である。図５（ａ）で示すように、直線導波路メサ１１０および曲線導波路メサ１１５は、半導体基板１０１上にクラッド層１０３に挟まれた活性層１０２と、コンタクト層１０４とが順に積層されている。直線導波路メサ１１０および曲線導波路メサ１１５は、マスク１０５で覆われている。

この図５（ｂ）に示すパターンを用いて、実際にｎ−ＩｎＰウエハ上のＲｕ−ＩｎＰ高抵抗埋め込み実験を行った。成長圧力は３０ｔｏｒｒ、温度は５９０℃である。直線導波路メサ１１０、曲線導波路メサ１１５のメサ幅は１．５μｍであり、原料吸着メサ１１１の幅も１．５μｍとした。直線導波路メサ１１０のメサ方位は＜０１１＞であり、ｎ−ＩｎＰの面方位は＜１００＞である。メサ深さは４μｍとし、成長層厚は全面成長領域、図１(ａ)のβの位置で１．５μｍとした。パラメータとして、直線状メサ側面と原料吸着メサ側面との間の距離（ｄ）を用い、直線導波路メサ１１０と原料吸着メサ１１１との間の位置αにおける埋込層厚増加率のｄ依存性を調べた。その結果を図６に示す。

位置αにおける埋込層厚増加率は、ｄに反比例し、ｄが５μｍ程度以下では、２倍以上の層厚増加が、ｄが１５μｍ程度では、１．３倍程度の層厚増加が得られた。しかし、ｄが２５μｍ以上では、全面成長領域βの成長速度と等しくなっている。この結果から、本技術では、ｄを２０μｍ以下とすることが好ましく、より効果的に３０％程度以上の埋込層厚増加を利用するためには、ｄを１５μｍ以下とすることが好ましいことがわかった。

図１（ｂ）にＢ−Ｂ'断面に対して、ｄ＝５μｍで得られた埋め込み形状の模式図を、図１（ｃ）にＡ−Ａ'断面に対して得られた埋め込み形状の模式図を示す。図１（ｂ）のように、原料吸着メサ１１１を用いた場合、主たるハイメサ埋め込み導波路の両サイドが十分な厚さの高抵抗層で、きれいに埋め込まれていることが判る。また、このとき曲線導波路メサ１１５では、成長層厚が十分抑制されていたため、異常成長に伴う、導波路上へのかぶり等は観測されなかった。

なお、直線導波路メサ側面と原料吸着メサ１１１側面との間隔の最小値は、直線導波路メサ１１０の光導波によって規定される。すなわち、ｄ＜４μｍとすると、直線導波路メサ１１０を伝搬する光が原料吸着メサ１１１へ結合（モード結合）してしまう。よって、ｄの下限は４μｍ程度である。

なお、図示はしないが、直線導波路メサ１１０のメサ方位を上記実験とは９０°変えた＜０１−１＞としたパターンも用意しており、その場合においても同様の結果を得ている。さらに、原料吸着メサ１１１のメサ幅を０．５μｍ〜１０μｍ程度まで変えたパターンについても結果を得ており、特性として図６と有意差がないことを確認している。

また、作製プロセス誤差に起因する直線導波路メサ１１０のメサ方位ばらつきについては、±３°程度以下であれば、本技術は有効であると考えられる。

また、上記実験は、成長圧力３０ｔｏｒｒで行ったが、本技術は基本的にマスクによる選択成長効果を利用していないため、成長圧力への依存性は低く、常圧の７６０ｔｏｒｒまで同様の効果が得られると考えられる。

なお、実際に、本技術を用いて直線導波路メサ１１０と曲線導波路メサ１１５は、直線導波路メサ１１０が終わり、直線導波路メサ１１０が曲がり始める位置から曲線導波路メサ１１５と定義する）を含む光導波路を高抵抗で埋め込む場合、原料吸着メサ１１１の端の位置と、曲線導波路メサ１１５の位置との相対関係が重要である。この相対位置について図１（ａ）にｘとして示しているが、この値ｘは、図６の結果から、２０μｍより長ければよい。または、曲線導波路メサ１１５のメサ角度が４°を超える位置から逆算して２０μｍ手前まで原料吸着メサ１１１を配置する。

また、上記実験では、Ｒｕ−ＩｎＰ層を５９０℃程度の温度で成長する実験を行ったが、高抵抗の埋込層１０６としては、別途、Ｆｅ−ＩｎＰ埋め込みも可能である。この場合、成長温度は６４０℃程度と、より高温になるため、結晶成長の結晶面方位依存性が小さくなる。よって、本技術で得られた原料吸着メサによる埋込層厚増加効果も小さくなり、本技術は、より低温成長が必要なＲｕ−ＩｎＰ埋め込み層において、より顕著な効果を生むと考えられる。

また、図１の例では、原料吸着メサ１１１と直線導波路メサ１１０とが平行に配置された例を示しているが、両者のメサの平行度にはある程度許容範囲があり、±３°程度のずれであれば許容される。

つづいて、本技術を、高速変調用途の半導体デバイス領域を含む光集積素子の作製に適用する場合について述べる。このような高速変調デバイスを実現する場合、最終的に最小直径４０μｍ程度の電極パッドを形成させるため、その電極パッドの寄生容量をも考慮した構造を作製する。電極パッドの下は全て高抵抗化し、高抵抗層の厚さを１．５μｍ程度以上に厚くすることが望ましい。

選択成長では、広い面積をマスクとして利用しなければならないため、電極パッド下をも高抵抗化するためには、配線長も含めると開口部Ｗｏを６０μｍ程度以上としなければならず、この場合には選択成長による成長速度向上効果がほとんど得られなくなる。逆にＷｏを狭くすると、電極パッド下の半導体層は高抵抗層とならず、大きな寄生容量が発生する。

また、原料吸着メサの幅を直線導波路メサの幅よりも狭くすることで、原料吸着メサの容量増への悪影響を大幅に抑制することができる。原料吸着メサ幅は狭ければ狭いほど有効であるが、メサ深さを２μｍ程度とすると、エッチングでメサを形成する場合の実現可能なデューティを１０として、０．２μｍ以上とするとよい。

つづいて、本実施形態における半導体光素子１００を用いた半導体光集積素子の作製方法の変形例を図７を用いて以下に説明する。図７（ａ）は、本実施形態における半導体集積素子の変形例を示す断面図である。図７（ｂ）は、図７（ａ）に示す半導体集積素子の上面図である。図７（ｃ）は、本実施形態における半導体集積素子の変形例を示す上面図である。図１の例では、原料吸着メサ１１１を、主たる直線導波路メサ１１０の両脇に１本ずつ配置した例を示した。この場合、原料吸着メサの内側（原料吸着メサ１１１と主たる直線導波路メサ１１０の間）の高抵抗半導体層（埋込層１０６）は十分厚くできるが、原料吸着メサ１１１の外側の領域はオープンなため、高抵抗半導体層を厚くできない。この場合でも、目的とする変調速度によっては十分厚い構造となりうる場合もあるが、より高速な変調が必要な場合には、広い領域に亘り、高抵抗半導体層を厚くする必要がある。このためには、メサ幅の狭い原料吸着メサ１１１を二つ以上アレイ状に配置することが有効である。例えば、原料吸着メサ幅を０．５μｍ程度に狭くし、ｄ＝５μｍで原料吸着メサ１１１をアレイ状に配置する。この構成模式図と得られた埋め込み形状を図７（ａ）と（ｂ）に示す。原料吸着メサ幅をアレイ状とすることで、広い範囲に亘り、高抵抗埋込層厚を厚くすることができる、加えて原料吸着メサ幅を０．５μｍ程度以下に狭くすることにより、図７（ｂ）に示すような配置で、駆動電極配線時に原料吸着メサそのものの寄生容量による容量増加を抑制することができる。また、アレイ状に配置する配置法には、図７（ｃ）に示すように、電極パッド１１２が配置する部分のみ島状にパターンを並べる方法も有効である。

なお、このように原料吸着メサ１１１をアレイ状に配置する場合、隣り合う原料吸着メサ側面の間隔は、１５μｍ以下で可能な限り狭くすることができる。この場合は、上述した直線導波路メサ１１０と、それに隣り合う原料吸着メサとのメサ間隔下限を規定した光結合の問題は考えなくて良いからである。但し、あまりメサ側面間隔を狭くしすぎると、メサに挟まれた領域の最底部に成長原料が届かないという問題が生じる。この問題に伴うメサ間隔下限の規定は、成長圧力等の成長条件に依存して異なるが、概ね１μｍ程度である。

またアレイ状にメサを配置する場合、そのアレイ間隔は一定でなくても良い。広くしたり狭くしたりすることで、適切な埋め込み層厚変調をかけることができる。

つづいて、本実施形態にかかる半導体光素子１００を用いた半導体光集積素子の効果について述べる。

第一の効果は、少なくとも一つ以上の主たる直線導波路メサと、該主たる直線導波路メサに接続された少なくとも一つ以上の曲線導波路メサを有する半導体光集積素子の作製方法において、半導体基板上に、メサ方位＜０１１＞±３°もしくはメサ方位＜０１−１＞±３°の少なくとも一つ以上の主たる直線導波路メサと、該主たる直線導波路メサに接続された少なくとも一つ以上の曲線導波路メサと、主たる直線導波路メサの両側面に沿って配設された少なくとも一つ以上の原料吸着メサとを形成する工程と、主たる直線導波路メサ、曲線導波路メサおよび原料吸着メサを少なくとも含む半導体基板上の全てのメサの側面を一括して埋込層（高抵抗半導体層）で埋め込み成長する工程とを含み、主たる直線導波路メサの側面と、該直線導波路メサに隣り合う原料吸着メサの側面との間隔が２０μｍ以下であることにより、半導体光集積素子内の高抵抗埋め込みの電流ブロック層として、直線状埋め込みメサ光導波路領域は、原料吸着メサによって、十分厚い埋め込みブロック層を形成できるため、良好な電流注入ブロック特性が得られ、それ以外の曲線状埋め込みメサ光導波路領域等は、埋め込み層総厚を十分低くすることができるため、結晶面方位の影響による異常成長を抑制できる。

第二の効果は、上記、原料吸着メサのメサ幅が直線導波路メサのメサ幅よりも狭いことで、直線状埋め込みメサ光導波路領域に駆動電極配線時、原料吸着メサそのものの寄生容量による容量増加を抑制することができる。

第三の効果は、上記、主たる直線導波路メサの側面と、直線導波路メサに隣り合う原料吸着メサの側面との間隔が４μｍ以上、１５μｍ以下であることで、原料吸着メサによる埋込層の層厚増加効果をより効果的に利用することができ、大きな容量低下、高い電流ブロック特性、そして曲線導波路メサ領域での十分な異常成長の抑制が実現できる。

第四の効果は、上記、原料吸着メサが、さらに二つ以上アレイ状に配設されていることで、直線導波路メサ領域の高抵抗の埋込層の層厚を広い範囲に亘り厚くすることができ、電極パッドを考慮しても、素子のより低容量化を実現することができる。

第五の効果は、上記、原料吸着メサの隣り合うメサ間でのメサ側面間隔が１５μｍ以下であることにより、原料吸着メサに挟まれる領域の高抵抗の埋込層の層厚を広い範囲に亘り効果的に厚くすることができ、素子のより低容量化を実現することができる。

第六の効果は、埋込層（高抵抗半導体層）がＲｕドープのＩｎＰ埋め込み層であることで、最適な成長温度が通常の成長温度よりも低く設定され、それによって直線状メサと曲線状メサでの埋め込み層形状の違いである、異常成長をより大きく抑制することができる。

次に、本発明の実施例について図面を参照して詳細に説明する。

（実施例１）
図８を参照すると、本発明の第一の実施例として原料吸着メサを用いたプロセスによって作製される半導体マッハツェンダー光変調器の（ａ）高抵抗埋め込み用ＳｉＯ_２マスクパターン及び（ｂ）作製された素子の上面模式図が示されている。

素子は、ｎ−ＩｎＰ基板上にモノリシック集積された、位相シフト領域１５（長さ８００μｍ）、Ｓベンド光導波路１６（長さ１５０μｍ×４）、２×２ＭＭＩ光合分波器１７（長さ３００μｍ×２）からなる。これらの各領域は、基本的に全て同じ光導波路層構造をしており、素子の作製では、まずｎ−ＩｎＰ基板上に、基板側の最下層から５０ｎｍ厚の下側ＩｎＧａＡｓＰ光閉じ込め層、フォトルミネッセンス波長１．３８μｍ程度を有する圧縮歪みＩｎＧａＡｓＰウエル／ＩｎＧａＡｓＰバリアからなる２０層の多重量子井戸活性層、５０ｎｍ厚の上側ＩｎＧａＡｓＰ光閉じ込め層、２μｍ厚のｐ−ＩｎＰクラッド層、３００ｎｍ厚のｐ^＋−ＩｎＧａＡｓコンタクト層を通常のＭＯＶＰＥ法で成長させた。次に、図８（ａ）に示すような間隔１０μｍで形成されている原料吸着メサパターンを含むＳｉＯ_２マスク５を通常のプロセスで形成し、塩素系ＩＣＰドライエッチングにより、深さ４μｍ程度までエッチングした。これによって、原料吸着メサ１１は、幅０．７μｍのハイメサ形状に、それ以外のメサは、メサ幅１．３μｍのハイメサ形状にＳｉＯ_２マスク５をメサトップに有する構造が形成された。この図８（ａ）のパターンを用いて、有機金属気相成長法で、ＲｕドープのＩｎＰ高抵抗層を全面成長領域で２μｍ程度成長させた。成長温度は約６００℃で、成長圧力は７５Ｔｏｒｒであった。この成長により、位相シフト領域１５近傍のＲｕ−ＩｎＰ高抵抗埋め込み層厚は、３．５μｍ程度となり、低容量かつ高耐圧の電流ブロック層が形成される。一方で、それ以外の原料吸着メサが無い領域では、層厚が２μｍ程度と低いため、結晶面起因の異常成長を抑制することができた。このＲｕ−ＩｎＰ埋め込みの後、ウエハ全面にＳｉＯ_２を形成し、位相シフト領域１５のみに電圧印加用の窓を形成し、ｐ側の電極１２としてＴｉ／Ｐｔ／Ａｕ電極によるパッドを形成し、ｎ側の電極としてＣｒ／Ａｕ電極を形成した。これにより最終的に図９（ｂ）のような形状の素子を完成させることができた。厚さ１００μｍのチップは、幅５００μｍ、長さ２０００μｍで切り出し、チップ両端面には無反射コーティング膜１４を施した。

本実施例の素子を評価したところ、位相シフト領域の高抵抗埋め込み層厚が十分であったため、−３ｄＢｏの帯域は、８ＧＨｚと１０ＧｂｐｓのＮＲＺ信号変調に十分な帯域が得られ、１０Ｇｂｐｓの光変調動作を確認したところ、駆動電圧振幅５Ｖで、動的消光比１６ｄＢ、良好なＥｙｅ開口変調動作を確認することができた。

（実施例２）
図９を参照すると、本発明の第二の実施例として電界吸収型（ＥＡ）光変調器が集積された外部共振器型波長可変レーザの（ａ）高抵抗埋め込み時のＳｉＯ_２マスクパターン上面図、及び（ｂ）素子上面模式図が示されている。素子は、ｎ−ＩｎＰ基板上にモノリシック集積された、ＥＡ光変調器領域２０、ギャップ反射鏡領域２１、半導体光増幅領域（ＳＯＡ）２２、位相調整領域２３、曲がり導波路領域２４と外部に配置されたコリメータレンズ２５、エタロンフィルタ２６、波長可変ミラー２７からなる。

まず、ｎ−ＩｎＰ基板上の各領域については、次のようになっている。

半導体光増幅器（ＳＯＡ）は、ｎ−ＩｎＰ基板上に形成され、光導波路コア層として、基板側の最下層から７７ｎｍ厚の下側ＩｎＧａＡｓＰ光閉じ込め層、フォトルミネッセンス波長１．５６μｍ程度を有する圧縮歪みＩｎＧａＡｓＰウエル（５ｎｍ厚）／ＩｎＧａＡｓＰバリア（１０ｎｍ厚）からなる６層の多重量子井戸活性層、７７ｎｍ厚の上側ＩｎＧａＡｓＰ光閉じ込め層を有する。そして、２μｍ厚のｐ−ＩｎＰクラッド層、ｐ^＋−ＩｎＧａＡｓコンタクト層を有し、領域長は６００μｍである。ＥＡ光変調器は、同様に光導波路コア層として、基板側の最下層から５０ｎｍ厚の下側ＩｎＧａＡｓＰ光閉じ込め層、フォトルミネッセンス波長１．４７μｍの有する圧縮歪みＩｎＧａＡｓＰウエル（８ｎｍ厚）／ＩｎＧａＡｓＰバリア（１０ｎｍ厚）からなる８層の多重量子井戸活性層、５０ｎｍ厚の上側ＩｎＧａＡｓＰ光閉じ込め層を有する。そして２μｍ厚のｐ−ＩｎＰクラッド層、ｐ^＋−ＩｎＧａＡｓコンタクト層を有し、領域長は２００μｍである。位相調整領域２３と曲がり導波路領域２４は、両領域とも同じ光導波路コア層を有し、厚さ２５４ｎｍ、組成波長１．３μｍのＩｎＧａＡｓＰバルク層からなる。これら位相調整領域２３と曲がり導波路領域２４は、それぞれ半導体光増幅領域２２及びＥＡ光変調器領域２０とはバットジョイントされている。位相調整領域長及び曲がり導波路領域長は両方とも２００μｍである。なお、位相調整領域２３、及び曲がり導波路領域２４は斜め導波路となっており、劈開面に対して７°傾斜して面している。また端面には無反射コーティング膜１４が形成され、斜め端面導波路と無反射コーティング膜１４との相乗効果により端面反射率が０．１％以下に抑制されている。

これらの領域を作製するに当たっては、有機金属気相成長法により、半導体光増幅領域２２の上記光導波路コア層を形成した後、バットジョイントプロセスと再成長によりＥＡ光変調器領域２０の上記光導波路コア層が、引き続きバットジョイントプロセスと再成長により位相調整領域２３と曲がり導波路領域２４の上記光導波路コア層がモノリシック集積され、その後、全領域のｐ−ＩｎＰクラッド層とｐ^＋−ＩｎＧａＡｓコンタクト層を一括して成長させた。そして、図９（ａ）に示すＳｉＯ_２マスク３５をウエハ上に形成し、直線状導波路からなるＥＡ光変調器領域２０、ギャップ反射鏡領域２１及び半導体光増幅領域２２にのみ、原料吸着メサ用のＳｉＯ_２マスク３５を形成した。原料吸着メサ用のＳｉＯ_２幅は１μｍであり、間隔５μｍで形成した。全体をＩＣＰドライエッチングによって深さ４μｍに至るまでエッチングし、ハイメサを形成した。そして、この原料吸着メサ１１を含む図９（ａ）のハイメサパターンを有機金属気相成長法を用いて、ＲｕドープのＩｎＰで１．５μｍ程度埋め込む。原料吸着メサ１１が存在する領域は、約３μｍの埋め込み高さとなり、電流ブロックするに十分の高抵抗埋め込み層を実現することができた。一方、位相調整領域２３と曲がり導波路領域２４の埋め込み高さは１．５μｍ程度であるが、光導波する上では十分であり、また位相調整領域２３については、駆動電流が１０ｍＡ程度と極めて低いため、電流ブロック特性としても十分な特性を得ることができている。最終的に、ギャップ反射鏡領域２１を含む溝１３をドライエッチングで形成した。深さは約８μｍである。ギャップ反射鏡領域２１の溝間隔は約０．８μｍである。

つづいて、図９（ｂ）に示すように、三つの異なる各領域ともに、電極１２としてＴｉ／Ｐｔ／Ａｕ電極によるパッドが形成され、ｎ側の電極としてＣｒ／Ａｕ電極を形成した。

半導体素子の外側についてみてみると、レーザの外部共振器として、直径２．０ｍｍのコリメータレンズ２５、フリースペクトラルレンジ５０ＧＨｚのエタロンフィルタ２６、そして液晶から構成される波長可変ミラー２７を用いた。なお、波長可変ミラー２７の反射ピーク波長は、フィルタに印可する電圧を変えることでチューニングでき、１．５３μｍ〜１．５７μｍまで可変可能である。

最終的に、このＥＡ光変調器が集積された波長可変半導体レーザ（図９（ｂ））を搭載した光モジュールを作製したところ、モジュール特性として（ＳＯＡへの注入電流２５０ｍＡ、位相調整領域へのチューニング電流５ｍＡ程度での制御）、波長可変幅４０ｎｍに亘り、５０ＧＨｚ間隔での波長チューニング、ＥＡ光変調器の駆動電圧２Ｖｐｐでの１０Ｇｂｐｓでの動的消光比１３ｄＢ、モジュール光出力６ｍＷ、副モード抑圧比４５ｄＢが得られた。

なお上記実施例では、ｎ基板を用いる例を示したが、Ｒｕ−ＩｎＰ電流ブロックはｐ−ＩｎＰ基板を用いる方が、よりＲｕ−ＩｎＰによるＺｎ拡散抑制効果を活用できるため、特性が良い。また、本技術は高抵抗基板を用いた素子作製においても有効である。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。

また、本発明の各種の構成要素は、必ずしも個々に独立した存在である必要はなく、複数の構成要素が一個の部材として形成されていること、一つの構成要素が複数の部材で形成されていること、ある構成要素が他の構成要素の一部であること、ある構成要素の一部と他の構成要素の一部とが重複していること等でもよい。

また、本発明の半導体光素子の製造方法には複数の工程を順番に記載してあるが、その記載の順番は複数の工程を実行する順番を限定するものではない。このため、本発明のデータ処理方法を実施するときには、その複数の工程の順番は内容的に支障しない範囲で変更することができる。

実施の形態に係る半導体光素子を模式的に示した図である。（ａ）実施の形態に係る半導体光素子の上面図である。（ｂ）図１（ａ）のＡ−Ａ'断面図である。（ｃ）図１（ａ）のＢ−Ｂ'断面図である。 半導体光集積素子の光導波路構造を説明する図である。（ａ）リッジ構造光導波路構造を説明する図である。（ｂ）ハイメサリッジ構造光導波路構造を説明する図である。（ｃ）ハイメサ埋め込み構造光導波路構造を説明する図である。 従来の半導体光素子を説明する模式図である。（ａ）従来の半導体光素子の光導波路を模式的に示す上面図である。（ｂ）図３（ａ）のＡ−Ａ'断面図である。（ｃ）図３（ａ）のＢ−Ｂ'断面図である。 従来の半導体光素子を説明する模式図である。（ａ）従来の半導体光素子の上面図である。（ｂ）従来の半導体光素子の上面図である。 実施の形態に係る半導体光素子の構造を説明する図である。（ａ）図１（ａ）のＡ−Ａ'断面図である。（ｂ）図１（ｂ）のＢ−Ｂ'断面図である。 実施の形態に係る半導体光素子の効果を説明する図である。 実施の形態に係る半導体光素子の変形例を示す図である。（ａ）実施の形態に係る半導体光素子の変形例を示す断面図である。（ｂ）実施の形態に係る半導体光素子の変形例を示す上面図である。（ｃ）実施の形態に係る半導体光素子の変形例を示す上面図である。 実施例に係る半導体光素子を模式的に示した図である。（ａ）実施例に係る半導体光素子の上面図である。（ｂ）実施例に係る半導体光素子の上面図である。 実施例に係る半導体光素子を模式的に示した図である。（ａ）実施例に係る半導体光素子の上面図である。（ｂ）実施例に係る半導体光素子の上面図である。

符号の説明

１ 半導体基板
２ 活性層
３ クラッド層
４ コンタクト層
５ マスク
６ 埋込層
７ 光導波路コア
８ 活性領域
１１ 原料吸着メサ
１２ 電極
１３ 溝
１４ 無反射コーティング膜
１５ 位相シフト領域
１６ Ｓベンド光導波路
１７ ２×２ＭＭＩ光合分波器
２０ 電界吸収型光変調器領域
２１ ギャップ反射鏡領域
２２ 半導体光増幅領域
２３ 位相調整領域
２４ 曲がり導波路領域
２５ コリメータレンズ
２６ エタロンフィルタ
２７ 波長可変ミラー
３５ ＳｉＯ_２マスク
１００ 半導体光素子
１０１ 半導体基板
１０２ 活性層
１０３ クラッド層
１０４ コンタクト層
１０５ マスク
１０６ 埋込層
１１０ 直線導波路メサ
１１１ 原料吸着メサ
１１２ 電極パッド
１１５ 曲線導波路メサ

Claims (14)

1. メサ状の光導波層が基板上に設けられており、前記光導波層が埋設されている埋込光導波路構造を有する半導体光素子であって、
   平面形状が直線状の前記光導波層を含む直線導波路メサと、
   平面形状が湾曲した前記光導波層を含み、前記直線導波路メサに接続されている曲線導波路メサと、
   上面視において前記直線導波路メサの両側に略平行に隣設されているメサ状のダミー層からなるダミーメサと、
   前記直線導波路メサと、前記ダミーメサとの間に形成される埋込層と、
   を備えることを特徴とする半導体光素子。
2. 前記直線導波路メサと前記ダミーメサとの間隙が４μｍ以上２０μｍ以下であることを特徴とする請求項１に記載の半導体光素子。
3. 前記埋込層が高抵抗半導体層で構成されていることを特徴とする請求項１または２に記載の半導体光素子。
4. 前記ダミーメサと前記直線導波路メサとが等間隔で配列されていることを特徴とする請求項１乃至３いずれかに記載の半導体光素子。
5. 前記直線導波路メサと前記ダミーメサとの間隙が４μｍ以上１５μｍ以下であることを特徴とする請求項１乃至４いずれかに記載の半導体光素子。
6. 前記ダミーメサの幅が前記直線導波路メサの幅と比較して狭いことを特徴とする請求項１乃至５いずれかに記載の半導体光素子。
7. 前記ダミーメサに並行してアレイ状に配列された複数のメサ状の層から構成されているアレイメサが設けられていることを特徴とする請求項１乃至６いずれかに記載の半導体光素子。
8. 複数の前記アレイメサの各メサ間の間隙が１μｍ以上１５μｍ以下であることを特徴とする請求項７に記載の半導体光素子。
9. 前記直線導波路メサは、半導体結晶方位の＜０１１＞方向または＜０１−１＞方向に対してオフ角が３度以内となる方向にメサが形成されていることを特徴とする請求項１乃至８いずれかに記載の半導体光素子。
10. 前記埋込層は、ルテニウムがドープされたＩｎＰからなることを特徴とする請求項３乃至８いずれかに記載の半導体光素子。
11. メサ状の光導波層が基板上に設けられており、前記光導波層が埋設されている埋込光導波路構造を有する半導体光素子の製造方法であって、
    平面形状が直線状の前記光導波層を含む直線導波路メサを形成する工程と、
    平面形状が湾曲した前記光導波層を含み、前記直線導波路メサに接続されている曲線導波路メサを形成する工程と、
    上面視において前記直線導波路メサの両側に略平行に隣設されているメサ状のダミー層からなるダミーメサを形成する工程と、
    前記ダミーメサと前記直線導波路メサとの間に埋込層を形成する工程と、
    を含むことを特徴とする半導体光素子の製造方法。
12. 前記直線導波路メサと前記ダミーメサとの間隙が４μｍ以上２０μｍ以下に位置する前記ダミーメサを形成することを特徴とする請求項１１に記載の半導体光素子の製造方法。
13. 前記埋込層を高抵抗半導体層で形成することを特徴とする請求項１１または１２に記載の半導体光素子の製造方法。
14. 前記直線導波路、前記曲線導波路および前記ダミーメサをマスクで覆う工程をさらに含むことを特徴とする請求項１１乃至１３いずれかに記載の半導体光素子の製造方法。

Images