JP2011175216A - 半導体光素子、半導体マッハツェンダー型光変調器および半導体光素子の製造方法 - Google Patents
半導体光素子、半導体マッハツェンダー型光変調器および半導体光素子の製造方法 Download PDFInfo
- Publication number
- JP2011175216A JP2011175216A JP2010041100A JP2010041100A JP2011175216A JP 2011175216 A JP2011175216 A JP 2011175216A JP 2010041100 A JP2010041100 A JP 2010041100A JP 2010041100 A JP2010041100 A JP 2010041100A JP 2011175216 A JP2011175216 A JP 2011175216A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- semiconductor optical
- semiconductor
- high resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
【課題】 電極間の光導波路が電気分離され、かつ、単純な構成で電極容量を低減可能な半導体光素子を提供する。
【解決手段】 基板101上に下部クラッド層102、活性層103、上部クラッド層105が前記順序で積層され、上部クラッド層105の一部が除去されて形成されたリッジ導波路107の上部クラッド層105上に、その方向に沿って断続的に上部電極109a、109bが配置され、上部クラッド層105より電気抵抗率の高い半導体の高抵抗層108は、上部クラッド層105における前記両上部電極間の領域113を覆うように形成され、かつリッジ導波路107側方に延び、高抵抗層108上に配置された引き出し電極111により上部電極109aに電気的に接続されるパッド電極110は、高抵抗層108上のリッジ導波路107から離れた位置に配置されていることを特徴とする半導体光素子100。
【選択図】 図1
【解決手段】 基板101上に下部クラッド層102、活性層103、上部クラッド層105が前記順序で積層され、上部クラッド層105の一部が除去されて形成されたリッジ導波路107の上部クラッド層105上に、その方向に沿って断続的に上部電極109a、109bが配置され、上部クラッド層105より電気抵抗率の高い半導体の高抵抗層108は、上部クラッド層105における前記両上部電極間の領域113を覆うように形成され、かつリッジ導波路107側方に延び、高抵抗層108上に配置された引き出し電極111により上部電極109aに電気的に接続されるパッド電極110は、高抵抗層108上のリッジ導波路107から離れた位置に配置されていることを特徴とする半導体光素子100。
【選択図】 図1
Description
本発明は、半導体光素子、半導体マッハツェンダー型光変調器および半導体光素子の製造方法に関する。
光通信システムには、例えば、光変調器、および前記光変調器に機能素子を集積させた光集積素子等が用いられている。これらの光変調器および光集積素子には、低コスト、小型、低電圧駆動、高速変調等が要求されている。前記機能素子としては、例えば、半導体レーザ、光変調器、光増幅器、光検出器、ビームスポット拡大器、光導波路等の半導体素子が用いられる。
前記光変調器には、前述の要求に加えて、更なる超高速光変調のために、例えば、多値変調等の高速変調フォーマットへの対応が要求されている。このような多値変調フォーマットに対応する手段として、例えば、LiNbO3(ニオブ酸リチウム)を用いた光変調器において、光導波路を有する光学基板上に複数の変調電極を光導波路方向に取り付けた多相光位相変調装置が提案されている(特許文献1参照)。また、例えば、半導体を用いた光変調器(半導体光変調器)において、同一の光位相変調器をタンデムに接続し、光導波路に独立に電界を印加する複数の長さの異なる変調電極を、光導波路方向に取り付けた光位相変調器が提案されている(特許文献2参照)。これらの光変調器によれば、複数の変調電極を適用することで、各位相変調領域を短くできるため、素子の小型化および低電圧駆動が可能とされ、多相偏移変調(例えば、四位相偏移変調(QPSK)等)が可能とされている。
半導体を用いた前述の光集積素子(半導体光集積素子)として、例えば、小型化と部品数削減による装置構成の簡素化の観点から、電界吸収型光変調器と分布帰還型レーザとが集積された単一駆動光集積装置が提案されている(特許文献3参照)。
前記特許文献2に記載の半導体光変調器および前記特許文献3に記載の半導体光集積素子は、いずれにおいても、半導体素子を効率的に機能させるためには、複数の電極が個別駆動可能なように、電極間の光導波路を電気的に分離することが求められる。
前記特許文献2に記載の半導体光変調器では、光導波路は、リッジ導波路である。前記リッジ導波路は、p+−InAlAsクラッド層(p型上部クラッド層)の一部がエッチングにより除去されて形成されている。前記複数の変調電極間のリッジ導波路には、ギャップ(光導波路分離溝)が前記p型上部クラッド層と活性層であるMQWガイド層との界面までの深さで形成されている。このギャップにより、前記各変調電極の電気的な独立を得ている。前記各変調電極は、引き出し電極を介してパッド電極に接続されている。
前記特許文献3に記載の半導体光集積素子では、光導波路は、リッジ導波路(例えば、同文献の図6)、またはハイメサ導波路である(例えば、同文献の図9)。前記リッジ導波路は、上側のクラッド層(p型クラッド層)の一部がエッチングにより除去されて形成されている。前記ハイメサ導波路は、下側の光ガイド層が露出するまで各層の一部がエッチングにより除去されて形成されている。前記複数の電極間のリッジ導波路またはハイメサ導波路には、高抵抗を有する分離領域が設けられている。前記分離領域により、前記各電極は相互に電気的に分離されている。前記分離領域は、プロトンもしくはヘリウムイオン等をイオンインプランテーション(イオン注入)した、またはFeもしくはRu等をドーピングしたInP等の半絶縁体層により形成されている。
しかしながら、前記特許文献2に記載の半導体光変調器では、光導波路がリッジ導波路であるため、前記パッド電極および前記引き出し電極は、導電性を有する前記p型上部クラッド層上に形成されることとなる。このため、前記特許文献2に記載の半導体光変調器には、電極容量が大きくなるという問題がある。
一方、前記特許文献3に記載の半導体集積素子では、光導波路が前記リッジ導波路の場合には、上側のクラッド層のエッチングにより除去された部分に低誘電体樹脂が形成されている。また、光導波路が前記ハイメサ導波路の場合には、その側面に埋め込み層が形成されている(SI−BH構造)。前記各電極は、前記低誘電体樹脂または前記埋め込み層上に形成された引き出し電極を介して、前記低誘電体樹脂または前記埋め込み層上に形成されたパッド電極に接続されている。このように、前記特許文献3に記載の半導体集積素子では、高抵抗の層上に引き出し電極およびパッド電極が形成されているため、電極容量が大きくなる問題はない。しかしながら、前記特許文献3に記載の半導体集積素子では、光導波路の側面等に、前記低誘電体樹脂または前記埋め込み層を形成するため、その構成が複雑である。
本発明の目的は、電極間の光導波路が電気分離され、かつ、単純な構成で電極容量を低減可能な半導体光素子、半導体マッハツェンダー型光変調器および半導体光素子の製造方法を提供することにある。
前記目的を達成するために、本発明の半導体光素子は、
基板と、下部クラッド層と、活性層と、上部クラッド層と、高抵抗層と、上部電極と、パッド電極と、引き出し電極とを含み、
前記高抵抗層は、前記上部クラッド層よりも電気抵抗率の高い半導体層であり、
前記基板上に、前記下部クラッド層、前記活性層および前記上部クラッド層が前記順序で積層されることにより、光導波路が形成され、
前記光導波路は、前記上部クラッド層の一部が除去されたリッジ導波路であり、
前記上部電極は、複数であり、かつ、前記リッジ導波路の前記上部クラッド層上に前記リッジ導波路方向に沿って断続的に配置され、
前記高抵抗層は、前記上部電極間の領域を覆うように形成され、かつ、前記リッジ導波路側方に延びており、
前記パッド電極は、前記高抵抗層上において前記リッジ導波路から離れた位置に配置され、
前記引き出し電極は、前記高抵抗層上に配置され、
前記各上部電極と前記パッド電極とは、前記引き出し電極により電気的に接続されていることを特徴とする。
基板と、下部クラッド層と、活性層と、上部クラッド層と、高抵抗層と、上部電極と、パッド電極と、引き出し電極とを含み、
前記高抵抗層は、前記上部クラッド層よりも電気抵抗率の高い半導体層であり、
前記基板上に、前記下部クラッド層、前記活性層および前記上部クラッド層が前記順序で積層されることにより、光導波路が形成され、
前記光導波路は、前記上部クラッド層の一部が除去されたリッジ導波路であり、
前記上部電極は、複数であり、かつ、前記リッジ導波路の前記上部クラッド層上に前記リッジ導波路方向に沿って断続的に配置され、
前記高抵抗層は、前記上部電極間の領域を覆うように形成され、かつ、前記リッジ導波路側方に延びており、
前記パッド電極は、前記高抵抗層上において前記リッジ導波路から離れた位置に配置され、
前記引き出し電極は、前記高抵抗層上に配置され、
前記各上部電極と前記パッド電極とは、前記引き出し電極により電気的に接続されていることを特徴とする。
また、本発明の半導体マッハツェンダー型光変調器は、
入力光を分波する光分波器と、前記分波された光を変調する第1の半導体光変調器および第2の半導体光変調器と、前記第1の半導体光変調器および前記第2の半導体光変調器により変調された光を合波する光合波器とを有し、
前記第1の半導体光変調器および前記第2の半導体光変調器が、前記本発明の半導体光素子であることを特徴とする。
入力光を分波する光分波器と、前記分波された光を変調する第1の半導体光変調器および第2の半導体光変調器と、前記第1の半導体光変調器および前記第2の半導体光変調器により変調された光を合波する光合波器とを有し、
前記第1の半導体光変調器および前記第2の半導体光変調器が、前記本発明の半導体光素子であることを特徴とする。
また、本発明の半導体光素子の製造方法は、
基板上に、下部クラッド層、活性層および上部クラッド層を、前記順序で積層して光導波路を形成する光導波路形成工程と、
前記上部クラッド層の一部をエッチングにより除去して、リッジ導波路を形成するリッジ導波路形成工程と、
前記上部クラッド層よりも電気抵抗率の高い半導体層である高抵抗層を、前記上部クラッド層における前記上部電極間の領域を覆い、かつ、前記リッジ導波路側方に延びるように形成する高抵抗層形成工程と、
複数の上部電極を、前記リッジ導波路の前記上部クラッド層上に前記リッジ導波路方向に沿って断続的に配置する上部電極配置工程と、
パッド電極を前記高抵抗層上において前記リッジ導波路から離れた位置に配置し、引き出し電極を前記高抵抗層上に配置し、前記各上部電極と前記パッド電極とを前記引き出し電極により電気的に接続する電極接続工程とを有することを特徴とする。
基板上に、下部クラッド層、活性層および上部クラッド層を、前記順序で積層して光導波路を形成する光導波路形成工程と、
前記上部クラッド層の一部をエッチングにより除去して、リッジ導波路を形成するリッジ導波路形成工程と、
前記上部クラッド層よりも電気抵抗率の高い半導体層である高抵抗層を、前記上部クラッド層における前記上部電極間の領域を覆い、かつ、前記リッジ導波路側方に延びるように形成する高抵抗層形成工程と、
複数の上部電極を、前記リッジ導波路の前記上部クラッド層上に前記リッジ導波路方向に沿って断続的に配置する上部電極配置工程と、
パッド電極を前記高抵抗層上において前記リッジ導波路から離れた位置に配置し、引き出し電極を前記高抵抗層上に配置し、前記各上部電極と前記パッド電極とを前記引き出し電極により電気的に接続する電極接続工程とを有することを特徴とする。
本発明によれば、電極間の光導波路が電気分離され、かつ、単純な構成で電極容量を低減可能な半導体光素子、半導体マッハツェンダー型光変調器および半導体光素子の製造方法を提供することができる。
本発明において「上に」は、特に断らない限り、上面に直接接触した状態でもよいし、間に他の構成要素が配置されていてもよい。本発明において、「上面に」は、特に断らない限り、上面に直接接触した状態とする。
以下、本発明の半導体光素子、半導体光素子の製造方法および半導体マッハツェンダー型光変調器について、例を挙げて詳細に説明する。ただし、本発明は、以下の実施形態に限定されない。なお、以下の図1から図10において、同一部分には、同一符号を付している。また、図面においては、説明の便宜上、各部の構造は適宜簡略化して示す場合があり、各部の寸法比等は、実際とは異なる場合がある。
(実施形態1)
本実施形態の半導体光素子は、位相変調領域を有する半導体光変調器である。ただし、本発明の半導体光素子は、半導体光変調器には限定されない。
本実施形態の半導体光素子は、位相変調領域を有する半導体光変調器である。ただし、本発明の半導体光素子は、半導体光変調器には限定されない。
図1および図2に、本実施形態の半導体光変調器の一例の構成を示す。図1(a)は、この半導体光変調器の斜視図である。図1(b)は、図1(a)のI−I方向に見た断面図である。図1(c)は、図1(a)のII−II方向に見た断面図である。図2は、図1(a)に示す半導体光変調器の各領域を示す平面図である。なお、図2では、各構成部材が形成または配置されている領域を示すために、これらの各構成部材は、記載を省略している。図1および図2に示すとおり、この半導体光変調器100は、n−InP基板101と、n−InP下部クラッド層102と、活性層103と、p−InP上部クラッド層105と、Ru(ルテニウム)−InP高抵抗層108と、変調電極109aおよび109bと、パッド電極110と、引き出し電極111とを含む。活性層103は、AlGaInAs量子井戸構造を有するアンドープ層(i層)である。n−InP基板101上に、n−InP下部クラッド層102、活性層103およびp−InP上部クラッド層105が前記順序で積層されることにより、光導波路107が形成されている。活性層103とp−InP上部クラッド層105との間には、InGaAsPエッチングストップ層104が積層されている。p−InP上部クラッド層105の上面には、p−InGaAsコンタクト層106が配置されている。本実施形態での前記「変調電極」は、本発明における「上部電極」に相当する。本実施形態での前記「n−InP基板」は、本発明における「基板」に相当する。本実施形態での前記「n−InP下部クラッド層」は、本発明における「下部クラッド層」に相当する。本実施形態での前記「p−InP上部クラッド層」は、本発明における「上部クラッド層」に相当する。本実施形態での「Ru−InP高抵抗層」は、本発明における「高抵抗層」に相当する。なお、本発明において、「アンドープ層(i層)」は、理想的には、不純物濃度が0であるが、若干の不純物を含んでいても良い。例えば、近接する他の層の形成時に、不純物の拡散等の現象により、前記他の層から亜鉛等の不純物が前記アンドープ層に拡散し、前記アンドープ層が不純物を含むことがある。また、半導体結晶成長炉のリアクタに含まれる不純物が前記アンドープ層に拡散し、前記アンドープ層が不純物を含むことがある。本発明において、アンドープ層の不純物濃度は、好ましくは1×1017(1e17)cm−3未満、より好ましくは1×1016(1e16)cm−3以下である。
光導波路107は、p−InP上部クラッド層105およびp−InGaAsコンタクト層106の一部が除去されたリッジ導波路である。2つの変調電極109aおよび109bは、リッジ導波路107のp−InP上部クラッド層105上に、リッジ導波路107方向(図1(a)において、上下方向)に沿って断続的に配置されている(図2における変調電極配置領域109Aおよび109Bに形成されている)。本実施形態では、前記両変調電極間の領域113は、例えば、後述する製造方法において、p−InP上部クラッド層105が除去された光導波路分離溝を含んでいる。Ru−InP高抵抗層108は、光導波路分離溝113を、覆うように(埋めるように)形成されている。Ru−InP高抵抗層108は、光導波路分離溝113からリッジ導波路107側方に延びている(図2における高抵抗層形成領域108Aに形成されている)。Ru−InP高抵抗層108は、リッジ導波路107方向に対して、垂直方向(図1(a)において、左右方向)に形成されている。Ru−InP高抵抗層108の上面は、ほぼ平坦である。また、Ru−InP高抵抗層108は、エッチングにより露出したInGaAsPエッチングストップ層104上からの厚さが、p−InP上部クラッド層105とほぼ同じである。この半導体光変調器100のn−InP基板101とは反対側の面における、変調電極109aおよび109bが形成されている部分以外は、SiO2絶縁膜112に覆われている。パッド電極110は、SiO2絶縁膜112を介してRu−InP高抵抗層108上において、リッジ導波路107から離れた位置(パッド電極配置領域110A)に配置されている。引き出し電極111は、SiO2絶縁膜112を介してRu−InP高抵抗層108上に配置されている。変調電極109aとパッド電極110とは、引き出し電極111により電気的に接続されている。なお、図示していないが、本実施形態の半導体光変調器では、変調電極109bの変調電極109a側の端部とは反対側の端部にも、光導波路分離溝を覆うように(埋めるように)、Ru−InP高抵抗層108とは別の高抵抗層が形成されている。前記高抵抗層は、リッジ導波路107側方に延びている。パッド電極110とは別のパッド電極が、前記高抵抗層上においてリッジ導波路107から離れた位置に配置されている。引き出し電極111とは別の引き出し電極は、前記高抵抗層上に配置されている。変調電極109bと前記パッド電極とは、前記引き出し電極により電気的に接続されている。また、図示していないが、n−InP基板101のn−InP下部クラッド層102とは反対側面には、裏面電極(n側電極)が形成されている。
本実施形態の半導体光変調器では、前述のとおり、Ru−InP高抵抗層108は、光導波路分離溝113からリッジ導波路107側方に延びている(高抵抗層形成領域108A)。このRu−InP高抵抗層108上に、パッド電極110および引き出し電極111が、SiO2絶縁膜112を介して配置されている。このため、導電性を有するp型上部クラッド層上に、パッド電極および引き出し電極が形成される場合と異なり、例えば、ポリイミドもしくはベンゾシクロブテン樹脂(BCB:benzocyclobutene)等の樹脂、または埋め込み層を用いなくとも、単純な構成で電極容量を低減することができる。この結果、本実施形態の半導体光変調器では、例えば、高速変調が可能である。また、単純な構成であるため、例えば、小型化が可能である。また、例えば、前述の樹脂等の上に、パッド電極および引き出し電極が形成される場合には、以下の問題が発生するおそれがある。すなわち、半導体光素子をモジュール等に組み立てる際に、前記パッド電極に金ワイヤ等によるボンディングにより、例えば、ポリイミド等を硬化させた樹脂であっても、樹脂が破損する可能性がある。また、光導波路の段差部分のみに樹脂を形成した場合、例えば、ポリイミド等の樹脂では、硬化させる際に収縮が発生する。この収縮により、例えば、樹脂に接している前記光導波路に応力がかかる場合がある。この結果、例えば、半導体光素子の特性または信頼性を低下させるおそれがある。
また、本実施形態の半導体光変調器では、前述のとおり、前記変調電極間の領域が光導波路分離溝を含んでいる。このため、リッジ導波路107は、この領域で電気分離されている。この結果、2つの変調電極109aおよび109bは、個別に駆動可能である。さらに、光導波路分離溝113に、Ru−InP高抵抗層108が覆うように(光導波路分離溝113をRu−InP高抵抗層108が埋めるように)形成されていることにより、例えば、前記光導波路分離溝の凹凸および光導波路間段差が解消される。このため、例えば、Ru−InP高抵抗層108の上面において、前記変調電極間の電気分離が確実なものとなっている。また、例えば、前記光導波路分離溝で起こりうる、その後プロセスでの不具合を低減可能である。さらに、前述のとおり、Ru−InP高抵抗層108は、その上面がほぼ平坦である。パッド電極110および引き出し電極111は、このRu−InP高抵抗層108上に配置される。このため、例えば、変調電極からパッド電極に引き出す際の電極の段切れを防止するために、ポリイミドもしくはBCB等の樹脂または埋め込み層等により、光導波路の側面を平坦化して光導波路の段差を緩和する必要がない。また、Ru−InP高抵抗層108は、エッチングにより露出したInGaAsPエッチングストップ層104上からの厚さが、p−InP上部クラッド層105とほぼ同じである。このため、変調電極109aと引き出し電極111とが接続される箇所での段差がなく、より段切れを防止可能である。
また、本実施形態の半導体光変調器では、前述のとおり、光導波路は、p−InP上部クラッド層105の一部が除去されたリッジ導波路である。このため、例えば、半導体光変調器の製造の際の活性層のドライエッチングダメージを回避可能である。また、本実施形態ように、活性層にAl材料系活性層を用いた場合でも、表面酸化の懸念が無い。
また、本実施形態の半導体光変調器では、前述のとおり、2つの変調電極が個別に駆動可能である。このため、本実施形態の半導体変調器を用いれば、例えば、多値変調フォーマットに対応可能である。また、位相変調領域を短縮することができるため、低電圧で駆動可能である。なお、本実施形態の半導体光変調器の用途は、この例に限定されない。また、本実施形態では、前記変調電極並びに前記変調電極に対応する前記パッド電極および前記引き出し電極は、2つであるが、本発明は、この例に限定されない。前記変調電極は、複数であればよく、例えば、半導体光変調器の用途等に応じて適宜設定できる。後述する実施形態2から4においても同様である。
本実施形態では、前記基板にn−InP基板を用いているが、本発明は、この例に限定されない。前記基板は、例えば、高抵抗基板であってもよい。前記高抵抗基板の場合には、例えば、前記下部クラッド層にn側電極を形成すればよい。
n−InP下部クラッド層102は、例えば、その厚さが0.2μmであり、そのキャリア濃度が1×1018cm−3である。n型ドーパントには、例えば、硫黄、珪素、スズ等が用いられる。活性層103は、例えば、その厚さが0.3μmである。InGaAsPエッチングストップ層104は、例えば、その厚さが0.02μmである。p−InP上部クラッド層105は、例えば、その厚さが1.5μmであり、そのキャリア濃度3×1017cm−3である。p型ドーパントには、例えば、亜鉛、ベリリウム、炭素等が用いられる。p−InGaAsコンタクト層106は、例えば、その厚さが0.02μmであり、そのキャリア濃度1×1019cm−3である。なお、前記各層の厚さ等の寸法、キャリア濃度等は例示であって、これらの寸法、キャリア濃度等は、結晶成長条件、素子構造等により大幅に変化するため、それに伴い適切な寸法、キャリア濃度等を採用すべきことは言うまでもない。
本実施形態では、前記活性層にAlGaInAs量子井戸構造を有する活性層を用いているが、本発明において、前記活性層には、特に制限されず、例えば、InGaAsP、InGaAs、AlGaInAs等を用いてもよい。また、前記活性層は、例えば、バルク構造であっても、量子井戸構造であってもよい。
本実施形態では、前記高抵抗層として、Ru(ルテニウム)でドーピングされたInP層を用いているが、前記高抵抗層は、前記上部クラッド層(本実施形態では、p−InP上部クラッド層105)よりも電気抵抗率の高い半導体層であればよい。このため、前記Ruに限らず、このような半導体層とすることができるドーパントを用いればよい。前記ドーパントには、例えば、Fe、Cr、Co、Ti等が用いられる。本発明において、前記高抵抗層の電気抵抗率の絶対値は、特に制限されないが、例えば、1e+7(1×107)Ω・cm〜1e+10(1×1010)Ω・cmの範囲である。また、本発明において、前記上部電極を個別に駆動するための、前記上部クラッド層における前記上部電極間の領域の分離抵抗は、特に制限されないが、例えば、100kΩ〜10MΩの範囲である。後述する実施形態2、5および6についても同様である。
本発明において、前記高抵抗層は、再成長により別途形成された層に限られない。前記高抵抗層は、例えば、前記上部クラッド層のうち、前記高抵抗層形成領域に対応する箇所にイオン注入を行って高抵抗化した層であってもよい。この場合、後述する製造方法において、リッジ導波路および高抵抗層形成領域をエッチングマスクで覆った後に、リッジ導波路を形成する。その後、前記高抵抗層形成領域以外をイオン注入用マスクで覆い、このマスクの開口部分の前記上部クラッド層にイオン注入を行うことで高抵抗層を形成する。注入されるイオンには、例えば、プロトン、ヘリウムイオン、ホウ素等が用いられる。ただし、熱履歴による変動または装置の制約等の観点から、前記高抵抗層は、本実施形態のように、再成長により別途形成された層であることが好ましい。
変調電極109aおよび109b、パッド電極110並びに引き出し電極111を形成する材料には、従来公知の金属材料を用いることができる。これらの電極を形成する材料は、同一であっても、異なっていてもよい。
本実施形態では、絶縁膜(誘電体膜)にはSiO2絶縁膜を用いているが、本発明は、この例に限定されず、従来公知の絶縁膜(誘電体膜)を使用可能である。
前述のとおり、リッジ導波路107の層構造は、前記変調電極側から前記基板側に向かって、p−InP上部クラッド層105、活性層103、n−InP下部クラッド層102の構造(p−i−n構造)であるが、本発明は、この例に限定されず、例えば、n−p−i−n構造、n−i−n構造等であってもよい。後述する実施形態2から5についても同様である。
本発明の半導体光素子の製造方法は特に制限されないが、前記本発明の製造方法により製造することが好ましい。また、前記本発明の製造方法において、前記各工程を行う順序は特に制限されず、どのような順序でもよく、逐次でも同時でもよい。以下、本実施形態の半導体光変調器の製造方法の一例を、図3A〜図3Dを参照して説明する。
まず、図3Aに示すように、n−InP基板101の(100)面上に、n−InP下部クラッド層102、AlGaInAs量子井戸構造を有する活性層103、InGaAsPエッチングストップ層104、p−InP上部クラッド層105およびp−InGaAsコンタクト層106を、有機金属気相成長法(MOVPE法:Metal Organic Vapor Phase Epitaxy)により前記順序で積層して、光導波路を形成する(光導波路形成工程)。
つぎに、化学気相成長法(CVD法:Chemical Vapor Deposition)とフォトリソグラフィにより、マスク幅1.5μmのSiO2マスクを形成する。この際、前記SiO2マスクにおける変調電極間の領域113に対応する箇所に、10μm程度の長さで開口部を形成する。このSiO2マスクをエッチングマスクとして、ドライエッチングによりp−InGaAsコンタクト層106とp−InP上部クラッド層105の大部分をエッチングにより除去する。その後、塩酸を含むエッチング液を用いたウェットエッチングにより、残りのp−InP上部クラッド層105を選択的エッチングにより除去して、図3Bに示すように、リッジ幅1.5μmのリッジ導波路107を形成する(リッジ導波路形成工程)。また、前記開口部に対応する箇所のp−InP上部クラッド層105を、リッジ導波路形成と同時にエッチングにより除去して、図3Bに示すように、リッジ導波路107を分離する光導波路分離溝113を形成する(光導波路分離溝形成工程)。このようにすることで、リッジ導波路107を、光導波路分離溝113により電気分離する。
なお、本発明において、前記光導波路分離溝は、前記光導波路を電気分離できる深さであればよい。前記光導波路分離溝は、例えば、前記活性層までエッチングして形成される光導波路分離溝(ハイメサギャップ)であってもよい。ただし、前記ハイメサギャップで発生し得る、活性層へのドライエッチングダメージの回避、光導波路分離溝での光結合効率の低下防止、Al材料系活性層の場合の表面酸化の防止等の観点から、前記光導波路分離溝は、本実施形態のように、前記上部クラッド層の一部が除去された光導波路分離溝であることが好ましい。また、本実施形態では、前記光導波路分離溝形成工程において、p−InP上部クラッド層105を完全に除去することで、光導波路分離溝113を形成しているが、本発明は、この例に限定されない。前記光導波路分離溝は、これにより、リッジ導波路を電気分離できる程度に、前記上部クラッド層を除去すればよい。
つぎに、前記SiO2マスクを除去後、SiO2マスク114で全体を覆う。このSiO2マスク114に、リッジ導波路107の光導波路分離溝113からパッド電極110が配置される領域(パッド電極配置領域110A)にかけて開口するようにパターニングする(図2における高抵抗層形成領域108A)。ついで、この開口部にMOVPE法により、図3Cに示すように、リッジ導波路107の光導波路分離溝113を覆い(埋め)、かつ、光導波路分離溝113からリッジ導波路107側方に延びるように、Ru(ルテニウム)−InP高抵抗層108を成長させて形成する(高抵抗層形成工程)。前記高抵抗層形成工程では、Ru−InP高抵抗層108を、リッジ導波路107方向(図3Cにおいて、上下方向)に対して、垂直方向に形成する。また、Ru−InP高抵抗層108を、エッチングにより露出したInGaAsPエッチングストップ層104上から、p−InP上部クラッド層105と同じ厚さ(1.5μm)で、その上面がほぼ平坦となるように形成する。このようにして、光導波路分離溝113を、Ru−InP高抵抗層108で埋めることにより、リッジ導波路107の電気分離を維持した状態で、前記光導波路分離溝における光の散乱損や光閉じ込め効果の変動等の問題、および深い段差により生じるプロセス不具合または後述する電極を形成する工程における電極の前記光導波路分離溝の断面への付着等の問題を、共に解消できる。
つぎに、SiO2マスク114を除去後、SiO2絶縁膜112で全体を覆う。ついで、このSiO2絶縁膜112のp−InP上部クラッド層105における変調電極109aおよび109bを配置する領域(図2における変調電極配置領域109Aおよび109B)に対応する箇所を除去する。この状態で、電極をスパッタにより形成する。この電極をパターニングして、変調電極109aおよび109bを、リッジ導波路107のp−InP上部クラッド層105上にリッジ導波路107方向に沿って断続的に配置する(変調電極配置工程)。同時に、パッド電極110を、SiO2絶縁膜112を介してRu−InP高抵抗層108上において、リッジ導波路107から離れた位置(パッド電極配置領域110A)に配置する。同時に、引き出し電極111を、SiO2絶縁膜112を介してRu−InP高抵抗層108上に配置する。変調電極109aとパッド電極110とを、引き出し電極111により電気的に接続する(電極接続工程)。なお、図示していないが、前記電極接続工程では、変調電極109bとパッド電極110とは別のパッド電極とを、引き出し電極111とは別の引き出し電極により電気的に接続する。最後に、n−InP基板101の裏面を研磨して、裏面電極(n側電極)を形成する(図示せず)。このようにして、図3Dに示すように、本実施形態の半導体光変調器を製造可能である。ただし、本実施形態の半導体光変調器を製造する方法は、この例に限定されない。本実施形態での前記「変調電極配置工程」は、本発明における「上部電極配置工程」に相当する。
従来では、電極容量を低減し、パッド電極および引き出し電極の段切れ防止するために、例えば、ポリイミドもしくはBCB等の樹脂または埋め込み層を形成する平坦化プロセスが必要であった。前記樹脂による平坦化プロセスでは、例えば、全面塗布された樹脂を、平坦性を保ちながら、細いリッジ導波路上部から精度良く取り除き、かつ、素子内の不要箇所からも樹脂を取り除かねばならないため、製造効率が低くなる。また、ハイメサ導波路の側面に埋め込み層を形成する平坦化プロセスでは、例えば、Al材料系活性層の場合、埋め込み層を再成長させる際に、前記Al材料系活性層の表面酸化膜を除去する前処理を施さなければならないため、製造効率が低くなる。一方、本実施形態の半導体光変調器の製造方法では、前述の樹脂または埋め込み層による平坦化プロセスが不要である。このため、本実施形態の半導体光変調器の製造方法は、例えば、簡易なプロセスで電極容量の低減および電極の段切れを防止でき、製造効率に優れる。また、従来では、上部電極(変調電極等)の電極幅の制御等の観点から、ドライエッチングを用いて電極パターンを形成する。このドライエッチングにおいては、リッジ導波路のように垂直に切り立った光導波路の側面の電極を除去するのが困難である。素子を傾ける等して、ある程度エッチングできたとしても、電極を完全に除去することができないおそれがある。この結果、例えば、電気的に分離されるべき各電極が、前記光導波路の側面を介して接触してしまうおそれがある。一方、本実施形態の半導体光変調器の製造方法では、変調電極間に平坦化された領域(高抵抗層)があるため、例えば、平坦化された領域の上面部で変調電極間の電気的な分離を確実に行うことができる。このため、本実施形態の半導体光変調器の製造方法によれば、例えば、上記問題をも解決可能である。このように、各電極間の平坦化により、例えば、電極の段切れを防止する効果に加えて、同一ウエハ内の複数の電極を電気的に分離する効果をも得られる。
なお、本実施形態の半導体光変調器の製造方法では、前述のとおり、光導波路分離溝を形成する。このため、本実施形態では、前述の光導波路分離溝に前記高抵抗層を形成する(埋める)際に、例えば、前記高抵抗層の層厚が不均一になるといった異常成長が発生し得る。このため、この異常成長の発生を抑制するように、前記高抵抗層の成長条件等を適宜コントロールすることが好ましい。このコントロールは、当業者であれば適宜可能である。
(実施形態2)
本実施形態の半導体光素子は、位相変調領域を有する半導体光変調器である。
本実施形態の半導体光素子は、位相変調領域を有する半導体光変調器である。
図4に、本実施形態の半導体光変調器の一例の構成を示す。図4(a)は、本実施形態の半導体光変調器の斜視図である。図4(b)は、図4(a)に示す半導体光変調器の各領域を示す平面図である。なお、図4(b)では、各構成部材を形成または配置されている領域を示すために、これらの各構成部材は、記載を省略している。図示のとおり、この半導体光変調器200では、高抵抗層形成領域208A(光導波路分離溝113からパッド電極配置領域210Aまでの領域)に形成される高抵抗層が、リッジ導波路107方向(図4(b)において、上下方向)に対して、傾斜して形成されている。この傾斜角θは、45度である。前記高抵抗層上には、SiO2絶縁膜112を介してパッド電極210および引き出し電極211が形成されている。これらの以外の構成は、前述の半導体光変調器100と同様である。
本実施形態の半導体光変調器では、前述のとおり、前記高抵抗層がリッジ導波路107方向に対して、45度傾斜して形成されている。このため、本実施形態の半導体光変調器では、前述の半導体光変調器100で得られる効果に加えて、例えば、高抵抗層により発生し得る光反射をさらに低減可能である。
本実施形態では、傾斜角θは45度であるが、本発明は、この例に限定されない。傾斜角θは、前記高抵抗層により発生し得る光反射をさらに低減できる角度であればよい。前記傾斜角θは、例えば、0度を超え60度以下の範囲であり、好ましくは40〜50度の範囲であり、特に好ましくは、本実施形態のように45度である。
本実施形態の半導体光変調器は、例えば、前記高抵抗層形成工程において、前記高抵抗層をリッジ導波路107方向に対して、45度傾斜して形成すること以外は、実施形態1で示した製造方法と同様にして製造可能である。ただし、本実施形態の半導体光変調器を製造する方法は、この例に限定されない。
(実施形態3)
本実施形態の半導体光素子は、位相変調領域を有する半導体光変調器である。
本実施形態の半導体光素子は、位相変調領域を有する半導体光変調器である。
図5および図6に、本実施形態の半導体光変調器の一例の構成を示す。図5(a)は、この半導体光変調器の斜視図である。図5(b)は、図5(a)のIII−III方向に見た断面図である。図5(c)は、図5(a)のIV−IV方向に見た断面図である。図6(a)は、図5(a)に示す半導体光変調器の各領域を示す平面図である。図6(b)は、図5(b)のリッジ導波路部分を拡大した断面図である。なお、図6(a)では、各構成部材を形成または配置されている領域を示すために、これらの各構成部材は、記載を省略している。図5および図6に示すとおり、この半導体光変調器300は、n−InP基板101と、n−InP下部クラッド層102と、活性層103と、p−InP上部クラッド層305と、Fe(鉄)ドープされたInP高抵抗層(Fe−InP高抵抗層)308と、変調電極309aおよび309bと、パッド電極310と、引き出し電極311とを含む。活性層103は、AlGaInAs量子井戸構造を有するアンドープ層(i層)である。p−InP上部クラッド層305は、Zn(亜鉛)ドープされたp型導電層である。n−InP基板101上に、n−InP下部クラッド層102、活性層103およびp−InP上部クラッド層305が前記順序で積層されることにより、光導波路307が形成されている。活性層103とp−InP上部クラッド層305との間には、InGaAsPエッチングストップ層104が積層されている。p−InP上部クラッド層305の上面には、p−InGaAsコンタクト層106が配置されている。本実施形態での「Fe−InP高抵抗層」は、本発明における「高抵抗層」に相当する。
光導波路307は、p−InP上部クラッド層305およびp−InGaAsコンタクト層106の一部が除去されたリッジ導波路である。2つの変調電極309aおよび309bは、リッジ導波路307のp−InP上部クラッド層305上に、リッジ導波路307方向(図5(a)において、上下方向)に沿って断続的に配置されている(図6(a)における変調電極配置領域309Aおよび309Bに形成されている)。本実施形態では、前記変調電極間の領域313におけるp−InP上部クラッド層305は、変調電極配置領域309Aのp−InP上部クラッド層305(リッジ導波路幅:Wa)と比較して、その幅(リッジ導波路幅:Wb)が細くなっている部分(Wa>Wb>0、前記「0」は、光導波路分離溝を示す。(細幅光導波路313))を含んでいる。本実施形態での「変調電極配置領域」は、本発明における「上部電極が配置されている領域」に相当する。Fe−InP高抵抗層308は、細幅光導波路313を覆うように形成されている。Fe−InP高抵抗層308は、細幅光導波路313からリッジ導波路307側方に延びている(図6(a)における高抵抗層形成領域308Aに形成されている)。Fe−InP高抵抗層308は、リッジ導波路307方向に対して、垂直方向(図5(a)において、左右方向)に形成されている。Fe−InP高抵抗層308の上面は、ほぼ平坦である。この半導体光変調器300のn−InP基板101とは反対側の面における、変調電極309aおよび309bが形成されている部分以外は、SiO2絶縁膜312に覆われている。パッド電極310は、SiO2絶縁膜312を介してFe−InP高抵抗層308上において、リッジ導波路307から離れた位置(パッド電極配置領域310A)に配置されている。引き出し電極311は、SiO2絶縁膜312を介してFe−InP高抵抗層308上に配置されている。変調電極309aとパッド電極310とは、引き出し電極311により電気的に接続されている。なお、図示していないが、本実施形態の半導体光変調器では、変調電極309bの変調電極309a側の端部とは反対側の端部にも、細幅光導波路を覆うように、Fe−InP高抵抗層308とは別の高抵抗層が形成されている。前記高抵抗層は、リッジ導波路307側方に延びている。パッド電極310とは別のパッド電極が、前記高抵抗層上においてリッジ導波路307から離れた位置に配置されている。引き出し電極311とは別の引き出し電極は、前記高抵抗層上に配置されている。変調電極309bと前記パッド電極とは、前記引き出し電極により電気的に接続されている。また、図示していないが、n−InP基板101のn−InP下部クラッド層102とは反対側面には、裏面電極(n側電極)が形成されている。
上記以外の構成は、前述の半導体光変調器100と同様である。
本実施形態の半導体光変調器では、実施形態1と同様の効果を得ることができる。本実施形態において、リッジ導波路307が前記変調電極間の領域で電気分離されるメカニズムは、例えば、以下のとおりと考えられる。なお、以下のメカニズムは例示であり、本発明を何ら制限ないし限定するものではない。すなわち、まず、Feドープされた半導体層とZnドープされた半導体層とは、それらが隣接して成長すると、Fe−Zn相互拡散が起こることが知られている。すなわち、前記Feドープされた半導体層のFe原子は、前記Znドープされた半導体層中に拡散する。これにより、前記Znドープされた半導体層は、Fe原子を含むこととなる。一方、前記Znドープされた半導体層のZn原子は、前記Feドープされた半導体層中に拡散する。これにより、前記Feドープされた半導体層は、Zn原子を含むこととなる。前記Znドープされた半導体層中に拡散するFe原子の濃度は、前記Znドープされた半導体層におけるZn原子の濃度にも依存するが、前記Feドープされた半導体層におけるFe原子の濃度と、ほぼ同じ濃度となる。また、前記Fe−Zn相互拡散は、その拡散距離も長く、半導体層の成長条件にもよるが、例えば、0.5〜1μm程度拡散する。ここで、本実施形態の半導体光変調器では、図6(b)に示すとおり、Fe−InP高抵抗層308は、細幅光導波路313(Znドープされたp−InP上部クラッド層)の三方を覆っている。このため、Fe−InP高抵抗層308と前記Znドープされたp−InP上部クラッド層との間で、前述のFe−Zn相互拡散が起こっているものと考えられる。すなわち、Fe−InP高抵抗層308のFe原子は、前記Znドープされたp−InP上部クラッド層中に拡散する。これにより、前記Znドープされたp−InP上部クラッド層は、Fe原子を含むこととなる。ここで、前記変調電極間の領域のp−InP上部クラッド層が、前記変調電極配置領域のp−InP上部クラッド層と比較して、その幅を細くなっている部分(Wa>Wb、細幅光導波路313)を含むことにより、リッジ幅の細幅化自体による光導波路の電気抵抗率を上昇させることができる。これと共に、Fe原子の拡散を細幅光導波路313の内部にまで行き渡らせることができる。このため、前記変調電極間の領域における光導波路の電気抵抗率が上昇する。この結果、この領域において、例えば、数十kΩ程度以上の分離抵抗が得られる。これにより、リッジ導波路307は電気分離される。上記のFe−Zn相互拡散等の半導体層間での不純物の相互拡散は、それぞれの半導体層における所望の性質を変化させてしまうため、通常は好ましくない現象である。すなわち、前記Fe−Zn相互拡散は、通常抑制すべき現象である。一方、本発明では、このFe−Zn相互拡散を活用して、電極間の光導波路が電気分離されるという効果を得ている。なお、前記細幅光導波路は、例えば、そのp−InP上部クラッドが、その層方向の途中まで除去されて他の光導波路部分よりも低くなっていてもよい。このようにすることで、例えば、より電気分離可能となる。
なお、本実施形態の半導体光変調器では、前記変調電極間の領域の光導波路が、前述のように、細幅化されているが、本発明は、この例に限定されない。例えば、前記リッジ導波路のリッジ幅が1μm以下程度と細いような場合には、前記変調電極間の領域の光導波路が細幅化されていなくともよい。この場合、前記高抵抗層が、前記変調電極間の領域を覆うように形成されていることで、例えば、前述のFe−Zn相互拡散により、前記変調電極間の光導波路の分離抵抗が上昇する。この結果、この領域において、リッジ導波路は、電気分離される。
つぎに、本実施形態の半導体光変調器の製造方法の一例を、図7A〜図7Dを参照して説明する。
まず、図7Aに示すように、n−InP基板101の(100)面上に、n−InP下部クラッド層102、AlGaInAs量子井戸構造を有する活性層103、InGaAsPエッチングストップ層104、p−InP上部クラッド層305およびp−InGaAsコンタクト層106を、MOVPE法により前記順序で積層して、光導波路を形成する(光導波路形成工程)。前記光導波路形成工程において、p−InP上部クラッド層305には、p型ドーパントとして亜鉛を用いる。
つぎに、フォトレジストマスクを用いて、前記変調電極間の領域からパッド電極配置領域に対応する箇所のp−InGaAsコンタクト層106を除去する。この状態で、CVD法とフォトリソグラフィにより、SiO2マスクを形成する。この際、前記SiO2マスクにおける変調電極間の領域313に対応する箇所を、そのマスク幅が前記変調電極配置領域(リッジ導波路幅:Wa、例えば、1.5μm)に対応する箇所のマスク幅と比較して、テーパ状に細くなるように形成する(リッジ導波路幅:Wb、例えば、0.5μm、Wa>Wb)。このSiO2マスクをエッチングマスクとして、実施形態1と同様に、ドライエッチングとウェットエッチングとを併用して、p−InGaAsコンタクト層106およびp−InP上部クラッド層305を除去する。このようにすることで、図7Bに示すように、前記変調電極間の領域が細幅光導波路313を含むリッジ導波路307を形成する(リッジ導波路形成工程および細幅化工程)。このようにすることで、細幅光導波路313によりリッジ導波路307の分離抵抗は向上する。
つぎに、前記SiO2マスクを除去後、SiO2マスク314で全体を覆う。このSiO2マスク314に、リッジ導波路307の細幅光導波路313からパッド電極310が配置される領域(パッド電極配置領域310A)にかけて開口するようにパターニングする(図6(a)における高抵抗層形成領域308A)。ついで、この開口部にMOVPE法により、図7Cに示すように、リッジ導波路307の細幅光導波路313を覆い、かつ、細幅光導波路313からリッジ導波路307側方に延びるように、Fe(鉄)ドープされたInP高抵抗層308(Fe−InP高抵抗層308、厚さ:1.5μm)を成長させて形成する(高抵抗層形成工程)。前記高抵抗層形成工程では、Fe−InP高抵抗層308を、リッジ導波路307方向(図7Cにおいて、上下方向)に対して、垂直方向に形成する。また、Fe−InP高抵抗層308を、その上面が平坦に近い形状になるように形成する。このようにして、Fe−InP高抵抗層308を、細幅光導波路313を覆うことにより、例えば、前述のFe−Zn相互拡散により、細幅光導波路313のp−InP上部クラッド層が、鉄原子を含むこととなる。これにより、前記変調電極間の領域における光導波路の分離抵抗が上昇する。この結果、この領域において、リッジ導波路307を、電気分離する。
つぎに、SiO2マスク314を除去後、SiO2絶縁膜312で全体を覆う。ついで、このSiO2絶縁膜312のp−InP上部クラッド層305における変調電極309aおよび309bを形成する領域(図6(a)における変調電極配置領域309Aおよび309B)に対応する箇所を除去する。この状態で、電極をスパッタにより形成する。この電極をパターニングして、変調電極309aおよび309bを、リッジ導波路307のp−InP上部クラッド層305上にリッジ導波路307方向に沿って断続的に配置する(変調電極配置工程)。同時に、パッド電極310を、SiO2絶縁膜312を介してFe−InP高抵抗層308上において、リッジ導波路307から離れた位置(パッド電極配置領域310A)に配置する。同時に、引き出し電極311を、SiO2絶縁膜312を介してFe−InP高抵抗層308上に配置する。変調電極309aとパッド電極310とを、引き出し電極311により電気的に接続する(電極接続工程)なお、図示していないが、前記電極接続工程では、変調電極309bとパッド電極310とは別のパッド電極とを、引き出し電極311とは別の引き出し電極により電気的に接続する。最後に、n−InP基板101の裏面を研磨して、裏面電極(n側電極)を形成する(図示せず)。このようにして、図7Dに示すように、本実施形態の半導体光変調器を製造可能である。ただし、本実施形態の半導体光変調器を製造する方法は、この例に限定されない。
本実施形態の半導体光変調器の製造方法では、実施形態1と同様に、前述の樹脂または埋め込み層による平坦化プロセスが不要である。このため、本実施形態の半導体光変調器の製造方法は、例えば、実施形態1おける製造方法と同様の効果を得ることができる。この効果に加えて、本実施形態の半導体光変調器の製造方法では、前述の光導波路分離溝を形成しない。このため、本実施形態では、前述の光導波路分離溝に前記高抵抗層を形成する際に発生し得る、例えば、前記高抵抗層の層厚が不均一になるといった異常成長の発生を抑制できる。
(実施形態4)
本実施形態の半導体光素子は、位相変調領域を有する半導体光変調器である。
本実施形態の半導体光素子は、位相変調領域を有する半導体光変調器である。
図8に、本実施形態の半導体光変調器の一例の構成を示す。図8(a)は、本実施形態の半導体光変調器の斜視図である。図8(b)は、図8(a)に示す半導体光変調器の各領域を示す平面図である。図8(b)では、各構成部材を形成または配置されている領域を示すために、これらの各構成部材は、記載を省略している。図示のとおり、この半導体光変調器400では、高抵抗層形成領域408A(細幅光導波路313からパッド電極配置領域410Aまでの領域)に形成される高抵抗層が、リッジ導波路307方向(図8(b)において、上下方向)に対して、傾斜して形成されている。この傾斜角θは、45度である。前記高抵抗層上には、SiO2絶縁膜312を介してパッド電極410および引き出し電極411が形成されている。これらの以外の構成は、前述の半導体光変調器300と同様である。
本実施形態の半導体光変調器では、前述のとおり、前記高抵抗層がリッジ導波路307方向に対して、45度傾斜して形成されている。このため、本実施形態の半導体光変調器では、前述の半導体光変調器300で得られる効果に加えて、例えば、高抵抗層により発生し得る光反射をさらに低減可能である。
本実施形態の半導体光変調器は、例えば、前記高抵抗層形成工程において、前記高抵抗層をリッジ導波路307方向に対して、45度傾斜して形成すること以外は、実施形態3で示した製造方法と同様にして製造可能である。ただし、本実施形態の半導体光変調器を製造する方法は、この例に限定されない。
前述の実施形態1から4に示す半導体光変調器は、前述のとおり、複数の変調電極を有する。前記各変調電極は、個別駆動可能である。このため、前記変調電極の数に応じて、多値変調フォーマットに対応可能である。
(実施形態5)
図9に、本実施形態の半導体マッハツェンダー型光変調器の一例の構成を示す。図示のとおり、この半導体マッハツェンダー型光変調器500は、n−InP基板501上に、第1の半導体光変調器502および第2の半導体光変調器503と、MMI(Multimode Interference)光分波器504およびMMI光合波器505とを有する。第1の半導体光変調器502および第2の半導体光変調器503の両方が、前述の実施形態1から4に記載の半導体光変調器である。n−InP基板501は、前記両半導体光変調器に共通の基板である。第1の半導体光変調器502は、光導波路506aを介してMMI光分波器504に接続され、光導波路506bを介してMMI光合波器505に接続されている。第2の半導体光変調器503は、光導波路506cを介してMMI光分波器504に接続され、光導波路506dを介して光合波器505に接続されている。本実施形態での前記「MMI光分波器」は、本発明における「光分波器」に相当する。本実施形態での前記「MMI光合波器」は、本発明における「光合波器」に相当する。前記光分波器および前記光合波器としては、MMI光分波器およびMMI光合波器のほかに、例えば、方向性結合器、Y分岐導波路等があげられる。なお、第1の半導体光変調器502および第2の半導体光変調器503は、前述の実施形態1から4に記載の半導体光変調器には限られず、位相変調領域を有する本発明の半導体光素子であればよい。
図9に、本実施形態の半導体マッハツェンダー型光変調器の一例の構成を示す。図示のとおり、この半導体マッハツェンダー型光変調器500は、n−InP基板501上に、第1の半導体光変調器502および第2の半導体光変調器503と、MMI(Multimode Interference)光分波器504およびMMI光合波器505とを有する。第1の半導体光変調器502および第2の半導体光変調器503の両方が、前述の実施形態1から4に記載の半導体光変調器である。n−InP基板501は、前記両半導体光変調器に共通の基板である。第1の半導体光変調器502は、光導波路506aを介してMMI光分波器504に接続され、光導波路506bを介してMMI光合波器505に接続されている。第2の半導体光変調器503は、光導波路506cを介してMMI光分波器504に接続され、光導波路506dを介して光合波器505に接続されている。本実施形態での前記「MMI光分波器」は、本発明における「光分波器」に相当する。本実施形態での前記「MMI光合波器」は、本発明における「光合波器」に相当する。前記光分波器および前記光合波器としては、MMI光分波器およびMMI光合波器のほかに、例えば、方向性結合器、Y分岐導波路等があげられる。なお、第1の半導体光変調器502および第2の半導体光変調器503は、前述の実施形態1から4に記載の半導体光変調器には限られず、位相変調領域を有する本発明の半導体光素子であればよい。
第1の半導体光変調器502には、4箇所の変調電極配置領域509Aに、前述の変調電極が配置されている。これらの変調電極間等の領域513は、例えば、実施形態1および2で示した光導波路分離溝を含んでもよいし、実施形態3および4で示した細幅光導波路を含んでもよい。第2の半導体光変調器503には、4箇所の変調電極配置領域509Bに、前述の変調電極が配置されている。これらの変調電極間等の領域513は、第1の半導体光変調器と同様に、例えば、実施形態1および2で示した光導波路分離溝を含んでもよいし、実施形態3および4で示した細幅光導波路を含んでもよい。なお、本実施形態の半導体マッハツェンダー光変調器では、前記第1の半導体光変調器および前記第2の半導体光変調器に配置される変調電極が4つの場合を一例として例示しているが、本発明は、この例に限定されず、配置される変調電極は、複数であればよい。
本実施形態の半導体マッハツェンダー型光変調器では、前述のとおり、第1の半導体光変調器502および第2の半導体光変調器503の両方が、前述の実施形態1から4に記載の半導体光変調器である。このため、前述の実施形態1から4に記載の半導体光変調器により得られる効果を得ることができる。そして、本実施形態の半導体マッハツェンダー型光変調器では、各変調電極を、個別に駆動可能である。前記各変調電極に個別に電界を印加することにより、導波された光の位相を回転(変調)することができる。この結果、本実施形態の半導体マッハツェンダー型光変調器は、例えば、多値変調フォーマットに対応可能である。
本発明の半導体マッハツェンダー型光変調器の用途としては、例えば、例えば、幹線系、メトロ系、アクセス系等に使用される光通信用送信機の光変調器等があげられる。ただし、その用途は限定されず、広い分野に適用可能である。
(実施形態6)
本実施形態の半導体光素子は、光能動領域および光受動領域を有し、前記光能動領域および前記光受動領域が、基板上にモノリシックに集積された半導体光集積素子である。
本実施形態の半導体光素子は、光能動領域および光受動領域を有し、前記光能動領域および前記光受動領域が、基板上にモノリシックに集積された半導体光集積素子である。
図10に、本実施形態の半導体光集積素子の一例の構成を示す。図示のとおり、この半導体光集積素子600は、光受動素子として機能する半導体マッハツェンダー型光変調器領域6001と、光能動素子として機能する波長可変レーザ領域6002とを有する。半導体マッハツェンダー型光変調器領域6001および波長可変レーザ領域6002は、n−InP基板601上にモノリシック集積されている。半導体マッハツェンダー型光変調器領域6001は、実施形態5で示した半導体マッハツンェンダー型光変調器である。波長可変レーザ領域6002には、光導波路の1箇所の上部電極配置領域609上に、順バイアスを印加する上部電極が配置されている。半導体マッハツェンダー型光変調器領域6001における変調電極配置領域509A間および変調電極配置領域509B間等の領域513は、前述のとおり、実施形態1および2で示した光導波路分離溝を含む。また、波長可変レーザ領域6002に最も近い位置に配置される前記変調電極と波長可変レーザ領域6002における前記上部電極との間の領域613は、実施形態1および2で示した光導波路分離溝を含む。なお、本発明では、最も波長可変レーザ領域6002に近い位置に存在する領域513と、領域613とは、そのうちの少なくとも一方が、実施形態1および2で示した光導波路分離溝を含んでいればよい。波長可変レーザ領域6002において、リッジ導波路の活性層は、例えば、その発光波長が1.55μmである。リッジ導波路のInGaAsPエッチングストップ層は、例えば、その発光波長が1.15μmである。これら以外の構成は、前述の実施形態1または2と同様である。
上記構成により、本実施形態の半導体光集積素子においても、電極間の光導波路が電気分離され、かつ、単純な構成で電極容量を低減できる等の実施形態1および2と同様の効果を得ることができる。
つぎに、本実施形態の半導体光集積素子の製造方法の一例を説明する。
まず、n−InP基板の(100)面上に、n−InP下部クラッド層、AlGaInAs量子井戸構造を有する活性層およびInGaAsPエッチングストップ層を、例えば、MOVPE法により前記順序で積層する。この状態で、半導体マッハツェンダー型変調器領域6001に相当する領域の、前記InGaAsPエッチングストップ層および前記AlGaInAs量子井戸構造を有する活性層をエッチングにより除去する。この状態で、前記AlGaInAs量子井戸構造を有する活性層とは別のAlGaInAs量子井戸構造を有する活性層を、半導体マッハツェンダー型変調器領域6001に相当する領域に積層(成長)する。ついで、前記InGaAsPエッチングストップ層と同じInGaAsPエッチングストップ層を、前記別のAlGaInAs量子井戸構造を有する活性層上に積層(成長)する。前記両活性層をバットジョイント(BJ)接合により集積する。この状態で、両領域に共通のp−InP上部クラッド層およびp−InGaAsコンタクト層を、前記順序で積層して、光導波路を形成する(光導波路形成工程)。
つぎに、例えば、前述の実施形態1と同様に、所望のマスク幅のSiO2マスクを形成する。この際、前記SiO2マスクにおける電極間等の領域513および613に対応する箇所に、所望の長さで開口部を形成する。このSiO2マスクをエッチングマスクとして、前述の実施形態1と同様に、ドライエッチングとウェットエッチングとを併用して、リッジ導波路と光導波路分離溝とを一括で形成する(リッジ導波路形成工程および光導波路分離溝形成工程)。このようにすることで、リッジ導波路を、光導波路分離溝により電気分離する。
つぎに、例えば、前述の実施形態1または2と同様に、前記光導波路分離溝から前記リッジ導波路側方に延びるように、高抵抗層を形成する(高抵抗層形成工程)。前記高抵抗層は、例えば、実施形態1と同様に、リッジ導波路の光導波路方向(図10における左右方向)に対して、垂直方向に形成してもよいし、例えば、実施形態2と同様に、リッジ導波路の光導波路方向(図10における左右方向)に対して、所望の傾斜角で傾斜して形成してもよい。
つぎに、例えば、前述の実施形態1と同様に、前記各変調電極を変調電極配置領域509Aおよび509B上に配置する(変調電極配置工程)。また、前記上部電極を上部電極配置領域609上に配置する(上部電極配置工程)。また、前記各変調電極または前記上部電極に接続される各パッド電極と、前記各変調電極または前記上部電極と前記各パッド電極とを接続する各引き出し電極とを、前記高抵抗層上に形成する。ついで、前記各変調電極または前記上部電極と前記各パッド電極とを、個別に前記各引き出し電極により電気的に接続する(電極接続工程)。最後に、n−InP基板の裏面を研磨して、裏面電極(n側電極)を形成する。このようにして、本実施形態の半導体光集積素子を製造可能である。ただし、本実施形態の半導体光集積素子を製造する方法は、この例に限定されない。
(実施形態7)
本実施形態の半導体光素子は、光能動領域および光受動領域を有し、前記光能動領域および前記光受動領域が、基板上にモノリシックに集積された半導体光集積素子である。
本実施形態の半導体光素子は、光能動領域および光受動領域を有し、前記光能動領域および前記光受動領域が、基板上にモノリシックに集積された半導体光集積素子である。
本実施形態の半導体光集積素子では、実施形態3および4で示したように、前記電極間の領域が細幅光導波路を含み、p−InP上部クラッド層がZnドープされたp型導電層であり、前記高抵抗層が鉄ドープされている。これら以外の構成は、前述の実施形態6と同様である。上記構成により、本実施形態の半導体光集積素子においても、電極間の光導波路が電気分離され、かつ、単純な構成で電極容量を低減可能である等の実施形態3および4と同様の効果を得ることができる。
つぎに、本実施形態の半導体光集積素子の製造方法の一例を説明する。
まず、実施形態6と同様にして、前記光導波路形成工程を行う。
つぎに、例えば、前述の実施形態3と同様に、所望のマスク幅のSiO2マスクを形成する。この際、前記SiO2マスクにおける変調電極間の領域および上部電極間の領域に対応する箇所等を、そのマスク幅が変調電極配置領域または上部電極配置領域に対応する箇所のマスク幅と比較して、テーパ状に細くなるように形成する。このSiO2マスクをエッチングマスクとして、前述の実施形態3と同様に、ドライエッチングとウェットエッチングとを併用して、前記変調電極間の領域および前記上部電極間の領域が前記細幅光導波路であるリッジ導波路を形成する(リッジ導波路形成工程および細幅化工程)。
つぎに、前述の実施形態3または4と同様に、前記細幅光導波路を覆い、かつ、前記細幅光導波路から前記リッジ導波路側方に延びるように、FeドープされたInP高抵抗層を形成する(高抵抗層形成工程)。前記高抵抗層は、例えば、実施形態3と同様に、リッジ導波路の光導波路方向に対して、垂直方向に形成してもよいし、例えば、実施形態4と同様に、リッジ導波路の光導波路方向に対して、所望の傾斜角で傾斜して形成してもよい。
つぎに、実施形態6と同様にして、前記変調電極配置工程、前記上部電極配置工程および前記電極接続工程を行う。最後に、n−InP基板の裏面を研磨して、裏面電極(n側電極)を形成する。このようにして、本実施形態の半導体光集積素子を製造可能である。ただし、本実施形態の半導体光集積素子を製造する方法は、この例に限定されない。本実施形態の半導体光集積素子では、前述の実施形態3および4と同様に、前記Znドープされたp−InP上部クラッド層と前記FeドープされたInP高抵抗層間のFe−Zn相互拡散と前記リッジ導波路の細幅化とにより、前記両領域間の分離抵抗を高めることが可能となる。
なお、前述の実施形態6および7では、半導体マッハツェンダー型光変調器と波長可変レーザとの2つの半導体光素子がモノリシックに集積された半導体光集積素子を例示したが、本発明は、この例に限定されない。集積される半導体光素子は、複数であればよく、3つ以上の半導体光素子が集積された半導体光集積素子にも、本発明を適用可能である。
また、前述の実施形態6および7では、2つの半導体光素子として、半導体マッハツェンダー型光変調器および波長可変レーザを例にあげて説明したが、前記半導体光素子は、前記半導体マッハツェンダー型光変調器および前記波長可変レーザに限られない。前記半導体光素子は、例えば、光変調器、光増幅器、光検出器、ビームスポット拡大器、光導波路等であってもよい。
上記の実施形態の一部または全部は、以下の付記のようにも記載し得るが、以下には限定されない。
(付記1)基板と、下部クラッド層と、活性層と、上部クラッド層と、高抵抗層と、上部電極と、パッド電極と、引き出し電極とを含み、
前記高抵抗層は、前記上部クラッド層よりも電気抵抗率の高い半導体層であり、
前記基板上に、前記下部クラッド層、前記活性層および前記上部クラッド層が前記順序で積層されることにより、光導波路が形成され、
前記光導波路は、前記上部クラッド層の一部が除去されたリッジ導波路であり、
前記上部電極は、複数であり、かつ、前記リッジ導波路の前記上部クラッド層上に前記リッジ導波路方向に沿って断続的に配置され、
前記高抵抗層は、前記上部電極間の領域を覆うように形成され、かつ、前記リッジ導波路側方に延びており、
前記パッド電極は、前記高抵抗層上において前記リッジ導波路から離れた位置に配置され、
前記引き出し電極は、前記高抵抗層上に配置され、
前記各上部電極と前記パッド電極とは、前記引き出し電極により電気的に接続されていることを特徴とする半導体光素子。
前記高抵抗層は、前記上部クラッド層よりも電気抵抗率の高い半導体層であり、
前記基板上に、前記下部クラッド層、前記活性層および前記上部クラッド層が前記順序で積層されることにより、光導波路が形成され、
前記光導波路は、前記上部クラッド層の一部が除去されたリッジ導波路であり、
前記上部電極は、複数であり、かつ、前記リッジ導波路の前記上部クラッド層上に前記リッジ導波路方向に沿って断続的に配置され、
前記高抵抗層は、前記上部電極間の領域を覆うように形成され、かつ、前記リッジ導波路側方に延びており、
前記パッド電極は、前記高抵抗層上において前記リッジ導波路から離れた位置に配置され、
前記引き出し電極は、前記高抵抗層上に配置され、
前記各上部電極と前記パッド電極とは、前記引き出し電極により電気的に接続されていることを特徴とする半導体光素子。
(付記2)前記上部電極間の領域が、前記上部クラッド層が除去された光導波路分離溝を含むことを特徴とする付記1に記載の半導体光素子。
(付記3)前記上部電極間の領域における前記上部クラッド層が、前記上部電極が配置されている領域の前記上部クラッド層と比較して、その幅が細くなっている部分を含むことを特徴とする付記1に記載の半導体光素子。
(付記4)前記上部クラッド層が、亜鉛ドープされたp型導電層であり、かつ、前記高抵抗層が、鉄ドープされていることを特徴とする付記1から3のいずれかに記載の半導体光素子。
(付記5)前記上部電極間の領域における前記上部クラッド層が、鉄原子を含むことを特徴とする付記4に記載の半導体光素子。
(付記6)前記高抵抗層が、前記リッジ導波路方向に対して、垂直方向に形成されていることを特徴とする付記1から5のいずれかに記載の半導体光素子。
(付記7)前記高抵抗層が、前記リッジ導波路方向に対して、傾斜して形成され、その傾斜角が、0度を超え60度以下の範囲であることを特徴とする付記1から6のいずれかに記載の半導体光素子。
(付記8)前記高抵抗層の上面が、平坦であることを特徴とする付記1または2に記載の半導体光素子。
(付記9)前記半導体光素子が、位相変調領域を有し、
前記上部電極が変調電極であることを特徴とする付記1から8のいずれかに記載の半導体光素子。
前記上部電極が変調電極であることを特徴とする付記1から8のいずれかに記載の半導体光素子。
(付記10)前記半導体光素子が、光能動素子として機能する能動領域および光受動素子として機能する受動領域を有し、
前記複数の上部電極が、前記能動領域および前記受動領域上に配置され、
前記能動領域および前記受動領域が、前記基板上にモノリシックに集積されていることを特徴とする付記1から8のいずれかに記載の半導体光素子。
前記複数の上部電極が、前記能動領域および前記受動領域上に配置され、
前記能動領域および前記受動領域が、前記基板上にモノリシックに集積されていることを特徴とする付記1から8のいずれかに記載の半導体光素子。
(付記11)入力光を分波する光分波器と、前記分波された光を変調する第1の半導体光変調器および第2の半導体光変調器と、前記第1の半導体光変調器および前記第2の半導体光変調器により変調された光を合波する光合波器とを有し、
前記第1の半導体光変調器および前記第2の半導体光変調器が、付記9に記載の半導体光素子であることを特徴とする半導体マッハツェンダー型光変調器。
前記第1の半導体光変調器および前記第2の半導体光変調器が、付記9に記載の半導体光素子であることを特徴とする半導体マッハツェンダー型光変調器。
(付記12)基板上に、下部クラッド層、活性層および上部クラッド層を、前記順序で積層して光導波路を形成する光導波路形成工程と、
前記上部クラッド層の一部をエッチングにより除去して、リッジ導波路を形成するリッジ導波路形成工程と、
前記上部クラッド層よりも電気抵抗率の高い半導体層である高抵抗層を、前記上部クラッド層における前記上部電極間の領域を覆い、かつ、前記リッジ導波路側方に延びるように形成する高抵抗層形成工程と、
複数の上部電極を、前記リッジ導波路の前記上部クラッド層上に前記リッジ導波路方向に沿って断続的に配置する上部電極配置工程と、
パッド電極を前記高抵抗層上において前記リッジ導波路から離れた位置に配置し、引き出し電極を前記高抵抗層上に配置し、前記各上部電極と前記パッド電極とを前記引き出し電極により電気的に接続する電極接続工程とを有することを特徴とする半導体光素子の製造方法。
前記上部クラッド層の一部をエッチングにより除去して、リッジ導波路を形成するリッジ導波路形成工程と、
前記上部クラッド層よりも電気抵抗率の高い半導体層である高抵抗層を、前記上部クラッド層における前記上部電極間の領域を覆い、かつ、前記リッジ導波路側方に延びるように形成する高抵抗層形成工程と、
複数の上部電極を、前記リッジ導波路の前記上部クラッド層上に前記リッジ導波路方向に沿って断続的に配置する上部電極配置工程と、
パッド電極を前記高抵抗層上において前記リッジ導波路から離れた位置に配置し、引き出し電極を前記高抵抗層上に配置し、前記各上部電極と前記パッド電極とを前記引き出し電極により電気的に接続する電極接続工程とを有することを特徴とする半導体光素子の製造方法。
(付記13)さらに、前記上部電極間の領域における前記上部クラッド層を、エッチングにより除去して光導波路分離溝を形成する光導波路分離溝形成工程を有し、
前記高抵抗層形成工程において、前記高抵抗層を前記光導波路分離溝に形成することを特徴とする付記12に記載の半導体光素子の製造方法。
前記高抵抗層形成工程において、前記高抵抗層を前記光導波路分離溝に形成することを特徴とする付記12に記載の半導体光素子の製造方法。
(付記14)さらに、前記上部電極間の領域における前記上部クラッド層を、前記上部電極が配置される領域の上部クラッド層と比較して、その幅が細くなるようにエッチングにより除去する細幅化工程を有することを特徴とする付記12に記載の半導体光素子の製造方法。
(付記15)前記上部クラッド層が、亜鉛ドープされたp型導電層であり、かつ、前記高抵抗層が、鉄ドープされていることを特徴とする付記12から14のいずれかに記載の半導体光素子の製造方法。
(付記16)前記上部電極間の領域における前記上部クラッド層が、鉄原子を含むことを特徴とする付記15に記載の半導体光素子の製造方法。
(付記17)前記高抵抗層形成工程において、前記高抵抗層を、前記リッジ導波路方向に対して、垂直方向に形成することを特徴とする付記12から16のいずれかに記載の半導体光素子の製造方法。
(付記18)前記高抵抗層形成工程において、前記高抵抗層を、前記リッジ導波路方向に対して、傾斜して形成し、その傾斜角を、0度を超え60度以下の範囲とすることを特徴とする付記12から17のいずれかに記載の半導体光素子の製造方法。
(付記19)前記高抵抗層形成工程において、前記高抵抗層を、その上面が平坦となるように形成することを特徴とする付記12または13に記載の半導体光素子の製造方法。
(付記20)前記半導体光素子が、位相変調領域を有し、
前記上部電極を、変調電極とすることを特徴とする付記12から19のいずれかに記載の半導体光素子の製造方法。
前記上部電極を、変調電極とすることを特徴とする付記12から19のいずれかに記載の半導体光素子の製造方法。
(付記21)前記半導体光素子が、光能動素子として機能する能動領域および光受動素子として機能する受動領域を有し、
前記上部電極配置工程において、前記複数の上部電極を、前記能動領域および前記受動領域上に配置し、
前記能動領域および前記受動領域を、前記基板上にモノリシックに集積することを特徴とする付記12から19のいずれかに記載の半導体光素子の製造方法。
前記上部電極配置工程において、前記複数の上部電極を、前記能動領域および前記受動領域上に配置し、
前記能動領域および前記受動領域を、前記基板上にモノリシックに集積することを特徴とする付記12から19のいずれかに記載の半導体光素子の製造方法。
100、200、300、400 半導体光変調器(半導体光素子)
101 n−InP基板(基板)
102 n−InP下部クラッド層(下部クラッド層)
103 AlGaInAs量子井戸構造を有する活性層(活性層)
104 InGaAsPエッチングストップ層
105、305 p−InP上部クラッド層(上部クラッド層)
106 p−InGaAsコンタクト層
107、307 リッジ導波路
108 Ru−InP高抵抗層(高抵抗層)
108A、208A、308A、408A 高抵抗層形成領域
109a、109b、309a、309b 変調電極(上部電極)
109A、109B、309A、309B 変調電極配置領域(上部電極が配置されている領域)
110、210、310、410 パッド電極
110A、210A、310A、410A パッド電極配置領域
111、211、311、411 引き出し電極
112、312 SiO2絶縁膜
113 光導波路分離溝(上部電極間の領域)
114、314 SiO2マスク
308 Fe−InP高抵抗層(高抵抗層)
313 細幅光導波路(上部電極間の領域)
500 半導体マッハツェンダー型光変調器
501、601 n−InP基板(基板)
502 第1の半導体光変調器
503 第2の半導体光変調器
504 MMI光分波器(光分波器)
505 MMI光合波器(光合波器)
506a、506b、506c、506d 光導波路
509A、509B 変調電極配置領域(上部電極配置領域)
513 変調電極間等の領域
600 半導体光集積素子(半導体光素子)
609 上部電極配置領域
613 電極間等の領域
6001 半導体マッハツェンダー型光変調器領域
6002 波長可変レーザ領域
101 n−InP基板(基板)
102 n−InP下部クラッド層(下部クラッド層)
103 AlGaInAs量子井戸構造を有する活性層(活性層)
104 InGaAsPエッチングストップ層
105、305 p−InP上部クラッド層(上部クラッド層)
106 p−InGaAsコンタクト層
107、307 リッジ導波路
108 Ru−InP高抵抗層(高抵抗層)
108A、208A、308A、408A 高抵抗層形成領域
109a、109b、309a、309b 変調電極(上部電極)
109A、109B、309A、309B 変調電極配置領域(上部電極が配置されている領域)
110、210、310、410 パッド電極
110A、210A、310A、410A パッド電極配置領域
111、211、311、411 引き出し電極
112、312 SiO2絶縁膜
113 光導波路分離溝(上部電極間の領域)
114、314 SiO2マスク
308 Fe−InP高抵抗層(高抵抗層)
313 細幅光導波路(上部電極間の領域)
500 半導体マッハツェンダー型光変調器
501、601 n−InP基板(基板)
502 第1の半導体光変調器
503 第2の半導体光変調器
504 MMI光分波器(光分波器)
505 MMI光合波器(光合波器)
506a、506b、506c、506d 光導波路
509A、509B 変調電極配置領域(上部電極配置領域)
513 変調電極間等の領域
600 半導体光集積素子(半導体光素子)
609 上部電極配置領域
613 電極間等の領域
6001 半導体マッハツェンダー型光変調器領域
6002 波長可変レーザ領域
Claims (10)
- 基板と、下部クラッド層と、活性層と、上部クラッド層と、高抵抗層と、上部電極と、パッド電極と、引き出し電極とを含み、
前記高抵抗層は、前記上部クラッド層よりも電気抵抗率の高い半導体層であり、
前記基板上に、前記下部クラッド層、前記活性層および前記上部クラッド層が前記順序で積層されることにより、光導波路が形成され、
前記光導波路は、前記上部クラッド層の一部が除去されたリッジ導波路であり、
前記上部電極は、複数であり、かつ、前記リッジ導波路の前記上部クラッド層上に前記リッジ導波路方向に沿って断続的に配置され、
前記高抵抗層は、前記上部電極間の領域を覆うように形成され、かつ、前記リッジ導波路側方に延びており、
前記パッド電極は、前記高抵抗層上において前記リッジ導波路から離れた位置に配置され、
前記引き出し電極は、前記高抵抗層上に配置され、
前記各上部電極と前記パッド電極とは、前記引き出し電極により電気的に接続されていることを特徴とする半導体光素子。 - 前記上部電極間の領域が、前記上部クラッド層が除去された光導波路分離溝を含むことを特徴とする請求項1記載の半導体光素子。
- 前記上部電極間の領域における前記上部クラッド層が、前記上部電極が配置されている領域の前記上部クラッド層と比較して、その幅が細くなっている部分を含むことを特徴とする請求項1記載の半導体光素子。
- 前記上部クラッド層が、亜鉛ドープされたp型導電層であり、かつ、前記高抵抗層が、鉄ドープされていることを特徴とする請求項1から3のいずれか一項に記載の半導体光素子。
- 前記上部電極間の領域における前記上部クラッド層が、鉄原子を含むことを特徴とする請求項4記載の半導体光素子。
- 前記高抵抗層が、前記リッジ導波路方向に対して、垂直方向に形成されていることを特徴とする請求項1から5のいずれか一項に記載の半導体光素子。
- 前記高抵抗層が、前記リッジ導波路方向に対して、傾斜して形成され、その傾斜角が、0度を超え60度以下の範囲であることを特徴とする請求項1から6のいずれか一項に記載の半導体光素子。
- 前記高抵抗層の上面が、平坦であることを特徴とする請求項1または2記載の半導体光素子。
- 入力光を分波する光分波器と、前記分波された光を変調する第1の半導体光変調器および第2の半導体光変調器と、前記第1の半導体光変調器および前記第2の半導体光変調器により変調された光を合波する光合波器とを有し、
前記第1の半導体光変調器および前記第2の半導体光変調器が、請求項1から8のいずれか一項に記載の半導体光素子であり、
前記半導体光素子が、位相変調領域を有し、
前記上部電極が変調電極であることを特徴とする半導体マッハツェンダー型光変調器。 - 基板上に、下部クラッド層、活性層および上部クラッド層を、前記順序で積層して光導波路を形成する光導波路形成工程と、
前記上部クラッド層の一部をエッチングにより除去して、リッジ導波路を形成するリッジ導波路形成工程と、
前記上部クラッド層よりも電気抵抗率の高い半導体層である高抵抗層を、前記上部クラッド層における前記上部電極間の領域を覆い、かつ、前記リッジ導波路側方に延びるように形成する高抵抗層形成工程と、
複数の上部電極を、前記リッジ導波路の前記上部クラッド層上に前記リッジ導波路方向に沿って断続的に配置する上部電極配置工程と、
パッド電極を前記高抵抗層上において前記リッジ導波路から離れた位置に配置し、引き出し電極を前記高抵抗層上に配置し、前記各上部電極と前記パッド電極とを前記引き出し電極により電気的に接続する電極接続工程とを有することを特徴とする半導体光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010041100A JP2011175216A (ja) | 2010-02-25 | 2010-02-25 | 半導体光素子、半導体マッハツェンダー型光変調器および半導体光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010041100A JP2011175216A (ja) | 2010-02-25 | 2010-02-25 | 半導体光素子、半導体マッハツェンダー型光変調器および半導体光素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011175216A true JP2011175216A (ja) | 2011-09-08 |
Family
ID=44688087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010041100A Withdrawn JP2011175216A (ja) | 2010-02-25 | 2010-02-25 | 半導体光素子、半導体マッハツェンダー型光変調器および半導体光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011175216A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024029182A1 (ja) * | 2022-08-04 | 2024-02-08 | 住友電気工業株式会社 | 半導体積層体、光半導体素子および半導体積層体の製造方法 |
JP7458330B2 (ja) | 2019-02-08 | 2024-03-29 | 古河電気工業株式会社 | 半導体素子 |
-
2010
- 2010-02-25 JP JP2010041100A patent/JP2011175216A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7458330B2 (ja) | 2019-02-08 | 2024-03-29 | 古河電気工業株式会社 | 半導体素子 |
WO2024029182A1 (ja) * | 2022-08-04 | 2024-02-08 | 住友電気工業株式会社 | 半導体積層体、光半導体素子および半導体積層体の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5451332B2 (ja) | 光半導体装置 | |
US8412008B2 (en) | Semiconductor optical device | |
JP2008010484A (ja) | 半導体光素子及び光送信モジュール | |
JP2006276497A (ja) | 光半導体素子の製造方法 | |
US8412005B2 (en) | Mach-Zehnder interferometer type optical modulator | |
EP4064469A1 (en) | Semiconductor devices for emitting modulated light and methods for fabricating such devices | |
JP2019054107A (ja) | 半導体光素子 | |
US8384980B2 (en) | Semiconductor optical modulation device, Mach-Zehnder interferometer type semiconductor optical modulator, and method for producing semiconductor optical modulation device | |
JP5257638B2 (ja) | 半導体光変調器および半導体マッハツェンダー型光変調器 | |
JP5691741B2 (ja) | 光半導体素子及びその製造方法 | |
JP5338456B2 (ja) | 半導体マッハツェンダー光変調器及びその製造方法、半導体光集積素子及びその製造方法 | |
JP5262960B2 (ja) | 半導体マッハツェンダー光変調器及びその製造方法、半導体光集積素子及びその製造方法 | |
JP2019079993A (ja) | 半導体光素子 | |
JP2021028971A (ja) | 埋め込み型半導体光素子 | |
JP2011175216A (ja) | 半導体光素子、半導体マッハツェンダー型光変調器および半導体光素子の製造方法 | |
JP2005116644A (ja) | 半導体光電子導波路 | |
US6602432B2 (en) | Electroabsorption modulator, and fabricating method of the same | |
US20220066280A1 (en) | Optical modulator | |
JP5957856B2 (ja) | 半導体集積素子 | |
JP5029239B2 (ja) | 半導体光素子およびその製造方法 | |
US20230139692A1 (en) | Semiconductor Optical Device | |
EP3416252A1 (en) | One step sibh for integrated circuits | |
JP2013250527A (ja) | 半導体マッハツェンダ変調器および半導体マッハツェンダ変調器の製造方法 | |
JP6213222B2 (ja) | 光半導体装置及びその製造方法 | |
JP2009038120A (ja) | 半導体光集積素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130507 |