JP3831350B2 - 光半導体モジュール及びその製造方法 - Google Patents

光半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JP3831350B2
JP3831350B2 JP2003066675A JP2003066675A JP3831350B2 JP 3831350 B2 JP3831350 B2 JP 3831350B2 JP 2003066675 A JP2003066675 A JP 2003066675A JP 2003066675 A JP2003066675 A JP 2003066675A JP 3831350 B2 JP3831350 B2 JP 3831350B2
Authority
JP
Japan
Prior art keywords
optical semiconductor
optical
substrate
semiconductor element
transparent resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003066675A
Other languages
English (en)
Other versions
JP2004279439A (ja
Inventor
英人 古山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003066675A priority Critical patent/JP3831350B2/ja
Publication of JP2004279439A publication Critical patent/JP2004279439A/ja
Application granted granted Critical
Publication of JP3831350B2 publication Critical patent/JP3831350B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Optical Couplings Of Light Guides (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、光伝送等に用いる光半導体モジュール及びその製造方法に係わり、特に光入出力面に電気配線を設けた光半導体モジュール及びその製造方法に関する。
【0002】
【従来の技術】
近年、バイポーラトランジスタや電界効果トランジスタ等の電子デバイスの性能向上に伴い、大規模集積回路(LSI)における動作速度は飛躍的に向上している。しかし、LSIの内部動作は高速化されてきているものの、それを実装するプリント基板レベルでの動作速度はLSIの動作速度より低く抑えられ、そのプリント基板を装着したラックレベルでは更に動作速度が低く抑えられている。
【0003】
これらは、動作周波数の上昇に伴う電気配線の伝送損失や雑音、更には電磁障害の増大に起因するものであり、信号品質を劣化させないために長い配線ほど動作周波数を下げる必要が出てくるためである。従って、電気配線装置においては能動素子であるLSIの動作速度が向上しても、その実装において速度低下を余儀なくされるという問題があり、LSIの動作速度よりも実装技術がシステム動作速度を支配する傾向が近年益々強まってきている。
【0004】
このような電気配線装置の問題を鑑み、LSI間を光で接続する光配線装置が幾つか提案されている。光配線装置の特徴は、直流から100GHz以上の周波数領域で損失等の周波数依存性が殆ど無く、また配線路の電磁障害や接地電位変動雑音が無いため、数十Gbpsの配線が容易に実現できることにある。このため、光配線装置ではプリント基板やラックレベルでも非常に高速の動作が期待でき、活発な研究開発が進められている。
【0005】
しかしながら、光配線装置は光素子と光配線路の光接続、特に光軸整合に要する部材的,工程的コストが付随するため、一般に電気配線装置より高価であり、本格的普及のためにはそのコスト低減が大きな課題である。
【0006】
光配線装置のコスト低減の一つの解決方法として、光配線のアレイ化がある。これは、光素子や光部品,光配線路等のアレイ化であり、部品製造,検査効率の向上や、組み立て,調整効率の向上等によりコスト低減化するものである。
【0007】
例えば、光ファイバコネクタ等は数10芯のアレイ化コネクタの場合に単芯の数10倍の研磨時間や部材を要するものではなく、単芯と同等程度の研磨時間と部材となるのが一般的である。このため、芯線当りの所要コスト(研磨時間,所要部材等)が単芯コネクタの数分の1に減少することが多い。この端的な例として所謂MTコネクタがあり、最大12芯の光ファイバが一つの光コネクタ製造工程でコネクタ化可能である(例えば、非特許文献1参照)。また、同じMTコネクタの拡張品種として、60芯もの光ファイバをコネクタ化することも可能になっている。
【0008】
光配線コスト低減の他の方法として、光素子を表面入出力型光素子(例えば面発光半導体レーザなど)とし、光配線路と直接結合させる構造とすることで、使用部材を極小化する方法がある(例えば、特許文献1参照)。面発光半導体レーザは、端面発光半導体レーザに比して大幅な低消費電力動作が可能であり、大きな放熱部材が必ずしも必要ではない。また、受光素子も大きな発熱を伴わないため、放熱部材が必要ではない。従って、この方法は光コネクタに光素子を実装するような構成が可能となり、光配線路(光ファイバなど)の保持部材と光素子搭載部材を兼用又は一体化し、使用する部材を極小化した光半導体モジュールが実現できる。
【0009】
【非特許文献1】
日本工業規格(JIS) C5981
【0010】
【特許文献1】
特開2000−347072号公報
【0011】
【発明が解決しようとする課題】
しかしながら、このような光半導体モジュールにおいては、以下のような問題によりコストの低減に限界があった。
【0012】
即ち、前述した光半導体モジュールでは、光ファイバ保持部材に光ファイバを装着し、その光ファイバ端部に光半導体素子を配置するが、このとき光ファイバ端面を光ファイバ保持部材の光素子搭載面に正確に合わせるため、光ファイバ及び保持部材を一体化した状態での研磨加工が必要であった。従って、従来の光半導体モジュールでは、光コネクタの端面にパターン電極を形成して光素子を実装するような構成となり、実装部材へのパターン電極加工を一度に多数行うことが非常に困難であった。このため、従来の光半導体モジュールでは大量生産によるコスト低減効果が薄く、モジュール構造部材として樹脂材料などの安価な部材を用いても、光コネクタにパターン電極を加工する費用がコスト低減の制限要因となっていた。
【0013】
本発明は、上記事情を考慮して成されたもので、その目的とするところは、大量の一括加工を可能にすると共に、性能及び信頼性レベルを損なうことなく構成部材を簡素化でき、且つ光ファイバ等を保持するための光コネクタにパターン電極を加工する必要がなく、製造コストの低減をはかり得る光半導体モジュール及びその製造方法を提供することにある。
【0014】
【課題を解決するための手段】
(構成)
本発明の骨子は、光半導体素子に信号及びバイアスを供給する電気配線の厚み相当の透明樹脂を表面入出力型光半導体素子の上に設け、その透明樹脂の表面に光コネクタを突き合わせて光結合を行わせる。このとき、光コネクタの位置合わせは、光半導体素子又は電気配線パターンに合わせて設けた凹凸を用い機械的に嵌合して実現する。
【0015】
即ち本発明は、光半導体モジュールにおいて、少なくとも一部が透明樹脂で形成され、主平面の一部が該透明樹脂による光入出力面となるモジュール本体と、前記モジュール本体の主平面より内側に位置し、且つ一面が該主平面とほぼ同一面となるように形成された電気配線と、前記モジュール本体の主平面よりも内側に設けられ、前記電気配線に電気的に接続された表面入出力型の光半導体素子と、前記光半導体素子の発光部又は受光部の光軸に位置合わせして前記モジュール本体の主平面に設けられ、該主平面に対して外側に凸又は内側に凹となる位置決め部とを具備してなることを特徴とする。
【0016】
ここで、本発明の望ましい実施態様としては次のものが挙げられる。
【0017】
(1) モジュール本体の主平面上に光コネクタが装着されてなること。
【0018】
(2) モジュール本体の主平面よりも内側に、光半導体素子に電気接続された半導体集積回路を更に有してなること。
【0019】
(3) 電気配線の主平面とほぼ同一面となる面の一部に、主平面より外側に突出した電気接続用の電極突起を更に有してなること。
【0020】
(4) モジュール本体は、全体が透明樹脂で形成されていること。
【0021】
(5) モジュール本体は、電気配線及び光半導体素子が設置される部分が透明樹脂で形成され、他の部分は不透明樹脂で形成されていること。
【0022】
また本発明は、光半導体モジュールの製造方法において、基板上に電気配線を形成する工程と、前記電気配線に光半導体素子を電気的に接続すると共に、少なくとも該光半導体素子の発光部又は受光部と前記基板との間に透明樹脂を充填する工程と、前記基板を除去する工程と、前記基板を除去した面に光軸合わせ用の凸部又は凹部を形成する工程とを含むことを特徴とする。
【0023】
ここで、本発明の望ましい実施態様としては次のものが挙げられる。
【0024】
(1) 光半導体素子の発光部又は受光部と基板との間に透明樹脂を充填する工程として、光半導体素子の発光部領域若しくは受光部領域、又は基板上の光半導体素子の発光部若しくは受光部が配置される予定位置に予め透明樹脂を塗布しておくこと。
【0025】
(2) 光半導体素子の発光部又は受光部と基板の間に透明樹脂を充填した状態で、光半導体素子を覆うように樹脂モールドを行うこと。
【0026】
(3) 基板を除去した面に光軸合わせ用の凸部を形成する工程を、金属パターンのメッキにより行うこと。
【0027】
(4) 基板を除去した面に光軸合わせ用の凹部を形成する工程を、予め基板上に形成したメッキパターンの選択除去により行うこと。
【0028】
(5) 光軸合わせ用の凸部を金属パターンのメッキにより形成する際に、電気配線の主平面とほぼ同一面となる面の一部に、主平面よりも外側に突出した電気接続用の電極突起を形成すること。
【0029】
(作用)
本発明によれば、光ファイバなどが保持されるコネクタ側ではなく、モジュール本体側に電気配線及び光半導体素子を設けているので、コネクタ側に電気配線を設ける必要がなくなる。このため、実装部材へのパターン電極加工を一度に多数行うことができ、製造コストの低減をはかることが可能となる。
【0030】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【0031】
(第1の実施形態)
図1は、本発明の第1の実施形態に係わる光半導体モジュールを示す外観斜視図である。
【0032】
図中の1はモールド樹脂、2は光入出力面(主平面)、3は電気配線、4は光半導体素子、5は光軸合わせ用の凸部、6は光半導体素子4と電気配線3の接続材である。モールド樹脂1は、例えばアクリル樹脂やエポキシ樹脂、ポリイミド樹脂等の熱硬化性樹脂を用い、特に透明性が付与されたものを用いる。光入出力面2は、少なくとも光半導体素子4の配置された位置で電気配線3の一面とほぼ同一平面となるよう形成する。電気配線3は、光半導体モジュール内部配線及び外部接続端子であり、Au,Cu,Ni,Al,Ag,Ti,Pt,Pd,Crといった金属或いはその複合積層材により、例えば2μm厚さでパターン形成する。光半導体モジュールの外部に対する接続は、電気配線端部にワイヤボンディングやバンプ接続等を行えばよい。
【0033】
光半導体素子4は、表面入出力型素子(面発光半導体レーザ,面型受光素子等)を用い、電気配線3に金属圧着,半田接続などの手法により接続搭載する。接続材6は、金属圧着の場合はAuバンプ等を例えば5μm厚に設け、半田接続の場合はAuSn半田等を例えば3μm厚に設ければよい。凸部5は光半導体素子4の光軸に位置合わせして設けるが、例えば100μmの厚膜フォトレジストによる反転パターンを設け、メッキによりNiを80μm程度の厚さでパターン形成すれば良い。
【0034】
なお、モジュール本体の光入出力面とは、光半導体素子として発光素子を用いる場合は光出力面となり、受光素子を用いる場合は光入力面となるものである。また、表面入出力型素子とは、面発光半導体レーザのような表面出力型素子と、面型受光素子のような表面入力型素子とを総称したものである。
【0035】
図2は、図1の光半導体モジュールを上面(a)、正面(b)、側面(c)から見た図であり、電気配線3がモールド樹脂1の光入出力面2より内側に埋め込まれている様子を表している。
【0036】
このように構成することで、光半導体素子4と光入出力面2とを非常に近接させることができ、光入出力面2に光ファイバや光導波路を有した光コネクタフェルールをつき合わせることで、光コネクタ端面に光半導体素子を直接搭載したものと同等の近接配置構成をとることができる。しかも、光コネクタを接続する際、光入出力面2が樹脂材料のため微視的には弾性物質となっており、光ファイバ等の端面に残存する多少の凹凸や面の傾きを吸収して密着する効果によって、端面加工精度の低い光コネクタ等を用いても高効率な光結合を行うことが可能になる。これは、光入出力面2の表面に屈折率整合剤や接着剤を塗布することで、より効果的になる。
【0037】
また、本実施形態では、光半導体素子4に位置合せされた凸部5が設けられており、凸部5を光入出力面2の面内位置ガイドとし、光入出力面2を突き当て面として光コネクタフェルールを装着することで光半導体素子との位置合わせを簡単に行うことができる。光コネクタフェルールの具体例については後述する。
【0038】
このように、図1の実施形態では紙やすり研磨等による簡易光コネクタなどを用いて光半導体モジュールが構築でき、精密研磨のような高コスト工程を排除した低コストの光半導体モジュールが実現可能になる。
【0039】
なお、光入出力面2を構成する樹脂材料は、光半導体素子から見れば光コネクタ等の接触時押圧を樹脂弾性により分散して局所集中しにくくするため、素子の保護効果を持っているが、光半導体素子の機械的保護という観点からは、電気配線3を数10μm厚に設ければ、より効果的に保護することができる。但し、この場合、光半導体素子と光配線路との距離が長くなり、適用する光ファイバや光導波路と光半導体素子の組み合わせによっては光結合効率が低下することもあり、設計上その考慮は必要である。
【0040】
(第2の実施形態)
図3は、本発明の第2の実施形態に係わる光半導体モジュールを示す外観斜視図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
【0041】
本実施形態は、図1に示した光半導体モジュールの外部電気接続端子部分を改良したものである。即ち、面内位置ガイドとしての凸部5を形成する際に、電気配線終端部に電極ポスト7を同時に形成したものである。電極ポスト7は、前述したNiのメッキのままでなく、その表面に例えば1μmのAuを更にメッキしても良い。
【0042】
図4に、図3の光半導体モジュールの上面(a)、正面(b)、側面(c)から見た図を示す。第1の実施形態の場合、光半導体モジュール外部の電気接続が光入出力面2の法線方向に対する接続であったが、本実施形態では電極ポスト7を介して光入出力面2の面内方向(法線直交方向)へも電気的な接続が容易に可能になる。また、電極ポスト7は、光半導体モジュールを電気コネクタ形態に構成する際の電気コネクタ接点として用いることも可能である。
【0043】
(第3の実施形態)
図5は、本発明の第3の実施形態に係わる光半導体モジュールを示す外観斜視図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
【0044】
本実施形態は、図3に示した第2の実施形態の変形である。即ち、光軸合わせ用の凸部5に代わって凹部5´、電極ポスト7に代わって埋め込み電極7´をそれぞれ設けたものである。
【0045】
本実施形態の光半導体モジュールは、予め5´,7´の部分にメッキによる金属パターンを形成しておき、最終的に5´の部分のメッキ金属を選択除去することで作製できる。また、7´の埋め込み電極は光半導体モジュール側面に7´が露出するようモールド樹脂1を成型するか、一旦成型したモールド樹脂を切削や研削することによって露出させればよい。
【0046】
このように、光軸合わせ用の部材は凸部に限らず凹部でも構わなく、電極ポスト7は埋め込み電極でも構わない。
【0047】
(第4の実施形態)
図6は、本発明の第4の実施形態に係わる光半導体モジュールを示す外観斜視図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
【0048】
本実施形態は、前述した光コネクタフェルールを装着し、光ファイバを接続したものであり、前記図3で示した第2の実施形態の光半導体モジュールに光コネクタを追加する形態で示してある。
【0049】
図6において、8は光コネクタフェルール、8aは位置決め用ガイド孔、8bは光ファイバ挿入孔、9は光ファイバ、9´は光ファイバコアである。光コネクタフェルール8は、例えば従来技術で記したMTコネクタのフェルール作製法と同様に、ガラスフィラー添加したエポキシ樹脂を金型モールド成型して作製すればよく、ガイド孔8aが凸部5に嵌合するよう形成する。光ファイバ挿入孔8bは、例えば日本工業規格(JIS)C5981に示されたような公差とすれば良く、その光ファイバ挿入口をテーパー形状として光ファイバ挿入作業を容易化することも可能である。光ファイバ9は単芯のものでも多芯のリボンファイバでもよく、単芯の場合は光ファイバを順次挿入し、リボンファイバの場合は同時挿入して接着剤固定し、フェルール先端を研磨して光入出力面に接し、そのまま光コネクタフェルール自体を光入出力面に接着剤固定する。
【0050】
図7に、図6の実施形態の光コネクタフェルールを固定した後の上面透視図(a)、A−A´断面図(b)、B−B´断面図(c)を示す。
【0051】
光ファイバ9を固定する接着剤(図示せず)としては透明接着剤を用いるが、アクリル系,エポキシ系等の紫外線硬化型接着剤を用いると光コネクタを押圧したまま非常に短時間で固定でき、接着剤硬化中に光コネクタがずれる問題を回避できる。また、紫外線照射は光ファイバを通して行ってもよく、この場合、紫外線硬化樹脂の光造形効果による光ファイバコアの選択延長形成が可能である。その後、クラッド部材として別の接着剤を選択形成した延長コアの周囲に注入、硬化する等して、光入出力面とのギャップを埋める延長光導波路を形成することも可能である。
【0052】
このように、本実施形態の光半導体モジュールにおいては、光半導体素子4と光ファイバ9との間が透明樹脂と透明接着剤で充填されており、しかもその距離を非常に短く構成できるため、透明樹脂及び接着剤の屈折率を光ファイバ(又は光導波路)コア相当又はその近傍に設定することで、光配線路端面の精密研磨加工を行わずとも良好な光結合を行うことが可能となる。なお、光コネクタフェルールの固定機構を別途設け、コネクタフェルール取り外し可能な光コネクタ型の光半導体モジュールとすることも可能である。
【0053】
(第5の実施形態)
図8は、本発明の第5の実施形態に係わる光半導体モジュールの製造工程を示す断面図であり、複数個の光半導体モジュールが同時に作製可能なことを示すため、2つ分の光半導体モジュールで示したものである。ここでは、ダミー基板10の材料としてSiを用いる例で示していくが、これは、ガラス基板,金属基板,樹脂基板,セラミック基板等の材料でも実施可能なものである。
【0054】
まず、図8(a)に示すように、ダミー基板としてのSi基板10の上に光半導体素子4の電気配線3をフォトリソグラフィなどの手法により形成する。Si基板10の表面には、予め熱酸化によるSiO2 膜(例えば膜厚1μm)又はプラズマ化学気相堆積法によるSi3 4 膜(例えば膜厚0.5μm)等の酸化膜や窒化膜を表面保護膜(図示せず)として設けておく。電気配線3は、例えばAu/Pt/Ti(下地Ti、例えば厚さ500/50/100nm)、Au/Cr(下地Cr、例えば厚さ500/100nm)といった金属をフォトリソグラフィと蒸着,メッキ等の手法によりパターン形成する。また、電気配線3は、Cu等の金属箔のシートを貼り付けパターンエッチングするなどの手法で形成しても構わず、後述するようなダミー金属や埋め込み電気端子を形成する場合、メッキにより形成しても構わない。
【0055】
次いで、図8(b)に示すように、面発光レーザ(VCSEL:Vertical Cavity Surface Emitting Laser diodes)、PIN−PD(PIN Photo Diodes)などの表面入出力型の光半導体素子4(単素子又はアレイ素子)を電気配線3の上に搭載する。このとき、光半導体素子4は光入出力面をSi基板10側に向けて搭載し、電気配線3と光半導体素子4はAu,Cu,Alなどの金属やSnAgCu,SnZn,AuSn,AuGeなどの半田による接続バンプ6を用い、超音波印加,加熱,半田溶融などの手法により電気接続を行わせる。
【0056】
次いで、図8(c)に示すように、光半導体素子を含包するモールド樹脂1を設ける。モールド樹脂1としては、エポキシ系樹脂,アクリル系樹脂,ポリイミド系樹脂,シリコーン系樹脂等を用いればよく、この場合、光半導体素子の光入出力面を構成する材料であるため、透明な樹脂を用いる。また、モールド樹脂1の形成方法としては、ディスペンサ塗布,スプレーコート,スピンコート,溶液ディップ,インジェクションモールドなど種々の手法を用いることができる。
【0057】
次いで、図8(d)に示すように、モールド樹脂1の硬化処理(例えば高温キュア)を行い、Si基板(ダミー基板)10の除去を行う。これには、Si基板10を研磨又はエッチングする方法のほか、Si基板10に予めポーラスSi層を設けておき、水流吹き付けによって剥離する方法もある。最終的に、Siを除去した面には、予め設けておいた酸化膜や窒化膜による保護膜(図示せず)が露出しているが、これは除去してもそのまま流用してもかまわない。
【0058】
次いで、図8(e)に示すように、Siを除去した面に嵌合用の凸部5を設ける。これには、例えばフォトリソグラフィによるレジストパターンを設け、Ni,Cu,Au等の金属や種々の複合金属をメッキして行う。例えば、前述のMTコネクタに嵌合させる場合、直径0.7mmの円形で高さ1mmのNiを形成する。また、複数の光半導体モジュールに対し一括位置合わせ可能という利点を用い、メタルマスクなどを位置合わせして金属ペースト等を印刷する方法や嵌合球体等を配列していく方法もある。
【0059】
なお、Siを除去した面に嵌合用の凹部5´を設ける場合、図8(a)の段階で凹部に相当する形状の金属をメッキなどで設けておき、図8(d)の段階後にメッキした金属をSi除去した面側から選択除去すればよい。ここで、凹部に相当する形状は必ずしも金属で形成する必要はなく、図8(d)の段階後に選択的に除去できる材料であればよい。また、Siを除去した面に嵌合用の凸部5を設ける別の方法として、予めSi基板10にエッチングによる凹部を設けておき、モールド樹脂により凸部5を形成する方法も可能である。
【0060】
以上の工程では、1つの光半導体モジュールではなく、ダミー基板10の上に配列可能な限りの多数の光半導体モジュールを一括加工することができ、LSI等の半導体デバイスの作製と同様の大量生産が可能である。この後、図8(f)に示すように、それぞれの光半導体モジュールを例えばダイシングにより切断分離し、前記図6で示したようにして光コネクタフェルールを取り付ける。
【0061】
ここで、図8の実施形態では、光半導体素子とダミー基板10との間に充填する透明樹脂と光半導体モジュールの基体となるモールド樹脂1が兼用されており、図8(c)の段階で一気に成型されているが、これは以下に記すように2段階に分けて行い、図9に示すように構成することも可能である。
【0062】
即ち、図8(b)の段階でディスペンサにより液体状態の透明樹脂を光半導体素子4の側部に供給し、液体の毛細管現象を利用して光半導体素子下部への透明樹脂注入を先に行う方法である。この後、透明樹脂の硬化処理を行い、全体の樹脂モールドを行う。この結果、図9に示すような構成となり、透明樹脂11が光入出力窓を形成するため、モールド樹脂1は不透明樹脂で構わなくなる。従って、この場合のモールド樹脂1は、透明性を気にせずに機械的強度や封止性能、熱特性等を考慮した最適樹脂が選択できるようになる。
【0063】
また、図8(a)の段階でダミー基板10の光半導体素子4の搭載予定位置に予め透明樹脂11をディスペンス又はフォトリソグラフィによりパターンニングしておく、又は図8(b)の段階の前に光半導体素子4の光入出力部に予め透明樹脂11をディスペンス又はフォトリソグラフィによりパターンニングしておくことにより、図8の工程を用いて図9の構成を実現することも可能である。
【0064】
(第6の実施形態)
次に、本実施形態の光半導体モジュールを組み込んだ実装構成例を図10に示す。図10において、1から7は図6に示した第4の実施形態の光半導体モジュールであり、12は実装基板(セラミック基板,樹脂基板等)、13は実装基板12の電気配線、14は電気接続のための半田、15はLSIを接続するための半田バンプ、16は光素子駆動IC(半導体レーザドライバや光受信増幅回路など)である。このような構成とすることで、ボンディングワイヤ接続を用いない構成、即ちワイヤインダクタンスによる高速性劣化のない高速実装構成が容易に実現できる。
【0065】
また、図11に示すように、光素子駆動ICを光半導体モジュール内部に取り込んだ構成とすることも可能である。この場合、光素子駆動IC16は光半導体素子4に比してかなり大きな電力を消費することが多く、これによる発熱を外部に放散するためのヒートスプレッダ17を設けることが望ましい。ヒートスプレッダ17は、例えばCuにNiメッキを5μm施したものを用い、光半導体素子4及び光素子駆動IC16を電気配線3の上に搭載する際に熱伝導性接着剤で光素子駆動IC16上に装着しておき、その放熱面にダミー板(図示せず)を当てがって樹脂モールドを行えば作製できる。その後、図6の実施形態で示したように光コネクタフェルール8を固定すればよい。
【0066】
図11の構成では、電気配線3の長さが実質的に光半導体素子4と光素子駆動IC16の搭載マージン分のみとなり、図10よりも短い配線で構成することができる。また、電気配線3は、接地電極面から大きく浮き上がったような構造となり、寄生容量が非常に小さい特徴をもっている。従って、光半導体素子4と光素子駆動IC16との間の低インダクタンス、低寄生容量の高速電気配線が実現しており、高速光半導体モジュールとしても大きな利点を有している。
【0067】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、嵌合のための凸部(凹部)は円柱形に限られるものではなく、四角柱などの多角柱であってもよい。また、円錐形のようなテーパー形状が含まれていてもよい。さらに、接続バンプ6などの材料や接続方法は、上記してきた実施形態以外の材料や方法であっても構わない。
【0068】
また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【0069】
【発明の効果】
以上詳述したように本発明によれば、低コストの光半導体モジュールが実現可能となり、光配線技術の汎用的普及を促進し、それによる各種情報通信機器の大幅な性能向上を促進するという効果を奏する。
【図面の簡単な説明】
【図1】第1の実施形態に係わる光半導体モジュールを示す概観斜視図。
【図2】図1の光半導体モジュール各部構成を示す上面図と正面図と側面図。
【図3】第2の実施形態に係わる光半導体モジュールを示す概観斜視図。
【図4】図3の光半導体モジュール各部構成を示す上面図と正面図と側面図。
【図5】第3の実施形態に係わる光半導体モジュールを示す概観斜視図。
【図6】第4の実施形態に係わる光半導体モジュールを示す概観斜視図。
【図7】図6の光コネクタフェルールを固定した後の上面透視図、A−A´断面図、B−B´断面図。
【図8】第5の実施形態に係わる光半導体モジュールの製造工程を示す断面図。
【図9】第5の実施形態の変形例を示す断面図。
【図10】第6の実施形態に係わる光半導体モジュールの構成を示す断面図。
【図11】第6の実施形態に係わる光半導体モジュールの変形例の構成を示す断面図。
【符号の説明】
1…モールド樹脂 2…光入出力平面
3…電気配線 4…光半導体素子
5…嵌合突起(凸部) 5´…嵌合受容部(凹部)
6…接続バンプ 7…電極ポスト
7´…埋め込み電極 8…光コネクタフェルール
9…光ファイバ 10…ダミー基板
11…透明樹脂 12…実装基板
13…電気配線 14…半田
15…半田バンプ 16…光素子駆動IC
17…ヒートスプレッダ

Claims (10)

  1. 少なくとも一部が透明樹脂で形成され、主平面の一部が該透明樹脂による光入出力面となるモジュール本体と、
    前記モジュール本体の主平面より内側に位置し、且つ一面が該主平面と同一面となるように形成された電気配線と、
    前記モジュール本体の主平面よりも内側に設けられ、前記電気配線に電気的に接続された表面入出力型の光半導体素子と、
    前記光半導体素子の発光部又は受光部の光軸に位置合わせして前記モジュール本体の主平面に設けられ、該主平面に対して外側に凸又は内側に凹となり、対向する光コネクタの凹部又は凸部に嵌合される位置決め部と、
    を具備してなることを特徴とする光半導体モジュール。
  2. 前記モジュール本体の主平面上に前記光コネクタが装着されてなることを特徴とする請求項1記載の光半導体モジュール。
  3. 前記モジュール本体の主平面よりも内側に、前記光半導体素子に電気接続された半導体集積回路を更に有してなることを特徴とする請求項1又は2記載の光半導体モジュール。
  4. 前記電気配線の前記主平面と同一面となる面の前記光入出力面以外の電気配線終端部に、前記主平面よりも外側に突出した電気接続用の電極突起を更に有してなることを特徴とする請求項1乃至3のいずれかに記載の光半導体モジュール。
  5. 基板上に電気配線を形成する工程と、
    前記電気配線に光半導体素子を電気的に接続すると共に、少なくとも該光半導体素子と前記基板との間に透明樹脂を充填する工程と、
    前記透明樹脂から前記基板を除去する工程と、
    前記基板を除去した面の前記光半導体素子の発光部又は受光部以外の面に、対向する光コネクタの凹部又は凸部に嵌合される光軸合わせ用の凸部又は凹部を形成する工程と、
    を含むことを特徴とする光半導体モジュールの製造方法。
  6. 基板上に電気配線を形成する工程と、
    前記電気配線に光半導体素子を電気的に接続すると共に、少なくとも該光半導体素子の発光部又は受光部と前記基板との間に透明樹脂を充填する工程と、
    前記透明樹脂が充填された部分の外側領域を、モールド樹脂によりモールドする工程と、
    前記透明樹脂及びモールド樹脂から前記基板を除去する工程と、
    前記基板を除去した面の前記光半導体素子の発光部又は受光部以外の面に、対向する光コネクタの凹部又は凸部に嵌合される光軸合わせ用の凸部又は凹部を形成する工程と、
    を含むことを特徴とする光半導体モジュールの製造方法。
  7. 前記光半導体素子の発光部又は受光部と前記基板との間に透明樹脂を充填する工程として、前記光半導体素子の発光部領域若しくは受光部領域、又は前記基板上の前記光半導体素子の発光部若しくは受光部が配置される予定位置に、予め透明樹脂を塗布しておくことを特徴とする請求項記載の光半導体モジュールの製造方法。
  8. 前記光半導体素子と前記基板との間に透明樹脂を充填した状態で、前記光半導体素子を覆うように樹脂モールドを行うことを特徴とする請求項5記載の光半導体モジュールの製造方法。
  9. 前記基板を除去した面に光軸合わせ用の凸部を形成する工程を、金属パターンのメッキにより行うことを特徴とする請求項5乃至8のいずれかに記載の光半導体モジュールの製造方法。
  10. 前記基板を除去した面に光軸合わせ用の凹部を形成する工程を、予め前記基板上に形成したメッキパターンの選択除去により行うことを特徴とする請求項5乃至8のいずれかに記載の光半導体モジュールの製造方法。
JP2003066675A 2003-03-12 2003-03-12 光半導体モジュール及びその製造方法 Expired - Fee Related JP3831350B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003066675A JP3831350B2 (ja) 2003-03-12 2003-03-12 光半導体モジュール及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003066675A JP3831350B2 (ja) 2003-03-12 2003-03-12 光半導体モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004279439A JP2004279439A (ja) 2004-10-07
JP3831350B2 true JP3831350B2 (ja) 2006-10-11

Family

ID=33284507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003066675A Expired - Fee Related JP3831350B2 (ja) 2003-03-12 2003-03-12 光半導体モジュール及びその製造方法

Country Status (1)

Country Link
JP (1) JP3831350B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10203460B2 (en) 2016-11-07 2019-02-12 Kabushiki Kaisha Toshiba Optical semiconductor module
US10541234B2 (en) 2016-09-20 2020-01-21 Kabushiki Kaisha Toshiba Optical semiconductor module and method of manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006131976A1 (ja) * 2005-06-09 2006-12-14 Suzuka Fuji Xerox Co., Ltd. レセプタクル及びレセプタクルの製造方法
JP4680797B2 (ja) * 2006-02-28 2011-05-11 住友電気工業株式会社 リードフレームおよびこのリードフレームを用いた光接続部品ならびにこの光接続部品の製造方法
JP4732198B2 (ja) 2006-03-10 2011-07-27 住友電気工業株式会社 光接続部品の製造方法および光接続部品
JP4788448B2 (ja) * 2006-04-05 2011-10-05 住友電気工業株式会社 光接続部品の製造方法
JP5550221B2 (ja) * 2007-12-12 2014-07-16 株式会社エンプラス 光結合素子およびこれを備えた光モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10541234B2 (en) 2016-09-20 2020-01-21 Kabushiki Kaisha Toshiba Optical semiconductor module and method of manufacturing the same
US10203460B2 (en) 2016-11-07 2019-02-12 Kabushiki Kaisha Toshiba Optical semiconductor module

Also Published As

Publication number Publication date
JP2004279439A (ja) 2004-10-07

Similar Documents

Publication Publication Date Title
US10436991B2 (en) Optical interconnect modules based on glass substrate with polymer waveguide
JP3795877B2 (ja) 光半導体モジュール及びその製造方法
KR100661955B1 (ko) 광 도파 장치 및 그 제조 방법
US7150569B2 (en) Optical device mounted substrate assembly
JP3100584B2 (ja) 光電子集積回路およびその作製方法
KR100784454B1 (ko) 전자 장치 및 그 제조 방법
US7627210B2 (en) Manufacturing method of optical-electrical substrate and optical-electrical substrate
US7192199B2 (en) Optical semiconductor module and method of manufacturing the same
JP2004240220A (ja) 光モジュール及びその製造方法、混成集積回路、混成回路基板、電子機器、光電気混載デバイス及びその製造方法
JP2001281505A (ja) 光電子装置およびその製造方法
JP2004354532A (ja) 光モジュール及びその製造方法、光通信装置、電子機器
JP3723177B2 (ja) 光素子アレイの製造方法
JP4532688B2 (ja) 面型光素子を備えた装置
JP6770361B2 (ja) 光配線モジュール、光トランシーバ、及び光接続方法
JP3831350B2 (ja) 光半導体モジュール及びその製造方法
JP2006059867A (ja) 光電変換ヘッダー及びインターフェイスモジュール付lsiパッケージ及び光電変換ヘッダーの製造方法及び光配線システム
JP2001343560A (ja) 光モジュール
JP4886112B2 (ja) 面型光素子と光ファイバを有する装置
JP3920264B2 (ja) 光半導体モジュールの製造方法
JP2004233687A (ja) 光導波路基板および光モジュール
JP3935467B2 (ja) 光半導体モジュールの製造方法
JP4517461B2 (ja) 光配線モジュールの製造方法
JP2001343561A (ja) 光モジュール
JP2006276892A (ja) 光路変換コネクタの製造方法
JP2005317658A (ja) 光・電気一括接続基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060713

R151 Written notification of patent or utility model registration

Ref document number: 3831350

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130721

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees