KR0142524B1 - 플립칩 본딩된 광소자의 높이조절 및 열특성 향상방법 - Google Patents

플립칩 본딩된 광소자의 높이조절 및 열특성 향상방법

Info

Publication number
KR0142524B1
KR0142524B1 KR1019940032107A KR19940032107A KR0142524B1 KR 0142524 B1 KR0142524 B1 KR 0142524B1 KR 1019940032107 A KR1019940032107 A KR 1019940032107A KR 19940032107 A KR19940032107 A KR 19940032107A KR 0142524 B1 KR0142524 B1 KR 0142524B1
Authority
KR
South Korea
Prior art keywords
solder
metal layer
optical device
photoresist
metal
Prior art date
Application number
KR1019940032107A
Other languages
English (en)
Other versions
KR960019811A (ko
Inventor
주관종
이상환
김홍만
김동구
Original Assignee
양승택
재단법인한국전자통신연구소
이계철
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인한국전자통신연구소, 이계철, 한국전기통신공사 filed Critical 양승택
Priority to KR1019940032107A priority Critical patent/KR0142524B1/ko
Publication of KR960019811A publication Critical patent/KR960019811A/ko
Application granted granted Critical
Publication of KR0142524B1 publication Critical patent/KR0142524B1/ko

Links

Abstract

본 발명은 플립칩 본딩된 광소자의 높이조절 및 열특성 향상방법에 관한 것으로서 보다 상세하게는 광소자를 플립칩 본딩 방법으로 정렬하여 광섬유와의 광결합을 이루고자 할 때에 솔더범프 열의 사이인 광소자의 도파로 아래쪽에 위치하는 실리콘 기판에 일정한 길이의 금속으로 된 금속지지대를 정렬하고자 하는 높이로 형성함으로써 이 위에 높인 광소자의 토파로가 광섬유의 중심축과 일치하도록 높이를 정확하게 제어하고 본딩후 광소자의 작동시 금속접촉에 의한 열통로를 제공하기 의한 광소자의 플립칩 본딩시 높이조절 및 열특성 향상방법에 관한 것이다.
특징적인 구성으로는 광소자와 광섬유 정렬용 실리콘 웨이퍼위에 절연물을 전면 증착하는 제 1공정과, 상기 제 1공정에서 증착된 절연물위에 포토레지스트를 도포하여 노광 공정을 통하여 패턴을 정의한 후 실리콘 질화물을 건식 식각하여 V-홈 식각용 개구를 만드는 제 2공정과, 상기 제 2공정에서의 포토레지스트를 제거한 후 실리콘 질화물을 식각 방지막으로 하여 V-홈 형성용 개구에 식각공정을 실시하여 V-홈을 형성하는 제 3공정과, 솔더 본딩을 위하여 솔더 접착이 가능한 금속층을 형성하기 위해 먼저 상기 제 3공정에서 V-홈이 형성된 기판위에 포토레지스트를 도포하고 노광 공정을 하여 패턴을 정의한 개구를 만든 후 전면에 금속층을 증착하고 리프트-오프 공정을 이용하여 금속층 패드를 남기는 제 4공정과, 전극을 가하기 위한 금속층을 실리콘 웨이퍼 전면에 얇게 증착한 후 포토레지스트를 사용하여 금속지지대 패턴을 정의하고 지지대를 형성한 후 포토레지스트를 제거하고 전극을 가하기 위한 금속층을 식각하여 금속지지대만을 남기는 제 5공정과, 상기 제 5공정에서의 실리콘 기판위에 상기 제 4공정에서의 금속막 패드형성 공정과 동일하게 후막 포토레지스트를 도포하고 노광을 하여 솔더증착을 위한 패턴을 정의한 후 실리콘 웨이퍼의 전면에 솔더를 증착하고 아세톤 용액중에서 후막 포토레지스트를 제거하여 금속층 패드위의 솔더범프를 남기는 제 6공정과, 상기 제 6공정에서 증착된 솔더의 조성 균일화를 위하여 질소 분위기의 오븐에서 리플로우(reflow)공정을 하여 용융된 솔더의 표면 장력으로 인하여 솔더의 형태가 둥글도록 하는 제 7공정과, 기판에 있는 솔더범프 패드 패턴에 상응하는 금속층 패턴이 있는 광소자를 플립칩 본딩을 실시하는 제 8공정으로 이루어짐에 있다.

Description

플립칩 본딩된 광소자의 높이조절 및 열특성 향상방법(Improved Flip-Chip bonding Method for alignment of Optical-Fiber and Optic Device)
제1A 내지 1L도는 본 발명에서의 플립칩 본딩된 광소자의 높이조절 및 열 특성을 향상시키기 위한 실리콘 기판을 제조하는 공정을 도시한 단면도.
제2도는 제1도에 의해 제조된 실리콘 기판의 평면도.
*도면의 주요부분에 대한 부호설명
1,14:실리콘 웨이퍼2,8:실리콘 질화물
3:포토 레지스트4:식각용 개구
5:V-홈6:증착 금속층
7, 7':금속층 패드9:금속 지지대
10:후막 포토 레지스트11:솔더 범프
12:리플로우 솔더범프13:광소자 도파로
15:광소자16:솔더 조인트
본 발명은 플립칩 본딩된 광소자의 높이조절 및 열특성 향상방법에 관한 것으로서 보다 상세하게는 광소자를 플립칩 본딩 방법으로 정렬하여 광섬유와의 광결합을 이루고자 할 때에 솔더범프 열의 사이인 광소자의 도파로 아래쪽에 위치하는 실리콘 기판에 일정한 길이의 금속으로 된 금속지지대를 정렬하고자 하는 높이로 형성함으로써 이 위에 놓인 광소자의 도파로가 광섬유의 중심축과 일치하도록 높이를 정확하게 제어하고 본딩후 광소자의 작동시 금속접촉에 의한 열통로를 제공하기 의한 광소자의 플립칩 본딩시 높이조절 및 열특성 향상방법에 관한 것이다.
일반적으로 빛을 전달하는 광섬유를 광소자와 결합시키는 방법은 능동정렬과 수동정렬의 두 가지가 있는데, 통상 렌즈가 부착된 TO 패키지에서 나오는 전기적 신호를 관찰하면서 광섬유를 정렬하는 능동 정렬법과는 달리 수동 정렬법에서는 발광소자 등의 광소자를 실리콘 기판위에 플립칩 본딩 등의 방법으로 고정하고 동일 기판상에 인접하여 광섬유의 중심 코어가 플립칩 본딩된 광소자의 도파로와 일치하도록 설계하여 형성시킨 V 형태의 홈(이하는 V-홈이라 칭함)에 광섬유를 정렬함으로써 결합공정이 완료되므로 따라서 와이어 본딩을 배제할 수 있기에 전기적 특성이 우수할 뿐 아니라 패키징 작업이 간단하여 대량 생산이 용이하다는 장점을 갖는다.
이러한 장점을 살리기 위해서는 V-홈과 플립칩 본딩된 광소자의 위치 상관 관계가 매우 정확하여야 한다.
통상 도파로와 수직한 면에서 좌우 방향(X 방향)으로는 ±2 mu m
, 그리고 높이방향(Y 방향)으로는 ±1 mu m
내외의 정렬 정밀도를 유지하여야 광소자와 광섬유간에 실용적인 광결합 효율을 얻을 수 있다.
이미 형성된 V-홈에 대해서 X 방향의 정렬은 기존 반도체 공정에 의해 형성된 전극의 위치에 따르므로 상기 정밀도를 재현성 있게 얻는 데 큰 문제가 없다.
그러나 Y 방향의 정렬은 거의 솔더의 증착량에만 의존하므로 이의 조절을 신중하게 하여야 한다.
열 증착법이나 전기 도금법등이 솔더의 증착에 많이 이용되나 본딩 후 ±1 mu m
이내의 높이편차를 갖도록 하는 정확한 양의 솔더증착은 극히 까다로우며 원하는 두께로 증착되었다 하더라도 각 솔더범프간의 부피 편차에 의해 플립칩 본딩된 광소자의 높이가 달라질 수 있다.
플립칩 본딩을 위해서는 통상 광소자의 음극 및 양극을 플립칩 본딩이 되는 면에 동일하게 형성시키는 데 발광 소자와 같이 내부 구조가 복잡하며 그 크기가 300 ∼ 400 mu m
정도로 작은 경우에는 그러한 구조의 소자 설계 및 공정이 매우 까다롭다.
따라서 많은 경우 양극 및 음극이 실리콘 웨이퍼의 양면에 각각 형성된 보편적인 광소자로 플립칩 본딩을 하여 한쪽 전극을 연결하고 광섬유와 정렬을 이룬 후 노출된 광소자의 뒷면에 와이어 본딩등의 방법으로 나머지 전극의 연결을 꾀하게 된다.
그러나 이렇게 할 경우 극도의 주의를 기울이지 않는다면 광섬유와의 정렬을 위하여 정확히 계산된 양의 솔더범프를 사용하여 플립칩 본딩된 광소자가 와이어 본딩시의 충격에 의하여 정렬이 흩어지거나 심한 경우 파손될 우려가 있다.
또한 플립칩 본딩된 광소자는 실리콘 기판과의 접촉 면적이 다이본딩된 광소자보다 적으므로 작동시 도파로에서 발생하는 열의 발산에 주의를 기울여야 한다.
따라서 플립칩 본딩 후 노출된 뒷면에 열 방출을 위한 별도의 냉각 장치를 고려하기도 하지만 공정이 쉽지 않으며 와이어 본딩 등이 필요시 이러한 장치의 설치마저 불가능하게 되어 광소자의 특성을 저하시키는 원인이 되기도 하였다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서 본 발명의 목적은 솔더범프열의 사이, 즉 광소자의 도파로 밑부위 기판에 일정한 길이의 금속으로 된 지지대를 정렬하고자 하는 높이로 형성함으로써 광소자를 플립칩 본딩 방법으로 패키지할 때에 정해진 높이로 본딩될 수 있도록 광소자를 지지하고 본딩 후 광소자의 작동시 금속 접촉에 의한 열 통로를 제공하여 도파로에서의 열 발산을 도모할 수 있는 플립칩 본딩된 광소자의 높이조절 및 열특성 향상방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 플립칩 본딩된 광소자의 높이조절 및 열특성 향상방법의 특징은 광소자와 광섬유 정렬용 실리콘 웨이퍼위에 절연물을 전면 증착하는 제 1공정과, 상기 제 1공정에서 증착된 절연물위에 포토레지스트를 도포하여 노광 공정을 통하여 패턴을 정의한 후 실리콘 질화물을 건식 식각하여 V-홈 식각용 개구를 만드는 제 2공정과, 상기 제 2공정에서의 포토레지스트를 제거한 후 실리콘 질화물을 식각 방지막으로 하여 V-홈 형성용 개구에 식각공정을 실시하여 V-홈을 형성하는 제 3공정과, 솔더 본딩을 위하여 솔더 접착이 가능한 금속층을 형성하기 위해 먼저 상기 제 3공정과 V-홈이 형성된 기판위에 포토레지스트를 도포하고 노광 공정을 하여 패턴을 정의한 개구를 만든 후 전면에 금속층을 증착하고 리프트-오프 공정을 이용하여 금속층 패드를 남기는 제 4공정과, 전극을 가하기 위한 금속층을 실리콘 웨이퍼 전면에 얇게 증착한 후 포토레지스트를 사용하여 금속지지대 패턴을 정의하고 지지대를 형성한 후 포토레지스트를 제거하고 전극을 가하기 위한 금속층을 식각하여 금속지지대만을 남기는 제 5공정과, 상기 제 5공정에서의 실리콘 기판위에 상기 제 4공정에서의 금속막 패드형성 공정과 동일하게 후막 포토레지스트를 도포하고 노광을 하여 솔더증착을 위한 패턴을 정의한 후 실리콘 웨이퍼의 전면에 솔더를 증착하고 아세톤 용액중에서 후막 포토레지스트를 제거하여 금속층 패드위의 솔더범프를 남기는 제 6공정과, 상기 제 6공정에서 증착된 솔더의 조성 균일화를 위하여 질소 분위기의 오븐에서 리플로우(reflow)공정을 하여 용융된 솔더의 표면 장력으로 인하여 솔더의 형태가 둥글도록 하는 제 7공정과, 기판에 있는 솔더범프 패드 패턴에 상응하는 금속층 패턴이 있는 광소자를 플립칩 본딩을 실시하는 제 8공정으로 이루어짐에 있다.
이항, 본 발명에 따른 플립칩 본딩된 광소자의 높이조절 및 열특성 향상방법의 바람직한 하나의 실시예에 대하여 첨부 도면을 참고하여 상세히 설명한다.
제1A도는 본 발명에서의 전기적 절연 및 V-홈 형성을 위해 실리콘 웨이퍼 전면에 절연물질을 증착한 상태의 단면도로서 광소자와 광섬유 정렬용 실리콘 웨이퍼(1)위에 실리콘 질화물(2)등의 절연물을 전면 증착하는 제 1공정을 보인 것이다.
제1B도는 계산된 크기의 V-홈 형성을 위해 V-홈 식각용 개구를 형성한 상태의 단면도로서 상기 제 1공정에서 증착된 실리콘 질화물(2)위에 포토 레지스트(3)을 도포하여 노광 공정을 통하여 패턴을 정의한 후 실리콘 질화물(3)을 건식 식각하여 V-홈 식각용 개구(4)를 만드는 제 2공정을 보인 것이다.
제1C도는 상기 제 2공정에서의 포토 레지스트를 제거하여 V-홈을 형성한 상태의 단면도로서 실리콘 질화물(2)을 식각 방지막으로 하여 V-홈 형성용 개구에 식각공정을 실시하여 V-홈(5)을 형성하는 제 3공정을 보인 것이다.
제1D도는 솔더 본딩을 위하여 솔더 접착이 가능한 금속층을 실리콘 웨이퍼위에 전면 증착한 상태의 단면도이고 제1E도는 실리콘 웨이퍼위에 금속층패드가 남겨진 상태의 단면도로서 먼저 상기 제 3공정에서 V-홈(5)이 형성된 실리콘 웨이퍼(1)위에 포토 레지스트(3')를 도포하고 노광 공정을 실시하여 금속층 패드(7)가 남겨질 위치의 패턴과 금속지지대(9)가 만들어질 위치의 패턴을 정의한 개구를 만든 후 실리콘 웨이퍼 전면에 금속층(6)을 증착하고 리프트-오프(lift-off) 공정을 이용하여 금속층 패드(7)와 금속지지대용 금속층 패드(7')를 형성하는 제 4공정을 보인 것이다.
이때 금속지지대가 만들어질 위치에 형성되는 금속지지대용 금속층 패드(7')는 이후의 공정에서 형성되는 금속지지대와 실리콘 질화물간의 접착력을 증가시키는 역할을 하게 된다.
제1F도는 전기도금법에 의해 형성된 금속층패드가 남겨진 상태의 단면도로서 만약 금속층 패드(7)에 전송선 등이 연결되어 있는 경우 전송선을 따라 솔더가 점착되는 것을 방지하기 위하여 실리콘 질화물(8)등을 이용하여 금속층 패드(7)를 다시 정의하는 상기 제 4공정의 다른 실시상태를 보인 것이다.
제1G도는 금속지지대가 형성된 상태의 단면도로서 먼저 전극을 연결하기 위한 금속층을 웨이퍼 전면에 얇게 증착한 후 포토 레지스트를 사용하여 금속지지대 패턴을 정의하고 금속지지대용 금속층 패드를 형성한 후 포토 레지스트를 제거하고 전극을 연결하기 위한 금속층을 식각하여 금속지지대(9)만을 남기는 제 5공정을 보인 것이다.
이때 광소자와 금속지지대(9)간의 접촉성을 향상시키기 위하여 실리콘 웨이퍼에 뿐만 아니라 광소자(15)에도 플립칩 본딩되는 면에서 도파로가 있는 위치에 기판의 금속지지대 패턴에 상응하는 금속지지대를 형성하는 것도 바람직하며 이때 두 군데에 나누어 형성된 금속지지대 높이의 합은 한 개의 금속지지대만을 형성하였을 때의 높이와 같아야 한다.
제1H도는 솔더범프를 형성한 상태의 단면도로서 상기 제 5공정에서의 실리콘 웨이퍼위에 상기 제 4공정에서의 금속층 패드형성 공정과 동일하게 후막 포토 레지스트(10)을 도포하고 노광 공정을 실시하여 솔더증착을 위한 패턴을 정의한 후 실리콘 웨이퍼의 전면에 솔더범프(11)를 증착하고 아세톤 용액중에서 후막 포토 레지스트를 제거하여 금속층 패드위에 솔더범프(11)을 남기는 제 6공정을 보인 것이다.
이때 솔더범프를 리플로우(reflow)시켰을 때의 범프 높이와 금속지지대(9)의 높이의 차이는 공정의 목적에 따라 조절하여야 하는데 만약 광소자의 플립칩 본딩시 용융된 솔더범프의 자기 정렬기능을 이용하여 X 방향의 정렬을 꾀하고자 한다면 솔더 조인트의 높이가 금속지지대보다 높게 되도록 솔더범프(11)의 증착량을 조절함이 바람직하고 솔더범프의 증착을 위하여 리프트-오프공정 대신에 전기 도금법을 이용함도 바람직하며 솔더범프의 형성은 통상적으로 기판 또는 뚜껑의 한쪽에 형성하는데 필요에 따라 양쪽에 모두 형성하는 것도 바람직하다.
제1I도는 증착된 솔더범프가 리플로우 된 상태의 단면도로서 상기 제 6공정에서 증착된 솔더범프의 조성을 균일화시키기 위하여 질소 분위기의 오븐에서 리플로우공정을 실시하여 용융된 솔더범프의 표면장력으로 인하여 솔더범프(12)의 형태가 둥글고 높이가 금속지지대(9)보다 높게 되도록 하는 제 7공정을 보인 것이다.
제1J 내지 1L도는 실리콘 기판에 있는 솔더범프 패드의 패턴에 상응하는 금속층 패턴이 있는 광소자가 플립칩 본딩된 상태를 보인 단면도로서 제1J도는 솔더범프(12)의 높이가 리플로우시에는 금속지지대(9)보다 높으면서 본딩이 되었을 때는 금속지지대(9)보다 낮은 경우 본딩 후의 광소자 높이조절 및 솔더조인트(16)의 형상을 조절할 수 있음을 보인 것이며 제1K도는 만약 금속지지대(9)를 이용한 높이 조절 및 X 방향의 정렬도 하고자 하는 경우 솔더조인트(16)의 높이가 금속지지대(9)보다 높도록 솔더범프의 증착량을 조절하여 솔더범프가 용융된 상태에서 용융된 솔더범프의 표면장력에 의한 자기 정렬의 원리를 이용하여 X 방향의 정렬을 이룸을 보이고 있으며 제1L도는 위쪽에서 아래쪽으로 광소자(15)에 수직 압력을 가하여 광소자의 밑면이 금속지지대(9)와 닿도록 하고 이 상태에서 솔더범프의 용융점 이하로 냉각을 하여 고정시킴으로써 정렬을 꾀할 수 있는 제 8공정을 보인 것이다.
제2도는 상기 제1A 내지 1L도에 설명되는 제 1공정∼제 8공정에 의해 형성되는 광결합장치의 평면도로서 둥근 형상의 다수의 솔더범프(12)가 금속지지대(9)의 주변에 정렬되어 있으며 금속지지대의 한쪽에는 V-홈(5)이 형성됨을 보이고 있다.
이상에서와 같이 본 발명에 따른 플립칩 본딩된 광소자의 높이조절 및 열특성 향상방법에 의하면 광소자를 플립칩 본딩법으로 정렬하여 광섬유와의 광결합을 이루고자 할 때에 솔더범프 열의 사이 즉, 광소자의 도파로(13) 아래쪽에 위치하는 실리콘 기판에 일정한 길이의 금속으로 된 지지대를 정렬하고자 하는 높이로 형성함으로써 본딩된 광소자의 높이를 정확히 제어하여, 솔더조인트 형상의 조절이 필요시 이의 조절이 가능하며, 광소자와 지지대간의 접촉을 통해 열 통로를 제공함으로 도파로에서의 열 발산을 도모하고 본딩된 광소자의 뒷면에 와이어 본딩시 필요시에는 이의 충격에 의한 정렬의 흩트러짐을 방지하는 효과가 있다.

Claims (5)

  1. 광소자와 광섬유 정렬용 실리콘 웨이퍼 위에 절연물을 전면 증착하는 제 1공정과, 상기 제 1공정에서 증착된 절연물위에 포토 레지스트를 도포하여 노광 공정을 통하여 패턴을 정의한 후 실리콘 질화물을 건식 식각하여 V-홈 식각용 개구를 만드는 제 2공정과, 상기 제 2공정에서의 포토 레지스트를 제거한 후 실리콘 질화물을 식각 방지막으로 하여 V-홈 형성용 개구에 식각공정을 실시하여 V-홈을 형성하는 제 3공정과, 솔더 본딩을 위하여 솔더 접착이 가능한 금속층을 형성하기 위해 먼저 상기 제 3공정에서 V-홈이 형성된 기판위에 포토 레지스트를 도포하고 노광 공정을 실시하여 패턴을 정의한 개구를 만든 후 전면에 금속층을 증착하고 리프트-오프 공정을 이용하여 금속층 패드를 남기는 제 4공정과, 전극을 연결하기 위한 금속층을 실리콘 웨이퍼 전면에 얇게 증착한후 포토 레지스트를 사용하여 금속지지대 패턴을 정의하고 지지대를 형성한 후 포토 레지스트를 제거하고 전극을 가하기 위한 금속층을 식각하여 금속지지대만을 남기는 제 5공정과, 상기 제 5공정에서의 실리콘 기판위에 상기 제 4공정에서의 금속막 패드형성 공정과 동일하게 후막 포토 레지스트를 도포하고 노광을 하여 솔더증착을 위한 패턴을 정의한 후 실리콘 웨이퍼의 전면에 솔더를 증착하고 아세톤 용액중에서 후막 포토 레지스트를 제거하여 금속층 패드위의 솔더범프를 남기는 제 6공정과, 상기 제 6공정에서 증착된 솔더의 조성 균일화를 위하여 질소 분위기의 오븐에서 리플로우(reflow)공정을 하여 용융된 솔더의 표면 장력으로 인하여 솔더의 형태가 둥글도록 하는 제 7공정과, 기판에 있는 솔더범프 패드 패턴에 상응하는 금속층 패턴이 있는 광소자를 플립칩 본딩을 실시하는 제 8공정으로 이루어지는 것을 특징으로 하는 플립칩 본딩된 광소자의 높이조절 및 열특성 향상방법.
  2. 제 1 항에 있어서, 금속층 증착 공정시 금속지지대가 형성될 위치에 금속층 패드를 형성하는 것을 특징으로 하는 플립칩 본딩된 광소자의 높이조절 및 열특성 향상방법.
  3. 제 1 항에 있어서, 상기 제 5공정은 광소자와 금속지지대간의 접촉성을 높이기 위해 실리콘 웨이퍼와 광소자의 기판에 모두 금속지지대 패드를 형성하는 것을 특징으로 하는 플립칩 본딩된 광소자의 높이조절 및 열특성 향상방법.
  4. 제 1 항에 있어서, 상기 제 6공정은 증착된 솔더범프의 양을 리플로우시에는 그 높이가 금속지지대보다 높으면서 본딩이 되었을 때 솔더조인트의 높이는 금속지지대의 높이보다 낮게 조절하여 본딩된 솔더조인트의 형상을 조절하는 것을 특징으로 하는 플립칩 본딩된 광소자의 높이조절 및 열특성 향상방법.
  5. 제 1 항에 있어서, 상기 제 6공정은 광소자의 플립칩 본딩시 금속지지대를 이용하여 높이의 조절과 동시에 X-방향의 정렬을 이루기 위해 솔더범프가 용융된 상태에서 표면장력에 의한 자기정렬의 원리를 이용하여 X방향의 정렬을 이룬 후 위쪽에서 아래쪽으로 광소자에 수직압력을 가하여 광소자의 밑면이 금속지지대와 닿도록 하고 그 상태에서 솔더범프의 용융점이하로 냉각을 하여 고정시켜 정렬하는 것을 특징으로 하는 플립칩 본딩된 광소자의 높이 조절 및 열특성 향상방법.
KR1019940032107A 1994-11-30 1994-11-30 플립칩 본딩된 광소자의 높이조절 및 열특성 향상방법 KR0142524B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940032107A KR0142524B1 (ko) 1994-11-30 1994-11-30 플립칩 본딩된 광소자의 높이조절 및 열특성 향상방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940032107A KR0142524B1 (ko) 1994-11-30 1994-11-30 플립칩 본딩된 광소자의 높이조절 및 열특성 향상방법

Publications (2)

Publication Number Publication Date
KR960019811A KR960019811A (ko) 1996-06-17
KR0142524B1 true KR0142524B1 (ko) 1998-07-01

Family

ID=66648424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940032107A KR0142524B1 (ko) 1994-11-30 1994-11-30 플립칩 본딩된 광소자의 높이조절 및 열특성 향상방법

Country Status (1)

Country Link
KR (1) KR0142524B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644886B1 (ko) * 2004-06-10 2006-11-15 엘지전자 주식회사 멀티채널 전극 소자의 플립 칩 패키지 및 전극본딩 방법

Also Published As

Publication number Publication date
KR960019811A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
US4892377A (en) Alignment of fibre arrays
US5559918A (en) Optical semiconductor module in which a hermetically sealed optical semiconductor device is connected to an electrical wiring layer
US5205032A (en) Electronic parts mounting apparatus
US6125043A (en) Circuit board arrangement with accurately positioned components mounted thereon
JP2629435B2 (ja) アレイ状光素子用サブ基板の作製方法
US6825065B2 (en) Method for optical module packaging of flip chip bonding
JPH08204288A (ja) 光半導体装置
KR100442609B1 (ko) 플립칩 본딩구조 및 본딩방법
JPH06120225A (ja) 光モジュールの製造方法
JP2985830B2 (ja) 光モジュール及びその製造方法
KR0155508B1 (ko) 자기 정렬된 광섬유-광소자 결합장치의 제조방법
JP2655112B2 (ja) 光モジュールの実装方法および構造
JP4429564B2 (ja) 光部品及び電気部品の実装構造及びその方法
KR0142524B1 (ko) 플립칩 본딩된 광소자의 높이조절 및 열특성 향상방법
EP1184696A1 (en) Self-aligning optical component assembly on a common substrate
JP3709075B2 (ja) 光素子実装方法
JPH095586A (ja) 光学装置
KR100211039B1 (ko) 광스위치-광섬유 광결합 장치
KR0135037B1 (ko) 광통신 소자의 플립-칩 본딩방법 및 그를 사용한 패키징방법
CN217606139U (zh) 半导体封装结构
JP3884903B2 (ja) 光モジュール、光伝送装置及びその製造方法
KR0169838B1 (ko) 자기정렬된 정렬마크를 지닌 광결합장치 및 그 제조방법
KR100216522B1 (ko) 광결합장치, 그의 제조방법 및 광소자와 광섬유의 광결합방법
KR0150238B1 (ko) 광섬유의 수동정렬 및 고정방법
KR100226445B1 (ko) 레이저 다이오드의 접합 정밀도 증대방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100401

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee