JPH05218195A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH05218195A JPH05218195A JP1734992A JP1734992A JPH05218195A JP H05218195 A JPH05218195 A JP H05218195A JP 1734992 A JP1734992 A JP 1734992A JP 1734992 A JP1734992 A JP 1734992A JP H05218195 A JPH05218195 A JP H05218195A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- scribe line
- wafer
- stress
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】ウェーハの状態からペレット単体にするための
研削にあたり、このときのストレスによりペレットある
いはカバーにクラックが起ることを低減できる半導体集
積回路装置を提供する。 【構成】ウェーハ状態のときに、スクライブ線１に対
し、エッチングにより溝を掘り、研削時にペレットに加
わる応力を小さくする。 【効果】ウェーハ時のスクライブ線にエッチングを施
し、ペレットの厚さよりもスクライブ線の厚さが薄くな
っているため、ダイシング時のストレスが小さくなり、
ペレットのクラックが起きにくい。更にクラックの起き
易いペレットのカバーに対しては、スクライブ線にエッ
チングを施したことにより、直接応力が伝わりにくいと
いう効果がある。
研削にあたり、このときのストレスによりペレットある
いはカバーにクラックが起ることを低減できる半導体集
積回路装置を提供する。 【構成】ウェーハ状態のときに、スクライブ線１に対
し、エッチングにより溝を掘り、研削時にペレットに加
わる応力を小さくする。 【効果】ウェーハ時のスクライブ線にエッチングを施
し、ペレットの厚さよりもスクライブ線の厚さが薄くな
っているため、ダイシング時のストレスが小さくなり、
ペレットのクラックが起きにくい。更にクラックの起き
易いペレットのカバーに対しては、スクライブ線にエッ
チングを施したことにより、直接応力が伝わりにくいと
いう効果がある。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特にチップ面積の大きい半導体集積回路装置に関
する。
関し、特にチップ面積の大きい半導体集積回路装置に関
する。
【０００２】
【従来の技術】従来の半導体集積回路装置は、図２
（ａ）に示すように、ウェーハの状態から研削によって
ペレット単体にするためのスクライブ線１を有してい
る。通常このスクライブ線は、図２（ｂ）に示すよう
に、研削時の刃の厚さ（２０〜８０μｍ程度）に対し、
余裕をもたせた幅（５０〜１００μｍ程度）を有してお
り、研削によって破壊されても良いパターンのみが存在
している。また、ペレット２の素子領域３は、研削時の
ストレスにより、素子の動作特性に悪影響を与えること
も知られており、主要な素子は、スクライブ線１から更
に距離を離して配置されている。ペレット２のカバー５
についても、図２（ｂ）の研削時の刃の厚さに対して、
充分余裕を持たせたところまでを覆う様にしている。
（ａ）に示すように、ウェーハの状態から研削によって
ペレット単体にするためのスクライブ線１を有してい
る。通常このスクライブ線は、図２（ｂ）に示すよう
に、研削時の刃の厚さ（２０〜８０μｍ程度）に対し、
余裕をもたせた幅（５０〜１００μｍ程度）を有してお
り、研削によって破壊されても良いパターンのみが存在
している。また、ペレット２の素子領域３は、研削時の
ストレスにより、素子の動作特性に悪影響を与えること
も知られており、主要な素子は、スクライブ線１から更
に距離を離して配置されている。ペレット２のカバー５
についても、図２（ｂ）の研削時の刃の厚さに対して、
充分余裕を持たせたところまでを覆う様にしている。
【０００３】
【発明が解決しようとする課題】この従来のスクライブ
線を備えた半導体集積回路装置では、研削時の機械的ス
トレスにより、ペレット内部にひずみが出来、応力の集
中したところからクラックが発生することがあった。こ
のクラックは、ペレット全体のクラックと、カバーのみ
のクラックとがあるが、どちらも、ペレットの面積が大
きいほど発生の頻度が高かった。
線を備えた半導体集積回路装置では、研削時の機械的ス
トレスにより、ペレット内部にひずみが出来、応力の集
中したところからクラックが発生することがあった。こ
のクラックは、ペレット全体のクラックと、カバーのみ
のクラックとがあるが、どちらも、ペレットの面積が大
きいほど発生の頻度が高かった。
【０００４】本発明の目的は、ウェーハの状態からペレ
ット単体にするための研削にあたり、このときのストレ
スによりペレットあるいはカバーにクラックが起ること
を低減できる半導体集積回路装置を提供することにあ
る。
ット単体にするための研削にあたり、このときのストレ
スによりペレットあるいはカバーにクラックが起ること
を低減できる半導体集積回路装置を提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明の半導体集積回路
装置は、ウェーハ状態のときに、エッチングによって溝
を掘ったスクライブ線を備えている。
装置は、ウェーハ状態のときに、エッチングによって溝
を掘ったスクライブ線を備えている。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のウェーハの断面図であ
る。ウェーハ上に素子を形成した後に、通常３００〜４
００μｍ程度になる様に、ウェーハの裏面を全面に渡っ
て研削を施している。この後から、ウェーハ表面にフォ
トレジスト（本実施例ではポジ型とする）を全面に渡っ
て塗布し、スクライブ線１（本実施例では１００μｍの
幅とする）の中央寄り８０μｍの幅に紫外線を露光し、
露光した部分を除去する。
る。図１は本発明の一実施例のウェーハの断面図であ
る。ウェーハ上に素子を形成した後に、通常３００〜４
００μｍ程度になる様に、ウェーハの裏面を全面に渡っ
て研削を施している。この後から、ウェーハ表面にフォ
トレジスト（本実施例ではポジ型とする）を全面に渡っ
て塗布し、スクライブ線１（本実施例では１００μｍの
幅とする）の中央寄り８０μｍの幅に紫外線を露光し、
露光した部分を除去する。
【０００７】このあとスクライブ線１の表面の材質に適
応したエッチング方法にて深さ５０μｍ程度エッチング
を施す。さらにこのあと、ウェハース表面を覆っている
フォトレジストを除去する。以上の結果、スクライブ線
に幅８０μｍ程度深さ５０μｍ程度の溝が出来る。
応したエッチング方法にて深さ５０μｍ程度エッチング
を施す。さらにこのあと、ウェハース表面を覆っている
フォトレジストを除去する。以上の結果、スクライブ線
に幅８０μｍ程度深さ５０μｍ程度の溝が出来る。
【０００８】尚、溝の幅、深さは、前後の作業工程にて
都合の良い値にすれば良く、製造方法も上記に限定しな
いことは言うまでもない。
都合の良い値にすれば良く、製造方法も上記に限定しな
いことは言うまでもない。
【０００９】
【発明の効果】以上説明したように本発明は、ウェーハ
時のスクライブ線にエッチングを施し、ペレットの厚さ
よりも、スクライブ線の厚さが薄くなっているため、ダ
イシング時のストレスが小さくなり、ペレットのクラッ
クが起きにくいという効果を有している。更に、クラッ
クの起きやすいペレットのカバーに対しては、スクライ
ブ線にエッチングを施したことにより、直接応力が伝わ
りにくいという効果をも有している。
時のスクライブ線にエッチングを施し、ペレットの厚さ
よりも、スクライブ線の厚さが薄くなっているため、ダ
イシング時のストレスが小さくなり、ペレットのクラッ
クが起きにくいという効果を有している。更に、クラッ
クの起きやすいペレットのカバーに対しては、スクライ
ブ線にエッチングを施したことにより、直接応力が伝わ
りにくいという効果をも有している。
【図１】本発明の一実施例のウェーハの断面図である。
【図２】従来の半導体集積回路のウェーハの一例の断面
図およびスクライブ線に対し研削時のダイサーの刃の厚
さの関係を示す図である。
図およびスクライブ線に対し研削時のダイサーの刃の厚
さの関係を示す図である。
１ スクライブ線 ２ ペレット ３ ペレットの素子領域 ４ ダイサーの刃 ５ カバー ６ 基板（ウェーハ）
Claims (1)
- 【請求項１】 ウェーハの状態のときに、エッチングに
より溝を掘られたスクライブ線を備えることを特徴とす
る半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1734992A JPH05218195A (ja) | 1992-02-03 | 1992-02-03 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1734992A JPH05218195A (ja) | 1992-02-03 | 1992-02-03 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218195A true JPH05218195A (ja) | 1993-08-27 |
Family
ID=11941574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1734992A Withdrawn JPH05218195A (ja) | 1992-02-03 | 1992-02-03 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218195A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4102891A1 (de) * | 1991-01-31 | 1992-08-06 | Siemens Ag | Loetbare, supraleitende leitung und verwendung der leitung |
| JP2001119372A (ja) * | 1999-10-12 | 2001-04-27 | Mitsubishi Electric Inf Technol Center America Inc | 符号分割多重アクセスネットワークにおいて多重伝送された信号を検出するための装置及び方法 |
-
1992
- 1992-02-03 JP JP1734992A patent/JPH05218195A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4102891A1 (de) * | 1991-01-31 | 1992-08-06 | Siemens Ag | Loetbare, supraleitende leitung und verwendung der leitung |
| JP2001119372A (ja) * | 1999-10-12 | 2001-04-27 | Mitsubishi Electric Inf Technol Center America Inc | 符号分割多重アクセスネットワークにおいて多重伝送された信号を検出するための装置及び方法 |
| JP4673471B2 (ja) * | 1999-10-12 | 2011-04-20 | バイナリー サービシーズ リミテッド ライアビリティー カンパニー | 符号分割多重アクセスネットワークにおいて多重伝送された信号を検出するための装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| US6174789B1 (en) | Method of dividing a compound semiconductor wafer into pellets by utilizing extremely narrow scribe regions | |
| US9553021B2 (en) | Method for processing a wafer and method for dicing a wafer | |
| JPH05218195A (ja) | 半導体集積回路装置 | |
| KR970008674A (ko) | 반도체장치의 제조방법 | |
| JPH0774131A (ja) | ダイシング装置及び半導体チップの加工方法 | |
| KR20070074937A (ko) | 스크라이브 레인의 트렌치를 이용한 반도체 웨이퍼의다이싱 방법 | |
| US20040067654A1 (en) | Method of reducing wafer etching defect | |
| JP2644069B2 (ja) | 半導体装置の製造方法 | |
| JP3179970B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2005044901A (ja) | 半導体ウェハ分割方法 | |
| JPH065701A (ja) | 半導体装置の製造方法 | |
| US6320269B1 (en) | Method for preparing a semiconductor wafer to receive a protective tape | |
| JPS52104870A (en) | Manufacture for semiconductor device | |
| JPH06338563A (ja) | 半導体装置及びその製造方法 | |
| JPH1070094A (ja) | 半導体センサウェハの切断方法 | |
| JPH03183153A (ja) | 半導体装置の製造方法 | |
| JPH02162750A (ja) | 半導体装置の製造方法 | |
| US9059273B2 (en) | Methods for processing a semiconductor wafer | |
| JP3174918B2 (ja) | 半導体集積回路チップの製造方法 | |
| JPH0246716A (ja) | シリコン・ウェーハ | |
| KR100451151B1 (ko) | 웨이퍼뒷면의도금처리방법 | |
| JPH05285937A (ja) | 半導体基板の分割方法 | |
| JP2003282490A (ja) | 半導体装置及びその製造方法 | |
| JPH0444336A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |