JPH07161665A - 半導体ウェーハのダイシング方法及びその装置 - Google Patents

半導体ウェーハのダイシング方法及びその装置

Info

Publication number
JPH07161665A
JPH07161665A JP27917593A JP27917593A JPH07161665A JP H07161665 A JPH07161665 A JP H07161665A JP 27917593 A JP27917593 A JP 27917593A JP 27917593 A JP27917593 A JP 27917593A JP H07161665 A JPH07161665 A JP H07161665A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
dicing
wafer
cut
fixing surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27917593A
Other languages
English (en)
Inventor
Noboru Goto
登 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP27917593A priority Critical patent/JPH07161665A/ja
Publication of JPH07161665A publication Critical patent/JPH07161665A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Abstract

(57)【要約】 【目的】 半導体ウェーハを複数のチップに分割するた
めのダイシング方法及びその装置に関する。 【構成】 半導体ウェーハ1を個々のデバイス毎に切断
する半導体ウェーハのダイシング技術に関し、前記半導
体ウェーハ1の上に保護膜2を形成する工程と、該半導
体ウェーハ1をダイシングブレード12によって切断す
る工程と、切断されたチップ3の切断面3−1を化学エ
ッチングする工程と、前記保護膜2を除去する工程とを
含む発明である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体ウェーハを複数
のチップに分割するためのダイシング方法及びその装置
に関する。
【0002】
【従来の技術】半導体ウェーハ上には多数のデバイス、
例えば集積回路等の電子デバイス、レーザダイオードや
フォトダイオード等の光デバイス、あるいは電子デバイ
スと光デバイスを複合化した光電子集積回路等が形成さ
れ、この半導体デバイスを個々のデバイス毎に分割する
には、ダイシング装置が用いられる。一般的なダイシン
グ装置は、例えば特願平5−89763に示すように、
水平方向に可動なウェーハ固定テーブルと、このウェー
ハ固定テーブルに固定された半導体ウェーハに対して鉛
直方向に進退される高速回転可能なダイシングブレード
とを備えており、コントローラによる制御下、デバイス
間に形成されるスクライブラインの中心線上をダイシン
グブレードにより切断することにより半導体ウェーハを
分割するよう構成されている。
【0003】
【発明が解決しようとする課題】このような装置によっ
て分割されたチップは、規定されている剪断強度に対し
て、十分満足する値が得られず、ダイシア試験で不良と
なる場合があった。また、半導体ウェーハに漏れ電圧が
印加し、切断されたチップが絶縁破壊を起こす場合があ
った。そこで本発明は、かかる問題点を解決した半導体
ウェーハのダイシング方法を提供することを目的とす
る。
【0004】
【課題を解決するための手段】本発明にかかる半導体ウ
ェーハのダイシング方法は、半導体ウェーハを個々のデ
バイス毎に切断する半導体ウェーハのダイシング方法で
あって、前記半導体ウェーハの上に保護膜を形成する工
程と、該半導体ウェーハをダイシングブレードによって
切断する工程と、切断されたチップの切断面を化学エッ
チングする工程と、前記保護膜を除去する工程とを含む
ことを特徴とする。
【0005】上記の方法において、切断されたチップを
硫酸系エッチング液、又はアンモニア系エッチング液に
よってエッチングすること、また、切断面を5μm以上
化学エッチングし、加工変質層を除去することが好適で
ある。
【0006】本発明にかかる第2のダイシング方法は、
半導体ウェーハをウェーハ固定面に吸着固定し、ダイシ
ングブレードによって個々のデバイス毎に切断する半導
体ウェーハのダイシング方法であって、前記ウェーハ固
定面を直接接地し、かつ、前記ウェーハ固定面に発生す
る漏れ電圧を検知し、該電圧が規定値を越えるときにダ
イシング装置を電源から切り離し、前記半導体ウェーハ
を高電圧から保護することを特徴とする。
【0007】また、本発明にかかる半導体ウエーハのダ
イシング装置は、半導体ウェーハをウェーハ固定面に吸
着固定し、ダイシングブレードによって個々のデバイス
毎に切断する半導体ウェーハのダイシング装置であっ
て、前記ウェーハ固定面と大地とを電気的に接続する接
地線と、前記ウェーハ固定面に発生する漏れ電圧を検知
し、規定値を越えたときに出力する電圧検知装置と、前
記出力によって作動するダイシング装置のスイッチとを
備え、前記半導体ウェーハを高電圧から保護することを
特徴とする。
【0008】
【作用】半導体ウェーハをダイシングブレードによって
切断すると、切断面には細かい凹凸が生じ、さらに加工
歪みを起こしている。ダイシア試験に際して、この凹凸
が起点となって割れが生じ、さらに加工歪みによって促
進される。これに対して、本発明にかかる半導体ウェー
ハのダイシング方法は、ダイシング後のチップをエッチ
ング液に浸せきし加工変質層は除去され、平滑で真正な
側面となるので、剪断強度に強いチップが得られる。ま
た、半導体ウェーハをダイシングブレードによって切断
するとき電源等からの漏れ電圧が半導体ウェーハに印加
されることがあっても、ウェーハ固定面を接地してお
り、かつ、ウェーハ固定面に規定値以上の電圧が印加さ
れるとダイシング装置の電源を切り離すので半導体ウェ
ーハを高電圧から保護することができる。
【0009】
【実施例】以下、添付図面を参照して本発明の実施例を
説明する。 (実施例1)図1は本発明の工程を説明する図であり、
同図(a)は保護膜を形成する工程、同図(b)は半導
体ウェーハを切断する工程、同図(c)はチップの切断
面をエッチングする工程、同図(d)は保護膜を除去す
る工程を示す図である。図2はダイシング装置の構成を
示す概略図、図3は切断する半導体ウェーハの表面を示
す平面図である。
【0010】(保護膜を形成する工程)半導体ウェーハ
1の表面にノボラック樹脂を適下し、これを水平面内で
回転して保護膜2を形成する。樹脂は半導体デバイスの
回路を保護する外にダイシングエリアを示すために設け
られたラインを確認するために透明である。
【0011】(半導体ウェーハを切断する工程)図2に
おいて、半導体ウェーハ1を切断する切断手段としてダ
イシングブレード12を有し、また、半導体ウェーハ1
を固定するためのウェーハ固定手段としてウェーハ固定
テーブル13を有している。ダイシングブレード12
は、支持コラム14に支持された主軸ヘッド15の主軸
16に取り付けられている。支持コラム14は、固定構
造であるベッド17に鉛直向きとなるように固定されて
おり、主軸ヘッド15は支持コラム14に沿って鉛直方
向に上下動される。又、主軸16は水平方向に延び、高
速回転される。
【0012】一方、ウェーハ固定テーブル13はベッド
17の上面に取り付けられており、互いに直交する水平
方向の2軸に沿って直進可能となっている。また、ウェ
ーハ固定テーブル13の上面は水平なウェーハ固定面1
8となっており、この面18は鉛直方向の軸線を中心と
して正逆両方向に回転可能となっている。ウェーハ固定
面18には、半導体ウェーハ1が、好ましくはダイシン
グテープ19に貼り付けられた状態で真空吸着により固
定される。
【0013】更に、この実施例のダイシング装置10
は、主軸ヘッド15の下部に、半導体ウェーハ1の表面
を撮像する撮像手段であるCCDカメラ20を備えてい
る。このCCDカメラ20はダイシングブレード12に
隣接する領域を撮像することができる。また、CCDカ
メラ20は、A/D変換器21を介して、画像処理手段
であるコンピュータ22に接続されている。CCDカメ
ラ20で撮像た画像のアナログ情報は、A/D変換器2
1によりデイジタル化され、コンピュータ22に入力さ
れる。コンピュータ22は、入力された画像情報を適当
なアルゴリズムに従って画像処理し、切断ラインの位置
を検出することができる。コンピュータ22ににより検
出された切断ラインの位置情報は、ダイシングブレード
12の回転、主軸ヘッド15の上下動及びウェーハ固定
テーブル13の水平方向運動を制御するコントローラ
(制御手段)23に入力され、その切断ラインにて半導
体ウェーハ1を切断するようになっている。この装置に
より、半導体ウェーハ1はスクライブラインSの中心線
上をコントローラ23に制御されて自動的に切断され、
複数のチップ3・・・3に分割される。
【0014】(チップの切断面を化学エッチングする工
程)半導体ウェーハをダイシングブレードによって切断
すると、切断面3−1には細かい凹凸が生じ、さらに加
工歪みを起こしている。ダイシア試験に際して、この凹
凸が起点となって割れが生じ、さらに加工歪みによって
促進される。そこで、ダイシング後のチップ3をエッチ
ング液4に浸せきし、加工変質層を除去して平滑な面を
形成する。
【0015】エッチング液は硫酸系(H2 SO4 +H2
2 +H2 O)、あるいはアンモニア系(NH4 OH+
22 +H2 O)の溶液が適している。これらの溶液
を用いた場合、エッチング速度は略1μm/minであ
り、略5分間で変質層を除去することができる。
【0016】(保護膜を除去する工程)このように切断
されたチップ3をアセトン等の溶剤5に浸せき・洗浄
し、レジスタとしての保護膜2を除去する。
【0017】上記の工程に従って、直径3インチのGa
Asのウェーハを切断し、2mm×2mmのチップを作
製した。このチップを接着剤によって基板に固定して剪
断試験を行なった。その結果、これらのチップはいずれ
も略8kgで剥離し、安定した剪断強度を示した。これ
に対して、ダイシング後、エッチングしないチップにつ
いても同様の試験を行なったところ、4〜5kgの剪断
力で割れるものが多く現われた。
【0018】(実施例2)図4は前記半導体ウェーハを
切断する工程の改良にかかる構成を示す概略図である。
実施例1で説明した工程に従ってウェーハ固定面18の
上に固着された半導体ウェーハ1をダイシングブレード
12によって切断した場合、ウェーハ固定テーブル18
は可動機構となっており大地との間にオイルが介在する
ので電気的接地が完全でない。そのために、ダイシング
装置10の電源ノイズその他の漏れ電圧がウェーハ固定
面13に印加され、半導体ウェーハ1の絶縁を破壊する
ことがある。
【0019】そこで、図示したようにウェーハ固定面1
3を銅線等の接地線30で直接接地すると同時に、ウェ
ーハ固定テーブル18とダイシング装置10の電源用ス
イッチ32との間に、例えば単安定バイブレータのよう
に一定電圧以上のトリガ電圧によって作動する電圧検知
装置31を設け、ウェーハ固定面13に一定電圧以上の
漏れ電圧が印加されたとき電圧検知装置31が作動し、
スイッチ32を切断してダイシング装置10を停止させ
る。
【0020】通常、ウェーハ固定面13を接地すること
によって漏れ電圧の印加を1V以下に改善することがで
きるが、漏れ電圧の種類によってさらに防ぎきれないも
のもあり、この場合の対策として電圧検知装置31を設
けることによって半導体ウェーハ1の絶縁破壊を完全に
防ぐことができる。
【0021】
【発明の効果】以上説明したように、本発明にかかる半
導体ウェーハのダイシング方法は、ダイシング後のチッ
プをエッチング液に浸せきし加工変質層を除去するの
で、平滑で真正な側面を得ることができる。従って、剪
断強度の強いチップが得られる。また、半導体ウェーハ
をダイシングブレードによって切断するとき電源等から
の漏れ電圧が半導体ウェーハに印加されても、ウェーハ
固定面を接地しており、かつ、ウェーハ固定面に規定値
以上の電圧が印加されるとダイシング装置の電源を切り
離すので半導体ウェーハを高電圧から保護することがで
きる。
【図面の簡単な説明】
【図1】本発明の工程を説明する図である。
【図2】本発明に使用するダイシング装置の構成を示す
概略図である。
【図3】切断する半導体ウェーハの表面を示す平面図で
ある。
【図4】半導体ウェーハを切断する工程の改良にかかる
構成を示す概略図である。
【符号の説明】
1:半導体ウェーハ 2:保護膜 3:チップ 3−1:切断面 4:エッチング液 5:溶剤 10:ダイシング装置 12:ダイシングブレード 13:ウェーハ固定テーブル 15:主軸ヘッド 18:ウェーハ固定面 20:CCDカメラ 21:A/D変換器 22:コンピュータ 23:コントローラ 24:洗浄装置 25:洗浄水噴射ノズル 30:接地線 31:電圧検知装置 32:スイッチ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウェーハを個々のデバイス毎に切
    断する半導体ウェーハのダイシング方法であって、 前記半導体ウェーハの上に保護膜を形成する工程と、該
    半導体ウェーハをダイシングブレードによって切断する
    工程と、切断されたチップの切断面を化学エッチングす
    る工程と、前記保護膜を除去する工程とを含むことを特
    徴とする半導体ウェーハのダイシング方法。
  2. 【請求項2】 切断されたチップを硫酸系エッチング
    液、又はアンモニア系エッチング液によってエッチング
    することを特徴とする請求項1に記載の半導体ウェーハ
    のダイシング方法。
  3. 【請求項3】 切断されたチップの切断面を5μm以上
    化学エッチングし、加工変質層を除去することを特徴と
    する請求項1又は2に記載の半導体ウェーハのダイシン
    グ方法。
  4. 【請求項4】 半導体ウェーハをウェーハ固定面に吸着
    固定し、ダイシングブレードによって個々のデバイス毎
    に切断する半導体ウェーハのダイシング方法であって、 前記ウェーハ固定面を直接接地し、かつ、前記ウェーハ
    固定面に発生する漏れ電圧を検知し、該電圧が規定値を
    越えるときにダイシング装置を電源から切り離し、前記
    半導体ウェーハを高電圧から保護することを特徴とする
    半導体ウェーハのダイシング方法。
  5. 【請求項5】 半導体ウェーハをウェーハ固定面に吸着
    固定し、ダイシングブレードによって個々のデバイス毎
    に切断する半導体ウェーハのダイシング装置であって、 前記ウェーハ固定面と大地とを電気的に接続する接地線
    と、前記ウェーハ固定面に発生する漏れ電圧を検知し、
    規定値を越えたときに出力する電圧検知装置と、前記出
    力によって作動するダイシング装置のスイッチとを備
    え、前記半導体ウェーハを高電圧から保護することを特
    徴とする半導体ウェーハのダイシング装置。
JP27917593A 1993-10-14 1993-11-09 半導体ウェーハのダイシング方法及びその装置 Pending JPH07161665A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27917593A JPH07161665A (ja) 1993-10-14 1993-11-09 半導体ウェーハのダイシング方法及びその装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-256818 1993-10-14
JP25681893 1993-10-14
JP27917593A JPH07161665A (ja) 1993-10-14 1993-11-09 半導体ウェーハのダイシング方法及びその装置

Publications (1)

Publication Number Publication Date
JPH07161665A true JPH07161665A (ja) 1995-06-23

Family

ID=26542915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27917593A Pending JPH07161665A (ja) 1993-10-14 1993-11-09 半導体ウェーハのダイシング方法及びその装置

Country Status (1)

Country Link
JP (1) JPH07161665A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730579B1 (en) 1999-02-05 2004-05-04 Sharp Kabushiki Kaisha Method of manufacturing a semiconductor dice by partially dicing the substrate and subsequent chemical etching
JP2014135424A (ja) * 2013-01-11 2014-07-24 Disco Abrasive Syst Ltd ウエーハ切断方法
CN111952414A (zh) * 2020-08-21 2020-11-17 晶科绿能(上海)管理有限公司 硅基半导体器件的切割后钝化方法和硅基半导体器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730579B1 (en) 1999-02-05 2004-05-04 Sharp Kabushiki Kaisha Method of manufacturing a semiconductor dice by partially dicing the substrate and subsequent chemical etching
JP2014135424A (ja) * 2013-01-11 2014-07-24 Disco Abrasive Syst Ltd ウエーハ切断方法
CN111952414A (zh) * 2020-08-21 2020-11-17 晶科绿能(上海)管理有限公司 硅基半导体器件的切割后钝化方法和硅基半导体器件
CN111952414B (zh) * 2020-08-21 2023-02-28 晶科绿能(上海)管理有限公司 硅基半导体器件的切割后钝化方法和硅基半导体器件

Similar Documents

Publication Publication Date Title
US11348801B2 (en) Processing stacked substrates
US6582983B1 (en) Method and wafer for maintaining ultra clean bonding pads on a wafer
US7494900B2 (en) Back side wafer dicing
US8991329B1 (en) Wafer coating
US8364304B2 (en) Methods and apparatus for laser scribing wafers
US20050139962A1 (en) Silicon wafer with soluable protective coating
US10083867B2 (en) Method of processing a wafer
KR20180051394A (ko) 웨이퍼의 가공 방법
US7265032B2 (en) Protective layer during scribing
US9443765B2 (en) Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
JPH07161665A (ja) 半導体ウェーハのダイシング方法及びその装置
JP2002319554A (ja) ウェーハ分割方法およびウェーハ分割装置
JP5863264B2 (ja) ウエーハの加工方法
US20200185275A1 (en) Manufacturing method of device chip
US20060289966A1 (en) Silicon wafer with non-soluble protective coating
US20240006240A1 (en) Device wafer processing method and processing apparatus
US20240006239A1 (en) Device wafer processing method
US6076686A (en) Support structure for use during package removal from a multi-layer integrated circuit device
JPH09134892A (ja) 半導体ウエハのダイシング方法及び装置
CN115246169A (zh) 晶圆的切割设备及方法
KR20000008966A (ko) 보호 테이프를 이용한 웨이퍼 절단 방법
JPH08298250A (ja) 半導体ウェハの分割方法
JPH07335591A (ja) 半導体素子のダイシング方法および装置
KR20100050035A (ko) 웨이퍼 백그라인딩 및 소잉 방법