JPH07335591A - 半導体素子のダイシング方法および装置 - Google Patents
半導体素子のダイシング方法および装置Info
- Publication number
- JPH07335591A JPH07335591A JP13198794A JP13198794A JPH07335591A JP H07335591 A JPH07335591 A JP H07335591A JP 13198794 A JP13198794 A JP 13198794A JP 13198794 A JP13198794 A JP 13198794A JP H07335591 A JPH07335591 A JP H07335591A
- Authority
- JP
- Japan
- Prior art keywords
- dicing
- semiconductor element
- groove
- chip
- blade
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 ウエハプロセスのスクライブライン形成のた
めのマスク形成およびエッチング工程を除去することが
できる半導体素子のダイシング方法および装置を提供す
る。 【構成】 パターニング層１０２が表面に形成された半
導体素子１０３をダイシングしてチップ１０４とする半
導体素子のダイシング方法において、ダイシングする位
置の少なくともパターニング層１０２にＶ溝１０３ａを
形成し、このＶ溝１０３ａに沿って半導体素子１０３を
ダイシングしてチップ１０４とする。
めのマスク形成およびエッチング工程を除去することが
できる半導体素子のダイシング方法および装置を提供す
る。 【構成】 パターニング層１０２が表面に形成された半
導体素子１０３をダイシングしてチップ１０４とする半
導体素子のダイシング方法において、ダイシングする位
置の少なくともパターニング層１０２にＶ溝１０３ａを
形成し、このＶ溝１０３ａに沿って半導体素子１０３を
ダイシングしてチップ１０４とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子のダイシン
グ方法および装置に関し、ウエハプロセスにおけるダイ
シング部分の層を除去するスクライブラインの形成工程
を不要にするものである。
グ方法および装置に関し、ウエハプロセスにおけるダイ
シング部分の層を除去するスクライブラインの形成工程
を不要にするものである。
【０００２】
【従来の技術】一般的な半導体チップの実装工程を図３
に示す。図３に示すように、ウエハプロセスで半導体基
板（ウエハ）１上に配線パターンを有するパターニング
層２を形成した半導体素子３をダイシング装置に受け入
れ（図３(a) ）、これをダイシングブレードでダイシン
グしてＩＣチップ４を形成する（図３(b) ）。次に、ダ
イボンディング工程でＩＣチップ４をチップコンデンサ
５とともにパッケージ６に搭載し（図３(c) ）、続いて
ワイヤボンディング工程でＩＣチップ４とチップコンデ
ンサ５およびパッケージ６との間をワイヤ７で接続する
（図３(d) ）。次に、封止前に検査を行った後、パッケ
ージ６にキャップ８を固着することにより、ＩＣチップ
４をパッケージ６内に封止する（図３(e) ）。
に示す。図３に示すように、ウエハプロセスで半導体基
板（ウエハ）１上に配線パターンを有するパターニング
層２を形成した半導体素子３をダイシング装置に受け入
れ（図３(a) ）、これをダイシングブレードでダイシン
グしてＩＣチップ４を形成する（図３(b) ）。次に、ダ
イボンディング工程でＩＣチップ４をチップコンデンサ
５とともにパッケージ６に搭載し（図３(c) ）、続いて
ワイヤボンディング工程でＩＣチップ４とチップコンデ
ンサ５およびパッケージ６との間をワイヤ７で接続する
（図３(d) ）。次に、封止前に検査を行った後、パッケ
ージ６にキャップ８を固着することにより、ＩＣチップ
４をパッケージ６内に封止する（図３(e) ）。
【０００３】また、このような実装工程においてＩＣチ
ップ４をパッケージ６に搭載する場合には、図４に示す
ように、部品供給ステージ(a) においてチップトレー１
１上のＩＣチップ４をコレット１２でピックアップして
プリセンターステージ(b) 上に配置し（アライメン
ト）、このＩＣチップ４をさらに角錐コレット１３でピ
ックアップしてマウントステージ(c) においてパッケー
ジ６上に位置決め搭載する（プレースメント）。ここ
で、角錐コレット１３は、角錐状の凹部１３ａ内にＩＣ
チップ４を吸い付けてその中心に精密に位置決め保持す
るものである。
ップ４をパッケージ６に搭載する場合には、図４に示す
ように、部品供給ステージ(a) においてチップトレー１
１上のＩＣチップ４をコレット１２でピックアップして
プリセンターステージ(b) 上に配置し（アライメン
ト）、このＩＣチップ４をさらに角錐コレット１３でピ
ックアップしてマウントステージ(c) においてパッケー
ジ６上に位置決め搭載する（プレースメント）。ここ
で、角錐コレット１３は、角錐状の凹部１３ａ内にＩＣ
チップ４を吸い付けてその中心に精密に位置決め保持す
るものである。
【０００４】
【発明が解決しようとする課題】しかしながら、保持す
るときにＩＣチップ４のパターニング層、特にその最上
面のパッシベーション膜のエッジ部が角錐コレット１３
の凹部１３ａ内面に当たり、膜欠けが生じるという問題
がある。また、この膜欠けはパッシベーション膜だけで
なく、配線の接触不良も引き起こす場合があり、大きな
問題である。
るときにＩＣチップ４のパターニング層、特にその最上
面のパッシベーション膜のエッジ部が角錐コレット１３
の凹部１３ａ内面に当たり、膜欠けが生じるという問題
がある。また、この膜欠けはパッシベーション膜だけで
なく、配線の接触不良も引き起こす場合があり、大きな
問題である。
【０００５】したがって、従来においては、ウエハプロ
セスにおいて、半導体素子３のダイシングする部分のパ
ターニング層２を予め除去する「パターン抜き」を施し
ていた。
セスにおいて、半導体素子３のダイシングする部分のパ
ターニング層２を予め除去する「パターン抜き」を施し
ていた。
【０００６】かかるパターン抜きを施した半導体素子の
一例の断面図を図５に示す。図５に示すように、ウエハ
１上には、第１層配線２ａ，層間絶縁層２ｂ，第２層配
線２ｃおよび最終パッシベーション膜２ｄ等からなるパ
ターニング層２が形成されているが、デバイス部３ａ間
のダイシングラインに沿って、スクライブライン３ｂが
形成されている。このスクライブライン３ｂは、パター
ニング層２形成後、新たなマスクを形成し、さらにエッ
チングをして形成するものである。
一例の断面図を図５に示す。図５に示すように、ウエハ
１上には、第１層配線２ａ，層間絶縁層２ｂ，第２層配
線２ｃおよび最終パッシベーション膜２ｄ等からなるパ
ターニング層２が形成されているが、デバイス部３ａ間
のダイシングラインに沿って、スクライブライン３ｂが
形成されている。このスクライブライン３ｂは、パター
ニング層２形成後、新たなマスクを形成し、さらにエッ
チングをして形成するものである。
【０００７】このように、従来、ダイボンディング工程
における膜欠けを防止するために、ウエハプロセスにお
いて、さらにマスク形成およびエッチングの工程が必要
となり、その分、コスト高となっていた。
における膜欠けを防止するために、ウエハプロセスにお
いて、さらにマスク形成およびエッチングの工程が必要
となり、その分、コスト高となっていた。
【０００８】本発明の目的は、このような事情に鑑み、
ウエハプロセスのスクライブライン形成のためのマスク
形成およびエッチング工程を除去することができる半導
体素子のダイシング方法および装置を提供することにあ
る。
ウエハプロセスのスクライブライン形成のためのマスク
形成およびエッチング工程を除去することができる半導
体素子のダイシング方法および装置を提供することにあ
る。
【０００９】
【課題を解決するための手段】前記目的を達成する本発
明は、ウエハプロセスで形成された層を有する半導体素
子をダイシングしてチップとする半導体素子のダイシン
グ方法において、ダイシングする位置の少なくとも前記
層をカットしてＶ溝を形成する工程と、このＶ溝に沿っ
て半導体素子をダイシングしてチップ化する工程とを有
することを特徴とする半導体素子のダイシング方法にあ
る。
明は、ウエハプロセスで形成された層を有する半導体素
子をダイシングしてチップとする半導体素子のダイシン
グ方法において、ダイシングする位置の少なくとも前記
層をカットしてＶ溝を形成する工程と、このＶ溝に沿っ
て半導体素子をダイシングしてチップ化する工程とを有
することを特徴とする半導体素子のダイシング方法にあ
る。
【００１０】また、ウエハプロセスで形成された層を有
する半導体素子をダイシングしてチップとするダイシン
グ装置であって、前記半導体素子のダイシング位置に沿
ってスキャンされるダイシングブレードと、このダイシ
ングブレードの前記スキャン方向上流側配置されて前記
半導体素子のダイシング位置の少なくとも前記層をカッ
トしてＶ溝を形成するＶ溝形成ブレードとを具備するこ
とを特徴とするダイシング装置にある。
する半導体素子をダイシングしてチップとするダイシン
グ装置であって、前記半導体素子のダイシング位置に沿
ってスキャンされるダイシングブレードと、このダイシ
ングブレードの前記スキャン方向上流側配置されて前記
半導体素子のダイシング位置の少なくとも前記層をカッ
トしてＶ溝を形成するＶ溝形成ブレードとを具備するこ
とを特徴とするダイシング装置にある。
【００１１】
【実施例】以下、本発明を実施例に基づいて説明する。
【００１２】図１には、本発明方法による半導体素子の
ダイシング工程を示す。図１に示すように、ウエハ１０
１上に配線パターンを有するパターニング層１０２を形
成した半導体素子１０３をスクライブラインを形成して
いない状態でダイシング装置のステージにセットし（図
１(a) ）、Ｖ溝形成ブレード１１１を用いてＶ溝１０３
ａを形成する。このＶ溝１０３ａは、Ｖ溝形成ブレード
１１１の先端がウエハ１０１まで到達して、ダイシング
ラインに沿った部分の少なくともパターニング層１０２
を除去するものであればよい。次に、このＶ溝１０３ａ
に沿って、通常のダイシングブレード１１２でダイシン
グを行い、ＩＣチップ１０４を形成する（図１(c) ）。
このＩＣチップ１０４は、上面の端部に傾斜面１０４ａ
が形成されているので、図１(d) に示すように、角錐コ
レット１３の凹部１３ａ内に保持された場合、パターニ
ング層１０２の端部が凹部１３ａの内面に当接しない状
態で当該角錐コレット１３の中心に保持されるので、膜
欠けおよび膜圧迫による接触不良の生じる心配はない。
ダイシング工程を示す。図１に示すように、ウエハ１０
１上に配線パターンを有するパターニング層１０２を形
成した半導体素子１０３をスクライブラインを形成して
いない状態でダイシング装置のステージにセットし（図
１(a) ）、Ｖ溝形成ブレード１１１を用いてＶ溝１０３
ａを形成する。このＶ溝１０３ａは、Ｖ溝形成ブレード
１１１の先端がウエハ１０１まで到達して、ダイシング
ラインに沿った部分の少なくともパターニング層１０２
を除去するものであればよい。次に、このＶ溝１０３ａ
に沿って、通常のダイシングブレード１１２でダイシン
グを行い、ＩＣチップ１０４を形成する（図１(c) ）。
このＩＣチップ１０４は、上面の端部に傾斜面１０４ａ
が形成されているので、図１(d) に示すように、角錐コ
レット１３の凹部１３ａ内に保持された場合、パターニ
ング層１０２の端部が凹部１３ａの内面に当接しない状
態で当該角錐コレット１３の中心に保持されるので、膜
欠けおよび膜圧迫による接触不良の生じる心配はない。
【００１３】ここで、傾斜面１０４ａのチップ表面に垂
直な軸に対する傾斜角θ1 は、角錐コレット１３の凹部
１３ａの中心軸に対する開き角θ2 より大きい必要があ
るが、通常４５度程度でよい。
直な軸に対する傾斜角θ1 は、角錐コレット１３の凹部
１３ａの中心軸に対する開き角θ2 より大きい必要があ
るが、通常４５度程度でよい。
【００１４】かかるダイシングは、Ｖ溝を形成した後、
通常のダイシングを行うようにすれば、その実施方法は
限定されないが、好ましくはＶ溝形成を通常のダイシン
グのスキャンと同様に行うことができる装置を用いるの
が好ましい。これは、作業工程を増やすことなく、従来
のウエハプロセスを簡略化できるので、経済的効果が大
きいからである。
通常のダイシングを行うようにすれば、その実施方法は
限定されないが、好ましくはＶ溝形成を通常のダイシン
グのスキャンと同様に行うことができる装置を用いるの
が好ましい。これは、作業工程を増やすことなく、従来
のウエハプロセスを簡略化できるので、経済的効果が大
きいからである。
【００１５】このようにＶ溝形成と通常のダイシングと
を一回のスキャンで同時に行うことができるダイシング
装置の概要を図２に示す。図２に示すように、このダイ
シング装置は、Ｖ溝形成ブレード１２１と通常のダイシ
ングブレード１２２とを具備し、それぞれは、図示しな
い回転駆動手段により回転駆動されるように並設されて
いる。また、半導体素子１０３が載置されるステージ１
２３は、図示しない位置決め移動手段により、半導体素
子１０３をダイシングライン方向に移動するようになっ
ている。ここで、Ｖ溝形成ブレード１２１はダイシング
の際の相対的進行方向上流側に設けられており、したが
って、半導体素子１０３は、Ｖ溝ブレード１２１でＶ溝
が形成された後、すぐにダイシングブレード１２２でダ
イシングされ、チップ１０４にされる。なお、この装置
は、Ｖ溝形成およびダイシング時にダイシングラインに
沿って純水を供給するための純水ノズル１２４を具備す
る。なお、純水ノズル１２４に供給される純水はバブラ
を通過して静電気がカットされたものである。
を一回のスキャンで同時に行うことができるダイシング
装置の概要を図２に示す。図２に示すように、このダイ
シング装置は、Ｖ溝形成ブレード１２１と通常のダイシ
ングブレード１２２とを具備し、それぞれは、図示しな
い回転駆動手段により回転駆動されるように並設されて
いる。また、半導体素子１０３が載置されるステージ１
２３は、図示しない位置決め移動手段により、半導体素
子１０３をダイシングライン方向に移動するようになっ
ている。ここで、Ｖ溝形成ブレード１２１はダイシング
の際の相対的進行方向上流側に設けられており、したが
って、半導体素子１０３は、Ｖ溝ブレード１２１でＶ溝
が形成された後、すぐにダイシングブレード１２２でダ
イシングされ、チップ１０４にされる。なお、この装置
は、Ｖ溝形成およびダイシング時にダイシングラインに
沿って純水を供給するための純水ノズル１２４を具備す
る。なお、純水ノズル１２４に供給される純水はバブラ
を通過して静電気がカットされたものである。
【００１６】かかる装置によれば、一回のスキャンでＶ
溝形成とダイシングを行うことができるので、さらに経
済的効果が大きい。
溝形成とダイシングを行うことができるので、さらに経
済的効果が大きい。
【００１７】
【発明の効果】以上説明したように、本発明は、半導体
素子のダイシングラインにＶ溝を形成した後、ダイシン
グし、チップの上面端部に傾斜面を形成することによ
り、ダイボンド工程でのパターニング層の膜欠けを生じ
ることなく、ウエハラインでのスクライブラインの形成
工程を省略することができるので、実装工程の簡素化を
図ることができるという効果を奏する。
素子のダイシングラインにＶ溝を形成した後、ダイシン
グし、チップの上面端部に傾斜面を形成することによ
り、ダイボンド工程でのパターニング層の膜欠けを生じ
ることなく、ウエハラインでのスクライブラインの形成
工程を省略することができるので、実装工程の簡素化を
図ることができるという効果を奏する。
【図１】本発明の半導体素子のダイシング方法の作業工
程を説明する模式図である。
程を説明する模式図である。
【図２】本発明のダイシング装置の一例の要部を説明す
る模式図である。
る模式図である。
【図３】半導体回路の実装工程を示す模式図である。
【図４】半導体チップのダイボンディング方法を説明す
る模式図である。
る模式図である。
【図５】従来の半導体素子のスクライブラインを説明す
る断面図である。
る断面図である。
１０１ 半導体基板（ウエハ） １０２ パターニング層 １０３ 半導体素子 １０３ａ Ｖ溝 １０４ ＩＣチップ １０４ａ 傾斜面 １１１，１２１ Ｖ溝形成ブレード １１２，１２２ ダイシングブレード
Claims (2)
- 【請求項１】 ウエハプロセスで形成された層を有する
半導体素子をダイシングしてチップとする半導体素子の
ダイシング方法において、ダイシングする位置の少なく
とも前記層をカットするＶ溝を形成する工程と、このＶ
溝に沿って半導体素子をダイシングしてチップ化する工
程とを有することを特徴とする半導体素子のダイシング
方法。 - 【請求項２】 ウエハプロセスで形成された層を有する
半導体素子をダイシングしてチップとするダイシング装
置であって、前記半導体素子のダイシング位置に沿って
スキャンされるダイシングブレードと、このダイシング
ブレードの前記スキャン方向上流側配置されて前記半導
体素子のダイシング位置の少なくとも前記層をカットし
てＶ溝を形成するＶ溝形成ブレードとを具備することを
特徴とするダイシング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13198794A JPH07335591A (ja) | 1994-06-14 | 1994-06-14 | 半導体素子のダイシング方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13198794A JPH07335591A (ja) | 1994-06-14 | 1994-06-14 | 半導体素子のダイシング方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07335591A true JPH07335591A (ja) | 1995-12-22 |
Family
ID=15070910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13198794A Pending JPH07335591A (ja) | 1994-06-14 | 1994-06-14 | 半導体素子のダイシング方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07335591A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020161615A (ja) * | 2019-03-26 | 2020-10-01 | 株式会社ディスコ | パッケージチップの製造方法 |
-
1994
- 1994-06-14 JP JP13198794A patent/JPH07335591A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020161615A (ja) * | 2019-03-26 | 2020-10-01 | 株式会社ディスコ | パッケージチップの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923995A (en) | Methods and apparatuses for singulation of microelectromechanical systems | |
| US20070155131A1 (en) | Method of singulating a microelectronic wafer | |
| US7179723B2 (en) | Wafer processing method | |
| US20060148211A1 (en) | Wafer dividing method | |
| US7446022B2 (en) | Wafer laser processing method | |
| US20050155954A1 (en) | Semiconductor wafer processing method | |
| KR100401752B1 (ko) | 수직형 웨이퍼 소잉 장치 | |
| US20050140030A1 (en) | Scribe street width reduction by deep trench and shallow saw cut | |
| US20050101108A1 (en) | Semiconductor wafer dividing method | |
| US20080064187A1 (en) | Production Method for Stacked Device | |
| CN107591361B (zh) | 半导体器件芯片的制造方法 | |
| US6974726B2 (en) | Silicon wafer with soluble protective coating | |
| KR20180051394A (ko) | 웨이퍼의 가공 방법 | |
| US20230040267A1 (en) | Laser dicing for singulation | |
| US6951800B2 (en) | Method of making semiconductor device that has improved structural strength | |
| US20060255431A1 (en) | Semiconductor wafer | |
| JPH08293476A (ja) | 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク | |
| KR20200014195A (ko) | 칩 제조 방법 | |
| JP2001250800A (ja) | 半導体装置の製造方法、電気光学装置及び電気光学装置の製造方法 | |
| JP2002319554A (ja) | ウェーハ分割方法およびウェーハ分割装置 | |
| US20040235272A1 (en) | Scribe street width reduction by deep trench and shallow saw cut | |
| JPH07335591A (ja) | 半導体素子のダイシング方法および装置 | |
| US11024542B2 (en) | Manufacturing method of device chip | |
| JP2001345287A (ja) | 半導体装置の製造方法 | |
| US20020100558A1 (en) | Inner lead bonding apparatus |