KR20200014195A - 칩 제조 방법 - Google Patents

칩 제조 방법 Download PDF

Info

Publication number
KR20200014195A
KR20200014195A KR1020190081485A KR20190081485A KR20200014195A KR 20200014195 A KR20200014195 A KR 20200014195A KR 1020190081485 A KR1020190081485 A KR 1020190081485A KR 20190081485 A KR20190081485 A KR 20190081485A KR 20200014195 A KR20200014195 A KR 20200014195A
Authority
KR
South Korea
Prior art keywords
wafer
enlargement
debris
processing groove
chip
Prior art date
Application number
KR1020190081485A
Other languages
English (en)
Inventor
사토시 겐다
유키 오가와
겐타로 오다나카
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20200014195A publication Critical patent/KR20200014195A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof

Abstract

(과제) 칩의 제조 비용의 증대를 억제하면서, 칩의 품질 저하를 방지하는 것이 가능한 칩 제조 방법을 제공한다.
(해결 수단) 복수의 분할 예정 라인에 의해 구획된 영역에 형성된 디바이스와, 분할 예정 라인에 형성된 Cu 를 포함하는 금속층을 표면측에 구비하는 Si 를 포함하는 웨이퍼를 분할하여 칩을 제조하는 칩 제조 방법으로서, 웨이퍼의 표면측에 보호막을 형성하는 보호막 형성 스텝과, 보호막 형성 스텝의 실시 후, 웨이퍼에 대하여 흡수성을 갖는 파장의 레이저 빔을 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 조사하여, 금속층을 제거하면서 웨이퍼에 가공 홈을 형성하는 레이저 가공 홈 형성 스텝과, 레이저 가공 홈 형성 스텝의 실시 후, 가공 홈의 형성에 의해 발생하고 가공 홈의 내부에 부착된 데브리의 비대화를 촉진시키는 비대화 촉진 스텝과, 비대화 촉진 스텝의 실시 후, 가공 홈을 따라 웨이퍼를 분할하는 분할 스텝을 포함한다.

Description

칩 제조 방법{METHOD OF MANUFACTURING CHIP}
본 발명은, 웨이퍼를 분할하여 칩을 제조하는 칩 제조 방법에 관한 것이다.
반도체 디바이스 칩의 제조 공정에 있어서는, 분할 예정 라인 (스트리트) 에 의해 구획된 영역에 각각 IC (Integrated Circuit), LSI (Large Scale Integration) 등의 디바이스가 형성된 반도체 웨이퍼가 사용된다. 이 반도체 웨이퍼를 분할 예정 라인을 따라 분할함으로써, 디바이스를 각각 구비하는 복수의 반도체 디바이스 칩이 얻어진다. 마찬가지로, LED (Light Emitting Diode) 등의 광 디바이스가 형성된 광 디바이스 웨이퍼를 분할함으로써, 광 디바이스 칩이 제조된다.
상기 반도체 웨이퍼나 광 디바이스 웨이퍼 등으로 대표되는 웨이퍼의 분할에는, 예를 들어, 웨이퍼를 유지하는 척 테이블과, 웨이퍼를 절삭하는 원환상의 절삭 블레이드가 장착되는 스핀들을 구비하는 절삭 장치가 사용된다. 척 테이블에 의해 웨이퍼를 유지하고, 절삭 블레이드를 회전시켜 웨이퍼에 절입시킴으로써, 웨이퍼가 절단된다.
웨이퍼의 분할 예정 라인에는, 디바이스의 배선이나 전극 등을 구성하는 금속층의 일부가 형성되는 경우가 있다. 이와 같은 웨이퍼에 절삭 블레이드를 절입시키면, 분할 예정 라인에 형성된 금속층이 회전하는 절삭 블레이드와 접촉하여 잡아 늘려져, 수염 형상의 버가 발생한다. 이 버는, 웨이퍼의 분할에 의해 얻어진 칩의 배선이나 전극의 단락이나, 본딩 불량 등의 원인이 된다.
따라서, 절삭 블레이드로 웨이퍼를 절삭하기 전에, 분할 예정 라인을 따라 레이저 빔을 조사함으로써 웨이퍼에 가공 홈을 형성하는 수법이 제안되어 있다 (예를 들어, 특허문헌 1). 이 수법에 의하면, 레이저 빔의 조사에 의해 분할 예정 라인에 형성된 금속층이 제거되기 때문에, 그 후에 절삭 블레이드에 의해 웨이퍼를 절삭할 때, 버의 발생이 억제된다.
그러나, 레이저 빔의 조사에 의해 금속층을 제거하면, 금속을 포함하는 데브리가 발생하여 가공 홈의 내부에 부착하는 경우가 있다. 그리고, 이 데브리가 Cu 를 포함하고, 웨이퍼가 Si 를 포함하는 경우, 웨이퍼와 접촉한 데브리가 시간의 경과와 함께 성장, 비대화되는 것이 확인되고 있다. 그리고, 비대화된 데브리가 칩에 포함되는 금속층과 접촉하면, 칩의 배선이나 전극의 단락을 일으키는 경우가 있다. 그 때문에, 데브리는 제거되는 것이 요망된다.
예를 들어 특허문헌 2 에는, 레이저 빔의 조사에 의해 발생한 데브리를 드라이 에칭에 의해 제거하는 수법이 개시되어 있다. 이와 같이 데브리를 제거함으로써, 배선이나 전극의 단락에 의한 칩의 품질 저하를 방지할 수 있다.
일본 공개특허공보 2006-190779호 일본 공개특허공보 2017-92363호
전술한 바와 같이, 웨이퍼에 레이저 빔을 조사함으로써 발생한 데브리는 칩의 품질 저하의 원인이 되기 때문에, 제거되는 것이 바람직하다. 그러나, 드라이 에칭에 의해 데브리를 제거하는 경우, 드라이 에칭을 실시하기 위한 장치가 필요해져, 칩의 제조 비용의 증대를 초래한다.
본 발명은 이러한 문제를 감안하여 이루어진 것으로, 칩의 제조 비용의 증대를 억제하면서, 칩의 품질 저하를 방지하는 것이 가능한 칩 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 양태에 의하면, 복수의 분할 예정 라인에 의해 구획된 영역에 형성된 디바이스와, 그 분할 예정 라인에 형성된 Cu 를 포함하는 금속층을 표면측에 구비하는 Si 를 포함하는 웨이퍼를 분할하여 칩을 제조하는 칩 제조 방법으로서, 그 웨이퍼의 표면측에 보호막을 형성하는 보호막 형성 스텝과, 그 보호막 형성 스텝의 실시 후, 그 웨이퍼에 대하여 흡수성을 갖는 파장의 레이저 빔을 그 웨이퍼의 표면측으로부터 그 분할 예정 라인을 따라 조사하여, 그 금속층을 제거하면서 그 웨이퍼에 가공 홈을 형성하는 레이저 가공 홈 형성 스텝과, 그 레이저 가공 홈 형성 스텝의 실시 후, 그 가공 홈의 형성에 의해 발생하고 그 가공 홈의 내부에 부착된 데브리의 비대화를 촉진시키는 비대화 촉진 스텝과, 그 비대화 촉진 스텝의 실시 후, 그 가공 홈을 따라 그 웨이퍼를 분할하는 분할 스텝을 포함하는 칩 제조 방법이 제공된다.
또한, 그 칩 제조 방법은, 그 비대화 촉진 스텝의 실시 후에, 그 보호막을 제거하는 제거 스텝을 추가로 포함하고 있어도 된다. 또, 그 분할 스텝에서는, 그 가공 홈의 폭보다 폭이 작은 절삭 블레이드를 그 가공 홈을 따라 그 웨이퍼에 절입시켜, 웨이퍼를 분할해도 된다.
또, 그 비대화 촉진 스텝에서는, 온도가 50 ℃ 이상 200 ℃ 이하인 환경 하에 그 웨이퍼를 배치함으로써 그 데브리의 비대화를 촉진시켜도 된다. 또, 그 비대화 촉진 스텝에서는, 습도가 75 ％ 이상인 환경 하에 그 웨이퍼를 배치함으로써 그 데브리의 비대화를 촉진시켜도 된다.
본 발명의 일 양태에 관련된 칩 제조 방법에서는, 레이저 빔의 조사에 의해 웨이퍼에 가공 홈을 형성한 후, 가공 홈의 내부에 부착된 데브리를 비대화시키는 처리를 실시한다. 데브리를 비대화시키면, 이후의 공정 (절삭 블레이드에 의한 웨이퍼의 절삭 등) 을 실시할 때, 동시에 데브리가 제거되기 쉬워진다. 그 때문에, 대규모의 공정을 실시하지 않고 데브리를 용이하게 제거할 수 있어, 칩의 제조 비용의 증대를 억제하면서 칩의 품질 저하를 방지할 수 있다.
도 1 은 웨이퍼를 나타내는 사시도이다.
도 2 는 웨이퍼를 나타내는 단면도이다.
도 3 은 프레임 유닛을 나타내는 사시도이다.
도 4 는 보호막이 형성된 웨이퍼를 나타내는 단면도이다.
도 5 는 레이저 가공 장치를 나타내는 사시도이다.
도 6(A) 는 가공 홈이 형성된 웨이퍼를 나타내는 단면도이고, 도 6(B) 는 데브리가 비대화된 모습을 나타내는 단면도이다.
도 7 은 절삭 장치를 나타내는 사시도이다.
도 8 은 분할 스텝의 모습을 나타내는 단면도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시형태를 설명한다. 먼저, 본 실시형태에 관련된 칩 제조 방법에 사용하는 것이 가능한 웨이퍼의 구성예에 대해 설명한다. 도 1 은 웨이퍼 (11) 를 나타내는 사시도이다. 웨이퍼 (11) 는 원반상으로 형성되어 있고, 표면 (11a) 및 이면 (11b) 을 구비한다.
웨이퍼 (11) 는, 서로 교차하도록 격자상으로 배열된 복수의 분할 예정 라인 (스트리트) (13) 에 의해 복수의 영역으로 구획되어 있다. 이 복수의 영역의 표면 (11a) 측에는 각각, IC (Integrated Circuit), LSI (Large Scale Integration) 등으로 구성되는 디바이스 (15) 가 형성되어 있다.
웨이퍼 (11) 는, Si 를 포함하는 재료에 의해 형성되어 있다. 예를 들어 웨이퍼 (11) 는, Si, SiC, SiGe 등의 재료에 의해 형성할 수 있다. 또한, 웨이퍼 (11) 의 형상, 크기 등에 제한은 없다. 또, 디바이스 (15) 의 종류, 수량, 형상, 구조, 크기, 배치 등에도 제한은 없다.
도 2 는, 웨이퍼 (11) 를 나타내는 단면도이다. 도 2 에 나타내는 바와 같이, 웨이퍼 (11) 의 표면 (11a) 측에는, 디바이스 (15) 를 구성하는 금속층이나 절연층 등을 구비하는 적층체 (17) 가 형성되어 있다. 또, 인접하는 디바이스 (15) 사이에는, Cu 를 포함하는 금속층 (19) 이 분할 예정 라인 (13) 을 덮도록 형성되어 있다.
금속층 (19) 은, 예를 들어 디바이스 (15) 를 구성하는 배선층이나 전극 등에 상당한다. 즉, 도 2 에서는 편의상, 적층체 (17) 와 금속층 (19) 을 각각 개별적으로 나타내고 있지만, 금속층 (19) 이 적층체 (17) 를 구성하는 층의 일부이고, 이 금속층 (19) 의 일부가 분할 예정 라인 (13) 위까지 형성되어 있어도 된다. 요컨대, 적층체 (17) 와 금속층 (19) 은 연결된 상태로 일체로 형성되어 있어도 된다.
단, 금속층 (19) 의 양태는 이것에 한정되지 않는다. 예를 들어 금속층 (19) 은, 디바이스 (15) 의 동작을 평가하기 위한 TEG (Test Element Group) 를 구성하는 금속층 등이어도 된다.
상기 웨이퍼 (11) 를 환상 프레임으로 지지함으로써, 프레임 유닛이 구성된다. 도 3 은 프레임 유닛 (25) 을 나타내는 사시도이다. 도 3 에 나타내는 바와 같이, 웨이퍼 (11) 의 이면 (11b) 측은, 수지 등의 재료로 이루어지고 웨이퍼 (11) 보다 직경이 큰 원형의 테이프 (21) 의 중앙부에 첩부된다. 또, 테이프 (21) 의 외주부는, 중앙부에 원형의 개구 (23a) 를 구비하는 환상 프레임 (23) 에 첩부된다. 이로써, 테이프 (21) 를 개재하여 환상 프레임 (23) 에 지지된 웨이퍼 (11) 를 구비하는 프레임 유닛 (25) 이 구성된다.
분할 예정 라인 (13) 을 따라 웨이퍼 (11) 를 분할함으로써, 디바이스 (15) 를 각각 포함하는 복수의 칩이 얻어진다. 웨이퍼 (11) 의 분할은, 예를 들어 원환상의 절삭 블레이드에 의해 웨이퍼 (11) 를 분할 예정 라인 (13) 을 따라 절삭함으로써 실시된다. 단, 도 2 에 나타내는 바와 같이 분할 예정 라인 (13) 에는 금속층 (19) 이 형성되어 있기 때문에, 절삭 블레이드를 분할 예정 라인 (13) 을 따라 절입시키면, 금속층 (19) 에 포함되는 금속이 절삭 블레이드와 접촉하여 잡아 늘려져, 수염 형상의 버가 발생하는 경우가 있다.
그 때문에 본 실시형태에서는, 절삭 블레이드에 의해 웨이퍼 (11) 를 절삭하기 전에, 분할 예정 라인 (13) 을 따라 레이저 빔을 조사하여 금속층 (19) 을 제거한다. 이로써, 웨이퍼 (11) 를 분할할 때의 절삭 블레이드와 금속층 (19) 의 접촉을 피해, 버의 발생을 방지할 수 있다. 이하, 본 실시형태에 관련된 칩 제조 방법의 구체예를 설명한다.
먼저, 웨이퍼 (11) 의 표면 (11a) 측에, 디바이스 (15) 를 보호하는 보호막을 형성한다 (보호막 형성 스텝). 도 4 는, 보호막 (27) 이 형성된 웨이퍼 (11) 를 나타내는 단면도이다. 보호막 (27) 은, 웨이퍼 (11) 의 표면 (11a) 측을 덮도록 형성된다. 또한, 보호막 (27) 은, PVA (폴리비닐알코올), PEG (폴리에틸렌글리콜) 등의 수용성의 수지에 의해 형성하는 것이 바람직하다. 보호막 (27) 에 수용성의 수지를 사용함으로써, 이후의 공정에서 보호막 (27) 을 용이하게 제거하는 것이 가능해진다.
다음으로, 웨이퍼 (11) 의 분할 예정 라인 (13) 을 따라 레이저 빔을 조사함으로써, 금속층 (19) 을 제거하면서 웨이퍼 (11) 에 가공 홈을 형성한다 (레이저 가공 홈 형성 스텝). 웨이퍼 (11) 에 대한 레이저 빔의 조사는, 레이저 가공 장치를 사용하여 실시된다.
도 5 는, 레이저 가공 장치 (2) 를 나타내는 사시도이다. 레이저 가공 장치 (2) 는, 웨이퍼 (11) 를 유지하는 척 테이블 (4) 과, 척 테이블 (4) 에 의해 유지된 웨이퍼 (11) 에 레이저 빔을 조사하는 레이저 가공 유닛 (6) 을 구비한다.
척 테이블 (4) 은, 테이프 (21) 를 개재하여 웨이퍼 (11) 를 흡인 유지한다. 구체적으로는, 척 테이블 (4) 의 상면이 웨이퍼 (11) 를 유지하는 유지면을 구성하고 있고, 이 유지면은 척 테이블 (4) 의 내부에 형성된 흡인로 (도시 생략) 를 통해 흡인원 (도시 생략) 과 접속되어 있다.
척 테이블 (4) 의 주위에는, 환상 프레임 (23) 을 파지하여 고정시키는 복수의 클램프 (도시 생략) 가 형성되어 있다. 또, 척 테이블 (4) 은, 척 테이블 (4) 의 하부측에 형성된 이동 기구 (도시 생략) 및 회전 기구 (도시 생략) 와 연결되어 있다. 척 테이블 (4) 은, 이동 기구에 의해 X 축 방향 (가공 이송 방향) 및 Y 축 방향 (산출 이송 방향) 으로 이동하고, 회전 기구에 의해 Z 축 방향 (연직 방향) 과 대체로 평행한 회전축의 둘레를 회전한다.
웨이퍼 (11) 는, 표면 (11a) 측이 상방으로 노출되도록, 테이프 (21) 를 개재하여 척 테이블 (4) 의 유지면에 의해 지지된다. 또, 척 테이블 (4) 의 주위에 구비된 클램프에 의해 환상 프레임 (23) 이 고정된다. 이 상태로 척 테이블 (4) 의 유지면에 흡인원의 부압을 작용시키면, 웨이퍼 (11) 가 척 테이블 (4) 에 의해 흡인 유지된다.
척 테이블 (4) 의 상방에는, 레이저 가공 유닛 (6) 이 배치되어 있다. 레이저 가공 유닛 (6) 은, 적어도 일부가 웨이퍼 (11) 에 흡수되는 파장의 레이저 빔 (웨이퍼 (11) 에 대하여 흡수성을 갖는 파장의 레이저 빔) 을 소정의 위치에서 집광시키도록 구성되어 있다. 예를 들어 레이저 가공 유닛 (6) 은, YAG 레이저, YVO4 레이저 등의 펄스 레이저 빔 발진기 (도시 생략) 와, 펄스 레이저 빔 발진기로부터 발진된 펄스 레이저 빔을 집광하는 집광기 (도시 생략) 를 구비한다.
또, 레이저 가공 유닛 (6) 의 측방에는, 척 테이블 (4) 에 의해 유지된 웨이퍼 (11) 등을 촬상하기 위한 촬상 유닛 (8) 이 배치되어 있다. 이 촬상 유닛 (8) 에 의해 취득되는 화상에 기초하여 척 테이블 (4) 및 레이저 가공 유닛 (6) 의 위치가 제어되고, 웨이퍼 (11) 에 대한 레이저 빔의 조사 위치가 조절된다.
웨이퍼 (11) 에 레이저 빔을 조사할 때에는, 척 테이블 (4) 을 레이저 가공 유닛 (6) 의 아래로 이동시키고, 레이저 가공 유닛 (6) 으로부터 웨이퍼 (11) 에 대하여 흡수성을 갖는 파장의 레이저 빔을 조사하면서 척 테이블 (4) 을 가공 이송 방향 (X 축 방향) 으로 이동시킨다. 이로써, 레이저 빔이 분할 예정 라인 (13) 을 따라 조사되어, 웨이퍼 (11) 에는 선상의 가공 홈이 형성된다.
도 6(A) 는, 가공 홈 (11c) 이 형성된 웨이퍼 (11) 를 나타내는 단면도이다. 웨이퍼 (11) 에 레이저 빔이 조사되면, 웨이퍼 (11) 의 표면 (11a) 측에 어블레이션 가공이 실시된다. 그 결과, 도 6(A) 에 나타내는 바와 같이, 측벽 (11d, 11e) 및 바닥부 (11f) 에 의해 구성되고, 그 깊이가 금속층 (19) 의 두께를 초과하는 가공 홈 (11c) 이 형성되고, 분할 예정 라인 (13) 에 형성된 금속층 (19) 이 제거된다. 또한, 도 6(A) 에 나타내는 바와 같이, 금속층 (19) 의 일부는 가공 홈 (11c) 의 양단에 잔류하고 있어도 된다.
Cu 를 포함하는 금속층 (19) 에 대하여 어블레이션 가공을 실시하면, 가공 홈 (11c) 의 측벽 (11d, 11e) 이나 바닥부 (11f) 에 Cu 를 포함하는 데브리 (29) 가 부착하는 경우가 있다. 그리고, 가공 홈 (11c) 의 내부에 데브리 (29) 가 잔류한 상태로 시간이 경과하면, 데브리 (29) 가 성장하여 비대화된다. 이 비대화는, 데브리 (29) 에 포함되는 Cu 와, 웨이퍼 (11) 에 포함되는 Si 및 공기 중의 수분이 반응함으로써 발생하고 있는 것으로 생각된다.
구체적으로는, 레이저 빔의 조사에 의해 발생한 데브리 (29) 가 가공 홈 (11c) 의 내부에서 측벽 (11d, 11e) 또는 바닥부 (11f) 에 접촉하면, 데브리 (29) 에 포함되는 Cu 와 웨이퍼 (11) 에 포함되는 Si 가 반응하여, 데브리 (29) 의 성장의 핵이 되는 Cu3Si 가 형성된다. 그리고, 이 Cu3Si 가 공기 중에 포함되는 수분과 반응하면, Cu3Si 의 표면에 Cu2O 와 Cu 를 포함하는 층이 형성된다.
데브리 (29) 의 비대화는, 상기와 같은 과정을 거쳐 발생하고 있는 것으로 추찰된다. 그리고, 가공 홈 (11c) 의 내부에 부착된 데브리 (29) 의 비대화가 진행되면, 데브리 (29) 가 금속층 (19) 등과 접촉하여 단락이 발생하고, 웨이퍼 (11) 를 분할하여 얻은 칩의 품질 저하를 초래하는 경우가 있다. 그 때문에, 데브리 (29) 는 제거되는 것이 바람직하다.
본 실시형태에 있어서는, 레이저 빔의 조사에 의해 웨이퍼 (11) 에 가공 홈 (11c) 을 형성한 후, 가공 홈 (11c) 의 내부에 부착된 데브리 (29) 의 비대화를 촉진시키는 처리를 실시한다 (비대화 촉진 스텝). 데브리 (29) 를 비대화시키면, 이후의 공정 (절삭 블레이드에 의한 웨이퍼의 절삭 등) 을 실시할 때, 동시에 데브리 (29) 가 제거되기 쉬워진다. 그 때문에, 드라이 에칭 등의 대규모의 공정을 추가하지 않고 데브리 (29) 를 용이하게 제거할 수 있어, 칩의 제조 비용의 증대를 억제하면서 칩의 품질 저하를 방지할 수 있다.
데브리 (29) 의 비대화는, 상기와 같이 데브리 (29) 에 포함되는 Cu 와, 웨이퍼 (11) 에 포함되는 Si 및 수분의 반응 (이하, 비대화 반응) 에 의해 발생하는 것으로 추찰된다. 그 때문에, 비대화 반응을 촉진시키면, 데브리 (29) 의 비대화도 촉진되는 것으로 생각된다.
비대화 반응의 촉진은, 웨이퍼 (11) 를 고온 또는 고습의 환경 하에 배치함으로써 실시할 수 있다. 예를 들어, 습도가 75 ％ 이상인 환경 하, 또는 온도가 50 ℃ 이상 200 ℃ 이하인 환경 하에 웨이퍼 (11) 를 배치함으로써, 비대화 반응이 촉진된다. 또, 이들 조건을 동시에 만족하는 환경 하에 웨이퍼 (11) 를 배치해도 된다.
또한, 전술한 바와 같이 비대화 반응에는 Cu3Si 와 수분의 반응이 포함된다. 그 때문에, 데브리 (29) 의 비대화를 촉진하기 위해서는, 특히 웨이퍼 (11) 를 습도가 75 ％ 이상인 고습 환경 하에 배치하는 것이 바람직하다.
단, 비대화 반응을 촉진시키는 처리는 상기에 한정되지 않는다. 예를 들어, 압력이 대기압보다 높은 고압 환경 하에 웨이퍼 (11) 를 배치해도 된다. 또, 온도가 고온과 저온으로 교대로 변화하는 환경 하에 웨이퍼 (11) 를 배치해도 된다. 또한, 고온은 실온보다 높은 온도 (예를 들어 150 ℃ 정도) 로 설정할 수 있고, 저온은 실온보다 낮은 온도 (예를 들어 -65 ℃ 정도) 로 설정할 수 있다.
또, 테이프 (21) (도 3 참조) 는, 비대화 촉진 스텝의 실시 중에 웨이퍼 (11) 의 유지에 지장이 발생하지 않는 정도의 내열성을 갖는 재료로 이루어지는 것이 바람직하다. 이 경우, 비대화 촉진 스텝의 실시 전에 웨이퍼 (11) 로부터 테이프 (21) 를 박리할 필요가 없기 때문에, 공정의 간략화를 도모할 수 있다.
상기 비대화 촉진 스텝을 실시하면, 가공 홈 (11c) 의 내부에 부착된 데브리 (29) 가 비대화된다. 도 6(B) 는, 데브리 (29) 가 비대화된 모습을 나타내는 단면도이다. 데브리 (29) 의 발생시에는 데브리 (29) 의 직경은 예를 들어 1 ㎛ 이하 정도이지만, 비대화 반응을 촉진시킴으로써, 데브리 (29) 의 직경은 예를 들어 10 ㎛ 정도까지 증대된다.
다음으로, 웨이퍼 (11) 를 가공 홈 (11c) 을 따라 분할한다 (분할 스텝). 웨이퍼 (11) 의 분할은, 예를 들어 환상의 절삭 블레이드가 장착된 절삭 장치를 사용하여 웨이퍼 (11) 를 절삭함으로써 실시한다.
도 7 은, 절삭 장치 (10) 를 나타내는 사시도이다. 절삭 장치 (10) 는, 웨이퍼 (11) 를 유지하는 척 테이블 (12) 과, 척 테이블 (12) 에 의해 유지된 웨이퍼 (11) 를 절삭하는 절삭 블레이드 (18) 를 구비한 절삭 유닛 (14) 을 구비한다.
척 테이블 (12) 은, 테이프 (21) 를 개재하여 웨이퍼 (11) 를 흡인 유지한다. 구체적으로는, 척 테이블 (12) 의 상면이 웨이퍼 (11) 를 유지하는 유지면을 구성하고 있고, 이 유지면은 척 테이블 (12) 의 내부에 형성된 흡인로 (도시 생략) 를 통해 흡인원 (도시 생략) 과 접속되어 있다.
척 테이블 (12) 의 주위에는, 환상 프레임 (23) 을 파지하여 고정시키는 복수의 클램프 (도시 생략) 가 형성되어 있다. 또, 척 테이블 (12) 은, 척 테이블 (12) 의 하부측에 형성된 이동 기구 (도시 생략) 및 회전 기구 (도시 생략) 와 연결되어 있다. 척 테이블 (12) 은, 이동 기구에 의해 X 축 방향 (가공 이송 방향) 및 Y 축 방향 (산출 이송 방향) 으로 이동하고, 회전 기구에 의해 Z 축 방향 (연직 방향) 과 대체로 평행한 회전축의 둘레로 회전한다.
웨이퍼 (11) 는, 표면 (11a) 측이 상방으로 노출되도록, 테이프 (21) 를 개재하여 척 테이블 (12) 의 유지면에 의해 지지된다. 또, 척 테이블 (12) 의 주위에 구비된 클램프에 의해 환상 프레임 (23) 이 고정된다. 이 상태로 척 테이블 (12) 의 유지면에 흡인원의 부압을 작용시키면, 웨이퍼 (11) 가 척 테이블 (12) 에 의해 흡인 유지된다.
척 테이블 (4) 의 상방에는, 절삭 유닛 (14) 이 배치되어 있다. 절삭 유닛 (14) 은, 스핀들 하우징 (16) 을 구비하고, 스핀들 하우징 (16) 내에는 모터 등의 회전 구동원과 접속된 스핀들 (도시 생략) 이 수용되어 있다. 스핀들의 선단부는 스핀들 하우징 (16) 의 외부로 노출되어 있고, 이 선단부에는 원환상의 절삭 블레이드 (18) 가 장착되어 있다.
절삭 블레이드 (18) 는, 다이아몬드 등으로 이루어지는 지립을 본드재로 결합함으로써 형성된다. 본드재로는, 예를 들어 메탈 본드, 레진 본드, 비트리파이드 본드 등이 사용된다. 스핀들을 회전시킴으로써 절삭 블레이드 (18) 를 회전시키고, 절삭 블레이드 (18) 를 척 테이블 (12) 에 의해 유지된 웨이퍼 (11) 에 절입시킴으로써, 웨이퍼 (11) 의 절삭 가공이 실시된다.
또, 절삭 유닛 (14) 의 측방에는, 척 테이블 (12) 에 의해 유지된 웨이퍼 (11) 등을 촬상하기 위한 촬상 유닛 (20) 이 배치되어 있다. 이 촬상 유닛 (20) 에 의해 취득되는 화상에 기초하여, 척 테이블 (12) 의 위치와 절삭 유닛 (14) 의 위치가 제어된다.
도 8 은, 분할 스텝의 모습을 나타내는 단면도이다. 절삭 블레이드 (18) 에 의해 웨이퍼 (11) 를 절삭할 때에는, 먼저, 절삭 블레이드 (18) 의 하단 (18a) 이 웨이퍼 (11) 의 이면 (11b) 보다 하방에 배치되도록 절삭 유닛 (14) 을 위치시킨다. 이 상태로 척 테이블 (12) 을 가공 이송 방향으로 이동시키면 (가공 이송), 절삭 블레이드 (18) 와 웨이퍼 (11) 가 분할 예정 라인 (13) 을 따라 상대적으로 이동한다. 그 결과, 절삭 블레이드 (18) 가 웨이퍼 (11) 에 절입되어, 웨이퍼 (11) 는 가공 홈 (11c) 을 따라 절단된다.
절삭 블레이드 (18) 의 폭은 가공 홈 (11c) 의 폭보다 작고, 절삭 블레이드 (18) 는 도 8 에 나타내는 바와 같이 가공 홈 (11c) 의 측벽 (11d, 11e) 에 끼워진 영역을 통과하도록 웨이퍼 (11) 를 절삭한다. 가공 홈 (11c) 이 형성된 영역에서는 금속층 (19) 이 제거되어 있기 때문에, 절삭 블레이드 (18) 와 금속층 (19) 의 접촉에 의한 버의 발생이 회피된다.
또, 웨이퍼 (11) 의 절삭시, 절삭 블레이드 (18) 는 가공 홈 (11c) 의 내부에 부착된 데브리 (29) (도 6(B) 참조) 와 접촉하여 데브리 (29) 를 제거한다. 데브리 (29) 는 비대화 촉진 스텝을 거쳐 비대화되어 있기 때문에, 웨이퍼 (11) 의 절삭시에 절삭 블레이드 (18) 와 접촉하기 쉬워, 제거되기 쉽다.
또한, 절삭 블레이드 (18) 의 구체적인 폭이나 위치는, 데브리 (29) 의 크기에 따라 적절히 설정된다. 예를 들어, 절삭 블레이드 (18) 를 가공 홈 (11c) 을 따라 절입시켰을 때, 절삭 블레이드 (18) 의 일방의 측면 (18b) 과 측벽 (11d) 사이의 거리, 및 절삭 블레이드 (18) 의 타방의 측면 (18c) 과 측벽 (11e) 사이의 거리가, 데브리 (29) 의 직경 (예를 들어, 10 ㎛ 정도) 미만이 되도록, 절삭 블레이드 (18) 의 치수나 위치를 설정한다. 또, 동일한 가공 홈 (11c) 을 따라 절삭 블레이드 (18) 를 2 회씩 절입시켜, 측벽 (11d) 측에 부착된 데브리 (29) 의 제거와, 측벽 (11e) 측에 부착된 데브리 (29) 의 제거를 별도로 실시해도 된다.
이와 같이 분할 스텝에서는, 웨이퍼 (11) 의 분할과 데브리 (29) 의 제거가 동일 공정에서 실시된다. 이로써, 새로운 공정을 추가하지 않고 데브리 (29) 를 제거할 수 있다.
또, 절삭 블레이드 (18) 로 웨이퍼 (11) 를 절삭할 때에는, 절삭 블레이드 (18) 및 웨이퍼 (11) 에 순수 등의 절삭액이 공급된다. 이 절삭액의 공급에 의해, 절삭 블레이드 (18) 및 웨이퍼 (11) 가 냉각됨과 함께, 절삭에 의해 발생한 부스러기 (절삭 부스러기) 가 씻겨나간다. 이 때, 절삭 블레이드 (18) 에 의해 제거된 데브리 (29) 도 동시에 씻겨나가기 때문에, 데브리 (29) 가 웨이퍼 (11) 에 잔류하는 것을 방지할 수 있다.
또, 보호막 (27) 이 수용성의 수지로 이루어지는 경우, 웨이퍼 (11) 에 절삭액이 공급되면 보호막 (27) 이 제거된다. 즉, 분할 스텝의 실시에 의해 보호막 (27) 의 제거도 실시되기 때문에, 보호막 (27) 을 제거하기 위한 처리를 별도로 실시할 필요가 없어, 공정이 간략화된다.
단, 분할 스텝의 실시 후에 보호막 (27) 이 잔류하고 있는 경우에는, 웨이퍼 (11) 에 순수 등을 공급함으로써, 보호막 (27) 을 제거하는 공정을 별도로 실시해도 된다 (제거 스텝). 또, 보호막 (27) 은, 순수와 기체 (에어 등) 의 혼합 유체를 웨이퍼 (11) 에 분사함으로써 제거해도 된다.
그리고, 모든 분할 예정 라인 (13) 을 따라 웨이퍼 (11) 를 절단하면, 웨이퍼 (11) 는 디바이스 (15) 를 각각 구비하는 복수의 칩으로 분할된다. 본 실시형태에 있어서는, 분할 스텝에 있어서 데브리 (29) 가 제거되기 때문에, 데브리 (29) 의 칩에 대한 부착을 회피할 수 있어, 칩의 품질 저하를 방지할 수 있다.
또한, 상기에서는 절삭 블레이드 (18) 를 사용하여 웨이퍼 (11) 를 분할하는 예에 대해 설명했지만, 웨이퍼 (11) 를 분할하는 방법은 상기에 한정되지 않는다. 예를 들어, 레이저 가공 장치나 플라즈마 에칭 장치 등을 사용하여 분할 스텝을 실시해도 된다.
레이저 가공 장치를 사용하는 경우에는, 레이저 빔을 가공 홈 (11c) 을 따라 조사함으로써, 웨이퍼 (11) 의 내부에 개질된 층 (개질층) 을 분할 예정 라인 (13) 을 따라 형성한다. 이 개질층이 형성된 영역은 웨이퍼 (11) 의 다른 영역보다 물러지기 때문에, 개질층이 형성된 웨이퍼 (11) 에 외력을 부여하면, 개질층을 기점으로 하여 웨이퍼 (11) 가 분할된다. 웨이퍼 (11) 에 대한 외력의 부여는, 예를 들어 테이프 (21) 를 확장함으로써 실시된다.
플라즈마 에칭 장치를 사용하는 경우에는, 웨이퍼 (11) 의 가공 홈 (11c) 이외의 영역을 덮는 마스크를 형성한 상태로, 웨이퍼 (11) 를 플라즈마 에칭에 의해 가공한다. 이로써, 웨이퍼 (11) 가 가공 홈 (11c) 을 따라 에칭되어 분할된다.
상기와 같이, 절삭 블레이드 (18) 에 의한 절삭 이외의 방법에 의해 웨이퍼 (11) 를 분할하는 경우에는, 비대화 촉진 스텝 후, 보호막 (27) 을 제거하는 공정을 실시한다 (제거 스텝). 이 제거 스텝에서는, 웨이퍼 (11) 에 순수 등의 세정액을 공급하여 수용성의 수지로 이루어지는 보호막 (27) 을 제거한다.
제거 스텝에서는, 예를 들어 노즐로부터 순수 등의 세정액을 웨이퍼 (11) 를 향하여 분사한다. 웨이퍼 (11) 에 세정액이 분사되면, 보호막 (27) 이 제거됨과 함께, 가공 홈 (11c) 의 내부에 부착되어 있는 비대화된 데브리 (29) 가 세정액에 의해 씻겨나가 제거된다.
이상과 같이, 본 실시형태에 관련된 칩 제조 방법에서는, 레이저 빔의 조사에 의해 웨이퍼 (11) 에 가공 홈 (11c) 을 형성한 후, 가공 홈 (11c) 의 내부에 부착된 데브리 (29) 를 비대화시키는 처리를 실시한다. 데브리 (29) 를 비대화시키면, 이후의 공정 (절삭 블레이드 (18) 에 의한 웨이퍼 (11) 의 절삭 등) 을 실시할 때, 동시에 데브리 (29) 가 제거되기 쉬워진다. 그 때문에, 대규모의 공정을 추가하지 않고 데브리 (29) 를 용이하게 제거할 수 있어, 칩의 제조 비용의 증대를 억제하면서 칩의 품질 저하를 방지할 수 있다.
그 밖에, 상기 실시형태에 관련된 구조, 방법 등은, 본 발명의 목적으로 하는 범위를 일탈하지 않는 한 적절히 변경하여 실시할 수 있다.
11 : 웨이퍼
11a : 표면
11b : 이면
11c : 가공 홈
11d, 11e : 측벽
11f : 바닥부
13 : 분할 예정 라인
15 : 디바이스
17 : 적층체
19 : 금속층
21 : 테이프
23 : 환상 프레임
23a : 개구
25 : 프레임 유닛
27 : 보호막
29 : 데브리
2 : 레이저 가공 장치
4 : 척 테이블
6 : 레이저 가공 유닛
8 : 촬상 유닛
10 : 절삭 장치
12 : 척 테이블
14 : 절삭 유닛
16 : 스핀들 하우징
18 : 절삭 블레이드
18a : 하단
18b, 18c : 측면
20 : 촬상 유닛

Claims (5)

  1. 복수의 분할 예정 라인에 의해 구획된 영역에 형성된 디바이스와, 그 분할 예정 라인에 형성된 Cu 를 포함하는 금속층을 표면측에 구비하는 Si 를 포함하는 웨이퍼를 분할하여 칩을 제조하는 칩 제조 방법으로서,
    그 웨이퍼의 표면측에 보호막을 형성하는 보호막 형성 스텝과,
    그 보호막 형성 스텝의 실시 후, 그 웨이퍼에 대하여 흡수성을 갖는 파장의 레이저 빔을 그 웨이퍼의 표면측으로부터 그 분할 예정 라인을 따라 조사하여, 그 금속층을 제거하면서 그 웨이퍼에 가공 홈을 형성하는 레이저 가공 홈 형성 스텝과,
    그 레이저 가공 홈 형성 스텝의 실시 후, 그 가공 홈의 형성에 의해 발생하고 그 가공 홈의 내부에 부착된 데브리의 비대화를 촉진시키는 비대화 촉진 스텝과,
    그 비대화 촉진 스텝의 실시 후, 그 가공 홈을 따라 그 웨이퍼를 분할하는 분할 스텝을 포함하는 것을 특징으로 하는 칩 제조 방법.
  2. 제 1 항에 있어서,
    그 비대화 촉진 스텝의 실시 후에, 그 보호막을 제거하는 제거 스텝을 추가로 포함하는 것을 특징으로 하는 칩 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    그 분할 스텝에서는, 그 가공 홈의 폭보다 폭이 작은 절삭 블레이드를 그 가공 홈을 따라 그 웨이퍼에 절입시켜, 그 웨이퍼를 분할하는 것을 특징으로 하는 칩 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    그 비대화 촉진 스텝에서는, 온도가 50 ℃ 이상 200 ℃ 이하인 환경 하에 그 웨이퍼를 배치함으로써 그 데브리의 비대화를 촉진시키는 것을 특징으로 하는 칩 제조 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    그 비대화 촉진 스텝에서는, 습도가 75 ％ 이상인 환경 하에 그 웨이퍼를 배치함으로써 그 데브리의 비대화를 촉진시키는 것을 특징으로 하는 칩 제조 방법.
KR1020190081485A 2018-07-31 2019-07-05 칩 제조 방법 KR20200014195A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-143126 2018-07-31
JP2018143126A JP7072993B2 (ja) 2018-07-31 2018-07-31 チップ製造方法

Publications (1)

Publication Number Publication Date
KR20200014195A true KR20200014195A (ko) 2020-02-10

Family

ID=69383822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190081485A KR20200014195A (ko) 2018-07-31 2019-07-05 칩 제조 방법

Country Status (5)

Country Link
JP (1) JP7072993B2 (ko)
KR (1) KR20200014195A (ko)
CN (1) CN110783185B (ko)
SG (1) SG10201906679RA (ko)
TW (1) TWI800668B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220000462A (ko) * 2020-06-26 2022-01-04 매그나칩 반도체 유한회사 초단파 펄스 레이저 미세 가공을 이용한 반도체 다이 형성 방법 및 패키징 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7273756B2 (ja) * 2020-03-18 2023-05-15 株式会社東芝 半導体装置及びその製造方法
JP7450426B2 (ja) 2020-03-24 2024-03-15 株式会社ディスコ 被加工物の加工方法
CN113649709A (zh) * 2021-08-16 2021-11-16 湖北三维半导体集成创新中心有限责任公司 晶圆切割方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190779A (ja) 2005-01-05 2006-07-20 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2017092363A (ja) 2015-11-16 2017-05-25 株式会社ディスコ ウエーハの分割方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3583279B2 (ja) * 1998-01-13 2004-11-04 三菱電機株式会社 穴あけ加工方法
JP2011035302A (ja) * 2009-08-05 2011-02-17 Renesas Electronics Corp 半導体装置の製造方法
US8383984B2 (en) 2010-04-02 2013-02-26 Electro Scientific Industries, Inc. Method and apparatus for laser singulation of brittle materials
US9919380B2 (en) 2013-02-23 2018-03-20 Coherent, Inc. Shaping of brittle materials with controlled surface and bulk properties
JP2015020195A (ja) 2013-07-19 2015-02-02 アイシン精機株式会社 レーザ加工装置、レーザ加工方法、及びレーザ発振装置
JP6189700B2 (ja) * 2013-10-03 2017-08-30 株式会社ディスコ ウエーハの加工方法
CN104716066B (zh) * 2015-03-20 2018-03-30 上海华力微电子有限公司 一种侦测图形底部光刻胶残留的缺陷检测方法
CN106229309B (zh) * 2016-07-20 2019-05-07 日月光半导体(上海)有限公司 封装基板及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190779A (ja) 2005-01-05 2006-07-20 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2017092363A (ja) 2015-11-16 2017-05-25 株式会社ディスコ ウエーハの分割方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220000462A (ko) * 2020-06-26 2022-01-04 매그나칩 반도체 유한회사 초단파 펄스 레이저 미세 가공을 이용한 반도체 다이 형성 방법 및 패키징 방법

Also Published As

Publication number Publication date
JP2020021786A (ja) 2020-02-06
SG10201906679RA (en) 2020-02-27
JP7072993B2 (ja) 2022-05-23
CN110783185B (zh) 2023-10-10
TWI800668B (zh) 2023-05-01
TW202008452A (zh) 2020-02-16
CN110783185A (zh) 2020-02-11

Similar Documents

Publication Publication Date Title
KR20200014195A (ko) 칩 제조 방법
KR102163441B1 (ko) 웨이퍼의 가공 방법
JP4599631B2 (ja) 板状部材の分割方法及び分割装置
JP2016157892A (ja) ウエーハの加工方法
TW201742131A (zh) 晶圓的加工方法
JP2007149860A (ja) 基板の分割方法および分割装置
JP2011224642A (ja) 保護材およびアブレーション加工方法
KR102084269B1 (ko) 레이저 가공 장치 및 보호막 피복 방법
WO2015087904A1 (ja) ウェーハ加工方法
JP2005109155A (ja) 半導体ウェーハの加工方法
JP2007134510A (ja) ウェーハマウンタ装置
JP2014086612A (ja) レーザー加工方法
JP6438304B2 (ja) ウエーハの加工方法
JP7321653B2 (ja) ディスプレイパネルの製造方法
US11024542B2 (en) Manufacturing method of device chip
JP2019136845A (ja) 切削ブレードの整形方法
JP2018046069A (ja) デバイスウェーハの加工方法
JP5888870B2 (ja) ウエーハの分割方法
JP2013021209A (ja) ウエーハの加工方法
TWI831886B (zh) 裝置晶片的製造方法
JP7309280B2 (ja) 被加工体、被加工体製造方法、及び被加工体の加工方法
JP7321652B2 (ja) ディスプレイパネルの製造方法
JP7460275B2 (ja) ウェーハの加工方法
JP2013219076A (ja) 光デバイスウエーハの加工方法
JP7139036B2 (ja) チップの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal