CN102163542B - 薄膜电子元件的单片化方法及由其制造的电子元件搭载粘着性薄片 - Google Patents
薄膜电子元件的单片化方法及由其制造的电子元件搭载粘着性薄片 Download PDFInfo
- Publication number
- CN102163542B CN102163542B CN201110005767.XA CN201110005767A CN102163542B CN 102163542 B CN102163542 B CN 102163542B CN 201110005767 A CN201110005767 A CN 201110005767A CN 102163542 B CN102163542 B CN 102163542B
- Authority
- CN
- China
- Prior art keywords
- thin
- substrate
- electronic component
- electronic element
- film electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dicing (AREA)
- Adhesive Tapes (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明提供可抑制性能劣化的薄膜电子元件的单片化方法及由其制造的电子元件搭载粘着性薄片。具备准备其上面形成有相互分离的2个电子元件(13)的基板(S1)的工序;以支撑基板(S2)经由电子元件(13)与基板(S1)相对的方式通过粘结层(15)贴合基板(S1)与支撑基板(S2)的工序;除去基板(S1)而使电子元件(13)与粘结层(15)露出的工序;将露出的电子元件(13)和粘结层(15)与包含因加热而使粘着力下降的材料的划片胶带(11)贴附的工序;除去支撑基板(S2)的工序;从划片胶带(11)和电子元件(13)剥离粘结层(15)而露出电子元件(13)的工序;通过加热划片胶带(11)而使电子元件(13)从划片胶带(11)分离的工序。
Description
技术领域
本发明涉及薄膜电子元件的单片化方法,特别涉及在单一的基板上形成多个薄膜电子元件并进行单片化的方法。另外,本发明涉及由该方法制造的电子元件搭载粘着性薄片。
背景技术
例如下述的专利文献1中公开了作为将在单一的基板上形成的多个电子元件单片化的方法。专利文献1的方法中,已完成的多个分割芯片以在第二粘结性薄片上的粘结剂层中相互分离地埋入的方式形成。接着,从第二粘结性薄片的背面侧将对象的分割芯片采用顶出针向上顶出。之后,采用具有吸着功能的拾取用的筒将对象的分割芯片拾取。
然而,专利文献1所记载的单片化方法中,分割芯片从第二粘结性薄片的背面侧按压而被顶出。因此,分割芯片上被施加应力,存在分割芯片损伤的情况。其结果,分割芯片的性能发生劣化,所以无法按照原样地将该方法应用于薄膜电子元件中。
专利文献1:日本特开2008-010464号公报
发明内容
发明所要解决的课题
本发明是有鉴于这样的问题而悉心研究的结果,以提供一种能够抑制性能的劣化的薄膜电子元件的单片化方法以及由该方法制造的电子元件搭载粘着性薄片为课题。
解决课题的技术手段
本发明所涉及的薄膜电子元件的单片化方法具备:准备工序,准备第1基板,在其上面形成有相互分离的2个薄膜电子元件部;贴合工序,准备第2基板,以该第2基板经由薄膜电子元件部与第1基板相对的方式,通过粘结层将第1基板与第2基板贴合;露出工序,除去第1基板而使薄膜电子元件部与粘结层露出;贴附工序,将露出的薄膜电子元件部和粘结层与包含因加热而使粘着力下降的材料的粘着性薄片贴附;除去工序,从贴附有粘着性薄片的薄膜电子元件部和粘结层除去第2基板;露出工序,从粘着性薄片和薄膜电子元件部剥离粘结层而露出薄膜电子元件部;分离工序,通过加热粘着性薄片而使露出的薄膜电子元件部从粘着性薄片分离。
本发明所涉及的薄膜电子元件的单片化方法中,将露出的薄膜电子元件部和粘结层与粘着性薄片贴附,从粘着性薄片和薄膜电子元件部剥离粘结层。另外,加热包含因加热而使粘着力下降的材料的粘着性薄片而使薄膜电子元件部从粘着性薄片分离。这样,根据本发明所涉及的薄膜电子元件的单片化方法,能够不从粘着性薄片的背面侧物理意义上地按压作为单片化的对象的薄膜电子元件部,并能够将薄膜电子元件部从粘着性胶带分离,因此,对薄膜电子元件部施加的应力显著降低。其结果,能够抑制因外部应力而引起的薄膜电子元件部的性能的劣化。另外,伴随此,能够抑制制造工序中的成品率的低下。
另外,粘着性薄片优选为包含发泡性的材料。在此情况下,若对粘着性薄片进行加热,则粘着材料层加热发泡而成为多孔体,粘着性薄片的粘着力下降。因此,薄膜电子元件部从粘着性薄片简单地分离。另外,优选,2个薄膜电子元件部之间的间隔大于粘结层的厚度。由此,能够抑制对薄膜电子元件部施加的应力,并能够从粘着性薄片以及薄膜电子元件部容易地剥离粘结层。
另外,本发明所涉及的电子元件搭载粘着性薄片具备粘着性薄片和设置于粘着性薄片上的2个薄膜电子元件部,粘着性薄片包含因加热而使粘着力下降的材料。
本发明所涉及的电子元件搭载粘着性薄片中,由于粘着性薄片包含因加热而使粘着力下降的材料,所以能够不从粘着性薄片的背面侧物理意义上地按压作为单片化的对象的薄膜电子元件部,并能够加热粘着性薄片而使薄膜电子元件部从粘着性薄片分离。因此,能够大幅降低施加于薄膜电子元件部的外部应力。因此,根据本发明所涉及的电子元件搭载粘着性薄片,能够抑制因外部应力而引起的薄膜电子元件部的性能的劣化。另外,即使在将薄膜电子元件部从粘着性薄片分离之前,也能够得到如下效果。即由于2个薄膜电子元件部设置于粘着性薄片上,因而没有必要以单体操作2个薄膜电子元件部,能够与粘着性薄片一起进行操作。因此,搬送等变得容易,能够抑制薄膜电子元件部损伤。另外,由于薄膜电子元件部能够在粘结的状态下进行检查,因而与以往那样将薄膜电子元件部一个一个取出而进行检查的方法相比,能够削减费用,进而能够附加检查数据地装出。
发明的效果
根据本发明,提供了一种能够抑制性能的劣化的薄膜电子元件的单片化方法以及由该方法制造的电子元件搭载粘着性薄片。
附图说明
图1(a)为模式地表示由本实施方式所涉及的薄膜电子元件的单片化方法制造的电子元件搭载胶带的模式图。图1(b)为模式地表示本实施方式所涉及的薄膜电子元件的模式图。
图2(a)及(b)分别为模式地表示本实施方式所涉及的薄膜电子元件的单片化方法的一个工序的图。
图3(a)及(b)分别为模式地表示本实施方式所涉及的薄膜电子元件的单片化方法的一个工序的图。
图4(a)及(b)分别为模式地表示本实施方式所涉及的薄膜电子元件的单片化方法的一个工序的图。
图5(a)及(b)分别为模式地表示本实施方式所涉及的薄膜电子元件的单片化方法的一个工序的图。
符号的说明
1…电子元件搭载胶带、S1…基板、S2…支撑基板、P,D…间隔、11…划片胶带、13…电子元件、15…粘结层、17…剥离层。
具体实施方式
以下,参照附图,详细地说明本发明的实施方式。此外,在附图的说明中,对相同或同等的要素标以相同符号,省略重复的说明。此外,各附图中的尺寸、形状未必与实物相同,存在为了便于理解而进行夸张描绘的部分。图1(a)为模式地表示本实施方式所涉及的电子元件搭载胶带(电子元件搭载粘着性薄片)1的模式图。电子元件搭载胶带1具备:划片(dicing)胶带(粘着性薄片)11和设置于划片胶带11上的多个电子元件(薄膜电子元件部)13。另外,电子元件搭载胶带1中,如果在例如120℃下加热划片胶带11,则多个电子元件13容易地从划片胶带11分离。
划片胶带11例如具有聚酯箔的基材11a和该基材11a上的粘着性的粘着材料层11b。粘着材料层11b优选为包含在成为高温时粘着力降低的发泡性的材料。划片胶带11的粘着材料层11b的粘着力优选为室温下0.5~5N/cm左右,120℃下0.05~0.2N/cm左右。作为划片胶带11,例如可以使用日东电工株式会社的热剥离薄片“REVALPHA(注册商标)”。
多个电子元件13以间隔P相互分离。电子元件13例如为薄膜压电驱动器。如图1(b)所示,薄膜压电驱动器是例如厚度为10μm左右,长度、宽度为100~200μm左右,且具有规定的面积的薄膜构造体。例如,具有施加驱动电压时在相互不同的方向上伸缩并分离的区域13a和区域13b。作为区域13a和区域13b之间的分离距离的间隔D,例如与电子元件13之间的间隔P相同。另外,区域13a、13b的各个例如具备由依次层叠的缓冲层、第1电极层、压电体层和第2电极层构成的层叠体、以及覆盖该层叠体的树脂层,在树脂层上设置有与第1和第2电极层电连接的多个电极。
本实施方式所涉及的电子元件搭载胶带1中,能够不从划片胶带11的背面侧物理意义上地按压作为单片化的对象的电子元件13,并能够加热包含因加热而使粘着力下降的材料的划片胶带11而将电子元件13容易地从划片胶带11分离。因此,能够大幅降低施加于电子元件13的外部应力。由于电子元件13为小型且薄型的电子元件,因而为了高性能化,通过不对元件进行按压而使应力减少是特别重要的。因此,根据本实施方式所涉及的电子元件搭载胶带1,能够抑制由外部应力引起的电子元件13的性能的劣化。
另外,即使在将电子元件13从划片胶带11分离之前,也能够得到如下效果。由于已完成的多个电子元件13被设置于划片胶带11上,因而没有必要以单体操作电子元件13,能够与划片胶带11一起进行操作。因此,搬送等变得容易,能够抑制电子元件13损伤。另外,由于电子元件13能够在粘结的状态下进行检查工序,因而与以往那样将薄膜电子元件一个一个取出而进行检查的方法相比,能够削减费用,进而能够附加检查数据地将电子元件搭载胶带1装出。
其次,参照图2(a)~图5(b),说明在单一的基板上形成多个电子元件13并进行单片化从而制造电子元件搭载胶带1的工序。
(第1基板准备工序)
首先,准备基板(第1基板)S1,在其上面形成有相互分离的多个电子元件13。这样的基板S1也可以准备市售的基板并在其上固定多个电子元件13,如图2(a)所示,能够通过准备基板S1并在基板S1上同时地形成多个电子元件13而得到。另外,多个电子元件13例如由以下的方法形成。即使用外延生长法、溅射法、蒸镀法、CVD法等,在基板S1上依次形成缓冲层、第1电极层、压电体层和第2电极层(图中没有表示)。之后,使用光刻以及蚀刻技术等,进行这些层的图形化,形成以规定的间隔相互分离的多个层叠体,以覆盖各层叠体的方式形成保护层。之后,在各层叠体的保护层上,形成与第1电极层或第2电极层电连接的多个电极。由此,在基板S1上区域13a和区域13b以间隔D相互分离的多个电子元件13以间隔P形成。间隔P以及间隔D对应于电子元件13的大小,例如优选为10~1000μm的范围内。如果间隔P以及D在该范围内,则由基板S1的规定的面积能够得到充分多的电子元件13。
基板S1的材料只要是在其上面可以形成多个电子元件13的材料,没有特别的限定,在有必要进行外延生长的情况下,例如能够使用Si、MgO等。基板S1的厚度没有特别的限定,例如能够设定为100~5000μm左右。
(贴合工序)
接着,以覆盖多个电子元件13的方式在基板S1上形成粘结层15。粘结层15能够为紫外线(UV)固化型的一种液性丙烯酸类树脂,最高的耐热温度为例如200℃。粘结层15例如由旋转涂布法形成。粘结层15的材料即使不是上述的紫外线(UV)固化型的丙烯酸树脂,只要是能够在剥离层17上固定基板S1的材料,也没有特别的限定,例如可以使用环氧树脂、丙烯酸树脂、硅酮树脂、聚酰亚胺树脂、氟树脂、聚酰亚胺硅酮树脂等的树脂粘结剂。将与剥离层17的边界作为基准的粘结层15的厚度T小于间隔P以及间隔D,例如可以设定为5~500μm左右。由此,能够抑制施加于电子元件13的外部应力,并在之后的工序中容易地剥离粘结层15。
另外,如图2(b)所示,准备支撑基板(第2基板)S2,在支撑基板S2上形成剥离层17。剥离层17例如由旋转涂布法形成。支撑基板S2的材料只要是能够保持粘结层15、电子元件13以及剥离层17的材料,没有特别的限定,可以使用Si、玻璃、陶瓷等。支撑基板S2的厚度没有特别的限定,可以设为0.1~2mm左右。剥离层17的材料只要是起到作为光·热变换层的作用的材料,没有特别的限定,可以包含丙烯酸类的粘着材料等。
之后,以支撑基板S2经由多个电子元件13与基板S1相对的方式,通过粘结层15将支撑基板S2和剥离层17与基板S1贴合。具体来说,使粘结层15与剥离层17接触,并采用UV照射等使粘结层15固化。由此,形成由基板S1、多个电子元件13、粘结层15、剥离层17以及支撑基板S2构成的层叠体M。
(基板除去工序)
其次,如图3(a)以及图3(b)所示,从层叠体M除去基板S1从而露出电子元件13以及粘结层15。由此,从层叠体M除去基板S1,得到层叠体N。基板S1的除去例如能够通过前阶段的粗切削(参照图3(a))和后阶段的蚀刻而进行。在此情况下,作为前阶段的粗切削,可以使用由磨刀石研磨(垂直)或胶体二氧化硅(CMP)得到的抛光、以及由使用软质金属平板(锡平板等)的金刚石浆料得到的抛光。在使用Si的单结晶基板作为基板S1的情况下,后阶段的蚀刻可以使用由硝氟酸得到的湿法刻蚀、或者由反应性离子蚀刻法(RIE法)等得到的干法刻蚀。
(划片胶带贴附工序)
其次,如图4(a)所示,以露出的电子元件13以及粘结层15位于划片胶带11的粘着材料层11b侧的方式,从划片胶带11的粘着材料层11b侧贴附层叠体N。具体来说,在环状的框19上附着划片胶带11。之后,以露出的电子元件13以及粘结层15位于划片胶带11的粘着材料层11b上的方式,使层叠体N放在划片胶带11上并进行吸着固定。
(支撑基板除去工序)
之后,除去支撑基板S2。如图4(b)所示,支撑基板S2的除去通过照射激光、例如YAG激光的激光L以溶解剥离层17并剥离剥离层17从而进行。如图5(a)所示,如果在激光L的照射后将剥离层17剥离,则与剥离层17的剥离同时,支撑基板S2也被剥离。
YAG激光的优选的照射条件例如如以下所述。
波长:1064nm
激光输出功率:10~20W
光束直径:100~500μm
扫描间距:50~450μm
扫描速度:1~3m/sec
(粘结层剥离工序)
其次,如图5(b)所示,将粘结层15从划片胶带11以及多个电子元件13剥离。在粘结层15的剥离时,优选,粘结层15的相对于划片胶带11的粘着力为0.05~0.2N/cm左右,粘结层15的相对于电子元件13的粘着力0.05~0.2N/cm左右。另外,在粘结层15的剥离时,优选,电子元件13的相对于划片胶带11的粘着力为0.1~0.5N/cm左右。接着,从环状的框19取出划片胶带11。由此,完成了本实施方式所涉及的电子元件搭载胶带1。
(电子元件分离工序)
之后,在加热板上在120℃下对划片胶带11进行5分钟热处理。由此,划片胶带11的粘着材料层11b的粘着力下降至0.05~0.2N/cm左右,从而从划片胶带11分离电子元件13。
本实施方式所涉及的单片化方法中,以露出的多个电子元件13位于划片胶带11的粘着材料层11b上的方式,将层叠体N贴附于划片胶带11,并依次剥离剥离层17和支撑基板S2与粘结层15。另外,加热包含因加热而使粘着力下降的材料的划片胶带11,将电子元件13从划片胶带11分离。这样,根据本实施方式所涉及的单片化方法,能够不从划片胶带11的背面侧物理意义上地按压作为单片化的对象的电子元件13,并能够将电子元件13从划片胶带11分离,所以能够显著地降低施加于电子元件13的应力。由于电子元件13为小型且薄型的电子元件,因而为了高性能化,不对元件进行按压而使应力减少是特别重要的。因此,根据本单片化方法,能够抑制由外部应力引起的电子元件13的性能的劣化。另外,伴随此,能够抑制制造工序中的成品率的低下。
另外,由于划片胶带11包含发泡性的材料,因而如果加热划片胶带11,则会加热发泡而成为多孔体,划片胶带11的粘着力下降。因此,电子元件13可以从划片胶带11简单地分离。被剥离的粘结层15的厚度T小于电子元件13之间的间隔P。因此,能够抑制对电子元件13施加的外部应力,并能够容易地剥离粘结层15。
以上,说明了本发明的优选的实施方式,但是,在不脱离本发明的主旨的范围内,上述实施方式也可以进行各种各样的变更。本实施方式所涉及的单片化方法中,分别在基板S1以及支撑基板S2上形成粘结层15以及剥离层17而使基板S1以及支撑基板S2贴合,但是,也可以在粘结层15上形成剥离层17而使基板S1和支撑基板S2贴合。划片胶带11的粘着材料层11b包含发泡性的材料,但是,只要是由热处理而使粘着力下降的材料,也可以不包含发泡性的材料。本实施方式中,构成电子元件13的2个区域之间的间隔D与电子元件13之间的间隔P相同,但是,也可以与间隔P不同,或者也可以小于粘结层15的厚度T。多个电子元件13中,邻接的两个电子元件均以间隔P分离,但是,邻接的2个电子元件13之间的间隔也可以不同,或者也可以小于粘结层15的厚度T。本实施方式中,电子元件13为薄膜压电驱动器,但是,只要是薄膜电子元件,也可以是薄膜电容器等。
Claims (3)
1.一种薄膜电子元件的单片化方法,其特征在于,
具备:
准备工序:准备第1基板,在所述第1基板的上面形成有相互分离的2个薄膜电子元件部;
贴合工序:准备第2基板,以该第2基板经由所述薄膜电子元件部与所述第1基板相对的方式,通过粘结层将所述第1基板与所述第2基板贴合;
露出工序:除去所述第1基板而使所述薄膜电子元件部与所述粘结层露出;
贴附工序:将露出的所述薄膜电子元件部和所述粘结层与粘着性薄片贴附,所述粘着性薄片包含因加热而使粘着力下降的材料;
除去工序:从贴附有所述粘着性薄片的所述薄膜电子元件部以及所述粘结层除去所述第2基板;
露出工序:从所述粘着性薄片以及所述薄膜电子元件部剥离所述粘结层而露出所述薄膜电子元件部;以及
分离工序:通过加热所述粘着性薄片而使露出的所述薄膜电子元件部从所述粘着性薄片分离。
2.如权利要求1所述的薄膜电子元件的单片化方法,其特征在于,
所述粘着性薄片包含发泡性的材料。
3.如权利要求1或2所述的薄膜电子元件的单片化方法,其特征在于,
所述2个薄膜电子元件部之间的间隔大于所述粘结层的厚度。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010-002045 | 2010-01-07 | ||
JP2010002045A JP4908597B2 (ja) | 2010-01-07 | 2010-01-07 | 電子素子の個片化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102163542A CN102163542A (zh) | 2011-08-24 |
CN102163542B true CN102163542B (zh) | 2014-05-28 |
Family
ID=44457866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110005767.XA Expired - Fee Related CN102163542B (zh) | 2010-01-07 | 2011-01-07 | 薄膜电子元件的单片化方法及由其制造的电子元件搭载粘着性薄片 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4908597B2 (zh) |
CN (1) | CN102163542B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6060479B2 (ja) * | 2011-11-24 | 2017-01-18 | Jsr株式会社 | 基材の処理方法、半導体装置および仮固定用組成物 |
KR101527379B1 (ko) * | 2014-07-14 | 2015-06-09 | 와이엠티 주식회사 | 반도체 패키지 및 이의 제조방법 |
JP7073787B2 (ja) * | 2018-03-06 | 2022-05-24 | 株式会社リコー | 実装基板の配置構造、撮像素子基板の配置構造、撮像装置及び撮像装置の製造方法 |
CN108499987B (zh) * | 2018-05-11 | 2024-08-13 | 新丰杰力电工材料有限公司 | 电子元件烘烤脱料机 |
JP7205896B2 (ja) * | 2019-05-22 | 2023-01-17 | 株式会社 ベアック | 貼り付け装置および貼り付け方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002083785A (ja) * | 2000-09-07 | 2002-03-22 | Nec Kansai Ltd | 半導体素子の製造方法 |
JP2002093830A (ja) * | 2000-09-14 | 2002-03-29 | Sony Corp | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 |
JP2004153052A (ja) * | 2002-10-31 | 2004-05-27 | Sharp Corp | 半導体装置の製造方法 |
JP2005019571A (ja) * | 2003-06-24 | 2005-01-20 | Canon Inc | チップの実装方法及び実装基板の製造装置 |
JP2005050997A (ja) * | 2003-07-28 | 2005-02-24 | Matsushita Electric Ind Co Ltd | 半導体素子分離方法 |
JP2007180252A (ja) * | 2005-12-28 | 2007-07-12 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP4970863B2 (ja) * | 2006-07-13 | 2012-07-11 | 日東電工株式会社 | 被加工物の加工方法 |
JP2008159998A (ja) * | 2006-12-26 | 2008-07-10 | Nitta Ind Corp | ダイシングテープ |
JP2008258412A (ja) * | 2007-04-05 | 2008-10-23 | Shinko Electric Ind Co Ltd | シリコンウエハの個片化方法 |
-
2010
- 2010-01-07 JP JP2010002045A patent/JP4908597B2/ja not_active Expired - Fee Related
-
2011
- 2011-01-07 CN CN201110005767.XA patent/CN102163542B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN102163542A (zh) | 2011-08-24 |
JP4908597B2 (ja) | 2012-04-04 |
JP2011142213A (ja) | 2011-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102163542B (zh) | 薄膜电子元件的单片化方法及由其制造的电子元件搭载粘着性薄片 | |
TWI446420B (zh) | 用於半導體製程之載體分離方法 | |
TWI283457B (en) | Manufacturing method of semiconductor device | |
JP5151104B2 (ja) | 電子部品の製造方法 | |
CN110058445B (zh) | 液晶显示母板结构及其切割方法 | |
EP3333882B1 (en) | Method for bonding thin semiconductor chips to a substrate | |
JP4879702B2 (ja) | ダイソート用シートおよび接着剤層を有するチップの移送方法 | |
JPS61112345A (ja) | 半導体装置の製造方法 | |
JP2005332982A5 (zh) | ||
TW200416853A (en) | Semiconductor device manufacturing apparatus and its manufacturing method | |
KR20070029068A (ko) | 기판의 박판화 방법 및 회로소자의 제조방법 | |
US20090311849A1 (en) | Methods of separating integrated circuit chips fabricated on a wafer | |
CN1690820A (zh) | 器件制造方法 | |
JP2000331962A (ja) | 半導体ウエハの加工方法および半導体ウエハ支持部材 | |
JP2000182995A (ja) | 半導体装置の製造方法 | |
WO2004030053A1 (ja) | 薄型半導体チップの製造方法 | |
JP2014107339A (ja) | ウェーハの加工方法 | |
JP2008258412A (ja) | シリコンウエハの個片化方法 | |
JP2004281659A (ja) | 保持部材及び半導体装置の製造方法 | |
JP2009095962A (ja) | 薄膜半導体装置の製造方法 | |
JP2005019571A (ja) | チップの実装方法及び実装基板の製造装置 | |
JP4462940B2 (ja) | 半導体装置の製造方法 | |
JPH10233373A (ja) | チップ体の製造方法および該製造方法に用いられる粘着シート | |
JPH11233459A (ja) | 半導体装置の製造方法 | |
KR20140077987A (ko) | 접착제 필름을 다이싱 테이프 상에서 프리컷 반도체 웨이퍼 형상으로 제조하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140528 Termination date: 20210107 |
|
CF01 | Termination of patent right due to non-payment of annual fee |