JP5852810B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5852810B2
JP5852810B2 JP2011180658A JP2011180658A JP5852810B2 JP 5852810 B2 JP5852810 B2 JP 5852810B2 JP 2011180658 A JP2011180658 A JP 2011180658A JP 2011180658 A JP2011180658 A JP 2011180658A JP 5852810 B2 JP5852810 B2 JP 5852810B2
Authority
JP
Japan
Prior art keywords
semiconductor device
protective material
layer
terminal portion
step layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011180658A
Other languages
English (en)
Other versions
JP2012069928A (ja
JP2012069928A5 (ja
Inventor
鶴目 卓也
卓也 鶴目
章裕 千田
章裕 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011180658A priority Critical patent/JP5852810B2/ja
Publication of JP2012069928A publication Critical patent/JP2012069928A/ja
Publication of JP2012069928A5 publication Critical patent/JP2012069928A5/ja
Application granted granted Critical
Publication of JP5852810B2 publication Critical patent/JP5852810B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/88Terminals, e.g. bond pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/311Flexible OLED
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置の作製方法および半導体装置への外部配線接続方法に関する。
表示デバイス、太陽電池などの各種半導体装置は、紫外光の入射や物理的な衝撃の付加など、外部からの劣化要因に晒される環境で使用されることがある。このため、これらの半導体装置は外部からの劣化要因を抑制するため、半導体装置表面に保護材料が形成されている。
近年になり様々な分野において装置軽量化が求められており、上記表示デバイスや太陽電池などにおいても装置軽量化は重要な課題の一つである。対策の一つとして保護材料にフィルムなどの可撓性を有する軽量な材質を用いる方法がある(特許文献1、特許文献2参照。)。
半導体装置は一般的に、半導体素子が形成された領域(以下、素子部と呼称する)と、素子部と外部装置間で電力や信号を送受するための外部配線を接続する領域(以下、端子部と呼称する)を有しており、素子部上には素子部を保護するフィルム状の保護材料が備えられている。当該半導体装置は端子部にFPC(Flexible Printed Circuits)などの外部配線を介して、外部装置と電気的に接続した状態で用いることができる。
可撓性を有する保護材料を半導体装置に形成する方法としては、貼り合わせ部材(例えばゴムローラーなど)を用いて素子部に接着する方法(以下、接着処理と呼称する)が知られている(特許文献3参照。)。
特開2004−281976号公報 特開平9−69638 特開平9−70886
半導体装置は外部配線を介して外部装置を接続して用いるため、端子部に保護材料が接着されないようにする必要がある。また、半導体装置に形成されたフィルム状の保護材料は、外部からの劣化要因を抑制するためには素子部上全面を覆うことが望ましい。
しかしながら、保護材料を素子部上に設置する際や接着処理の際に保護材料の位置ズレが生じると、端子部上に保護材料が接着され半導体装置の歩留まりが低下するという問題があった。
本発明は、このような技術背景のもとでなされたのである。したがって、その目的は、保護材料に位置ズレが生じても、半導体装置を高い歩留まりで作製する方法を提供することを課題の一とする。
また、前記半導体装置に対して短時間で外部配線を接続する方法を提供することを課題の一とする。
上記問題を解決するため、本発明は素子部上に段差層を設けた。さらに、端子部の長さと段差層の厚さの関係、および、貼り合わせ部材の硬度に着目した。
具体的には、端子部の長さが5mm以下の基板において、端子部の長さをXとした場合、素子部上に厚さ0.38X以上2mm以下の段差層を設ければよい。さらに、表面硬度50以上100以下の弾性材料を備えた貼り合わせ部材を用いて保護材料と段差層を接着すればよい。
これにより、保護材料が端子部に重畳しても、端子部と保護材料間には一定の空間が確保される。この状態において接着処理を行う際、定められた硬度の弾性材料を備えた貼り合わせ部材を用いる限り、保護材料が端子部に接着することがない。
すなわち、本発明の一態様は、長さXの端子部と素子部を備える基板の素子部上に段差層を設け、端子部の長さXは5mm以下であり、段差層の厚さは0.38X以上2mm以下であり、素子部を覆うように段差層上に可撓性を有する保護材料を設置し、保護材料を表面硬度50以上100以下の弾性材料を備えた貼り合わせ部材を用いて段差層上に接着することを特徴とする半導体装置の作製方法である。
上記本発明の一態様によれば、素子部上に厚さ0.38X以上2mm以下の段差層を設けることにより、端子部に重畳して保護材料が設置された場合においても、保護材料が端子部に接着されることがない。したがって、保護材料に位置ズレが生じても、半導体装置を高い歩留まりで作製できる。
また、本発明の一態様は、保護材料と段差層を溶着させることを特徴とする半導体装置の作製方法である。
上記本発明の一態様によれば、段差層と保護材料の接合界面をなくすことができる。このため、段差層と保護材料をより強固に接着できる。したがって、信頼性の高い半導体装置を作製できる。
また、本発明の一態様は、端子部上に導電材料を設け、外部配線を段差層に接した状態で端子部に重畳して設置し、圧着用治具を用いて外部配線と導電材料に対して加圧処理および加熱処理を行い、導電材料を介して端子部と外部配線を電気的に接続することを特徴とする半導体装置の作製方法である。
上記本発明の一態様によれば、外部配線を段差層に接した状態とすることにより、外部配線の端子部長さ方向およびθ方向の位置調整が完了する。このため、外部配線接続時の位置調整作業が簡略化された、工程作業時間の短縮された半導体装置を作製できる。
なお、本明細書において、Aの上にBが形成されている、あるいは、A上にBが形成されている、と明示的に記載する場合は、Aの上にBが直接接して形成されていることに限定されない。直接接してはいない場合、つまり、AとBとの間に別の対象物が介在する場合も含むものとする。ここで、A、Bは、対象物(例えば装置、素子、回路、配線、電極、端子、膜、または層など)であるとする。
従って、例えば層Aの上または層A上に層Bが形成されていると明示的に記載されている場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接して別の層(例えば層Cや層Dなど)が形成されていて、その上に直接接して層Bが形成されている場合とを含むものとする。なお、別の層(例えば層Cや層Dなど)は、単層でもよいし、複層でもよい。
本発明によれば、保護材料に位置ズレが生じても、半導体装置を高い歩留まりで作製できる。
また、前記半導体装置に対して短時間で外部配線を接続できる。
実施の形態1に係わる半導体装置の作製方法を説明する図。 実施の形態1に係わる半導体装置の作製方法を説明する図。 実施の形態2に係わる半導体装置の作製方法を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
(実施の形態1)
保護材料を素子部上に設置する際や接着処理の際に保護材料に位置ズレが生じても、半導体装置を高い歩留まりで作製できる方法を、図1乃至図2を用いて説明する。
まず、素子部102および端子部104が形成された基板100を準備する(図1(A)参照。)。
基板100としては、例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することも可能である。なお、素子部102および端子部104の形成に温度に耐えうる素材であれば、各種プラスチック基板を用いてもよい。
インクジェットなどの液滴吐出やスクリーン印刷などで金属粒子を含む材料を形成し、低温での加熱や機械的負荷を加えることにより金属薄膜を得る研究や、高分子材料を用いて半導体膜を得る研究が進んでいる。このため、素子部102および端子部104を低温で形成することにより、例えば、基板100として、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリアミド(PA)、ポリイミド(PI)、PPS(ポリフェニレンサルファイド)、PTFE(ポリテトラフルオロエチレン)、アクリロニトリルブタジエンスチレン(ABS)、ポリプロピレン(PP)、などの各種エンジニアリングプラスチックや汎用プラスチックを用いることもできる。
素子部102は、少なくとも1つ以上のダイオードおよび配線を有している。なお、配線は半導体装置内での信号損失や電力損失の観点から鑑みると、配線形成後において5×10−3(Ω・cm)以下の抵抗率を備えることが望ましい。
端子部104は、少なくとも素子部102と外部装置間で電力や信号を送受するための配線を有しており、その長さ(図1における端子部104のA1−A2方向の長さ)は5mm以下である。端子部104が長いほど半導体装置中に占める素子部102の面積が小さくなるため、半導体装置の面積を変えずに性能を維持するためには、素子部102に形成されるダイオードや配線のサイズを小さくして集積度を向上させる必要があり、集積度を向上させるほど半導体装置の歩留まりが低下する可能性が高くなる。したがって、端子部104の長さは5mm以下、好ましくは3mm以下、さらに好ましくは2mm以下が望ましい。
次に、素子部102上に段差層106を形成する。なお、段差層106は、端子部104の長さをXとした場合、0.38X以上2mm以下の厚さとする(図1(B)参照。)。段差層106の厚さが0.38Xより薄いと、後の工程にて貼り合わせ部材を用いて段差層106上に保護材料を接着する際に、段差層から端子部側への保護材料のはみ出し量が大きくなると、端子部104上の一部に保護材料が接着される可能性がある。また、段差層の厚さが2mmより厚いと、後の工程にて貼り合わせ部材を用いて段差層106と保護材料を接着する際に、貼り合わせ部材により付加する力が段差層端部の角部分に集中し、この箇所を基点として段差層106に変形や破壊が生じる可能性がある。
段差層106としては、例えば、光硬化型樹脂、反応硬化型樹脂、又は熱硬化型樹脂などの樹脂を用いればよく、材料に応じた処理(例えば、光硬化型樹脂であれば、硬化波長に応じた光の照射)を行い十分に硬化させればよい。なお、後の工程にて段差層106上に保護材料を接着する際に、保護材料として熱可塑性を有する基材を用い、段差層106と保護材料を溶着する場合は、溶着を行う際に加える温度より融点が低い材料を、段差層106として用いることが望ましい。
なお、上記段差層106に用いる材料中に吸湿性材料を混合してもよい。これにより、外部から素子部に浸入する水分を抑制できるため、素子部が水分に弱い性質を有する半導体装置では、信頼性を向上できる。
本実施の形態では、素子部102表面全体に段差層106を設けているが、これに限定されることはない。素子部102と端子部104の境界部に沿って所定厚さの段差層106が形成されていれば、端子部104に保護材料が貼り合わされる事がないため、例えば、素子部102の一部に段差層106が形成されない箇所が存在してもよい。
次に、段差層106上に、素子部102の全面を覆う状態に、基材112および接着材料114を有する保護材料110を設置する。
なお、段差層106上に保護材料110を設置する際に生じる保護材料110の位置ズレ量がAである場合、保護材料110は、素子部102の端部よりA以上外側に端部を有するように設置することが望ましい。これにより、保護材料設置時にズレ量Aが生じても、素子部上全面を覆うことができるため、半導体装置の信頼性を向上できる。
基材112としては、例えば、樹脂薄膜、表面に保護膜が形成された樹脂薄膜、金属薄膜などを用いればよい。
上記樹脂薄膜としては、例えば、ポリエチレンテレフタレート(PET)、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、ナイロン、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリイミド(PI)のうち少なくとも1種類以上を構成成分として含むフィルムを用いることができる。
本実施の形態では単層の基材112を用いる例を示しているが、基材112に保護膜を形成してもよい。保護膜としては、例えば、酸化珪素(SiO2)、窒化珪素(SiN)、酸化窒化珪素(SiON)、窒化酸化珪素(SiNO)などの無機薄膜や、アルミ(Al)、チタン(Ti)、ニッケル(Ni)、クロム(Cr)モリブデン(Mo)、タンタル(Ta)、ベリリウム(Be)、ジルコニウム(Zr)、金(Au)、銀(Ag)、銅(Cu)、亜鉛(Zn)、鉄(Fe)、鉛(Pb)、スズ(Sn)またはこれらの合金からなる薄膜を用いることができる。特に水蒸気透過性、ガス透過性、紫外線透過性の低い膜を用いることが好ましい。
接着材料114としては、光硬化型接着材料、反応硬化型接着材料、熱硬化型接着材料、または嫌気型接着材料など各種硬化型接着材料を用いることができる。これらの接着材料の材質としてはエポキシ樹脂やアクリル樹脂、シリコーン樹脂、フェノール樹脂などを用いることができる。なお、基材112として繊維体に有機樹脂が含浸された構造体(プリプレグとも言われる。以下、プリプレグと呼称する)を用いてもよい。基材112としてプリプレグを用いた場合には、接着材料を用いず直接基材112を段差層106に接着させることができる。この際、当該構造体の有機樹脂としては、反応硬化型、熱硬化型、紫外線硬化型など追加処理を施すことによって硬化が進行するものを用いると良い。
なお、本実施の形態では、保護材料110は、基材112と接着材料114の積層構造からなるが(図1(C)参照。)、基材112が接着材料114の機能を備える場合、例えば、加熱処理により基材112を一部溶融させて段差層106に接着(所謂、溶着)する場合では、保護材料110は基材112のみの単層構造でもよい。基材112と段差層106を溶着することにより、段差層と保護材料をより強固に接着された信頼性の高い半導体装置を作製できる。
次に、表面硬度50以上100以下の弾性材料を備えた貼り合わせ部材116を用いて、段差層106上に保護材料110を接着する。(図2(A)参照。)。
段差層106上に保護材料110を接着する方法は、接着材料114の種類により適宜選択することが好ましい。例えば、接着材料114として熱硬化型接着材料を用いる場合は、接着材料が硬化するだけの温度に加熱された貼り合わせ部材116を押し当てて、段差層106と保護材料110を接着すればよい。
なお、本実施の形態では、保護材料110に対して貼り合わせ部材116を押し当てているが、これに限定されることはなく、基板100を貼り合わせ部材116を押し当ててもよい。
貼り合わせ部材116に用いる弾性材料としては、例えば、天然ゴム、イソプレンゴム、ブタジエンゴム、スチレンブタジエンゴム、ニトリルブタジエンゴム、ブチルゴム、クロロプレンアクリロゴム、エチレンプロピレンゴム、ウレタンゴム、シリコンゴム、フッ素ゴム、クロロスルホン化ポリエチレンゴム、塩素化ポリエチレンゴム、アクリル酸エステル共重合体ゴム、エピクロロヒドリン共重合体ゴム、有機ポリスルフィドゴムなどのような、産業用ゴムローラーに使用されているゴムを硬度調整(例えば、カーボンなどのような硬度調整剤を混合)して用いればよい。
なお、貼り合わせ部材116に用いる弾性材料の表面硬度は50以上100以下、より好ましくは50以上80以下であることが望ましい。
表面硬度を50以上100以下とすることにより、厚さ0.38Xの段差層106上に保護材料110を接着する際、保護材料110が端子部104に重畳して設けられた状態で接着処理を行っても、保護材料110が端子部に接着することがない(図2(B)参照。)。これにより、保護材料110が端子部104に重畳して接着処理が行われても、端子部104上に保護材料110が接着されない半導体装置が作製できる。
貼り合わせ部材116については、さらに表面硬度を50以上80以下とすることにより、パーティクルなどの異物混入により素子部上に段差が存在しても、貼り合わせ部材により負荷が加えられた際に、貼り合わせ部材116が段差の形状に追随して変形する。このため、段差部への負荷集中を抑制できる。したがって、段差層106に保護材料110を接着する際に生じる歩留まり低下を抑制できる。
また、表面硬度が50より小さい、つまり弾性材料が柔らかいと、接着処理を行った際に段差層106の角部分によって弾性材料に強い力が加わり、貼り合わせ部材116に傷が生じる可能性がある。このため、表面硬度が50より小さい弾性材料は、貼り合わせ部材116への使用は不向きである。
なお、本実施の形態では、保護材料110は段差層106の表面のみに接着されているが、これに限定されることはなく、端子部104に保護材料110が接着されていなければよい。例えば、保護材料110が基板100に接着されてもよい。
この場合、端子部104周辺において基板100と保護材料110が接着される場合がある。このままの状態では後の工程で外部配線を接続できないため、図2(C)のように、保護材料110のうち端子部104に重畳する領域の一部に開口部118を設ければよい。
なお、図2(C)のように保護材料110が基板100に接着されることにより、両者が接着された箇所においては、外部からの劣化要因(例えば、水分やガス成分など)の浸入を抑制することができる。このため、信頼性の高い半導体装置を作製できる。
以上の方法により半導体装置を作製することにより、保護材料に位置ズレが生じても、端子部上に保護材料が接着されることがない。
このため、高い歩留まりで半導体装置を作製できる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
(実施の形態2)
本実施の形態では、実施の形態1にて作製した半導体装置を用い、一軸方向の位置調整のみで外部接続端子と外部配線の位置調整を行うことができる半導体装置への外部配線接続方法を、図3を用いて説明する。
まず、実施の形態1にて作製した半導体装置を準備し、端子部104上に導電材料302を設けた後に、端子部104と保護材料110の間に形成された空間に、外部配線300を挿入する(図3(A)参照)。この際、外部配線300の端面を段差層106の端面に接して設けることにより、外部配線300のX軸およびθ軸の位置ズレを補正することができる。
導電材料302としては、例えば、導電性粒子と有機樹脂を有する材料を用いる。具体的には、粒径が数nmから数十μmの導電性粒子を有機樹脂に溶解または分散させた材料を用いる。導電性粒子としては、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、タンタル(Ta)、モリブデン(Mo)、チタン(Ti)、アルミ(Al)、カーボン(C)のいずれか一つ以上の金属粒子、絶縁粒子(例えばガラス粒子や有機樹脂粒子など)の表面に、前記いずれか一つ以上の金属膜が形成された粒子、ハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、有機樹脂としては、金属粒子のバインダ、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。一般的には、異方性導電フィルム(Anisotropic Conductive Film)や異方性導電ペースト(Anisotropic Conductive Paste)などが用いられる。
外部配線300としては特に限定はないが、端子部と接続する箇所以外が絶縁層に覆われた構造であることが好ましく、例えば、FPC(Flexible Printed Circuit)などを用いればよい。
次に、外部配線300に対して、Y軸方向について位置合わせ処理を行う(図3(B)参照。)。位置合わせ処理に用いる装置に特段の限定はなく、外部配線300の材質(厚さ、堅さなど)により適宜最適な装置を使いればよい。なお、端子部104と外部配線300がY軸方向に保護材料110の位置がズレる事に起因した接続不良を抑制するためには、装置の位置合わせ精度は200μm以下が望ましく、より好ましくは50μm以下が望ましい。
なお、本実施の形態では端子部104上に導電材料302を設けた後に、外部配線300を段差層106に接して設置しているが、外部配線300に導電材料302を設けた後に、外部配線300を段差層106に接して設置してもよい。
次に、圧着用治具304を用い、保護材料110、外部配線300、導電材料302および端子部104に対して加圧処理および加熱処理を行う。これにより、端子部104と外部配線300は、導電材料302を介して電気的に接続される(図3(C)参照。)。
以上の方法により、実施の形態1にて作製した半導体装置を用い、一軸方向の位置調整のみで外部接続端子と外部配線の位置調整を行うことができる。
このため、外部配線接続時の位置調整作業が簡略化された、工程作業時間の短縮された半導体装置を作製できる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
100 基板
102 素子部
104 端子部
106 段差層
110 保護材料
112 基材
114 接着材料
116 貼り合わせ部材
118 開口部
300 外部配線
302 導電材料
304 圧着用治具

Claims (2)

  1. 基板上に、長さX(Xは5mm以下)の端子部と素子部とを形成し、
    前記素子部上に、前記素子部を覆うように段差層を形成し、
    前記段差層上に、前記素子部を覆うように可撓性を有する保護部材を設置し、
    前記保護部材と、張り合わせ部材とを押し当てることで、前記保護部材を前記段差層に接着させ、
    前記段差層の厚さは、0.38X以上2mm以下であり、
    前記張り合わせ部材は、表面硬度は50以上100以下の弾性材料であることを特徴とする半導体装置の作製方法。
  2. 基板上に、長さX(Xは5mm以下)の端子部と素子部とを形成し、
    前記素子部上に、前記素子部を覆うように段差層を形成し、
    前記段差層上に、前記素子部を覆うように可撓性を有する保護部材を設置し、
    前記保護部材と、張り合わせ部材とを押し当てることで、前記保護部材を前記段差層に溶着させ、
    前記段差層の厚さは、0.38X以上2mm以下であり、
    前記張り合わせ部材は、表面硬度は50以上100以下の弾性材料であることを特徴とする半導体装置の作製方法。
JP2011180658A 2010-08-26 2011-08-22 半導体装置の作製方法 Expired - Fee Related JP5852810B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011180658A JP5852810B2 (ja) 2010-08-26 2011-08-22 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010189324 2010-08-26
JP2010189324 2010-08-26
JP2011180658A JP5852810B2 (ja) 2010-08-26 2011-08-22 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2012069928A JP2012069928A (ja) 2012-04-05
JP2012069928A5 JP2012069928A5 (ja) 2014-09-11
JP5852810B2 true JP5852810B2 (ja) 2016-02-03

Family

ID=45696023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011180658A Expired - Fee Related JP5852810B2 (ja) 2010-08-26 2011-08-22 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US8617995B2 (ja)
JP (1) JP5852810B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9229481B2 (en) 2013-12-20 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP7046351B2 (ja) 2018-01-31 2022-04-04 三国電子有限会社 接続構造体の作製方法
JP7160302B2 (ja) * 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969638A (ja) 1995-08-31 1997-03-11 Shin Etsu Polymer Co Ltd 太陽電池用保護フィルム
JPH0970886A (ja) 1995-09-05 1997-03-18 Fuji Electric Co Ltd 太陽電池モジュールの製造装置
JP2000284308A (ja) * 1999-03-30 2000-10-13 Ricoh Co Ltd 液晶表示装置の接続方法
TW512543B (en) 1999-06-28 2002-12-01 Semiconductor Energy Lab Method of manufacturing an electro-optical device
US7316841B1 (en) * 1999-08-30 2008-01-08 Sakura Color Products Corporation Eraser
TW468283B (en) 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
TW471011B (en) 1999-10-13 2002-01-01 Semiconductor Energy Lab Thin film forming apparatus
TW495808B (en) 2000-02-04 2002-07-21 Semiconductor Energy Lab Thin film formation apparatus and method of manufacturing self-light-emitting device using thin film formation apparatus
CN101397649B (zh) * 2001-02-01 2011-12-28 株式会社半导体能源研究所 能够将有机化合物沉积在衬底上的装置
JP4801278B2 (ja) 2001-04-23 2011-10-26 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2003119207A (ja) * 2001-10-11 2003-04-23 Jsr Corp 光硬化性組成物、その硬化物、及び積層体
US7579771B2 (en) 2002-04-23 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
JP4216008B2 (ja) 2002-06-27 2009-01-28 株式会社半導体エネルギー研究所 発光装置およびその作製方法、ならびに前記発光装置を有するビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、カーナビゲーション、パーソナルコンピュータ、dvdプレーヤー、電子遊技機器、または携帯情報端末
JP2004095760A (ja) * 2002-08-30 2004-03-25 Optrex Corp プリント配線板
JP4373086B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 発光装置
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
JP2004281976A (ja) 2003-03-19 2004-10-07 Dainippon Printing Co Ltd 透明カバーフィルム
TWI372462B (en) * 2003-10-28 2012-09-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP4974452B2 (ja) * 2003-10-28 2012-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4809600B2 (ja) * 2003-10-28 2011-11-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7229900B2 (en) * 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
JP2005303158A (ja) * 2004-04-15 2005-10-27 Nec Corp デバイスの形成方法
JP5157440B2 (ja) * 2005-03-18 2013-03-06 コニカミノルタホールディングス株式会社 有機el素子の製造方法
JP4404109B2 (ja) * 2007-07-03 2010-01-27 ソニー株式会社 表示装置の製造方法
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
JP2012069928A (ja) 2012-04-05
US8617995B2 (en) 2013-12-31
US20120049340A1 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
US20170338198A1 (en) Display device including an anisotropic conductive film, and manufacturing method of the anisotropic conductive film
US11100351B2 (en) Fingerprint recognition module and electronic device comprising same
US10772207B2 (en) Flexible semiconductor package and method for fabricating the same
JP5852810B2 (ja) 半導体装置の作製方法
JP2007041389A (ja) 表示装置及びその製造方法
JP2002358026A (ja) 表示モジュール並びにフレキシブル配線板及びフレキシブル配線板の接続方法
JP2010032938A (ja) 液晶表示装置
CN111052875B (zh) 伸缩性电路基板、以及使用其的贴片设备
US20130322032A1 (en) Mounting structure for electronic component, input device, and method of manufacturing mounting structure
US20090145641A1 (en) Combining discrete electronic elements with printed electronic circuits
JP5983845B2 (ja) 圧力センサおよび接続部材の製造方法
JP2012182274A (ja) モジュール部品、その製造方法、及びそれが実装された半導体パッケージ、電子モジュール、または電子機器
WO2010109718A1 (ja) チップ部品実装構造、チップ部品実装方法および液晶表示装置
TW201900812A (zh) 異向性導電接著劑及連接體之製造方法
CN114946044A (zh) 显示模块及其制造方法
CN112993607A (zh) 显示装置、显示装置的制造方法及印刷布线基板
JP2008303067A (ja) 接着材リール及びこれを用いた回路接続体の製造方法
US8803002B2 (en) Electronic device preventing damage to circuit terminal portion and method of manufacturing the same
KR100891712B1 (ko) 터치 패널과 그의 제조 방법
JP2009218498A (ja) 半導体チップの実装方法及び液晶パネル
US11528392B2 (en) Electronic component including electronic substrate and circuit member, apparatus, and camera
CN211928940U (zh) 一种显示装置
US20230005893A1 (en) Fingerprint recognition module and electronic device comprising same
KR20080103400A (ko) 접착재 릴 및 이를 이용한 회로 접속체의 제조 방법
US20230268296A1 (en) Electronic device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151207

R150 Certificate of patent or registration of utility model

Ref document number: 5852810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees