KR20030029152A - 반도체 웨이퍼 처리 방법 및 양면 접착 시트 - Google Patents

반도체 웨이퍼 처리 방법 및 양면 접착 시트 Download PDF

Info

Publication number
KR20030029152A
KR20030029152A KR10-2003-7002881A KR20037002881A KR20030029152A KR 20030029152 A KR20030029152 A KR 20030029152A KR 20037002881 A KR20037002881 A KR 20037002881A KR 20030029152 A KR20030029152 A KR 20030029152A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
wafer
double
adhesive sheet
sided adhesive
Prior art date
Application number
KR10-2003-7002881A
Other languages
English (en)
Other versions
KR100811958B1 (ko
Inventor
야마모토마사유키
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20030029152A publication Critical patent/KR20030029152A/ko
Application granted granted Critical
Publication of KR100811958B1 publication Critical patent/KR100811958B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은, 그 위에 패턴이 형성된 반도체의 전면에 양면 접착 시트로 지지 웨이퍼를 부착하는 단계와, 상기 지지 웨이퍼가 고정된 상태에서 반도체 웨이퍼의 후면에 씨닝 처리를 수행하는 단계를 포함하는 반도체 웨이퍼 처리 방법을 제공한다. 반도체 웨이퍼 상에 양면 접착 시트로 지지 웨이퍼를 부착함으로써, 씨닝 처리 후에도 충분한 내구력과 강도를 얻을 수 있다.

Description

반도체 웨이퍼 처리 방법 및 양면 접착 시트{METHOD OF PROCESSING A SEMICONDUCTOR WAFER}
지금까지는, 반도체 웨이퍼 상에 씨닝 처리를 하는 방법으로서, 예를 들어, 연삭법(grinding method), 연마법(CMP) 및 에칭법 등과 같은 기계적 방법 또는 화학적 방법이 알려져 있다. 일반적으로, 이들 방법은 모두, 그 위에 배선 패턴이 형성된 반도체 웨이퍼의 전면(front surface) 상에 보호 테이프(protective tape)를 부착하여, 배선을 보호하고 바도체 웨이퍼를 고정한 후, 반도체 웨이퍼의 후면(rear surface)에 씨닝 처리를 수행하는 방식을 채용한다.
그러나, 반도체 웨이퍼의 씨닝 처리가 진행됨에 따라, 반도체 웨이퍼의 내구력과 강도는 감소된다. 이 결과, 반도체 웨이퍼의 내구력 감소로 인한 반도체 웨이퍼의 파손 및 강도의 감소로 인한 반도체 웨이퍼의 휘어짐(warping)이 발생한다. 이러한 상황 하에서, 반도체 웨이퍼의 취급에 깊은 주의를 기울여야 하지만, 반도체 웨이퍼의 취급에 깊이 주의한다고 하더라도, 종종 반도체 웨이퍼가 파손되어 수율이 감소되는 문제가 발생한다. 또한, 씨닝 처리로 인한 반도체 웨이퍼의 내구력 및 강도의 감소에 의해 웨이퍼 캐리어 등을 이용한 운반 처리를 수행할 수 없게 되어, 가동성의 저하를 초래하는 문제가 있다.
이들 문제를 해소하기 위해서, 석영판이나 아크릴판과 같은 경질 재료(hard material) 상에, 그 위에 패턴이 형성된 반도체 웨이퍼의 전면을 고정하고, 그 후면을 연삭하는 방법이 검토된다. 그러나, 상술한 방법은 연삭으로 인해 얇아진 반도체 웨이퍼를 경질 재료로부터 떼어낼 때, 깨지기 쉬운 재료로 이루어진 웨이퍼가 파손되는 문제점이 있다.
본 발명의 목적은 보호 테이프를 이용하여 반도체 웨이퍼에 대한 씨닝 처리를 수행하는 단계에서의 파손이나 휘어짐의 발생이 억제될 수 있고, 다음 단계로의 반도체 웨이퍼의 운반 공정을 수행할 수 있도록, 반도체 웨이퍼를 씨닝하는 방법을 제공하는 것이다.
또한, 본 발명의 목적은 씨닝 처리 후에 보호 테이프를 쉽게 떼어낼 수 있는 반도체 웨이퍼를 씨닝하는 방법을 제공하는 것이다.
본 발명은 반도체 웨이퍼 상에 씨닝 처리(thinning process)를 행하는 방법에 관한 것이다.
도 1은 본 발명의 반도체 웨이퍼 상에서 수행되는 씨닝 단계 및 이어서 수행되는 다이싱(dicing) 단계를 설명하기 위한 도면,
도 2는 양면 접착 시트의 조망도의 예,
도 3은 양면 접착 시트의 단면도이다.
본 발명은 이러한 상황을 고려하여 이루어진 것이다. 상술한 문제를 해소하기 위해서 깊이 고찰한 결과, 본 발명의 발명자는 본 발명을 완성하여 다음 방법에 의해서 상술한 목적을 달성할 수 있음을 알았다.
본 발명은, 그 위에 패턴이 형성된 반도체 웨이퍼의 전면 상에 양면 접착 시트로 지지 웨이퍼를 부착하는 단계와, 상기 지지 웨이퍼가 고정된 상태에서 상기 반도체 웨이퍼의 후면에 씨닝 처리를 행하는 단계를 포함하는 반도체 웨이퍼 처리 방법에 관한 것이다.
상술한 방법에 따르면, 반도체 웨이퍼의 후면 상에 씨닝 처리를 할 때, 지지 웨이퍼가 양면 접착 시트를 통해서 그 위에 배선이 형성된 반도체 웨이퍼의 전면 상에 고정되어, 씨닝 처리에 의해서 반도체 웨이퍼가 얇아지더라도, 지지 웨이퍼에 의해서 반도체 웨이퍼의 내구력 및 강도가 증가되어, 씨닝 공정 시 반도체 웨이퍼의 파손 및 휘어짐의 발생이 억제됨으로써, 씨닝 처리 시에 반도체 웨이퍼의 취급이 쉬워진다. 또한, 웨이퍼 캐리어 등을 이용하여 운반 공정을 수행하기가 용이하여, 가동성이 개선된다. 종래에는 씨닝 처리에서 보호 테이프가 사용되었지만, 지지 웨이퍼가 양면 접착 시트에 의해서 반도체 웨이퍼의 전면 상에 부착되므로, 반도체 웨이퍼의 전면을 보호하기 위한 보호 테이프가 더 이상 필요 없다. 또한, 지지 웨이퍼는 반도체 웨이퍼를 떼어 내기 용이하게 하여, 반도체 웨이퍼를 떼어낼 때, 경질 재료의 경우에서와 같은 반도체 웨이퍼의 파손이나 휘어짐이 발생하지 않는다.
상술한 반도체 웨이퍼의 처리 방법에 있어서, 반도체 웨이퍼의 전면 상에 부착되는 측의 양면 접착 시트의 접착면은 상기 반도체 웨이퍼의 전면에 대한 접착력이 씨닝 처리 후에 감소될 수 있는 것이 바람직하다.
상술한 특성을 갖는 접착면을 구비하는 양면 접착 시트를 이용할 경우, 반도체 웨이퍼의 씨닝 처리 후에 지지 웨이퍼를 떼어낼 때, 지지 웨이퍼를 반도체 웨이퍼의 전면으로부터 쉽게 제거할 수 있다.
상술한 반도체 웨이퍼의 처리 방법에 있어서, 상기 반도체 웨이퍼의 전면에 부착되는 측의 양면 접착 테이프의 접착면은 열탈착(thermoreleasing)형 접착면인 것이 바람직하다.
열탈착형 접착면을 구비하는 열탈착형 양면 접착 시트에 따르면, 반도체 웨이퍼의 씨닝 처리 후에 지지 웨이퍼를 떼어낼 때, 지지 웨이퍼를 반도체 웨이퍼의 전면으로부터 쉽고 확실하게 제거할 수 있다.
또한, 본 발명은 상술한 본 발명에 따른 반도체 웨이퍼의 처리 방법에서 사용되는 반도체 웨이퍼 처리용 양면 접착 시트에 관한 것이다.
이하, 도면을 참조하여, 본 발명에 따른 반도체 웨이퍼 씨닝 방법의 바람직한 실시예를 설명한다.
도 1은 본 발명에 다른 반도체 웨이퍼 씨닝 단계 및 이어지는 다이싱 처리를 설명하기 위한 도면이다.
도 1(a)의 반도체 웨이퍼(1)는 그 전면(1a) 상에 형성된 배선을 구비하고, 그 대향면 상에 후면(1b)을 구비한다. 전면(1a) 상에 형성된 배선 패턴은 전형적인 방법에 따라 형성된 소망 패턴을 갖는다.
먼저, 도 1(b)에 도시된 바와 같이 양면 접착 시트(2)는 상술한 반도체 웨이퍼(1)의 전면(1a) 상에 부착된다. 양면 접착 시트(2)는 기저 재료(2a) 및 접착층(2b1, 2b2)을 구비하고, 접착층(2b2) 상에 탈착 시트(2c)를 구비한다. 예를 들어, 도 2 및 도 3에 도시된 바와 같이 반도체 웨이퍼와 동일한 형상으로 만들어진 라벨 형상(label-shaped)의 것을 탈착 지지 시트(2d) 상에 지지된 것으로부터 벗겨, 반도체 웨이퍼(1)와 정렬한 다음, 그러한 양면 접착 시트(2)를 반도체 웨이퍼(1) 상에 부착한다. 양면 접착 시트를 부착하는 단계에서, 반도체 웨이퍼(1)는 척 테이블에 고정된다.
부착 단계에서 사용될 양면 접착 시트는 반도체 웨이퍼와 동일한 형상으로 만들어진 라벨 형상을 가질 필요는 없고, 시트 형상을 가져도 된다. 이 경우, 양면 접착 시트를 반도체 웨이퍼 상에 부착한 후 반도체 웨이퍼의 형상으로 자른다.
양면 접착 시트(2)와 마찬 가지로, 양면 접착 시트의 기저 재료로서 일반적으로 사용되는 것들을 특별한 제한 없이 사용할 수 있다. 기저 재료(2a)로서는, 예컨대, 폴리 에틸렌 테레프탈레이트, 폴리에틸렌, 폴리스틸렌, 폴리프로필렌, 나이론, 우레탄, 폴리비닐리덴 클로라이드, 폴리비닐 클로라이드 등의 일축 배향막 또는 이축 배향막을 예로 들 수 있다. 대개 기저 재료(2a)의 두께는 대략 30㎛ 내지 200㎛이다.
접착층(2b1, 2b2)을 형성하는 접착제로는 아크릴계, 고무계, 실리콘계, 폴리비닐 에테르계 등과 같은 다양한 접착제를 사용할 수 있고, 이들은 에너지 빔 경화형 또는 포말형일 것이다. 상술한 바와 같이, 탈착하기 쉽도록, 반도체 웨이퍼 전면(1a) 상에 부착되는 접착층(2b1)은 씨닝 처리 후에 반도체 웨이퍼 전면(1a)에 대한 접착력이 감소될 수 있는 접착제, 특히 열탈착형 접착제로 이루어지는 것이 바람직하다. 또한, 씨닝 처리 후에 양면 접착 시트(2)를 탈착된 지지 웨이퍼(3)로부터 떼어내어 쉽게 재활용할 수 있으므로, 접착층(2b2)도 접착층(2b1)과 마찬가지로, 지지 웨이퍼(3)에 대해 접착력이 감소될 수 있는 접착제, 특히 열탈착형 접착제로 이루어지는 것이 바람직하다. 그러나, 접착층(2b1, 2b2)이 둘 다 열탈착형 접착제로 이루어지면, 접착층(2b1)보다 나중 단계에서 탈착되는 접착층(2b2)은 접착층(2b1)보다 높은 온도에서 열적으로 탈착되는 접착제로 이루어지는 것이 바람직하다. 대개 접착층(2b1, 2b2)은 대략 20㎛ 내지 100㎛의 두께를 갖는다. 열탈착형 접착 시트로서, 예컨대, 닛토 덴코사에 의해서 제조된 REVALPHA(상표명)을 예로 들 수 있다.
다음에, 탈착 시트(2c)를 벗기고, 정렬된 지지 웨이퍼를 접착층(2b2) 상에부착하여, 도 1에 도시된 바와 같이 보강된 웨이퍼를 제작한다.
상술한 방법 외에도, 지지 웨이퍼 상에 양면 접착 시트를 부착하고, 그것을 반도체 웨이퍼 전면(1a) 상에 부착하는 것도 보강된 웨이퍼를 제작할 수 있다.
지지 웨이퍼(3)는 반도체 웨이퍼(1)와 동일한 재료로 이루어지는 것이 바람직하다. 또한, 반도체 웨이퍼 후면(1b) 상에 씨닝 처리를 할 수만 있다면 지지 웨이퍼(3)의 형태, 크기 및 기타 사항은 특별히 제한되지 않는다. 지지 웨이퍼(3)는 도 1(c)에 도시된 바와 같이 반도체 웨이퍼(1)와 동일한 크기를 갖는 것이 바람직하다. 대개 지지 웨이퍼(3)는 대략 400㎛ 내지 800㎛의 두께를 갖는 것이 바람직하다.
화상 인식 장치를 이용해서 정확한 위치를 인식하여 현재 위치로부터의 차이에 대해 보상함으로써, 양면 접착 시트(2)와 도 1(b)의 반도체 웨이퍼(1)간의 정렬, 그리고 반도체 웨이퍼(1)와 도 1(c)의 지지 웨이퍼(3) 간의 정렬을 수행할 수 있다.
다음에, 도 1(d)에 도시된 바와 같이, 반도체 웨이퍼(1)의 위치를 상하 방향으로 반전하고, 보강된 웨이퍼의 지지 웨이퍼(3)를 척에 고정하여, 반도체 웨이퍼 후면(1b) 상에 씨닝 공정을 수행한다. 씨닝 공정은 전형적인 방법에 의해서 수행될 수 있다. 씨닝 공정 장비(4)로서는, 연삭 장치(후면 연삭), CMP 패드, 및 기타 장치가 사용될 수 있다. 씨닝 공정은 반도체 웨이퍼(1)가 소망 두께를 가질 때까지 수행된다.
씨닝 공정이 완료된 보강 웨이퍼는 반도체 웨이퍼(1)의 위치가 상하 방향으로 반전된 후, 후속 다이싱 단계로 운반된다. 다이싱 단계에서, 먼저, 도 1(e)에 도시된 바와 같이, 다이싱용 접착 테이프(5)를 보강된 웨이퍼의 후면 상에 부착하여 웨이퍼 탑재 프레임을 제작한다. 다이싱용 접착 테이프의 기저 재료(5a)와 접착제(5b)로서는, 당 기술 분야에 일반적으로 알려진 것을 특별한 제한 없이 사용할 수 있다.
다음에, 도 1(f)에 도시된 바와 같이, 지지 웨이퍼를 반도체 웨이퍼(1)로부터 제거하고, 이어서 반도체 웨이퍼를 도 1(g)의 다이싱 단계에 의해서 칩(1')으로 분리한다.
도 1(f)에서 반도체 웨이퍼(1)로부터 지지 웨이퍼(3)를 제거할 때에, 양면 접착 시트(2)가 열탈착형 양면 접착 시트로 이루어져 있으면, 웨이퍼 탑재 프레임의 척 테이블을 임의 온도로 가열해서, 반도체 웨이퍼(1)와 접착층(2b1) 사이의 접착성을 감소시켜, 지지 웨이퍼를 쉽게 떼어낼 수 있다. 예를 들어, 닛토 덴코사에서 제조된 RIBA-ALPHA(상품명)의 No.3198(제조 번호)을 사용할 경우, 90℃로 가열해서 접착력을 약화시켜 지지 웨이퍼의 탈착을 촉진한다.
상술한 도 1(f)에서, 다이싱 전에 지지 웨이퍼(3)를 제거하는 경우를 예로 들었지만, 지지 웨이퍼(3)가 부착된 상태에서 다이싱할 수도 있다(지지 웨이퍼도 동시에 다이싱됨).
또한, 도 1의 상술한 예에서, 도 1(d)의 씨닝 단계 다음의 다이싱 단계에서 다이싱용 접착 테이프(5)를 사용하는 경우를 예로 들었지만, 다이싱용 접착테이프(5)를 사용하지 않고(웨이퍼 탑재 프레임을 제작하지 않고) 다이싱할 수도 있다. 이 경우, 씨닝 단계 다음의 다이싱 단계에서, 보강 웨이퍼의 지지 웨이퍼(3)측을 척에 고정하여, 반도체 웨이퍼 후면(1b)으로부터 다이싱을 수행할 수 있다. 그 다음, 다이싱을 완료한 후, 예를 들어, 미리 결정된 온도로 가열해서 열탈착형 양면 접착 시트의 접착층(2b1)과 반도체 웨이퍼(1a) 사이의 접착력을 감소시켜 지지 웨이퍼(3)를 제거한다.
본 발명에 따른 반도체 웨이퍼 처리 방법은 다음과 같은 효과가 있다. 양면 접착 시트로 반도체 웨이퍼 상에 지지 웨이퍼를 부착함으로써, 씨닝 공정 후에도 충분한 내구력 및 강도를 얻을 수 있다. 따라서, 씨닝 단계에서 반도체 웨이퍼를 보다 쉽게 취급할 수 있을 뿐만 아니라, 웨이퍼 캐리어를 이용하는 처리도 가능해질 것이다. 또한, 반도체 웨이퍼의 파손을 최소한도록 억제할 수 있다.
또한, 양면 접착 시트로 반도체 웨이퍼의 전면 상에 지지 웨이퍼를 부착하므로, 종래에는 씨닝 단계에서 보호 테이프를 사용했지만, 반도체 웨이퍼의 전면을 보호하기 위한 보호 테이프가 더 이상 필요없게 될 것이다. 또한, 기성 반도체 웨이퍼를 지지 웨이퍼로 사용할 수도 있어, 별도로 지지 웨이퍼를 제작할 필요가 없다.
또한, 양면 접착 시트로 반도체 웨이퍼 상에 지지 웨이퍼를 부착하므로, 그것을 쉽고 확실하게 제거할 수 있다. 또한, 반도체 웨이퍼로 제거된 지지 웨이퍼로부터 양면 접착 시트를 떼어 제거함으로써, 지지 웨이퍼를 재활용할 수 있다. 일반적으로, 웨이퍼의 일 표면은 거울면으로 마감된다. 따라서, 지지 웨이퍼를 활용하기 위해 지지 웨이퍼의 거울면측 위에 양면 접착 시트를 부착함으로써, 지지 웨이퍼를 재활용할 수 있는 효과를 얻을 수 있다.
이 결과, 반도체 웨이퍼로 지지 웨이퍼를 부착하고 제거하는 데 필요한 단계의 수를 고려할 때, 가동성까지도 상당히 개선할 수 있다. 또한, 반도체 웨이퍼가 파손되는 빈도가 줄어들기 때문에 수율도 개선된다.

Claims (4)

  1. 반도체 웨이퍼를 처리하는 방법에 있어서,
    그 위에 패턴이 형성된 반도체 웨이퍼의 전면(front surface)에 양면 접착 시트로 지지 웨이퍼를 부착하는 단계와,
    상기 지지 웨이퍼가 고정된 상태에서 상기 반도체 웨이퍼의 후면(rear surface)에 씨닝 공정(thinning process)을 수행하는 단계
    를 포함하는 반도체 웨이퍼 처리 방법.
  2. 제 1 항에 있어서,
    상기 반도체 웨이퍼의 전면 상에 부착되는 측의 상기 양면 접착 시트의 접착면은, 상기 씨닝 처리 후에 상기 반도체 웨이퍼의 전면에 대한 접착력이 감소될 수 있는 것인 반도체 웨이퍼 처리 방법.
  3. 제 1 또는 2 항에 있어서,
    상기 반도체 웨이퍼의 전면에 부착되는 측의 상기 양면 접착 시트의 접착면은 열탈착(thermoreleasing)형 접착면인 반도체 웨이퍼 처리 방법.
  4. 청구항 1 내지 3 중 어느 한 항에 따른 반도체 웨이퍼 처리 방법에 사용되는 반도체 웨이퍼 처리용 양면 접착 시트.
KR1020037002881A 2000-08-30 2001-08-27 반도체 웨이퍼 처리 방법 및 양면 접착 시트 KR100811958B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00260924 2000-08-30
JP2000260924A JP2002075937A (ja) 2000-08-30 2000-08-30 半導体ウエハの加工方法
PCT/JP2001/007365 WO2002019393A2 (en) 2000-08-30 2001-08-27 Method of processing a semiconductor wafer

Publications (2)

Publication Number Publication Date
KR20030029152A true KR20030029152A (ko) 2003-04-11
KR100811958B1 KR100811958B1 (ko) 2008-03-10

Family

ID=18748861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037002881A KR100811958B1 (ko) 2000-08-30 2001-08-27 반도체 웨이퍼 처리 방법 및 양면 접착 시트

Country Status (9)

Country Link
US (1) US6803293B2 (ko)
EP (1) EP1316111B1 (ko)
JP (1) JP2002075937A (ko)
KR (1) KR100811958B1 (ko)
AT (1) ATE497634T1 (ko)
DE (1) DE60143987D1 (ko)
PT (1) PT1316111E (ko)
TW (1) TW518721B (ko)
WO (1) WO2002019393A2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209082A (ja) * 2002-01-15 2003-07-25 Nitto Denko Corp 保護テープの貼付方法およびその装置並びに保護テープの剥離方法
JP4137471B2 (ja) * 2002-03-04 2008-08-20 東京エレクトロン株式会社 ダイシング方法、集積回路チップの検査方法及び基板保持装置
JP2004079889A (ja) * 2002-08-21 2004-03-11 Disco Abrasive Syst Ltd 半導体ウェーハの製造方法
JP2005116610A (ja) * 2003-10-03 2005-04-28 Nitto Denko Corp 半導体ウエハの加工方法および半導体ウエハ加工用粘着シート
DE102004010956B9 (de) 2004-03-03 2010-08-05 Infineon Technologies Ag Halbleiterbauteil mit einem dünnen Halbleiterchip und einem steifen Verdrahtungssubstrat sowie Verfahren zur Herstellung und Weiterverarbeitung von dünnen Halbleiterchips
JP4381860B2 (ja) * 2004-03-24 2009-12-09 日東電工株式会社 補強半導体ウエハに固定された補強板の分離方法およびその装置
US7190058B2 (en) * 2004-04-01 2007-03-13 Chippac, Inc. Spacer die structure and method for attaching
JP2005302982A (ja) * 2004-04-12 2005-10-27 Nitto Denko Corp 半導体チップの製造方法
JP2005340655A (ja) * 2004-05-28 2005-12-08 Shinko Electric Ind Co Ltd 半導体装置の製造方法および半導体基板の支持構造体
JP2007095780A (ja) * 2005-09-27 2007-04-12 Oki Electric Ind Co Ltd 半導体装置製造用治具と半導体装置製造方法
GB0602410D0 (en) * 2006-02-07 2006-03-15 Filtronic Compound Semiconduct A method of bonding a semiconductor wafer to a support substrate
DE102006048800B4 (de) 2006-10-16 2018-12-13 Nissan Chemical Industries, Ltd. Mehrlagenschichtsystem mit hartem Träger zum Trägern von dünnen Wafern bei der Halbleiterherstellung
DE102006048799B4 (de) 2006-10-16 2018-09-20 Nissan Chemical Industries, Ltd. Verfahren und Einrichtung zum Ablösen eines dünnen Wafers oder bereits vereinzelter Bauelemente eines dünnen Wafers von einem Träger
JP5027460B2 (ja) * 2006-07-28 2012-09-19 東京応化工業株式会社 ウエハの接着方法、薄板化方法、及び剥離方法
JP5190222B2 (ja) * 2007-06-01 2013-04-24 日東電工株式会社 両面発泡粘着シートおよび液晶表示装置
JP2010056562A (ja) * 2009-11-26 2010-03-11 Nitto Denko Corp 半導体チップの製造方法
JP5348075B2 (ja) * 2010-06-02 2013-11-20 ソニー株式会社 半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法
GB2481187B (en) 2010-06-04 2014-10-29 Plastic Logic Ltd Processing substrates
JP5591859B2 (ja) * 2012-03-23 2014-09-17 株式会社東芝 基板の分離方法及び分離装置
JP2015217461A (ja) * 2014-05-16 2015-12-07 株式会社ディスコ ウェーハの加工方法
CN106206382A (zh) * 2016-08-30 2016-12-07 浙江中纳晶微电子科技有限公司 薄片状工件临时键合的加工方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5956471A (ja) * 1982-09-24 1984-03-31 Nitto Electric Ind Co Ltd 両面接着テ−プの製造方法
JPH05291397A (ja) 1992-04-07 1993-11-05 Toshiba Corp コレットおよび半導体装置の製造方法
US5476566A (en) * 1992-09-02 1995-12-19 Motorola, Inc. Method for thinning a semiconductor wafer
JPH0774131A (ja) * 1993-09-02 1995-03-17 Matsushita Electric Ind Co Ltd ダイシング装置及び半導体チップの加工方法
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
JPH10284449A (ja) * 1997-04-11 1998-10-23 Disco Abrasive Syst Ltd ウェーハの裏面研磨・ダイシング方法及びシステム
JP3919235B2 (ja) 1997-06-13 2007-05-23 ジェネンテク，インコーポレイテッド 抗体製剤
US6162703A (en) * 1998-02-23 2000-12-19 Micron Technology, Inc. Packaging die preparation
JP2000038556A (ja) * 1998-07-22 2000-02-08 Nitto Denko Corp 半導体ウエハ保持保護用ホットメルトシート及びその貼り付け方法
JP3784202B2 (ja) * 1998-08-26 2006-06-07 リンテック株式会社 両面粘着シートおよびその使用方法
DE19850873A1 (de) 1998-11-05 2000-05-11 Philips Corp Intellectual Pty Verfahren zum Bearbeiten eines Erzeugnisses der Halbleitertechnik
DE19962763C2 (de) * 1999-07-01 2001-07-26 Fraunhofer Ges Forschung Verfahren zum Vereinzeln eines Wafers

Also Published As

Publication number Publication date
PT1316111E (pt) 2011-03-23
WO2002019393A3 (en) 2002-06-06
US20040038469A1 (en) 2004-02-26
KR100811958B1 (ko) 2008-03-10
DE60143987D1 (de) 2011-03-17
TW518721B (en) 2003-01-21
JP2002075937A (ja) 2002-03-15
ATE497634T1 (de) 2011-02-15
US6803293B2 (en) 2004-10-12
EP1316111B1 (en) 2011-02-02
EP1316111A2 (en) 2003-06-04
WO2002019393A2 (en) 2002-03-07

Similar Documents

Publication Publication Date Title
KR100811958B1 (ko) 반도체 웨이퍼 처리 방법 및 양면 접착 시트
US7140951B2 (en) Semiconductor device manufacturing apparatus and semiconductor device manufacturing method for forming semiconductor chips by dividing semiconductor wafer
US5897743A (en) Jig for peeling a bonded wafer
US7504316B2 (en) Method and device for separating a reinforcing-plate fixed to a reinforced semiconductor wafer
TWI286352B (en) Method of separating semiconductor wafer, and separating apparatus using the same
EP3333882B1 (en) Method for bonding thin semiconductor chips to a substrate
US6777310B2 (en) Method of fabricating semiconductor devices on a semiconductor wafer using a carrier plate during grinding and dicing steps
US9905453B2 (en) Protective sheeting for use in processing a semiconductor-sized wafer and semiconductor-sized wafer processing method
JP2001326206A (ja) 半導体ウエーハの薄型化方法及び薄型半導体ウエーハ
JP2008103494A (ja) 固定ジグおよびチップのピックアップ方法並びにピックアップ装置
CN110858564B (zh) 加工基板的方法
JP2001217212A (ja) 半導体チップの製造方法
JPH11307488A (ja) 半導体装置、その製造方法、加工ガイドおよびその加工装置
JP2994356B1 (ja) ウエハ表面保護テープ剥離装置
JP4306359B2 (ja) エキスパンド方法
JP2004119992A (ja) チップ体製造用粘着シート
JP2005302982A (ja) 半導体チップの製造方法
EP1316992A2 (en) Method for processing a semiconductor wafer and laminate substrate used as a support for said semiconductor wafer in said method
JP2005116948A (ja) 半導体ウエハの加工方法およびそれに用いる両面粘着シート
JP2003338478A (ja) 脆質材料の剥離方法及びこれに用いる硬質板並びに剥離装置
JP2002270560A (ja) ウエハの加工方法
JP2010056562A (ja) 半導体チップの製造方法
JP2001210708A (ja) 基板の搬送方法及び基板搬送用のトレー
US6142853A (en) Method and apparatus for holding laser wafers during a fabrication process to minimize breakage
JPH10284446A (ja) チップ体の製造方法およびチップ体製造用粘着シート

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee