JP2002075937A - 半導体ウエハの加工方法 - Google Patents

半導体ウエハの加工方法

Info

Publication number
JP2002075937A
JP2002075937A JP2000260924A JP2000260924A JP2002075937A JP 2002075937 A JP2002075937 A JP 2002075937A JP 2000260924 A JP2000260924 A JP 2000260924A JP 2000260924 A JP2000260924 A JP 2000260924A JP 2002075937 A JP2002075937 A JP 2002075937A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wafer
double
sensitive adhesive
adhesive sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000260924A
Other languages
English (en)
Inventor
Masayuki Yamamoto
雅之 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2000260924A priority Critical patent/JP2002075937A/ja
Priority to TW090118683A priority patent/TW518721B/zh
Priority to US10/362,489 priority patent/US6803293B2/en
Priority to PT01958558T priority patent/PT1316111E/pt
Priority to AT01958558T priority patent/ATE497634T1/de
Priority to KR1020037002881A priority patent/KR100811958B1/ko
Priority to DE60143987T priority patent/DE60143987D1/de
Priority to PCT/JP2001/007365 priority patent/WO2002019393A2/en
Priority to EP01958558A priority patent/EP1316111B1/en
Publication of JP2002075937A publication Critical patent/JP2002075937A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 保護テープを用いた半導体ウエハの薄型加工
工程における破損や反りの発生を抑制することができ、
また次工程への移送処理が可能となるように、半導体ウ
エハを薄型加工しうる方法を提供すること。 【解決手段】 パターンが形成された半導体ウエハ表面
に、両面粘着シートで支持ウエハを貼付ける工程と、前
記支持ウエハを固定した状態の半導体ウエハの裏面に薄
型加工を施す工程とを含むことを特徴とする半導体ウエ
ハの加工方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体ウエハに薄
型加工処理を施す方法に関する。
【０００２】
【従来の技術】従来より、半導体ウエハの薄型加工方法
としては、例えば、研削方法、研磨方法（ＣＭＰ）およ
びエッチング方法といった機械的方法または化学的方法
が知られている。これらの方法では、いずれも配線パタ
ーンが形成された半導体ウエハ表面に保護テープを貼付
け、配線パターンの保護と半導体ウエハの固定を行った
後、半導体ウエハの裏面を薄型加工する方法が一般的に
採用されている。
【０００３】しかし、半導体ウエハの薄型加工化が進む
に従って、半導体ウエハの強度と剛性力が低下してしま
う。その結果、半導体ウエハの強度低下による半導体ウ
エハの破損や剛性力低下による半導体ウエハの反りが発
生する。このような状況下、半導体ウエハの取扱いには
十分な注意が必要となるが、半導体ウエハの取扱いに十
分な注意を払ったとしても半導体ウエハがしばしば破損
し、歩留まりが低下するといった問題がある。さらに、
薄型加工化による半導体ウエハの強度と剛性力の低下に
より、ウエハキャリア等による移送処理も不可能とな
り、作業性が低下するという問題がある。
【０００４】これらの問題に対し、石英板、アクリル板
等の硬質材料に、パターン形成された半導体ウエハの表
面を固定し、その裏面を研削する方法が検討されてい
る。しかし、上記方法では、研削による薄型加工された
半導体ウエハを硬質材料から剥離する際に、脆い材料で
あるウエハが破損してしまうという問題があった。
【０００５】
【発明が解決しようとする課題】本発明は、このような
事情に鑑みてなされたものであって、保護テープを用い
た半導体ウエハの薄型加工工程における破損や反りの発
生を抑制することができ、また次工程への移送処理が可
能となるように、半導体ウエハを薄型加工しうる方法を
提供することを目的とするものである。
【０００６】さらに、本発明は、薄型加工工程の後に
は、保護テープを容易に剥離しうるような半導体ウエハ
の薄型加工方法を提供することを目的とするものであ
る。
【０００７】
【課題を解決するための手段】本発明者らは前記課題を
解決すべく鋭意検討を重ねた結果、以下に示す方法によ
り前記目的を達成することができることを見出し、本発
明を完成するに到った。
【０００８】すなわち、本発明は、パターンが形成され
た半導体ウエハ表面に、両面粘着シートで支持ウエハを
貼付ける工程と、前記支持ウエハを固定した状態の半導
体ウエハの裏面に薄型加工を施す工程とを含むことを特
徴とする半導体ウエハの加工方法、に関する。
【０００９】上記方法によれば、半導体ウエハの裏面に
薄型加工を施す際には、配線パターンが形成された半導
体ウエハの表面に両面粘着シートを介して支持ウエハが
固定されているので、薄型加工により半導体ウエハが薄
型化されても、支持ウエハにより半導体ウエハに強度と
剛性が付与され、薄型加工工程おける半導体ウエハの破
損や反りの発生を抑制することができる。従って、薄型
加工工程における半導体ウエハの取扱いが容易になる。
また、ウエハキャリア等による移送処理も容易であり、
作業性がよい。なお、半導体ウエハの表面には、両面粘
着シートで支持ウエハが貼付けられているので、従来、
薄型加工処理時に用いられていた半導体ウエハの表面保
護テープは不要になる。また、支持ウエハによれば半導
体ウエハの剥離が容易であり、硬質材料のように半導体
ウエハの剥離の際に、半導体ウエハの破損が生じること
はない。
【００１０】前記半導体ウエハの加工方法において、両
面粘着シートとしては、半導体ウエハ表面に貼付ける側
の粘着面が、薄型加工処理後に前記半導体ウエハ表面と
の接着力を低下させることができるものであることが好
ましい。
【００１１】前記特性の粘着面を有する両面粘着シート
を用いれば、半導体ウエハの薄型加工処理後に支持ウエ
ハを剥がす際、半導体ウエハ表面から支持ウエハを容易
に取り除くことができる。
【００１２】前記半導体ウエハの加工方法において、両
面粘着シートとしては、半導体ウエハ表面に貼付ける側
の粘着面が、熱剥離型の粘着面であることが好ましい。
【００１３】熱剥離型の粘着面を有する熱剥離型両面粘
着シートは、半導体ウエハの薄型処理後に支持ウエハを
剥がす際、半導体ウエハ表面から支持ウエハを簡単確実
に取り除くことができる。
【００１４】さらに、本発明は、前記半導体ウエハの加
工方法に用いられる、半導体ウエハの加工用両面粘着シ
ート、に関する。上記本発明の半導体ウエハの加工方法
には、前記両面粘着シートが有効に用いられる。
【００１５】
【発明の実施の形態】以下、本発明の半導体ウエハの薄
型加工方法について、その好ましい実施形態について、
図面を参酌しながら説明する。
【００１６】図１は本発明の半導体ウエハの薄型加工方
法およびそれに続くダイシング処理を説明するための工
程図である。
【００１７】図１（Ａ）の半導体ウエハ１はその表面１
ａに配線パターンが形成されたものであり、その反対面
に裏面１ｂを有する。表面１ａに形成される配線パター
ンは、常法に従って、所望のパターンが形成されてい
る。
【００１８】上記半導体ウエハ１の表面１ａには、図１
（Ｂ）のように、まず両面粘着シート２が貼付けられ
る。両面粘着シート２は、基材２ａおよび粘着層２ｂ
1 、２ｂ 2 を有し、粘着層２ｂ2 上には離型シート２ｃ
を有している。かかる両面粘着シート２は、たとえば、
図２、図３に示すように、半導体ウエハ１と同じ形状に
打ち抜かれたラベル状のものを離型支持シート２ｄ上に
支持されたものから剥がし、半導体ウエハ１と位置合わ
せを行って貼り付けられる。当該両面粘着シートの貼付
け工程では、半導体ウエハ１はチャックテーブル上に固
定されている。
【００１９】なお、貼付け工程で用いる両面粘着シート
は、半導体ウエハと同じ形状に打ち抜かれたラベル状で
ある必要はなく、シート状でもよい。その場合、両面粘
着シートは半導体ウエハに貼付けた後に半導体ウエハの
形状にカットする。
【００２０】両面粘着シート２としては、従来より両面
粘着シートの基材として使用されているものを特に制限
なく使用することができる。たとえば、基材２ａとして
はたとえば、ポリエチレンテレフタレート、ポリエチレ
ン、ポリスチレン、ポリプロピレン、ナイロン、ウレタ
ン、ポリ塩化ビニリデン、ポリ塩化ビニルなどの一軸ま
たは二軸延伸フィルム等があげられる。基材２ａの厚さ
は、通常３０〜２００μｍ程度である。
【００２１】粘着層２ｂ1 、２ｂ2 を形成する粘着剤と
しては、アクリル系、ゴム系、シリコーン系、ポリビニ
ルエーテル等の各種粘着剤があげられ、これらはエネル
ギー線硬化型であってもよく、発泡型であってもよい。
前述の通り、半導体ウエハ表面１ａに貼り付ける粘着層
２ｂ1 には、薄型加工処理後に半導体ウエハ表面１ａと
の接着力を低下させることができる粘着剤、特に熱剥離
型粘着剤を用いるのが剥離が容易で好ましい。また、薄
型加工処理後に、除去した支持ウエハ３から両面粘着シ
ート２を剥離して再利用を容易に行うことができること
から、粘着層２ｂ2 も粘着層２ｂ1 と同様に、支持ウエ
ハ３との接着力を低下させることができる粘着剤、特に
熱剥離型粘着剤を用いるのが好ましいが、粘着層２ｂ
1 、２ｂ2のいずれも熱剥離型粘着剤を用いる場合に
は、粘着層２ｂ1 よりも後工程で剥離される粘着層２ｂ
2 には粘着層２ｂ1 より高温で熱剥離するものを用いる
のが好ましい。粘着層２ｂ1 、２ｂ2 の厚さは、通常２
０〜１００μｍ程度である。熱剥離型粘着シートとして
は、たとえば、日東電工 (株）製のリバアルファ（商品
名）を例示できる。
【００２２】次いで、離型シート２ｃを剥がし、図１
（Ｃ）のように、粘着層２ｂ2 上に位置合わせを行った
支持ウエハ３を貼り合わせて補強ウエハを作製する。
【００２３】上記方法の他に、補強ウエハは、両面粘着
シートを支持ウエハに貼り合わせ、これを半導体ウエハ
表面１ａに貼り合わせることにより作製することもでき
る。
【００２４】支持ウエハ３は、半導体ウエハ１と同質材
料のものが好ましい。また支持ウエハ３の形状、大きさ
等は、半導体ウエハ裏面１ｂに薄型加工処理できるもの
であれば、特に制限されないが、図１（Ｃ）のように半
導体ウエハ１と同サイズのものが好ましく用いられる。
支持ウエハ３の厚さは、通常４００〜８００μｍ程度の
ものが好ましい。
【００２５】なお、上記、図１（Ｂ）における両面粘着
シート２と半導体ウエハ１との位置合わせ、および図１
（Ｃ）における半導体ウエハ１と支持ウエハ３との位置
合わせは、画像認識装置により行い、正確な位置を認識
して現在の位置関係との差異分を補正することで行うこ
とができる。
【００２６】次いで、図１（Ｄ）に示すように、半導体
ウエハ１の位置を上下反転し、補強ウエハの支持ウエハ
３をチャッキングして半導体ウエハ裏面１ｂの薄型加工
を行う。薄型加工は、常法を採用できる。薄型加工機４
としては、研削機（バックグラインド）、ＣＭＰパッド
等があげられる。薄型加工は、半導体ウエハ１が所望の
厚さになるまで行われる。
【００２７】薄型加工処理が完了した補強ウエハは、半
導体ウエハ１の位置を上下反転し、引き続くダイシング
工程に移送される。ダイシング工程では、まず、図１
（Ｅ）のように補強ウエハの裏面１ｂにダイシング用粘
着テープ５を貼付け、ウエハマウントフレームを作製す
る。ダイシング用粘着テープの基材５ａ、粘着剤５ｂは
従来より知られているものを特に制限なく使用できる。
【００２８】次いで、図１（Ｆ）のように半導体ウエハ
１から支持ウエハを取り除き、続いて、図１（Ｇ）のダ
イシング工程により、半導体ウエハをチップ１′に分割
する。
【００２９】図１（Ｆ）で、半導体ウエハ１から支持ウ
エハ３を取り除く際、両面粘着シート２が熱剥離型両面
粘着シートであれば、ウエハマウントフレームのチャッ
クテーブルを任意の温度まで加熱し半導体ウエハ１との
粘着層２ｂ1 との粘着力を低下させることにより、容易
に支持ウエハの剥離を行うことができる。たとえば、日
東電工 (株）製のリバアルファ（商品名）のＮｏ．３１
９８（品番）を用いた場合には９０℃に加熱することに
より粘着力が低下して、支持ウエハの剥離が容易にな
る。
【００３０】上記図１（Ｆ）では、ダイシング前に支持
ウエハ３を取り除く場合を例にあげたが、支持ウエハ３
を貼付けた状態でダイシング（支持ウエハも同時にダイ
シング）を行うこともできる。
【００３１】また、上記図１の例では、図１（Ｄ）の薄
型加工工程後のダイシング工程において、ダイシング用
粘着テープ５を使用する場合を例にあげたが、ダイシン
グ用粘着テープ５を用いないで（ウエハマウントフレー
ム作製しないで）ダイシングを行うこともできる。その
場合、薄型加工工程後のダイシング工程では、補強ウエ
ハの支持ウエハ３側をチャッキングして半導体ウエハ裏
面１ｂよりダイシングを行い、ダイシング完了後に、た
とえば、所定温度まで加熱して、熱剥離型両面粘着シー
トの粘着層２ｂ1 と半導体ウエハ１ａとの粘着力を低下
させ、支持ウエハ３を除去する。
【００３２】
【発明の効果】本発明の半導体ウエハの加工方法による
と次のような効果が得られる。半導体ウエハに支持ウエ
ハを両面粘着シートで貼付けることにより、薄型加工し
ても十分な強度と剛性が得られる。従って、薄型加工工
程で、半導体ウエハの取扱いが容易になり、ウエハキャ
リアによる処理も可能になる。また、半導体ウエハの破
損を最小限に抑制できる。
【００３３】さらに、半導体ウエハの表面に両面粘着シ
ートで支持ウエハが貼付けられているので、従来、薄型
加工処理時に用いられていた半導体ウエハの表面保護用
テープは不要になる。また支持ウエハは、半導体ウエハ
として存在する既成品を用いることができ、別途作製す
る必要がない。
【００３４】また、半導体ウエハに両面粘着シートで支
持ウエハを貼付けているので、その取外しが簡単かつ確
実に行われる。そして、半導体ウエハから取外された支
持ウエハより両面粘着シートを剥離除去することで、支
持ウエハを再利用することができる。通常、ウエハの片
面は鏡面仕上げされているので、支持ウエハの鏡面側に
両面粘着シートを貼り付けて支持ウエハを利用すること
ることにより、剥離が容易で糊残りがなく、支持ウエハ
の再利用に有利である。
【００３５】その結果、半導体ウエハヘの支持ウエハの
貼付けおよび取外しに要する工数を考慮しても、作業性
は著しく向上する。しかも、半導体ウエハの破損頻度が
低下することにより、歩留まりが向上する。
【図面の簡単な説明】
【図１】本発明の半導体ウエハの薄型加工工程およびダ
イシング工程を説明するための工程図である。
【図２】両面粘着シートの外観図の一例である。
【図３】両面粘着シートの断面図である。
【符号の説明】
１ 半導体ウエハ ２ 両面粘着シート ３ 支持ウエハ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 パターンが形成された半導体ウエハ表面
    に、両面粘着シートで支持ウエハを貼付ける工程と、前
    記支持ウエハを固定した状態の半導体ウエハの裏面に薄
    型加工を施す工程とを含むことを特徴とする半導体ウエ
    ハの加工方法。
  2. 【請求項２】 半導体ウエハ表面に貼付ける側の両面粘
    着シートの粘着面が、薄型加工処理後に前記半導体ウエ
    ハ表面との接着力を低下させることができるものである
    ことを特徴とする請求項１記載の半導体ウエハの加工方
    法。
  3. 【請求項３】 半導体ウエハ表面に貼付ける側の両面粘
    着シートの粘着面が、熱剥離型の粘着面であることを特
    徴とする請求項１または２記載の半導体ウエハの加工方
    法。
  4. 【請求項４】 請求項１〜３のいずれかに記載の半導体
    ウエハの加工方法に用いられる、半導体ウエハの加工用
    両面粘着シート。
JP2000260924A 2000-08-30 2000-08-30 半導体ウエハの加工方法 Pending JP2002075937A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2000260924A JP2002075937A (ja) 2000-08-30 2000-08-30 半導体ウエハの加工方法
TW090118683A TW518721B (en) 2000-08-30 2001-07-31 Method of processing a semiconductor wafer
US10/362,489 US6803293B2 (en) 2000-08-30 2001-08-27 Method of processing a semiconductor wafer
PT01958558T PT1316111E (pt) 2000-08-30 2001-08-27 Método de processamento de uma bolacha de material semicondutor
AT01958558T ATE497634T1 (de) 2000-08-30 2001-08-27 Verfahren zur behandlung eines halbleitenden wafers
KR1020037002881A KR100811958B1 (ko) 2000-08-30 2001-08-27 반도체 웨이퍼 처리 방법 및 양면 접착 시트
DE60143987T DE60143987D1 (de) 2000-08-30 2001-08-27 Verfahren zur behandlung eines halbleitenden wafers
PCT/JP2001/007365 WO2002019393A2 (en) 2000-08-30 2001-08-27 Method of processing a semiconductor wafer
EP01958558A EP1316111B1 (en) 2000-08-30 2001-08-27 Method of processing a semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000260924A JP2002075937A (ja) 2000-08-30 2000-08-30 半導体ウエハの加工方法

Publications (1)

Publication Number Publication Date
JP2002075937A true JP2002075937A (ja) 2002-03-15

Family

ID=18748861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000260924A Pending JP2002075937A (ja) 2000-08-30 2000-08-30 半導体ウエハの加工方法

Country Status (9)

Country Link
US (1) US6803293B2 (ja)
EP (1) EP1316111B1 (ja)
JP (1) JP2002075937A (ja)
KR (1) KR100811958B1 (ja)
AT (1) ATE497634T1 (ja)
DE (1) DE60143987D1 (ja)
PT (1) PT1316111E (ja)
TW (1) TW518721B (ja)
WO (1) WO2002019393A2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116610A (ja) * 2003-10-03 2005-04-28 Nitto Denko Corp 半導体ウエハの加工方法および半導体ウエハ加工用粘着シート
JP2005302982A (ja) * 2004-04-12 2005-10-27 Nitto Denko Corp 半導体チップの製造方法
JP2008297498A (ja) * 2007-06-01 2008-12-11 Nitto Denko Corp 両面発泡粘着シートおよび液晶表示装置
US7504316B2 (en) 2004-03-24 2009-03-17 Nitto Denko Corporation Method and device for separating a reinforcing-plate fixed to a reinforced semiconductor wafer
JP2010056562A (ja) * 2009-11-26 2010-03-11 Nitto Denko Corp 半導体チップの製造方法
JP2010212733A (ja) * 2010-06-02 2010-09-24 Sony Corp 半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209082A (ja) * 2002-01-15 2003-07-25 Nitto Denko Corp 保護テープの貼付方法およびその装置並びに保護テープの剥離方法
JP4137471B2 (ja) 2002-03-04 2008-08-20 東京エレクトロン株式会社 ダイシング方法、集積回路チップの検査方法及び基板保持装置
JP2004079889A (ja) * 2002-08-21 2004-03-11 Disco Abrasive Syst Ltd 半導体ウェーハの製造方法
DE102004010956B9 (de) * 2004-03-03 2010-08-05 Infineon Technologies Ag Halbleiterbauteil mit einem dünnen Halbleiterchip und einem steifen Verdrahtungssubstrat sowie Verfahren zur Herstellung und Weiterverarbeitung von dünnen Halbleiterchips
US7190058B2 (en) * 2004-04-01 2007-03-13 Chippac, Inc. Spacer die structure and method for attaching
JP2005340655A (ja) * 2004-05-28 2005-12-08 Shinko Electric Ind Co Ltd 半導体装置の製造方法および半導体基板の支持構造体
JP2007095780A (ja) * 2005-09-27 2007-04-12 Oki Electric Ind Co Ltd 半導体装置製造用治具と半導体装置製造方法
GB0602410D0 (en) * 2006-02-07 2006-03-15 Filtronic Compound Semiconduct A method of bonding a semiconductor wafer to a support substrate
DE102006048800B4 (de) 2006-10-16 2018-12-13 Nissan Chemical Industries, Ltd. Mehrlagenschichtsystem mit hartem Träger zum Trägern von dünnen Wafern bei der Halbleiterherstellung
DE102006048799B4 (de) 2006-10-16 2018-09-20 Nissan Chemical Industries, Ltd. Verfahren und Einrichtung zum Ablösen eines dünnen Wafers oder bereits vereinzelter Bauelemente eines dünnen Wafers von einem Träger
JP5027460B2 (ja) * 2006-07-28 2012-09-19 東京応化工業株式会社 ウエハの接着方法、薄板化方法、及び剥離方法
GB2481187B (en) * 2010-06-04 2014-10-29 Plastic Logic Ltd Processing substrates
JP5591859B2 (ja) * 2012-03-23 2014-09-17 株式会社東芝 基板の分離方法及び分離装置
JP2015217461A (ja) * 2014-05-16 2015-12-07 株式会社ディスコ ウェーハの加工方法
CN106206382A (zh) * 2016-08-30 2016-12-07 浙江中纳晶微电子科技有限公司 薄片状工件临时键合的加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774131A (ja) * 1993-09-02 1995-03-17 Matsushita Electric Ind Co Ltd ダイシング装置及び半導体チップの加工方法
US5476566A (en) * 1992-09-02 1995-12-19 Motorola, Inc. Method for thinning a semiconductor wafer
JPH10284449A (ja) * 1997-04-11 1998-10-23 Disco Abrasive Syst Ltd ウェーハの裏面研磨・ダイシング方法及びシステム
JP2000038556A (ja) * 1998-07-22 2000-02-08 Nitto Denko Corp 半導体ウエハ保持保護用ホットメルトシート及びその貼り付け方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5956471A (ja) * 1982-09-24 1984-03-31 Nitto Electric Ind Co Ltd 両面接着テ−プの製造方法
JPH05291397A (ja) * 1992-04-07 1993-11-05 Toshiba Corp コレットおよび半導体装置の製造方法
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
ATE230277T1 (de) 1997-06-13 2003-01-15 Genentech Inc Stabilisierte antikörperformulierung
US6162703A (en) * 1998-02-23 2000-12-19 Micron Technology, Inc. Packaging die preparation
JP3784202B2 (ja) * 1998-08-26 2006-06-07 リンテック株式会社 両面粘着シートおよびその使用方法
DE19850873A1 (de) 1998-11-05 2000-05-11 Philips Corp Intellectual Pty Verfahren zum Bearbeiten eines Erzeugnisses der Halbleitertechnik
DE19962763C2 (de) * 1999-07-01 2001-07-26 Fraunhofer Ges Forschung Verfahren zum Vereinzeln eines Wafers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476566A (en) * 1992-09-02 1995-12-19 Motorola, Inc. Method for thinning a semiconductor wafer
JPH0774131A (ja) * 1993-09-02 1995-03-17 Matsushita Electric Ind Co Ltd ダイシング装置及び半導体チップの加工方法
JPH10284449A (ja) * 1997-04-11 1998-10-23 Disco Abrasive Syst Ltd ウェーハの裏面研磨・ダイシング方法及びシステム
JP2000038556A (ja) * 1998-07-22 2000-02-08 Nitto Denko Corp 半導体ウエハ保持保護用ホットメルトシート及びその貼り付け方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116610A (ja) * 2003-10-03 2005-04-28 Nitto Denko Corp 半導体ウエハの加工方法および半導体ウエハ加工用粘着シート
US7504316B2 (en) 2004-03-24 2009-03-17 Nitto Denko Corporation Method and device for separating a reinforcing-plate fixed to a reinforced semiconductor wafer
JP2005302982A (ja) * 2004-04-12 2005-10-27 Nitto Denko Corp 半導体チップの製造方法
JP2008297498A (ja) * 2007-06-01 2008-12-11 Nitto Denko Corp 両面発泡粘着シートおよび液晶表示装置
JP2010056562A (ja) * 2009-11-26 2010-03-11 Nitto Denko Corp 半導体チップの製造方法
JP2010212733A (ja) * 2010-06-02 2010-09-24 Sony Corp 半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法

Also Published As

Publication number Publication date
EP1316111A2 (en) 2003-06-04
PT1316111E (pt) 2011-03-23
DE60143987D1 (de) 2011-03-17
KR20030029152A (ko) 2003-04-11
US6803293B2 (en) 2004-10-12
KR100811958B1 (ko) 2008-03-10
US20040038469A1 (en) 2004-02-26
ATE497634T1 (de) 2011-02-15
WO2002019393A2 (en) 2002-03-07
WO2002019393A3 (en) 2002-06-06
TW518721B (en) 2003-01-21
EP1316111B1 (en) 2011-02-02

Similar Documents

Publication Publication Date Title
JP2002075937A (ja) 半導体ウエハの加工方法
US10186447B2 (en) Method for bonding thin semiconductor chips to a substrate
JP4754278B2 (ja) チップ体の製造方法
US7504316B2 (en) Method and device for separating a reinforcing-plate fixed to a reinforced semiconductor wafer
JP4215998B2 (ja) 半導体ウエハの処理方法およびそのための半導体ウエハの転写装置
JP2001326206A (ja) 半導体ウエーハの薄型化方法及び薄型半導体ウエーハ
JP2000136362A (ja) 両面粘着シ―トおよびその使用方法
JP2000331962A (ja) 半導体ウエハの加工方法および半導体ウエハ支持部材
JPH11307488A (ja) 半導体装置、その製造方法、加工ガイドおよびその加工装置
JP4757442B2 (ja) チップ体製造用粘着シート
JP2008258412A (ja) シリコンウエハの個片化方法
JP2005302982A (ja) 半導体チップの製造方法
JP4306359B2 (ja) エキスパンド方法
JP2005116948A (ja) 半導体ウエハの加工方法およびそれに用いる両面粘着シート
JP2003338478A (ja) 脆質材料の剥離方法及びこれに用いる硬質板並びに剥離装置
JP2002270560A (ja) ウエハの加工方法
JPH10233373A (ja) チップ体の製造方法および該製造方法に用いられる粘着シート
JP2002075920A (ja) 半導体ウエハの加工方法
JP3535968B2 (ja) チップ体の製造方法およびチップ体製造用粘着シート
JP2010056562A (ja) 半導体チップの製造方法
TW544739B (en) Method of thinning wafer
JPS6323334A (ja) 半導体素子処理方法
JP2005203645A (ja) 基板貼り合わせ方法及び基板貼り合わせ装置
JP2000277469A (ja) ウエハの裏面研磨方法
JP2006049430A (ja) ウエハ加工方法およびウエハ加工用包被フィルム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090902

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100519

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100611

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100702