JP5348075B2 - 半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法 - Google Patents
半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法 Download PDFInfo
- Publication number
- JP5348075B2 JP5348075B2 JP2010126507A JP2010126507A JP5348075B2 JP 5348075 B2 JP5348075 B2 JP 5348075B2 JP 2010126507 A JP2010126507 A JP 2010126507A JP 2010126507 A JP2010126507 A JP 2010126507A JP 5348075 B2 JP5348075 B2 JP 5348075B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- compound semiconductor
- main surface
- nitride
- melting temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
この裏面電極としてのn側電極を形成する方法として図14〜図18に示すようなものがある。
次に、図16に示すように、n型GaN基板101を裏面側から研削、ポリッシングすることにより所定の厚さに薄膜化する。
この後、図18に示すように、n型GaN基板101の裏面にn側電極113を形成する。
窒化物系III−V族化合物半導体基板の第1の主面に窒化物系III−V族化合物半導体からなる発光素子構造および第1の電極を形成する工程と、
第1の溶融温度を有する第1の接着剤により上記窒化物系III−V族化合物半導体基板の上記発光素子構造および上記第1の電極側の表面を支持基板の第1の主面と接着する工程と、
上記第1の溶融温度よりも低い第2の溶融温度を有する第2の接着剤により上記支持基板の第2の主面を支持台と接着する工程と、
上記窒化物系III−V族化合物半導体基板を第2の主面側から薄膜化する工程と、
上記第1の溶融温度よりも低く、上記第2の溶融温度以上の温度に加熱することにより上記第2の接着剤を溶融させて、上記第1の接着剤により接着された上記窒化物系III−V族化合物半導体基板および上記支持基板を上記支持台から剥離する工程と、
上記窒化物系III−V族化合物半導体基板および上記支持基板を上記支持台から剥離した後、上記薄膜化された上記窒化物系III−V族化合物半導体基板の上記第2の主面に第2の電極を形成する工程とを有する
ことを特徴とする半導体発光素子の製造方法である。
窒化物系III−V族化合物半導体基板の第1の主面に窒化物系III−V族化合物半導体からなる発光素子構造および第1の電極を形成する工程と、
上記発光素子構造および上記第1の電極を形成する際に上記窒化物系III−V族化合物半導体基板の外周部に形成された傷を含む所定の部分を切除する工程と、
上記所定の部分を切除した上記窒化物系III−V族化合物半導体基板を第2の主面側から薄膜化する工程とを有する
ことを特徴とする半導体発光素子の製造方法である。
窒化物系III−V族化合物半導体基板の第1の主面に窒化物系III−V族化合物半導体からなる発光素子構造および第1の電極を形成する工程と、
上記発光素子構造および上記第1の電極を形成する際に上記窒化物系III−V族化合物半導体基板の外周部に形成された傷を含む所定の部分を切除する工程と、
第1の溶融温度を有する第1の接着剤により上記窒化物系III−V族化合物半導体基板の上記発光素子構造および上記第1の電極側の表面を支持基板の第1の主面と接着する工程と、
上記第1の溶融温度よりも低い第2の溶融温度を有する第2の接着剤により上記支持基板の第2の主面を支持台と接着する工程と、
上記窒化物系III−V族化合物半導体基板を第2の主面側から薄膜化する工程と、
上記第1の溶融温度よりも低く、上記第2の溶融温度以上の温度に加熱することにより上記第2の接着剤を溶融させて、上記第1の接着剤により接着された上記窒化物系III−V族化合物半導体基板および上記支持基板を上記支持台から剥離する工程と、
上記窒化物系III−V族化合物半導体基板および上記支持基板を上記支持台から剥離した後、上記薄膜化された上記窒化物系III−V族化合物半導体基板の上記第2の主面に第2の電極を形成する工程とを有する
ことを特徴とする半導体発光素子の製造方法である。
窒化物系III−V族化合物半導体基板の第1の主面に少なくとも窒化物系III−V族化合物半導体からなる素子構造を形成する工程と、
第1の溶融温度を有する第1の接着剤により上記窒化物系III−V族化合物半導体基板の上記素子構造側の表面を支持基板の第1の主面と接着する工程と、
上記第1の溶融温度よりも低い第2の溶融温度を有する第2の接着剤により上記支持基板の第2の主面を支持台と接着する工程と、
上記窒化物系III−V族化合物半導体基板を第2の主面側から薄膜化する工程と、
上記第1の溶融温度よりも低く、上記第2の溶融温度以上の温度に加熱することにより上記第2の接着剤を溶融させて、上記第1の接着剤により接着された上記窒化物系III−V族化合物半導体基板および上記支持基板を上記支持台から剥離する工程と、
上記窒化物系III−V族化合物半導体基板および上記支持基板を上記支持台から剥離した後、上記薄膜化された上記窒化物系III−V族化合物半導体基板の上記第2の主面に電極を形成する工程とを有する
ことを特徴とする半導体素子の製造方法である。
窒化物系III−V族化合物半導体基板の第1の主面に少なくとも窒化物系III−V族化合物半導体からなる素子構造を形成する工程と、
上記素子構造を形成する際に上記窒化物系III−V族化合物半導体基板の外周部に形成された傷を含む所定の部分を切除する工程と、
上記所定の部分を切除した上記窒化物系III−V族化合物半導体基板を第2の主面側から薄膜化する工程とを有する
ことを特徴とする半導体素子の製造方法である。
窒化物系III−V族化合物半導体基板の第1の主面に少なくとも窒化物系III−V族化合物半導体からなる素子構造を形成する工程と、
上記素子構造を形成する際に上記窒化物系III−V族化合物半導体基板の外周部に形成された傷を含む所定の部分を切除する工程と、
第1の溶融温度を有する第1の接着剤により上記窒化物系III−V族化合物半導体基板の上記素子構造側の表面を支持基板の第1の主面と接着する工程と、
上記第1の溶融温度よりも低い第2の溶融温度を有する第2の接着剤により上記支持基板の第2の主面を支持台と接着する工程と、
上記窒化物系III−V族化合物半導体基板を第2の主面側から薄膜化する工程と、
上記第1の溶融温度よりも低く、上記第2の溶融温度以上の温度に加熱することにより上記第2の接着剤を溶融させて、上記第1の接着剤により接着された上記窒化物系III−V族化合物半導体基板および上記支持基板を上記支持台から剥離する工程と、
上記窒化物系III−V族化合物半導体基板および上記支持基板を上記支持台から剥離した後、上記薄膜化された上記窒化物系III−V族化合物半導体基板の上記第2の主面に電極を形成する工程とを有する
ことを特徴とする半導体素子の製造方法である。
第4〜第6の発明においては、その性質に反しない限り、第1〜第3の発明に関連して述べたことが成立する。
基板の第1の主面に少なくとも素子構造を形成する工程と、
第1の溶融温度を有する第1の接着剤により上記基板の上記素子構造側の表面を支持基板の第1の主面と接着する工程と、
上記第1の溶融温度よりも低い第2の溶融温度を有する第2の接着剤により上記支持基板の第2の主面を支持台と接着する工程と、
上記基板を第2の主面側から薄膜化する工程と、
上記第1の溶融温度よりも低く、上記第2の溶融温度以上の温度に加熱することにより上記第2の接着剤を溶融させて、上記第1の接着剤により接着された上記基板および上記支持基板を上記支持台から剥離する工程と、
上記基板および上記支持基板を上記支持台から剥離した後、上記薄膜化された上記基板の上記第2の主面に電極を形成する工程とを有する
ことを特徴とする素子の製造方法である。
基板の第1の主面に少なくとも素子構造を形成する工程と、
上記素子構造を形成する際に上記基板の外周部に形成された傷を含む所定の部分を切除する工程と、
上記所定の部分を切除した上記基板を第2の主面側から薄膜化する工程とを有する
ことを特徴とする素子の製造方法である。
基板の第1の主面に少なくとも素子構造を形成する工程と、
上記素子構造を形成する際に上記基板の外周部に形成された傷を含む所定の部分を切除する工程と、
第1の溶融温度を有する第1の接着剤により上記基板の上記素子構造側の表面を支持基板の第1の主面と接着する工程と、
上記第1の溶融温度よりも低い第2の溶融温度を有する第2の接着剤により上記支持基板の第2の主面を支持台と接着する工程と、
上記基板を第2の主面側から薄膜化する工程と、
上記第1の溶融温度よりも低く、上記第2の溶融温度以上の温度に加熱することにより上記第2の接着剤を溶融させて、上記第1の接着剤により接着された上記基板および上記支持基板を上記支持台から剥離する工程と、
上記基板および上記支持基板を上記支持台から剥離した後、上記薄膜化された上記基板の上記第2の主面に対して所定の処理を施す工程とを有する
ことを特徴とする素子の製造方法である。
ここで、薄膜化された基板の第2の主面に対して施す所定の処理は、例えば電極の形成であるが、その他の各種の処理であってよい。
第7〜第9の発明においては、その性質に反しない限り、第1〜第3の発明に関連して述べたことが成立する。
また、この発明の第2、第5、第8の発明においては、窒化物系III−V族化合物半導体基板あるいは基板を薄膜化する前に、発光素子構造あるいは素子構造や第1の電極を形成する際に窒化物系III−V族化合物半導体基板あるいは基板の外周部に形成された傷を含む所定の部分を切除するため、その傷を起点として窒化物系III−V族化合物半導体基板あるいは基板が割れるのを防止することができる。
図1〜図12はこの発明の第1の実施形態によるGaN系半導体レーザの製造方法を示す。
この第1の実施形態においては、まず、図1に示すように、n型GaN基板1上にレーザ構造を構成するGaN系半導体層2を成長させ、このGaN系半導体層2をメサ形状に加工し、その最上部のp型層の部分にリッジ3を形成し、SiO2 膜4およびSi膜5、p側電極6、p側パッド電極7および絶縁層8を形成した後、それらの上に保護層として液体状のワックス9をコーティングする。このワックス9としては、例えば溶融温度が140℃のものを用い、その厚さt(図1参照)は例えば6.0μmとする。
n型GaN基板1上に成長させるGaN系半導体層2の具体例として、リッジ構造およびSCH(Separate Confinement Heterostructure)構造を有するGaN系半導体レーザの場合の例を挙げると、下層から順に、n型GaNバッファ層、n型AlGaNクラッド層、n型GaN光導波層、アンドープのGa1-x Inx N/Ga1-y Iny N多重量子井戸構造の活性層、アンドープInGaN劣化防止層、p型AlGaNキャップ層、p型GaN光導波層、p型AlGaNクラッド層およびp型GaNコンタクト層であり、p型AlGaNクラッド層の途中の深さまでリッジ3が形成されている。
次に、図3に示すように、別途用意した試料台11をホットプレート(図示せず)上に載せて例えば90℃に加熱しておき、試料台11上に、n型GaN基板1を貼り合わせたサファイア基板10をワックス12により接着して貼り合わせる。このワックス12としては、例えば溶融温度が80℃のものを用いる。
次に、図4に示すように、n型GaN基板1を裏面側から研削、ポリッシングすることにより所定の厚さに薄膜化する。薄膜化後のn型GaN基板1の厚さは例えば100μm程度である。
次に、図6に示すように、n型GaN基板1を裏面側からエッチングすることにより欠陥層などを除去する。
次に、図8に示すように、n側電極に対応したマスクパターンを有するフォトマスク14を用いてレジスト12およびクロロベンゼン13を露光する。
次に、図9に示すように、レジスト12およびクロロベンゼン13を現像することにより露光部を除去する。
次に、レジスト12およびクロロベンゼン13をその上に形成されたTi/Pt/Au膜16とともに除去する(リフトオフ)。この状態を図11に示す。
次に、上述のようにしてレーザ構造が形成されたn型GaN基板1を劈開したりすることによりレーザバーを形成して両共振器端面を形成する。次に、これらの共振器端面に端面コーティングを施した後、このレーザバーを劈開したりすることによりチップ化する。
以上により、目的とするリッジ構造およびSCH構造を有するGaN系半導体レーザが製造される。
既に述べたように、本発明者らの知見によれば、n型GaN基板1を用いてGaN系半導体レーザを製造する場合、製造工程を実行する前においては、図19Aに示すように、n型GaN基板101にチッピングや割れなどの傷が付いていなくても、製造工程の実行後に、図19Bに示すように、n型GaN基板101の周囲にチッピング部などの傷114が発生し、その後にn型GaN基板101を薄膜化する工程において、図19Cに示すように、これらの傷114からn型GaN基板114の割れ115が発生してしまうという問題があった。
この後、第1の実施形態と同様に、図1〜図12に示す工程を実行して目的とするGaN系半導体レーザを製造する。
例えば、上述の実施形態において挙げた数値、構造、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、基板、原料、プロセスなどを用いてもよい。
Claims (3)
- 窒化物系III−V族化合物半導体基板の第1の主面に窒化物系III−V族化合物半導体からなる発光素子構造および第1の電極を形成する工程と、
上記発光素子構造および上記第1の電極を形成する際に上記窒化物系III−V族化合物半導体基板の外周部に形成された傷を含む所定の部分をダイサーにより切除して上記窒化物系III−V族化合物半導体基板を5角形とする工程と、
第1の溶融温度を有する第1の接着剤により上記窒化物系III−V族化合物半導体基板の上記発光素子構造および上記第1の電極側の表面を支持基板の第1の主面と接着する工程と、
上記第1の溶融温度よりも低い第2の溶融温度を有する第2の接着剤により上記支持基板の第2の主面を支持台と接着する工程と、
上記窒化物系III−V族化合物半導体基板を第2の主面側から薄膜化する工程と、
上記第1の溶融温度よりも低く、上記第2の溶融温度以上の温度に加熱することにより上記第2の接着剤を溶融させて、上記第1の接着剤により接着された上記窒化物系III−V族化合物半導体基板および上記支持基板を上記支持台から剥離する工程と、
上記窒化物系III−V族化合物半導体基板および上記支持基板を上記支持台から剥離した後、上記薄膜化された上記窒化物系III−V族化合物半導体基板の上記第2の主面に第2の電極を形成する工程とを有する半導体発光素子の製造方法。 - 窒化物系III−V族化合物半導体基板の第1の主面に少なくとも窒化物系III−V族化合物半導体からなる素子構造を形成する工程と、
上記素子構造を形成する際に上記窒化物系III−V族化合物半導体基板の外周部に形成された傷を含む所定の部分をダイサーにより切除して上記窒化物系III−V族化合物半導体基板を5角形とする工程と、
第1の溶融温度を有する第1の接着剤により上記窒化物系III−V族化合物半導体基板の上記素子構造側の表面を支持基板の第1の主面と接着する工程と、
上記第1の溶融温度よりも低い第2の溶融温度を有する第2の接着剤により上記支持基板の第2の主面を支持台と接着する工程と、
上記窒化物系III−V族化合物半導体基板を第2の主面側から薄膜化する工程と、
上記第1の溶融温度よりも低く、上記第2の溶融温度以上の温度に加熱することにより上記第2の接着剤を溶融させて、上記第1の接着剤により接着された上記窒化物系III−V族化合物半導体基板および上記支持基板を上記支持台から剥離する工程と、
上記窒化物系III−V族化合物半導体基板および上記支持基板を上記支持台から剥離した後、上記薄膜化された上記窒化物系III−V族化合物半導体基板の上記第2の主面に電極を形成する工程とを有する半導体素子の製造方法。 - 基板の第1の主面に少なくとも素子構造を形成する工程と、
上記素子構造を形成する際に上記基板の外周部に形成された傷を含む所定の部分をダイサーにより切除して上記基板を5角形とする工程と、
第1の溶融温度を有する第1の接着剤により上記基板の上記素子構造側の表面を支持基板の第1の主面と接着する工程と、
上記第1の溶融温度よりも低い第2の溶融温度を有する第2の接着剤により上記支持基板の第2の主面を支持台と接着する工程と、
上記基板を第2の主面側から薄膜化する工程と、
上記第1の溶融温度よりも低く、上記第2の溶融温度以上の温度に加熱することにより上記第2の接着剤を溶融させて、上記第1の接着剤により接着された上記基板および上記支持基板を上記支持台から剥離する工程と、
上記基板および上記支持基板を上記支持台から剥離した後、上記薄膜化された上記基板の上記第2の主面に対して所定の処理を施す工程とを有する素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010126507A JP5348075B2 (ja) | 2010-06-02 | 2010-06-02 | 半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010126507A JP5348075B2 (ja) | 2010-06-02 | 2010-06-02 | 半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004077378A Division JP4552470B2 (ja) | 2004-03-18 | 2004-03-18 | 半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010212733A JP2010212733A (ja) | 2010-09-24 |
JP5348075B2 true JP5348075B2 (ja) | 2013-11-20 |
Family
ID=42972518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010126507A Expired - Fee Related JP5348075B2 (ja) | 2010-06-02 | 2010-06-02 | 半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5348075B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6137999B2 (ja) * | 2013-09-03 | 2017-05-31 | 株式会社ディスコ | ウェーハの加工方法 |
JP2016058651A (ja) * | 2014-09-11 | 2016-04-21 | 株式会社東芝 | 半導体装置の製造方法 |
JP7428473B2 (ja) | 2019-01-30 | 2024-02-06 | 日東電工株式会社 | 電子部品の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185518A (ja) * | 1999-12-24 | 2001-07-06 | Denso Corp | 半導体基板及び半導体部品の製造方法 |
JP2002075937A (ja) * | 2000-08-30 | 2002-03-15 | Nitto Denko Corp | 半導体ウエハの加工方法 |
JP2003347262A (ja) * | 2002-05-28 | 2003-12-05 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2004006468A (ja) * | 2002-05-31 | 2004-01-08 | Matsushita Electric Ind Co Ltd | 半導体発光装置 |
-
2010
- 2010-06-02 JP JP2010126507A patent/JP5348075B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010212733A (ja) | 2010-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI764872B (zh) | 工程基板上晶片尺寸封裝之固態裝置的剝離方法 | |
JP4346598B2 (ja) | 化合物半導体素子及びその製造方法 | |
CN110603651B (zh) | 移除衬底的方法 | |
JP2001176823A (ja) | 窒化物半導体チップの製造方法 | |
US8435869B2 (en) | Method for manufacturing semiconductor device | |
US8841204B2 (en) | High yield substrate assembly | |
KR20060125079A (ko) | 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법 | |
JP2002252185A (ja) | 窒化物半導体チップの製造方法 | |
US20080258269A1 (en) | Semiconductor wafer and method for cutting the same | |
US20070128750A1 (en) | Method for manufacturing high efficiency light-emitting diodes | |
JP2008066475A (ja) | 化合物半導体素子及びその製造方法 | |
KR20060097512A (ko) | 질화물 반도체 수직 전극형 발광 다이오드 및 그 제조방법 | |
JP5348075B2 (ja) | 半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法 | |
JP2002329684A (ja) | 窒化物半導体チップ及びその製造方法 | |
US9269855B2 (en) | Method for manufacturing high efficiency light-emitting diodes | |
KR100815226B1 (ko) | 질화갈륨계 발광 다이오드 소자의 제조방법 | |
JP4552470B2 (ja) | 半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法 | |
JP2012235012A (ja) | 発光素子および発光素子の製造方法 | |
JP2011155057A (ja) | 半導体デバイスの製造方法および半導体基板 | |
JP2007013191A (ja) | 半導体装置及びその製造方法 | |
US7696068B2 (en) | Method for manufacturing vertical light-emitting diode | |
JP2010028140A (ja) | 窒化物系化合物半導体発光素子の製造方法 | |
JP2011049466A (ja) | 窒化物系半導体素子の製造方法および窒化物系半導体素子 | |
JP4656888B2 (ja) | 基板の分割方法 | |
WO2023021972A1 (ja) | 仮接合ウェーハ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130805 |
|
LAPS | Cancellation because of no payment of annual fees |