JP2002252185A - 窒化物半導体チップの製造方法 - Google Patents

窒化物半導体チップの製造方法

Info

Publication number
JP2002252185A
JP2002252185A JP2001047864A JP2001047864A JP2002252185A JP 2002252185 A JP2002252185 A JP 2002252185A JP 2001047864 A JP2001047864 A JP 2001047864A JP 2001047864 A JP2001047864 A JP 2001047864A JP 2002252185 A JP2002252185 A JP 2002252185A
Authority
JP
Japan
Prior art keywords
substrate
nitride semiconductor
wafer
split groove
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001047864A
Other languages
English (en)
Other versions
JP4710148B2 (ja
Inventor
Hidemi Takeishi
英見 武石
Hidenori Kamei
英徳 亀井
Shuichi Shinagawa
修一 品川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001047864A priority Critical patent/JP4710148B2/ja
Publication of JP2002252185A publication Critical patent/JP2002252185A/ja
Application granted granted Critical
Publication of JP4710148B2 publication Critical patent/JP4710148B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 割れや欠けの発生を抑制しつつ、高い歩留り
でチップサイズを小さくすることができる窒化物半導体
チップの製造方法を得ることを目的とする。 【解決手段】 主面上において、該主面に直交する任意
の2つの劈開面のなす角度が直角とは異なる基板1の主
面上に窒化物半導体2が積層されたウエハを、正方形ま
たは長方形のチップに切断して分離する窒化物半導体チ
ップの製造方法であって、ウエハの窒化物半導体2側も
しくは基板1側、または窒化物半導体2側と基板1側が
互いに合致する位置におけるこれらの両側に、基板1の
劈開方向と直交する方向に第一の割り溝を形成し、基板
1の劈開方向で且つ第一の割り溝と直交する方向に沿っ
て割ってバーを形成し、バーを第一の割り溝に沿って割
ってチップに分離する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、発光ダイオードや
半導体レーザ等の発光素子に利用される窒化物半導体チ
ップの製造方法に関し、特に、窒化物半導体が積層され
た窒化物半導体ウエハをチップ状に切断し、分離する方
法に関する。
【0002】
【従来の技術】一般的に、発光ダイオードや半導体レー
ザ等の発光素子は、発光源となる半導体チップから構成
されている。これら半導体チップの材料には、例えば赤
色、黄色、緑色には、GaAs、AlGaAs、Ga
P、AlGaInP、AlGaInN等が用いられ、青
色には、AlGaInN、SiC、ZnSe等が用いら
れている。
【0003】このような半導体チップは、ダイサ(ダイ
シングソー)を用いて、ダイヤモンドのブレードによる
回転運動により、半導体ウエハ上にチップの形状に合わ
せて溝を切り込んだ後、外力によってチップ状に切断、
分離して得られる。また、ダイサだけでなく、スクライ
バを用いて、同様にダイヤモンド針の往復直線運動によ
り半導体ウエハ上に罫書線をチップの形状に合わせて引
いた後、外力によってチップ状に切断、分離することで
も得られる。
【0004】例えば、GaAsやGaP等のように、閃
亜鉛鉱構造の結晶からなる基板の(001)面は、<1
10>方向に劈開性があるため、この方向にスクライブ
することによって、正方形または長方形のチップに容易
に分離することができると共に、クラックや欠けのない
奇麗なチップ断面を得ることができる。
【0005】ところが、AlGaInN等の窒化物半導
体の場合、基板として菱面体晶系のサファイア、六方晶
系のSiCやGaNが用いられており、それらの基板の
硬度が非常に高いことに加え、基板の主面上において、
該主面に直交する任意の2つの劈開面のなす角度が直角
とは異なるため、基板の劈開面だけを利用して正方形ま
たは長方形のチップに分離することはできない。したが
って、無理に劈開方向でない方向にダイシングやスクラ
イブを行っても、チップ分離を行う前にウエハの割れや
欠けが発生し、基板上に窒化物半導体を積層したウエハ
をうまくチップ状に切断することは困難であった。
【0006】しかしながら、近年では、主面上におい
て、該主面に直交する任意の2つの劈開面のなす角度が
直角とは異なる基板を、長方形または正方形のチップに
切断し、分離する工夫がなされるようになった。
【0007】以下に、これらのチップ分離方法について
3つの従来の技術を示す。
【0008】第一の従来の技術は、特開平5−3156
46号公報に開示されている。
【0009】これは、サファイア基板上の窒化物半導体
ウエハを切断する際に、窒化物半導体の上からダイサに
より窒化物半導体の厚さよりも深く溝を切り込むダイシ
ング工程と、サファイア基板の厚さを研磨により薄くす
る研磨工程と、ダイシング工程で形成された溝の上から
スクライバによりスクライブする工程と、スクライブ工
程の後、ウエハをチップ状に分離するチップ分離工程と
からなる方法である。この方法によれば、ウエハの切断
面のクラックやチッピングの発生を防止し、窒化物半導
体の結晶性を低下させずに、所望の形、サイズに切断で
きることが示されている。
【0010】第二の従来の技術は、特開平7−1697
15号公報に開示されている。
【0011】これは、サファイア基板上の窒化物半導体
ウエハを切断する際に、予めサファイア基板の第一の主
面上に第一の割り溝を形成しておき、その上に窒化物半
導体を成長することで第一の割り溝上に結晶性の悪い窒
化物半導体を形成させ、さらに、第一の割り溝が形成さ
れた位置と合致する位置で、新たにサファイア基板の第
二の主面上に第二の割り溝を形成し、第一の割り溝およ
び第二の割り溝に沿ってウエハをチップ状に分離する方
法である。この方法では、結晶性の悪い窒化物半導体と
割り溝が合致しており、この割り溝に沿って容易に割る
ことができるため、ウエハの切断面のクラック、チッピ
ングの発生を防止し、所望の形、サイズに切断できるこ
とが示されている。
【0012】第三の従来の技術は、特開平10−256
193号公報に開示されている。
【0013】これは、第一の従来の技術と第二の従来の
技術に示したサファイア基板だけでなく、SiC基板や
GaN基板等のように、硬度の高い基板を薄くし、基板
のもう一方の面には、誘電体または他の非延性材料の層
を成長させるか堆積させる。この被覆層材料および厚み
を最適化した層上に罫書線を引くことにより、きれいな
破断伝播を基板まで行うことができるため、基板を直接
スクライブやダイシング等で割り溝を形成する場合に比
較して、チップブレークに用いられる刃の寿命を延ばす
ことができると共に、割り溝幅を狭くできることが示さ
れている。
【0014】このような方法により、硬度が高く、主面
に直交する任意の二つの劈開面のなす角度が直角とは異
なる基板を用いた窒化物半導体ウエハでも、所望の形状
にチップ化することができるようになった。
【0015】
【発明が解決しようとする課題】しかしながら、上述の
ような窒化物半導体ウエハの切断方法を用いた場合で
も、以下のような問題が発生する。
【0016】第一の従来の技術や第二の従来の技術に開
示された方法では、サファイア基板のように、主面上の
どの方向に対しても割れにくい基板を用いた場合は、所
望の形状にチップ化することに対して特に問題はない
が、GaN基板やSiC基板等のように、主面上の劈開
方向に対して割れやすい基板を用いた場合は、ダイシン
グやスクライブの工程で、本来の基板の割り溝の方向と
は異なる、基板の主面上における劈開方向への割れや欠
けが頻発する。このような割れや欠けによって、ウエハ
は細かく分割され、長方形や正方形のチップ形状を切り
出す際に無駄が生じ、チップの歩留りが低下する。
【0017】また、このように分割されたウエハは、別
々にして再度ダイシングやスクライブをやり直す必要が
あり、大きな手間を要するため、チップの製造コストが
かかる。
【0018】そして、第三の従来の技術に開示された方
法では、罫書線の破断伝播によるチップ化により割り溝
の幅の分だけ無駄が低減されるものの、罫書線に合わせ
て外力で押し割る際に罫書線上からずれて割れることが
多く、チップ形状が不規則になるだけでなく、チップに
割れや欠けが発生し、望ましくない。
【0019】そこで、本発明は、割れや欠けの発生を抑
制しつつチップを作製することのできる窒化物半導体チ
ップの製造方法を提供することを目的とする。
【0020】また、本発明は、高い歩留りでチップサイ
ズを小さくすることができる窒化物半導体チップの製造
方法を提供することを目的とする。
【0021】
【課題を解決するための手段】上記課題を解決するため
に、発明者は、窒化物半導体チップの製造方法におい
て、最初に基板の主面上における劈開方向と直交する方
向に割り溝を形成することにより、割り溝の形成時にお
ける基板の劈開方向への割れや欠けを防止することがで
きる点に着目した。
【0022】すなわち、本発明は、主面上において、該
主面に直交する任意の2つの劈開面のなす角度が直角と
は異なる基板の主面上に窒化物半導体が積層されたウエ
ハを、正方形または長方形のチップに切断して分離する
窒化物半導体チップの製造方法であって、ウエハの窒化
物半導体側もしくは基板側、または窒化物半導体側と基
板側が互いに合致する位置におけるこれらの両側に、基
板の劈開方向と直交する方向に第一の割り溝を形成し、
基板の劈開方向で且つ第一の割り溝と直交する方向に沿
って割ってバーを形成し、バーを第一の割り溝に沿って
割ってチップに分離するようにしたものである。
【0023】ここで、第一の割り溝は、スクライバによ
るスクライブ、ダイサやレーザ等によるハーフカットで
形成することができる。
【0024】第一の割り溝を形成した後は、基板の劈開
方向で且つ第一の割り溝と直交する方向に、チップの幅
に合わせて等間隔で切断することにより、チップ状の割
り溝の入った複数のバーを形成することができる。
【0025】このようなバーは、基板の劈開方向で且つ
第一の割り溝と直交する方向に直接鋭い刃を押し当てて
割るか、あるいはダイサやレーザ等で直接フルカットす
ることによって形成することができるが、より望ましく
は、基板の劈開方向で且つ第一の割り溝と直交する方向
に、第一の割り溝と同じ形成方法を用いて第二の割り溝
を形成した後に、第二の割り溝に沿って、鋭い刃を押し
当てて割るか、あるいはダイサやレーザ等でカットする
のがよい。
【0026】また、バーは基板の劈開面に沿って形成さ
れるため、断面形状が奇麗に仕上がり、ウエハの割れや
欠けを従来の技術よりも大幅に低減することができる。
【0027】この後は、バー上に形成された、第一の割
り溝に合わせて切断すればよく、最終的なチップの切断
は、第一の割り溝に沿ってチップブレーク用の鋭い刃を
押し当てるか、ダイサやレーザでカットすることによっ
て行う。
【0028】このような手法を用いることによって、割
れや欠けの少ない長方形または正方形状のチップを歩留
りよく作製することができる。また、高い歩留りでチッ
プサイズを小さくすることができる。
【0029】
【発明の実施の形態】本発明の請求項1に記載の発明
は、主面上において、該主面に直交する任意の2つの劈
開面のなす角度が直角とは異なる基板の主面上に窒化物
半導体が積層されたウエハを、正方形または長方形のチ
ップに切断して分離する窒化物半導体チップの製造方法
であって、ウエハの窒化物半導体側もしくは基板側、ま
たは窒化物半導体側と基板側が互いに合致する位置にお
けるこれらの両側に、基板の劈開方向と直交する方向に
第一の割り溝を形成し、基板の劈開方向で且つ第一の割
り溝と直交する方向に沿って割ってバーを形成し、バー
を第一の割り溝に沿って割ってチップに分離することを
特徴とする窒化物半導体チップの製造方法であり、スク
ライブやダイシングによってウエハの主面上に割り溝を
形成する際にウエハが基板の劈開方向に沿って細かく割
れることを防止できるため、チップの歩留りを向上させ
ることができるとともに、高い歩留りでチップサイズを
小さくすることができるという作用を有する。
【0030】本発明の請求項2に記載の発明は、主面上
において、該主面に直交する任意の2つの劈開面のなす
角度が直角とは異なる基板の主面上に窒化物半導体が積
層されたウエハを、正方形または長方形のチップに切断
して分離する窒化物半導体チップの製造方法であって、
ウエハの窒化物半導体側もしくは基板側、または窒化物
半導体側と基板側が互いに合致する位置におけるこれら
の両側に、基板の劈開方向と直交する方向に第一の割り
溝を形成し、ウエハの窒化物半導体側もしくは基板側、
または窒化物半導体側と基板側が互いに合致する位置に
おけるこれらの両側に、基板の劈開方向で且つ第一の割
り溝と直交する方向に第二の割り溝を形成し、第二の割
り溝に沿って割ってバーを形成し、次にバーを第一の割
り溝に沿って割ってチップに分離することを特徴とする
窒化物半導体チップの製造方法であり、ウエハの主面上
にスクライブやダイシングによって割り溝を形成する際
に、ウエハが基板の劈開方向に沿って細かく割れること
を防止できると同時に、基板の劈開方向で且つ第一の割
り溝と直交する方向に対するチップの割れや欠けをさら
に低減することができるため、チップの歩留りをさらに
向上させることができるとともに、さらに高い歩留りで
チップサイズを小さくすることができるという作用を有
する。
【0031】本発明の請求項3に記載の発明は、請求項
2記載の発明において、第一の割り溝の深さを第二の割
り溝の深さよりも深くすることを特徴とする窒化物半導
体チップの製造方法であり、主面上において基板の劈開
方向と直交する第一の割り溝の方向が第二の割り溝の方
向(劈開方向)に比較して割れ難い性質を利用すること
により、最初のウエハの形状を維持した状態で第一の割
り溝の深さを第二の割り溝の深さよりも深くすることが
できるので、バーからチップをより簡単に分離すること
ができるという作用を有する。
【0032】本発明の請求項4に記載の発明は、請求項
2または3記載の発明において、第二の割り溝を形成す
る前に、基板を50μm〜200μmの範囲の厚さまで
研磨することを特徴とする窒化物半導体チップの製造方
法であり、基板を50μm〜200μmの厚さにまで薄
くしても第一の割り溝を形成する前の最初のウエハ形状
を維持することができるので、割れや欠けのない基板厚
の薄い大口径ウエハが作製でき、バーの形成およびチッ
プ分離がより簡単となり、チップの割れや欠けがよりい
っそう低減されて、チップの歩留りをさらに向上させる
ことができるという作用を有する。
【0033】本発明の請求項5に記載の発明は、請求項
1〜4の何れか一項に記載の発明において、基板が六方
晶の窒化物半導体からなり、(0001)面を主面とす
ることを特徴とする窒化物半導体チップの製造方法であ
り、六方晶の窒化物半導体からなる基板上に窒化物半導
体を積層したウエハの主面上にスクライブやダイシング
によって割り溝を形成する際に、ウエハが基板の劈開方
向に沿って細かく割れることが防止され、チップの歩留
りを向上させることができるとともに、高い歩留りでチ
ップサイズを小さくすることができるという作用を有す
る。
【0034】本発明の請求項6に記載の発明は、請求項
5記載の発明において、基板が六方晶のGaNからなる
ことを特徴とする窒化物半導体チップの製造方法であ
り、GaN基板上に窒化物半導体を積層したウエハの主
面上にスクライブやダイシングによって割り溝を形成す
る際に、ウエハが基板の劈開方向に沿って細かく割れる
ことが防止され、チップの歩留りを向上させることがで
きるとともに、高い歩留りでチップサイズを小さくする
ことができるいう作用を有する。
【0035】本発明の請求項7に記載の発明は、請求項
1〜4の何れか一項に記載の発明において、基板が立方
晶の半導体からなり、(111)面を主面とすることを
特徴とする窒化物半導体チップの製造方法であり、立方
晶の半導体からなり(111)面を主面とする基板上に
窒化物半導体を積層したウエハの主面上に、スクライブ
やダイシングによって割り溝を形成する際に、ウエハが
基板の劈開方向に沿って細かく割れることが防止され、
チップの歩留りを向上させることができるとともに、高
い歩留りでチップサイズを小さくすることができるいう
作用を有する。
【0036】以下、本発明の実施の形態について、図1
から図3を用いて説明する。なお、これらの図面におい
て同一の部材には同一の符号を付しており、また、重複
した説明は省略されている。
【0037】図1は、主面に直交する任意の2つの劈開
面のなす角度が直角とは異なる基板上にpn接合を有す
る窒化物半導体が積層されたウエハをチップ分離する工
程を連続して示す説明図である。
【0038】図1において、A−〜はウエハの主面
を示す平面図、B−〜はウエハの主面を拡大して示
す平面図、C−〜はウエハの断面図であり、この図
ではウエハの主面上においてオリフラ方向(A−に示
すa1方向)に垂直な方向(A−に示すa2方向)が
基板の劈開方向である。
【0039】先ず、C−に示すように、基板1上にn
型の窒化物半導体層(以下、「n層」という。)2、活
性層3、p型の窒化物半導体層(以下、「p層」とい
う。)4が順次に積層されたウエハを準備する。
【0040】p電極5とn電極6を窒化物半導体層側に
形成する場合は、C−(B−に示すa−a’の断
面)に示すように、n層(窒化物半導体)2上にn電極
6を形成するために、RIE(反応性イオンエッチング
装置)によるドライエッチングあるいはウェットエッチ
ングを用いて、p層4、活性層3、n層(窒化物半導
体)2をエッチングし、n層(窒化物半導体)2の表面
の一部を露出させる。そして、フォトリソグラフィとウ
ェットエッチングを用いて、p層4上にp電極5を、エ
ッチングによって露出したn層(窒化物半導体)2上に
n電極6を形成する。
【0041】このとき、ウエハ上に形成される正方形ま
たは長方形のチップパターン(B−)は、チップの各
辺がそれぞれa1方向およびa2方向(A−)に平行
になるようにする。
【0042】次に、エッチングで表面に露出したn層
(窒化物半導体)2上において、基板1の劈開方向に垂
直であるa1方向で、尚かつ互いに隣接するチップとチ
ップの間に第一の割り溝を、ダイサやスクライバ等を用
いてウエハ全面またはウエハの一部(例えば、端部)
に、実線状または破線状に形成する。
【0043】このとき、第一の割り溝の形成位置は、B
−およびC−(B−に示すb−b’の断面)の
D、E、F等である。
【0044】このように、pn接合を有するn層(窒化
物半導体)2に割り溝を形成する際には、エッチングに
よって表面を露出したn層(窒化物半導体)2上に割り
溝を形成することにより、割り溝形成時におけるpn接
合界面の物理的なダメージをなくすことができるという
利点がある。
【0045】また、基板1が透光性を有し、チップのパ
ターン(B−)が基板1側から確認できるときは、ウ
エハの基板1側に割り溝を形成してもよく、さらにウエ
ハの両側(ウエハのn層(窒化物半導体)2側と基板1
側で合致する位置)に割り溝を形成すれば、チップの割
れや欠けをさらに低減することができる。
【0046】一方の電極をn層(窒化物半導体)2側
に、もう一方の電極を基板1側に形成する場合は、ウエ
ハの基板1側に割り溝を形成することにより、割り溝形
成時における窒化物半導体への物理的なダメージをなく
すことができる。
【0047】第一の割り溝を形成した後は、ウエハ全体
を粘着シートに貼り付け、基板1の劈開方向であるa2
方向で、尚かつ互いに隣接するチップとチップの間に第
二の割り溝を、ダイサやスクライバ等を用いてウエハ全
面またはウエハの一部(例えば、端部)に、実線状また
は破線状に形成する。
【0048】このとき、第二の割り溝の形成位置は、B
−およびC−(B−に示すc−c’の断面)の
G、H、I等である。
【0049】ここで、割り溝の深さは、基板1の厚みの
5%以上が望ましく、5%よりも小さいとチップ分離時
に割れや欠けが発生し易くなる。
【0050】また、割り溝の幅は、チップの収率を向上
させるために、できるだけ狭い方が望ましい。
【0051】第二の割り溝を形成した後は、第二の割り
溝に沿ってチップブレーク用の刃等を用いて割ることに
より、B−およびC−(B−に示すd−d’の断
面)のJ、K等の複数のバーを形成する。
【0052】なお、複数のバーを形成する方法として
は、第二の割り溝を形成してもよいが、基板1の劈開方
向であるa2方向で、尚かつ互いに隣接するチップとチ
ップの間に直接チップブレーク用の刃を押し当てる等の
方法によって割ることもできる。但し、第二の割り溝を
形成した方が、バーの断面をより奇麗に形成することが
できる。
【0053】最後に、粘着シート上に形成された複数の
バーにおいて、すでに形成された第一の割り溝の上か
ら、チップブレーク用の刃等を押し当てて割ることによ
り、バーをチップ状に分離することができる。
【0054】このように、主面上において、該主面に直
交する任意の2つの劈開面のなす角度が直角とは異なる
基板上に、(pn接合を有する)窒化物半導体を積層し
たウエハをチップ分離する方法として、上述のような割
り溝の形成方法を用いることにより、従来の技術よりも
チップの歩留りを向上させることができ、高い歩留りで
チップサイズを小さくすることができる。
【0055】
【実施例】以下に、本発明の窒化物半導体チップの製造
方法について、図面を参照しながら説明する。
【0056】(実施例1)主面上において、該主面に直
交する任意の2つの劈開面のなす角度が直角とは異なる
基板の中で、六方晶の窒化物半導体であるGaN基板上
の窒化物半導体のチップ分離方法について示す。
【0057】先ず、厚さ300μm、サイズ2インチ
φ、(0001)面を主面としたGaN基板を準備し、
有機洗浄を行った。
【0058】次に、有機洗浄したGaN基板をMOCV
D(有機金属気相成長)装置内に挿入し、GaN基板上
にSiドープGaNクラッド層、SiドープAlGaN
層、InGaN発光層、MgドープAlGaN層、Mg
ドープAlGaNコンタクト層を順次に積層した。
【0059】このようにして形成した窒化物半導体の表
面に、蒸着法によりニッケルと金をウエハ全面に積層し
た後、フォトリソグラフィとウェットエッチングにより
透光性電極を形成した。
【0060】この後、透光性電極と露出したp型クラッ
ドの上に、CVDによりSiO2からなる絶縁膜(図示
せず)を堆積させ、フォトリソグラフィとRIEにより
透光性電極を覆うと同時にp層の表面の一部を露出させ
る絶縁膜からなるマスクを形成した。
【0061】次に、上記のマスクを用いて、塩素系ガス
を用いたRIEにより、n層の表面を露出させた。
【0062】この後、一旦、絶縁膜をウエットエッチン
グにより除去して、蒸着およびフォトリソグラフィによ
り、透光性電極の表面上の一部と露出させたn層の表面
の一部とにチタンと金を積層してそれぞれp電極5とn
電極6とし、発光ダイオードを形成した。
【0063】図2は、本発明の実施例1に係るウエハに
第一の割り溝を形成した状態を示す説明図である。
【0064】先ず、図2に示すように、ウエハの主面上
において、ウエハの劈開方向と直交する方向である<1
−100>方向とダイサの刃7の方向が一致するよう
に、窒化物半導体層を上向きにしてウエハをセッティン
グし、ダイサによるハーフカットによって、割り溝の間
隔W1が300μm、割り溝幅W2が50μm、深さが
30μmの第一の割り溝を、ウエハの全面に形成した。
【0065】ここで、第一の割り溝は、図1のB−お
よびC−のD、E、F等の位置で形成する。
【0066】このようにして、ウエハの一方向に対する
複数の割り溝の形成が終了し、従来の技術ではGaN基
板やSiC基板を用いたウエハをダイシングまたはスク
ライブする際に劈開方向に対して発生していた割れや欠
けが全く見られず、ウエハは最初の2インチφの原形を
維持することができた。また、露出したn層(窒化物半
導体)2上に割り溝を形成することにより、pn接合界
面の物理的なダメージをなくすことができた。
【0067】第一の割り溝を形成する方法は、ダイサを
用いる他に、レーザによるハーフカットを行ってもよい
し、スクライバによるスクライブを行ってもよい。
【0068】また、この例のようにp電極5とn電極6
が窒化物半導体層側に形成されている場合において、G
aN基板側が研磨によって透光性を有し、チップのパタ
ーン(図1のB−)がGaN基板側から確認できる場
合は、ウエハのGaN基板側に割り溝を形成してもよ
く、さらにウエハの両側(ウエハの窒化物半導体層側と
GaN基板側で合致する位置)に割り溝を形成すれば、
チップの割れや欠けをさらに低減することができる。
【0069】一方、p電極5またはn電極6をGaN基
板側に形成する場合は、ウエハのGaN基板側に割り溝
を形成することにより、割り溝形成時における窒化物半
導体への物理的ダメージをなくすことができる。
【0070】こうして第一の割り溝を形成した後は、こ
の例の場合、ウエハのGaN基板側を、伸縮性のある粘
着シート8(図3)に貼り付け、Oリングを用いて粘着
シート8を固定用リング9(図3)に固定した。そし
て、固定用リング9をダイサのテーブルに設置し、ウエ
ハ部分を真空チャックで固定した。
【0071】次に、図1のB−およびC−のG、
H、I等の位置で、GaN基板の劈開方向である<11
−20>方向にチップブレーク用の鋭い刃を押し当てて
割ることにより、幅が300μmのバーをウエハ全面に
形成した。
【0072】ここで、最初に形成した第一の割り溝の方
向を<1−100>としたが、a面に平行な方向であれ
ばよく、<1−100>の他に、<10−10>、<0
1−10>、<−1100>、<−1010>、<0−
110>の何れの方向を用いてもよい。
【0073】また、バーを形成するためのウエハの劈開
方向は、m面に平行な方向で、<11−20>、<2−
1−10>、<1−210>、<−1−120>、<−
2110>、<−12−10>のうち、第一の割り溝方
向に直交する方向であれば、何れの方向を用いてもよ
い。
【0074】このようにして形成されたバーの断面とG
aN基板の劈開面は一致しているため、バーの断面形状
は非常に奇麗であり、且つクラックや欠けが従来の技術
よりも低減されている。
【0075】そして最後に、チップブレーク用の刃を第
一の割り溝に合わせて押し割り、固定用リング9をダイ
サのテーブルからはずした後に、粘着シート8を均等に
引き延ばすことにより、300μm角のチップを得た。
【0076】このようにして得られた300μm角チッ
プは割れや欠け等が少なく、2インチφのウエハに対し
て90%以上という高い歩留りであった。
【0077】また、このような手法において、割り溝の
間隔W1を250μmに小さくした場合も、スクライブ
およびダイシング工程の途中でウエハの割れや欠けが発
生することが少なく、300μm角チップと同様にチッ
プ分離を行うことができ、得られたサイズの小さな25
0μm角のチップも、2インチφのウエハに対して80
%以上という高い歩留りであった。
【0078】この結果より、本発明のチップ分離方法を
用いることによって、チップの歩留りを向上させること
ができた。さらには、チップサイズを250μmまで小
さくしても高い歩留りを得ることができた。
【0079】(比較例1)GaN基板上に窒化物半導体
を積層した実施例1と同等のウエハを準備し、最初にウ
エハの劈開方向である<11−20>方向に、実施例1
と同様の方法を用いて、割り溝の間隔W1が300μ
m、割り溝幅W2が50μm、深さが30μm、図1の
B−およびC−のD、E、F等の位置で、ウエハの
窒化物半導体層側に形成した。
【0080】すると、第一の割り溝を形成する途中にお
いて、<11−20>方向に対して複数の割れや欠けが
発生した。
【0081】また、第一の割り溝をウエハのGaN基板
側に形成しても同様なウエハ割れが発生した。
【0082】これらの割れた複数枚のウエハについて
は、実施例1と同様の方法で、ウエハのGaN基板側を
1枚づつ粘着シート8に貼り付けた後、ダイサを用いて
第一の割り溝方向に直交する<1−100>方向にフル
カットを行い、幅が300μmのバーを形成した。但
し、このときも、バーの断面に割れや欠けが発生した。
【0083】最後に、チップブレーク用の刃を第一の割
り溝に合わせて押し割り、300μm角のチップとし
た。
【0084】このようにして得られた300μm角チッ
プの歩留りは、2インチφウエハに対して約70%まで
低下した。
【0085】また、サイズの小さい250μm角のチッ
プの歩留りは、2インチφウエハに対して約50%まで
低下した。
【0086】一方、第一の割り溝をGaN基板のa面ま
たはm面に平行な方向以外の方向に形成した場合は、バ
ーを形成する方向(第一の割り溝に直交する方向)が劈
開方向とは異なるため、先ずバーを形成する時点でバー
の断面に割れや欠けが生じると共に、第一の割り溝に沿
ってチップブレイクする際にもチップの断面に割れや欠
けが頻発し、チップの歩留りはさらに低下した。
【0087】それに加え、チップの切断に劈開方向を利
用しないことにより、ウエハの切断面をフルカットする
必要があり、スクライバやダイサの刃の消耗が著しく、
コストがかかるため、望ましくない。
【0088】(実施例2)次に、GaN基板上に窒化物
半導体を積層した実施例1と同等のウエハを準備し、以
下に示す方法でチップ分離を行った。
【0089】先ず、実施例1と全く同じ方法を用い、第
一の割り溝を、図1のB−およびC−のD、E、F
等の位置で<1−100>方向に形成した後、ウエハの
GaN基板側を粘着シート8に貼り付けた。
【0090】図3は、本発明の実施例2に係るウエハか
らバー状に形成した説明図である。
【0091】図3に示すように、主面上において、ウエ
ハの劈開方向で且つ第一の割り溝に直交する<11−2
0>方向とダイサの刃7の方向が一致するように、窒化
物半導体層を上向きにしてウエハをセッティングし、第
一の割り溝形成時と同様にダイサによるハーフカットに
より、割り溝の間隔W1が300μm、割り溝幅W2が
50μm、深さが30μmで、図1のB−およびC−
のG、H、I等の位置で第二の割り溝を形成した。
【0092】そして、チップブレーク用の刃を第二の割
り溝上から押しあてることにより、<11−20>方向
に切断された細長いバー10が粘着シート8に密着した
形で形成できた。
【0093】また、ダイサによって第二の割り溝を形成
した後に、第二の割り溝の上からスクライバでスクライ
ブを行うことで、さらに簡単にバーを形成することがで
きた。
【0094】図1におけるp電極5とn電極6がn層
(窒化物半導体)2側に形成されている場合において、
基板1が透光性を有し、チップパターンが基板1側から
確認できる場合は、ウエハの基板1側に第一および第二
の割り溝を形成してもよい。さらに、ウエハの両側(ウ
エハのn層(窒化物半導体)2側と基板1側で合致する
位置)に第一および第二の割り溝を形成すれば、チップ
の割れや欠けをさらに低減することができる。
【0095】一方の電極をn層(窒化物半導体)2側
に、もう一方の電極を基板1側に形成する場合は、ウエ
ハの基板1側に第一および第二の割り溝を形成すること
により、割り溝形成時における窒化物半導体への物理的
なダメージをなくすことができる。
【0096】また、第一の割り溝は<1−100>の他
に、<10−10>、<01−10>、<−1100
>、<−1010>、<0−110>の何れの方向を用
いてもよいし、第二の割り溝を形成するためのウエハの
劈開方向は、m面に平行な方向で、<11−20>、<
2−1−10>、<1−210>、<−1−120>、
<−2110>、<−12−10>のうち、第一の割り
溝方向に直交する方向であれば、何れの方向を用いても
よい。
【0097】実施例1では、第二の割り溝を形成しなく
とも、ウエハの劈開面に沿ってバーを形成することがで
きたが、第二の割り溝を形成した場合は、バーを形成す
る際に、断面のチップの割れや欠けをさらに低減するこ
とができた。
【0098】最後は、チップブレーク用の刃を第一の割
り溝に合わせて押し割り、チップ分離を行った。
【0099】このようにして得られた300μm角のチ
ップの歩留りは95%以上まで向上した。また、250
μm角のチップの歩留りも、2インチφのウエハに対し
て90%以上まで向上した。
【0100】この結果より、本発明のチップ分離方法を
用いることによって、チップの歩留りを向上させること
ができた。さらには、チップサイズを250μmまで小
さくしても高い歩留りを得ることができた。
【0101】なお、第一の割り溝はGaN基板の劈開方
向とは異なるため、第二の割り溝の深さよりも深く形成
しても、割り溝形成時にウエハが割れることはなかっ
た。
【0102】したがって、第一の割り溝の深さを第二の
割り溝の深さよりも深く形成することで、バーからチッ
プをより簡単に分離することができる。
【0103】(実施例3)次に、GaN基板上に窒化物
半導体を積層した実施例1と同等のウエハを準備し、G
aN基板の研磨を取り入れたチップ分離方法について以
下に示す。
【0104】先ず、ウエハのGaN基板側を研削機によ
って研磨することにより、ウエハ厚みを100μmまで
薄くした。
【0105】そして、実施例1の図2に示したように、
GaN基板の主面上における劈開方向と直交する<1−
100>方向(GaN基板のオリフラ方向)とダイサの
刃7の方向が一致するように、ウエハを窒化物半導体層
側が上向きになるようにウエハをセッティングし、ダイ
サによるハーフカットにより、割り溝の間隔W1が30
0μm、割り溝幅W2が30μm、深さが10μmの第
一の割り溝を図1のB−およびC−のD、E、F等
の位置に形成した。
【0106】このようにして、ウエハの一方向の複数の
割り溝の形成が終了し、従来はGaN基板やSiC基板
においてダイシングまたはスクライブ時に発生していた
ウエハの割れや欠けが全く見られず、ウエハは、厚みを
100μmまで薄くしたにもかかわらず、第一の割り溝
を形成後も最初の2インチφの原形を維持することがで
きた。
【0107】ここで、第一の割り溝を形成した後で、G
aN基板を100μmの厚さまで研磨しても、研磨時の
ウエハ割れは発生しないことを確認している。
【0108】第一の割り溝を形成後は、実施例1および
実施例2と同様に、ウエハのGaN基板側を粘着シート
8に貼り付け、実施例2の図3に示したように、ウエハ
をGaN基板の劈開方向で且つ第一の割り溝に直交する
<11−20>方向とダイサの刃7の方向が一致するよ
うにウエハをセッティングし、同様にダイサによるハー
フカットにより、割り溝の間隔W1が300μm、割り
溝幅W2が30μm、深さが10μmの第二の割り溝を
図1のB−およびC−のG、H、I等の位置に形成
した。
【0109】次に、チップブレーク用の刃を第二の割り
溝上から押しあてることにより、<11−20>方向に
切断された細長いバー10が粘着シート8に密着した形
で形成された。このとき、バー10の断面の割れや欠け
は、実施例2に比較して、さらに低減されていることを
確認した。
【0110】そして、チップブレーク用の刃を第一の割
り溝に合わせて押し割り、300μm角のチップを得
た。このときも、チップの断面の割れや欠けは、実施例
2に比較して、さらに低減されていることを確認した。
【0111】このようにして得られたチップは割れや欠
け等が少なく、300μm角および250μm角の何れ
のチップにおいても、2インチφのウエハに対して95
%以上という高い歩留りであった。
【0112】この結果より、少なくとも第二の割り溝を
形成する前にGaN基板側を研磨して薄くすることによ
り、バーおよびチップの断面をより奇麗に仕上げること
ができ、チップの歩留りをさらに向上させることができ
た。
【0113】また、窒化物半導体ウエハにサファイア基
板を用いた場合は、サファイア基板を研磨して薄くする
ことにより、ウエハがサファイアの劈開方向に対して割
れ易くなり、実施例1や実施例2に記載のチップ分離方
法がチップの歩留りを向上させるために有効な手段とな
る。
【0114】ところで、研磨によってGaN基板厚を2
00μm以下とすることで、チップ分離の歩留りをさら
に高めることができるが、GaN基板厚を50μm以下
にすると、研磨時のウエハ割れが頻発した。
【0115】特に、2インチφのGaN基板の場合は、
GaN基板厚が80〜150μmの範囲でさらにチップ
の歩留りが高くなった。
【0116】(比較例2)実施例1〜実施例3と同等の
ウエハを準備し、ウエハのGaN基板側を研削機によっ
て研磨することにより、ウエハ厚みを100μmまで薄
くした。
【0117】次に、GaN基板の主面上における劈開方
向である<11−20>方向に、割り溝の間隔W1が3
00μm、割り溝幅W2が30μm、深さが10μm
で、図1のB−およびC−のD、E、F等の位置
で、ウエハの窒化物半導体層側に第一の割り溝を形成し
たところ、第一の割り溝を形成する途中において、<1
1−20>方向に対して複数の割れや欠けが頻発した。
【0118】また、第一の割り溝をウエハのGaN基板
側に形成しても同様なウエハ割れが頻発した。
【0119】これらの割れた複数枚のウエハについて
は、実施例1〜実施例3と同様の方法で、ウエハのGa
N基板側を1枚づつ粘着シート8に貼り付けた後、ダイ
サを用いて第一の割り溝方向に直交する<1−100>
方向にフルカットを行い、幅が300μmのバーを形成
した。但し、このときも、バーの断面に割れや欠けが発
生した。
【0120】最後に、チップブレーク用の刃を第一の割
り溝に合わせて押し割り、300μm角のチップとし
た。
【0121】このようにして得られた300μm角チッ
プの歩留りは、2インチφウエハに対して50%以下で
あった。
【0122】また、サイズの小さい250μm角のチッ
プの歩留りは2インチφウエハに対して40%以下まで
低下した。
【0123】一方、100μmの厚さまで研磨したウエ
ハにおいて、第一の割り溝をGaN基板のa面またはm
面に平行な方向以外の方向に形成した場合は、バーを形
成する方向(第一の割り溝に直交する方向)が劈開方向
とは異なるため、バーを形成する時点で、バーの断面に
割れや欠けが頻発した。
【0124】さらには、第一の割り溝に沿ってチップブ
レイクする際にもチップの断面に割れや欠けが頻発し、
チップの歩留りはさらに低下した。
【0125】(実施例4)立方晶の半導体からなる基板
の一例として、厚みが300μm、サイズ2インチφの
Si(111)基板の主面上に窒化物半導体が積層され
たウエハのチップ分離方法について、以下に示す。
【0126】先ず、MBE(分子線エピタキシー)法に
より、Si基板上にSiCの薄膜を形成したものを基板
として用いた。さらに、MOCVD装置内にSi基板を
挿入し、高温でAlNバッファ層を成長した後、Siド
ープGaNクラッド層、SiドープAlGaN層、In
GaN発光層、MgドープAlGaN層、MgドープA
lGaNコンタクト層を順次に積層し、さらに実施例1
と同様の手順でp電極5およびn電極6を形成した。
【0127】このようにして得られたウエハに対し、S
i(111)基板の劈開方向に垂直な方向である<11
0>方向に第一の割り溝を、Si(111)基板の劈開
方向である<1−10>方向に第二の割り溝を、割り溝
の間隔W1が300μm、割り溝幅W2が50μm、深
さが30μm、実施例1〜実施例3の位置および割り方
でチップ分離を行った。
【0128】ここで、第一の割り溝の方向は、Si(1
11)基板の劈開方向に垂直な方向であればよく、<1
10>、<011>、<101>の何れの方向でもよ
い。
【0129】また、第二の割り溝の方向は、Si(11
1)基板の劈開方向であればよく、<1−10>、<0
1−1>、<10−1>のうち、第一の割り溝の方向に
垂直であればよい。
【0130】こうして得られた300μm角チップの歩
留りは、2インチφウエハに対して約95%まで得ら
れ、250μm角のチップで約90%まで得られた。
【0131】この結果より、立方晶の半導体からなり、
(111)面を主面とするSi基板上に窒化物半導体を
積層したウエハにおいても、チップの歩留りを向上させ
ることができるとともに、高い歩留りでチップサイズを
250μmと小さくすることができた。
【0132】ここでは、窒化物半導体の例として、発光
ダイオードのチップ分離方法を説明したが、半導体レー
ザのチップ分離にも適用することができる。但し、この
場合は、第一の割り溝の方向を半導体レーザの共振器方
向とする。
【0133】
【発明の効果】以上のように、本発明によれば、ウエハ
の主面上に割り溝を形成する際にウエハが基板の劈開方
向に沿って細かく割れることを防止できるため、チップ
の歩留りを向上させることができるとともに、高い歩留
りでチップサイズを小さくすることができるという有効
な効果が得られる。
【図面の簡単な説明】
【図1】主面に直交する任意の2つの劈開面のなす角度
が直角とは異なる基板上にpn接合を有する窒化物半導
体が積層されたウエハをチップ分離する工程を連続して
示す説明図
【図2】本発明の実施例1に係るウエハに第一の割り溝
を形成した状態を示す説明図
【図3】本発明の実施例2に係るウエハからバー状に形
成した説明図
【符号の説明】
1 基板 2 n層(窒化物半導体) 3 活性層 4 p層 5 p電極 6 n電極 7 ダイサの刃 8 粘着シート 9 固定用リング 10 バー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 品川 修一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5F041 AA41 CA04 CA34 CA40 CA65 CA74 CA75 CA76 5F073 CA07 CA17 CB02 DA22 DA25 DA31 DA34

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】主面上において、該主面に直交する任意の
    2つの劈開面のなす角度が直角とは異なる基板の前記主
    面上に窒化物半導体が積層されたウエハを、正方形また
    は長方形のチップに切断して分離する窒化物半導体チッ
    プの製造方法であって、 前記ウエハの窒化物半導体側もしくは基板側、または窒
    化物半導体側と基板側が互いに合致する位置におけるこ
    れらの両側に、前記基板の劈開方向と直交する方向に第
    一の割り溝を形成し、 前記基板の劈開方向で且つ前記第一の割り溝と直交する
    方向に沿って割ってバーを形成し、 前記バーを前記第一の割り溝に沿って割ってチップに分
    離することを特徴とする窒化物半導体チップの製造方
    法。
  2. 【請求項2】主面上において、該主面に直交する任意の
    2つの劈開面のなす角度が直角とは異なる基板の前記主
    面上に窒化物半導体が積層されたウエハを、正方形また
    は長方形のチップに切断して分離する窒化物半導体チッ
    プの製造方法であって、 前記ウエハの窒化物半導体側もしくは基板側、または窒
    化物半導体側と基板側が互いに合致する位置におけるこ
    れらの両側に、前記基板の劈開方向と直交する方向に第
    一の割り溝を形成し、 前記ウエハの窒化物半導体側もしくは基板側、または窒
    化物半導体側と基板側が互いに合致する位置におけるこ
    れらの両側に、前記基板の劈開方向で且つ前記第一の割
    り溝と直交する方向に第二の割り溝を形成し、 前記第二の割り溝に沿って割ってバーを形成し、 次に前記バーを前記第一の割り溝に沿って割ってチップ
    に分離することを特徴とする窒化物半導体チップの製造
    方法。
  3. 【請求項3】前記第一の割り溝の深さを前記第二の割り
    溝の深さよりも深くすることを特徴とする請求項2記載
    の窒化物半導体チップの製造方法。
  4. 【請求項4】前記第二の割り溝を形成する前に、前記基
    板を50μm〜200μmの範囲の厚さまで研磨するこ
    とを特徴とする請求項2または3記載の窒化物半導体チ
    ップの製造方法。
  5. 【請求項5】前記基板が六方晶の窒化物半導体からな
    り、(0001)面を主面とすることを特徴とする請求
    項1〜4の何れか一項に記載の窒化物半導体チップの製
    造方法。
  6. 【請求項6】前記基板が六方晶のGaNからなることを
    特徴とする請求項5記載の窒化物半導体チップの製造方
    法。
  7. 【請求項7】前記基板が立方晶の半導体からなり、(1
    11)面を主面とすることを特徴とする請求項1〜4の
    何れか一項に記載の窒化物半導体チップの製造方法。
JP2001047864A 2001-02-23 2001-02-23 窒化物半導体チップの製造方法 Expired - Fee Related JP4710148B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001047864A JP4710148B2 (ja) 2001-02-23 2001-02-23 窒化物半導体チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001047864A JP4710148B2 (ja) 2001-02-23 2001-02-23 窒化物半導体チップの製造方法

Publications (2)

Publication Number Publication Date
JP2002252185A true JP2002252185A (ja) 2002-09-06
JP4710148B2 JP4710148B2 (ja) 2011-06-29

Family

ID=18909213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001047864A Expired - Fee Related JP4710148B2 (ja) 2001-02-23 2001-02-23 窒化物半導体チップの製造方法

Country Status (1)

Country Link
JP (1) JP4710148B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012870A (ja) * 2005-06-30 2007-01-18 Sharp Corp 半導体発光素子およびその製造方法
JP2007165625A (ja) * 2005-12-14 2007-06-28 Toyoda Gosei Co Ltd 発光素子及びその製造方法
JP2007329459A (ja) * 2006-05-11 2007-12-20 Nichia Chem Ind Ltd 窒化物半導体レーザ素子の製造方法及び窒化物半導体レーザ素子
JP2008016694A (ja) * 2006-07-07 2008-01-24 Toyoda Gosei Co Ltd 半導体素子の製造方法
JP2008066475A (ja) * 2006-09-06 2008-03-21 Toshiba Discrete Technology Kk 化合物半導体素子及びその製造方法
WO2008099838A1 (ja) * 2007-02-14 2008-08-21 Showa Denko K.K. 化合物半導体素子の製造方法および化合物半導体素子
WO2009054088A1 (ja) * 2007-10-23 2009-04-30 Panasonic Corporation 半導体発光素子およびそれを用いた半導体発光装置とその製造方法
JP2010199482A (ja) * 2009-02-27 2010-09-09 Nichia Corp 窒化物半導体レーザ素子の製造方法
WO2012093422A1 (ja) * 2011-01-07 2012-07-12 坂東機工株式会社 炭化珪素板のスクライブ方法及びスクライブ装置
JP2014011280A (ja) * 2012-06-28 2014-01-20 Shindengen Electric Mfg Co Ltd 半導体ウェーハのダイシング方法及び半導体装置の製造方法
JP2014139027A (ja) * 2014-04-18 2014-07-31 Bando Kiko Co Ltd 炭化珪素板のスクライブ方法及びスクライブ装置
JP2014183101A (ja) * 2013-03-18 2014-09-29 Mitsuboshi Diamond Industrial Co Ltd スクライブ方法及びスクライブ装置
JP2015042492A (ja) * 2014-09-24 2015-03-05 坂東機工株式会社 炭化珪素板のスクライブ方法及びスクライブ装置
CN105437390A (zh) * 2011-01-07 2016-03-30 坂东机工株式会社 用于刻划碳化硅板的方法和设备
JP2016104571A (ja) * 2016-01-20 2016-06-09 坂東機工株式会社 炭化珪素板のスクライブ方法及びスクライブ装置
US9553425B2 (en) 2014-09-10 2017-01-24 Nichia Corporation Methods of manufacturing semiconductor laser element and semiconductor laser device
JP2017022422A (ja) * 2016-10-31 2017-01-26 三星ダイヤモンド工業株式会社 スクライブ方法及びスクライブ装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62108007A (ja) * 1985-11-07 1987-05-19 富士電機株式会社 半導体板の分割方法
JPH06216243A (ja) * 1993-01-18 1994-08-05 Mitsubishi Electric Corp 半導体装置の製造方法
JPH09186404A (ja) * 1995-12-28 1997-07-15 Fujitsu Ltd GaN堆積ウエーハ及び光半導体装置
JPH10256193A (ja) * 1997-02-28 1998-09-25 Hewlett Packard Co <Hp> 罫書困難基板の分割方法
JPH11168075A (ja) * 1997-12-04 1999-06-22 Fujitsu Quantum Device Kk 半導体装置の製造方法
JP2000223786A (ja) * 1999-01-28 2000-08-11 Sharp Corp 半導体レーザ素子およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62108007A (ja) * 1985-11-07 1987-05-19 富士電機株式会社 半導体板の分割方法
JPH06216243A (ja) * 1993-01-18 1994-08-05 Mitsubishi Electric Corp 半導体装置の製造方法
JPH09186404A (ja) * 1995-12-28 1997-07-15 Fujitsu Ltd GaN堆積ウエーハ及び光半導体装置
JPH10256193A (ja) * 1997-02-28 1998-09-25 Hewlett Packard Co <Hp> 罫書困難基板の分割方法
JPH11168075A (ja) * 1997-12-04 1999-06-22 Fujitsu Quantum Device Kk 半導体装置の製造方法
JP2000223786A (ja) * 1999-01-28 2000-08-11 Sharp Corp 半導体レーザ素子およびその製造方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012870A (ja) * 2005-06-30 2007-01-18 Sharp Corp 半導体発光素子およびその製造方法
JP4584785B2 (ja) * 2005-06-30 2010-11-24 シャープ株式会社 半導体発光素子の製造方法
JP2007165625A (ja) * 2005-12-14 2007-06-28 Toyoda Gosei Co Ltd 発光素子及びその製造方法
JP4680762B2 (ja) * 2005-12-14 2011-05-11 株式会社光波 発光素子及びその製造方法
JP2007329459A (ja) * 2006-05-11 2007-12-20 Nichia Chem Ind Ltd 窒化物半導体レーザ素子の製造方法及び窒化物半導体レーザ素子
JP2008016694A (ja) * 2006-07-07 2008-01-24 Toyoda Gosei Co Ltd 半導体素子の製造方法
JP2008066475A (ja) * 2006-09-06 2008-03-21 Toshiba Discrete Technology Kk 化合物半導体素子及びその製造方法
WO2008099838A1 (ja) * 2007-02-14 2008-08-21 Showa Denko K.K. 化合物半導体素子の製造方法および化合物半導体素子
US8062960B2 (en) 2007-02-14 2011-11-22 Showa Denko K.K. Compound semiconductor device and method of manufacturing compound semiconductor device
WO2009054088A1 (ja) * 2007-10-23 2009-04-30 Panasonic Corporation 半導体発光素子およびそれを用いた半導体発光装置とその製造方法
JPWO2009054088A1 (ja) * 2007-10-23 2011-03-03 パナソニック株式会社 半導体発光素子およびそれを用いた半導体発光装置とその製造方法
JP2010199482A (ja) * 2009-02-27 2010-09-09 Nichia Corp 窒化物半導体レーザ素子の製造方法
WO2012093422A1 (ja) * 2011-01-07 2012-07-12 坂東機工株式会社 炭化珪素板のスクライブ方法及びスクライブ装置
CN103282158A (zh) * 2011-01-07 2013-09-04 坂东机工株式会社 用于刻划碳化硅板的方法和设备
JPWO2012093422A1 (ja) * 2011-01-07 2014-06-09 坂東機工株式会社 炭化珪素板のスクライブ方法及びスクライブ装置
CN105437390A (zh) * 2011-01-07 2016-03-30 坂东机工株式会社 用于刻划碳化硅板的方法和设备
JP2014011280A (ja) * 2012-06-28 2014-01-20 Shindengen Electric Mfg Co Ltd 半導体ウェーハのダイシング方法及び半導体装置の製造方法
JP2014183101A (ja) * 2013-03-18 2014-09-29 Mitsuboshi Diamond Industrial Co Ltd スクライブ方法及びスクライブ装置
JP2014139027A (ja) * 2014-04-18 2014-07-31 Bando Kiko Co Ltd 炭化珪素板のスクライブ方法及びスクライブ装置
US9553425B2 (en) 2014-09-10 2017-01-24 Nichia Corporation Methods of manufacturing semiconductor laser element and semiconductor laser device
US9735548B2 (en) 2014-09-10 2017-08-15 Nichia Corporation Semiconductor laser element and semiconductor laser device
JP2015042492A (ja) * 2014-09-24 2015-03-05 坂東機工株式会社 炭化珪素板のスクライブ方法及びスクライブ装置
JP2016104571A (ja) * 2016-01-20 2016-06-09 坂東機工株式会社 炭化珪素板のスクライブ方法及びスクライブ装置
JP2017022422A (ja) * 2016-10-31 2017-01-26 三星ダイヤモンド工業株式会社 スクライブ方法及びスクライブ装置

Also Published As

Publication number Publication date
JP4710148B2 (ja) 2011-06-29

Similar Documents

Publication Publication Date Title
JP4493127B2 (ja) 窒化物半導体チップの製造方法
JP5370262B2 (ja) 半導体発光チップおよび基板の加工方法
CN111095483B (zh) 利用切割技术移除衬底的方法
TWI427827B (zh) Manufacturing method of semiconductor light emitting element
JP4710148B2 (ja) 窒化物半導体チップの製造方法
JP2780618B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
TW200849670A (en) Process for producing compound semiconductor device and compound semiconductor device
CN110603651B (zh) 移除衬底的方法
JP2001176823A (ja) 窒化物半導体チップの製造方法
JP2011129765A (ja) 半導体発光素子の製造方法
JP2748355B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
WO2006041134A1 (ja) 窒化化合物半導体素子およびその製造方法
JP2861991B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
KR100789200B1 (ko) 반도체 칩 제조 방법 및 반도체 칩
JP4639520B2 (ja) 窒化物半導体チップの製造方法
JPH05343742A (ja) 窒化ガリウム系化合物半導体チップの製造方法
JP5377016B2 (ja) 半導体装置の製造方法
JP2008066475A (ja) 化合物半導体素子及びその製造方法
JP3227287B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法と窒化ガリウム系化合物半導体素子
JP2748354B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
KR100815226B1 (ko) 질화갈륨계 발광 다이오드 소자의 제조방법
JP4594707B2 (ja) 半導体チップ製造方法
JPH11274559A (ja) 窒化ガリウム系半導体ウエハ及びその製造方法
EP1223625A2 (en) Nitride semiconductor chip and manufacturing method
JP4938374B2 (ja) 窒化ガリウム系半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080121

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080213

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110307

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees