JPH10256193A - 罫書困難基板の分割方法 - Google Patents

罫書困難基板の分割方法

Info

Publication number
JPH10256193A
JPH10256193A JP2186298A JP2186298A JPH10256193A JP H10256193 A JPH10256193 A JP H10256193A JP 2186298 A JP2186298 A JP 2186298A JP 2186298 A JP2186298 A JP 2186298A JP H10256193 A JPH10256193 A JP H10256193A
Authority
JP
Japan
Prior art keywords
substrate
scoring
silicon
coating
difficult
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2186298A
Other languages
English (en)
Other versions
JP3167668B2 (ja
Inventor
Serge L Rudaz
サージ・エル・ラダス
S Martin Paul
ポール・エス・マーティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH10256193A publication Critical patent/JPH10256193A/ja
Application granted granted Critical
Publication of JP3167668B2 publication Critical patent/JP3167668B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043Making grooves, e.g. cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Led Devices (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

(57)【要約】 【課題】罫書困難な基板を高品質で効率よく分割する。 【解決手段】罫書困難な基板を、へき開処理に適する厚
さにした後一方の面上には、誘電体又は他の非延性材料
の被覆を成長させる。罫書はこの被覆側で行われ、被覆
材料は、罫書助長層の役割を演じ、十分な破断伝播を生
ずる。任意選択の金属層を罫書助長層の上に載せて、切
断工具を圧電気放電から遮蔽するとともに、罫書及び分
離によって生ずる熱を消散させてもよい。被覆表面に罫
書をせずに、基板のもう一方の面上に罫書を施す時は、
被覆の厚さと硬さは、罫書表面を最適の張力状態に保つ
ようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本願発明は、半導体デバイス
の製造法に関し、詳細には、モノリシック基板上に成長
させたデバイスを分離する法に関する。
【0002】
【発明の背景】ブルー/グリーン発光デバイスは、厚い
サファイヤ基板(約100 - 500μm厚で直径が50 - 150m
mの範囲にある円盤状基板ウェハである)の上に成長さ
せた六方晶の結晶対称性(ウルツァイト型)を有する薄い
(約1 - 10μmの)GaNベースの化合物デバイス構造であ
る。該デバイスは、一辺が典型的には200 - 500μmの
方形形状である被覆が多い。それ故、1つの基板上に多
くの個別デバイスが近接して組立てられる被覆になる。
GaNとサファイヤはダイヤモンドに近い硬さであるた
め、またサファイヤの自然へき開面はその表面に直角で
ないという理由から、デバイスの分離(即ち、個々の"
ダイ”への"ウェハ"の単離)は、極めて困難である。従
って、ウェハ中の単離破断面は、滑らかもでもなく、平
坦でもなく且つ垂直でもなく、これらの被覆がデバイス
の性能と信頼性に大きな影響を及ぼす。
【0003】デバイスを分離するための1つの従来法
は、デバイスを鋸(ダイシングソー)で切断する方法で
ある。サファイヤとGaNベースの化合物はあまりにも硬
いので、鋸の刃は、小デバイスの切断には実際上使えな
いほど短寿命となる(典型的には直線で250cm以下で
ある)。加えて、鋸引きは、約150μm以上の広い切り
溝が必要で、鋸引き用の無駄を必要とする。鋸引きはま
た、過度のチッピングと望ましくないクラックを引き起
こし、それがデバイスの活性領域の中まで伝わってその
性能及び信頼性を劣化させる。
【0004】別の従来法は、ダイをレーザカットで切り
離す被覆である。不運にも、サファイヤは極めて短いレ
ーザ放射波長(230nm未満)を要し、そのためレーザ
の使用で非常に高い熱を生ずる。そしてダイは望ましく
ない熱膨張を起こす。その上、分離品質は、鋸引きで得
られたものと比べてもそれほど際だって優れてはいな
い。
【0005】さらに別の従来法、"罫書して破断"では、
罫書線を用いてダイの分離域を定め、この線に沿って罫
書マークで始まる破断の伝播によってダイを分離するも
のである。この方法は、ダイ間の"通路"が50 - 150μm
のオーダであり、ウェハ上に広い地所を占め、スループ
ット及びコストの面では全く不適切である。また、前述
のような硬い表面では、罫書工具の有効寿命が、典型的
には、直線で500cmを下回る。
【0006】
【発明が解決しようとする課題】前述の従来法は全て高
価な基板材料を浪費し且つ平滑度も不十分な破断面を生
ずる。コストのかかる、罫書困難な基板を効率よく用い
得る方法が望まれる。その方法が切断工具の寿命を延ば
すものであればさらにコスト及びスループット的に有益
であろう。最終的に、清浄で、平滑な、垂直の破断面を
生ずる方法によって、最終デバイスの性能と信頼性が改
善されるであろう。
【0007】同様の問題は、GaN基板(又はサファイヤ
以外の基板)上に成長されたGaNベースのデバイス;平
面パネルディスプレイの製造に用いるある種のガラス;
又はその他のガラス又は石英ベースのデバイス(例え
ば、ウェハ結合型夜間可視系)のような、その他のへき
開困難な材料系のデバイスを分離しようとする時に遭遇
する。その他の問題系は、リン化ガリウム(GaP)又は化
合物半導体のような、罫書が開始される基板又はウェハ
層がデバイスの他のいくつかの層とは異なった材料系で
あるような、罫書困難な半導体である。
【0008】
【課題を解決するための手段】本発明では、まずデバイ
ス表面を有する罫書困難な基板を、(例えば、ラッピン
グ、グラインディング、エッチング、リフトオフ、等の
ような処理によって)薄くして後段のへき開処理に適す
る厚さにする。基板のもう一方の面上には、誘電体又は
他の非延性材料の層("被覆")を成長させるか堆積す
る。
【0009】この"被覆"面を罫書く時、"被覆"材料は、
罫書助長層の役割を演ずる。すなわち、基板より軟らか
く且つきれいな罫書線を付けられるよう被覆材料を選択
する。その厚さは、十分な破断伝播を生ずるよう最適化
される。任意選択の金属層を罫書助長層の上に載せる。
この金属層は、切断工具を圧電気放電から遮蔽するとと
もに、ダイの罫書及び分離によって生ずる熱を消散させ
る働きがある。
【0010】"被覆"表面に罫書をせずに、基板のもう一
方の面上に罫書を施す時は、"被覆"の厚さと硬さは、き
れいな破断伝播を実現すべくその罫書表面を最適の張力
状態に保つよう選択する。任意選択の金属層を罫書助長
層の上に載せる。この金属層は、切断工具を圧電気放電
から遮蔽するとともに、ダイの罫書及び分離によって生
ずる熱を消散させる働きがある。
【0011】
【発明の実施の形態】図1A-Cは、破断伝播が改善された
本発明の一実施例のウェハの断面を図解したものであ
る。図1Aでは、誘電体層2を、サファイヤ又は窒化ガリ
ウム(GaN)又はリン化ガリウム(GaP)等の罫書困難な基板
4の薄膜化した裏面に成長させたものである。図1Bで
は、誘電性"被覆"をサファイヤ基板のデバイス層4aの表
面に堆積したものである。図1A、図1Bのいずれにおいて
も、アルミニウムなどの任意選択の金属層6を誘電体層2
の上に堆積している。また図1A、図1Bのいずれにおいて
も、罫書は最終的に金属を被覆した薄膜化基板4側で行
う。任意選択の第二の誘電体層と第二の金属層を前記誘
電体層と金属層の堆積された側の反対側に堆積してもよ
い(図示せず)。図1Cでは、単一の誘電体層8を薄膜化
した基板側に堆積させる一方、罫書を未被覆のままのデ
バイス側で行う。
【0012】罫書を"被覆"側で行う時はいつも、"被覆"
は罫書助長層の役割を演ずる。すなわち、被覆として
は、二酸化シリコン(SiO2)などのサファイヤより軟らか
く容易にへき開できる材料を選択する。結果として、"
被覆"材料上の罫書線は、サファイヤ上より清浄で且つ
良好に定められる。綺麗な破断開始により、硬い材料に
渉り良好な破断伝播が達成される。加えて、その破断
は、綺麗な破断伝播に導く応力をウェハにかけることに
よってさらに助長される。結果として、罫書工具の寿命
は長くなり且つデバイス分離の歩留り改善及びデバイス
組立コスト低減が達成される。
【0013】任意選択の金属層6は、ダイ切断工具を滑
り易くさせて基板に及ぼす工具の衝撃を緩和し、且つ熱
を消散させる作用がある。切断処理によって生ずる熱
は、罫書品質を低下させる工具磨耗の一因となる。加え
て、この層は、やはり磨耗と磨損を増大させるであろう
圧電気放電から工具を遮蔽するよう作用する。
【0014】罫書助長層2は、窒化アルミニウム、アル
ミナ、窒化シリコン、シリコン・オキシ−ナイトライ
ド、又はそれに匹敵する誘電性又は非延性層であってよ
いが、酸化シリコン又は二酸化シリコンも望ましいもの
である。あるいは、罫書困難な基板4は、半導体、即
ち、GaP、シリコン、炭化シリコン、又はGaN、スピネ
ル、ガラス例えばG7、又は大きい石英板であってもよ
い。
【0015】図2A及び図2Bは、本発明に従って実施され
るプロセスのフローチャートの例を示す。図2Aのプロ
セスでは罫書が被覆側でおこなわれ、図2Bのプロセスで
は罫書が被覆側とは反対側でおこなわれる。ステップ10
において、厚い基板上に薄いデバイス層を備えた板すな
わちウェハを組立てる。つぎに、ステップ20においてウ
ェハを処理して互いに繋がった多数のデバイスを形成す
るステップ30では、まずデバイス表面を有する罫書困難
な基板を、(例えば、ラッピング、グラインディング、
エッチング、リフトオフ、等のような処理によって)薄
くして後段のへき開処理に適する厚さにする。たとえ
ば、基板の裏面をラップしてほとんどの材料系に使える
よう厚さである約50 - 150μmの厚さにする。ステップ
30はステップ20とステップ40A、40Bの間におかれるの
が典型的であるが、ステップ10のあとステップ60A,60B
のまえのどこにおいても良い。ステップ40A,40Bでは、
典型的に5 - 1000nm間の厚さを有する誘電体層を基板
の所望の面上に成長させる。その誘電体層は、スパッタ
リング、蒸発、イオンビーム蒸着、化学的気相成長(CV
D)、プラスマ増強CVDによって、さらにはスピン・オン
・ガラスによって堆積させてよい。ステップ40Aでは、
誘電体層等の被覆は後工程の罫書線の品質を上げ、破断
開始を良好にするための適切な厚さと硬さを有する分割
助長層とされる。ステップ40Bでは、誘電体層等の被覆
は反対側でおこなわれる後工程の罫書線の品質を上げ、
破断開始を良好にするための適切な張力を生ずるように
適切な厚さと硬さを有する分割助長層とされる。ステッ
プ50A,50Bでは、任意選択の金属層を被罫書表面上に堆
積する。ステップ50Aでは金属層は被覆の上に堆積さ
れ、ステップ50Bでは金属層は被覆がない側に堆積され
る。該金属層は良好な展性と良好な導電性と良好な熱伝
導性とを有することが好ましい。ステップ60A,60Bで
は、ウェハ構造を罫書き、その後、その罫書線に沿って
破断して個別デバイスが得られる。ステップ60Aでは被
覆のある側を、ステップ60Bでは被覆が存在しない側で
罫書と破断が行われる。
【0016】誘電性又は非延性の層である被覆は、好ま
しくは、被罫書表面が引張られた状態になるようにその
選択表面上に堆積させる。これにより、綺麗な破断伝播
を促進し且つダイのエッジのチッピングが減りダイ間に
要する通路が縮小される。
【0017】図2Aと図2Bに示したプロセス間の主なる差
異は、誘電性又は非延性層("被覆")の役割に関してで
ある。図2Aでは、("被覆")は比較的軟らかく(例えば
二酸化シリコン)且つ主として綺麗な罫書と破断開始
(罫書の容易化)を考慮したものである。そこで、罫書
表面を適当な引張り状態におく被覆は二次的な問題であ
る。図2Bでは、("被覆")の主要な目的は、破断開始後
に最適の破断伝播ができるよう(破断の容易化)反対側
の罫書表面を適当な引張り状態におく被覆である。この
時は、罫書工具は材料に接触しない故、その材料はかな
り硬くてもよい(例えば窒化シリコン)。
【0018】最後に、被罫書表面を比較的軟らかく、へ
き開し易い材料で被覆し且つ他面を比較的硬い材料で被
覆する被覆により、図2Aと図2Bに示したプロセスを合併
する被覆は可能であり;比較的軟らかい("被覆")材料
の及び比較的硬い("被覆")材料の厚さを、それぞれ、
罫書開始(罫書の容易化)及び破断開始(破断の容易
化)に向くように最適化することもできる。
【0019】以上、実施例に即して本発明を説明した
が、本発明の実施は上記に限定されるものではなく、以
下に本発明の実施態様を例示して本発明の実施に当たっ
ての参考し供する。 (実施態様1)罫書困難な基板(30)を容易するステップ
と;罫書困難な基板を薄膜化するステップと;罫書を施
す面と非罫書面とを有する、薄膜化した罫書困難な基板
の第一の面上に第一の非延性層を付けるステップ(40A、
40B)と;罫書困難な基板の罫書を施す面上に罫書線を罫
書くステップと;該罫書線に沿って基板を破断するステ
ップとを設けて成る罫書困難基板の分割方法。 (実施態様2)罫書困難な基板が、サファイヤ、シリコ
ン(ケイ素)、炭化シリコン、窒化ガリウム、リン化ガ
リウム、ガラス、及び石英から成る群から選択される被
覆を有することを特徴とする実施態様1記載の罫書困難
基板の分割方法。
【0020】(実施態様3)第一の非延性層が、窒化ア
ルミニウム、アルミナ、酸化シリコン、二酸化シリコ
ン、窒化シリコン、及びシリコン・オキシ−ナイトライ
ドから成る群から選択される材料からなる被覆であるこ
とを特徴とする実施態様1記載の罫書困難基板の分割方
法。 (実施態様4)さらに、前記罫書くステップに先立ち、
罫書困難な基板の罫書を施す面に金属層を上張りするス
テップ(40A、40B)を含む実施態様1記載の罫書困難基板
の分割方法。 (実施態様5)さらに、前記罫書くステップに先立ち、
罫書困難な基板の前記第一の面に対する第二の面上に第
二の非延性層を付けるステップ(40A、40B)を含む実施態
様1記載の罫書困難基板の分割方法。
【0021】(実施態様6)第二の非延性層が、窒化ア
ルミニウム、アルミナ、酸化シリコン、二酸化シリコ
ン、窒化シリコン、及びシリコン・オキシ−ナイトライ
ドから成る群から選択される材料から成る被覆であるこ
とを特徴とする実施態様5記載の罫書困難基板の分割方
法。 (実施態様7)さらに、前記罫書くステップに先立ち、
罫書困難な基板の罫書を施す面に金属層を上張りするス
テップ(50A、50B)を含む実施態様6記載の罫書困難基板
の分割方法。
【図面の簡単な説明】
【図1A】罫書及び破断が改善された本発明の第一の実
施例に係るウェハの断面図である。
【図1B】罫書及び破断が改善された本発明の第二の実
施例に係るウェハの断面図である。
【図1C】罫書及び破断が改善された本発明の第三の実
施例に係るウェハの断面図である。
【図2A】本願発明の第一のプロセスのフローチャート
である。
【図2B】本願発明の第二のプロセスのフローチャート
である。
【符号の説明】
2 誘電体層 4 罫書困難な基板 4aデバイス層 6 金属層 8 誘電体層

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】罫書困難な基板を容易するステップと;罫
    書困難な基板を薄膜化するステップと;罫書を施す面と
    非罫書面とを有する、薄膜化した罫書困難な基板の第一
    の面上に第一の非延性層を付けるステップと;罫書困難
    な基板の罫書を施す面上に罫書線を罫書くステップと;
    該罫書線に沿って基板を破断するステップとを設けて成
    る罫書困難基板の分割方法。
  2. 【請求項2】罫書困難な基板が、サファイヤ、シリコ
    ン、炭化シリコン、窒化ガリウム、リン化ガリウム、ガ
    ラス、及び石英から成る群から選択される被覆を有する
    ことを特徴とする請求項1記載の罫書困難基板の分割方
    法。
  3. 【請求項3】第一の非延性層が、窒化アルミニウム、ア
    ルミナ、酸化シリコン、二酸化シリコン、窒化シリコ
    ン、及びシリコン・オキシ−ナイトライドから成る群か
    ら選択される材料からなる被覆であることを特徴とする
    請求項1記載の罫書困難基板の分割方法。
  4. 【請求項4】さらに、前記罫書くステップに先立ち、罫
    書困難な基板の罫書を施す面に金属層を上張りするステ
    ップを含む請求項1記載の罫書困難基板の分割方法。
  5. 【請求項5】さらに、前記罫書くステップに先立ち、罫
    書困難な基板の前記第一の面に対する第二の面上に第二
    の非延性層を付けるステップを含む請求項1記載の罫書
    困難基板の分割方法。
  6. 【請求項6】第二の非延性層が、窒化アルミニウム、ア
    ルミナ、酸化シリコン、二酸化シリコン、窒化シリコ
    ン、及びシリコン・オキシ−ナイトライドから成る群か
    ら選択される材料から成る被覆であることを特徴とする
    請求項5記載の罫書困難基板の分割方法。
  7. 【請求項7】さらに、前記罫書くステップに先立ち、罫
    書困難な基板の罫書を施す面に金属層を上張りするステ
    ップを含む請求項6記載の罫書困難基板の分割方法。
JP2186298A 1997-02-28 1998-02-03 基板の分割方法 Expired - Fee Related JP3167668B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US808,734 1991-12-17
US80873497A 1997-02-28 1997-02-28

Publications (2)

Publication Number Publication Date
JPH10256193A true JPH10256193A (ja) 1998-09-25
JP3167668B2 JP3167668B2 (ja) 2001-05-21

Family

ID=25199579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2186298A Expired - Fee Related JP3167668B2 (ja) 1997-02-28 1998-02-03 基板の分割方法

Country Status (6)

Country Link
JP (1) JP3167668B2 (ja)
KR (1) KR19980070042A (ja)
CN (1) CN1192043A (ja)
DE (1) DE19753492A1 (ja)
GB (1) GB2322737A (ja)
TW (1) TW353202B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252185A (ja) * 2001-02-23 2002-09-06 Matsushita Electric Ind Co Ltd 窒化物半導体チップの製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1014455B1 (en) 1997-07-25 2006-07-12 Nichia Corporation Nitride semiconductor device
JP3770014B2 (ja) 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
WO2000052796A1 (fr) 1999-03-04 2000-09-08 Nichia Corporation Element de laser semiconducteur au nitrure
US6350664B1 (en) 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP2001110755A (ja) * 1999-10-04 2001-04-20 Tokyo Seimitsu Co Ltd 半導体チップ製造方法
JP3368876B2 (ja) 1999-11-05 2003-01-20 株式会社東京精密 半導体チップ製造方法
CN1252837C (zh) 2000-04-26 2006-04-19 奥斯兰姆奥普托半导体股份有限两合公司 在GaN基板上的发光二极管芯片和用GaN基板上的发光二极管芯片制造发光二极管元件的方法
DE10051465A1 (de) 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
US6878563B2 (en) 2000-04-26 2005-04-12 Osram Gmbh Radiation-emitting semiconductor element and method for producing the same
DE10026255A1 (de) * 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh Lumineszenzdiosdenchip auf der Basis von GaN und Verfahren zum Herstellen eines Lumineszenzdiodenbauelements mit einem Lumineszenzdiodenchip auf der Basis von GaN
TWI289944B (en) 2000-05-26 2007-11-11 Osram Opto Semiconductors Gmbh Light-emitting-diode-element with a light-emitting-diode-chip
KR100681828B1 (ko) * 2005-07-20 2007-02-12 주식회사 에스에프에이 멀티 절단 시스템
TWI326274B (en) * 2005-07-20 2010-06-21 Sfa Engineering Corp Scribing apparatus and method, and multi-breaking system
TWI362769B (en) 2008-05-09 2012-04-21 Univ Nat Chiao Tung Light emitting device and fabrication method therefor
CN101958383B (zh) * 2010-10-07 2012-07-11 安徽三安光电有限公司 一种倒装磷化铝镓铟发光二极管的制作方法
CN102837369B (zh) * 2012-09-18 2015-06-03 广东工业大学 一种绿激光划片蓝宝石的工艺方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2121455A1 (de) * 1971-04-30 1972-11-02 Siemens AG, 1000 Berlin u. 8000 München Verfahren zum Aufteilen von plattenförmigen Werkstücken
EP0613765B1 (de) * 1993-03-02 1999-12-15 CeramTec AG Innovative Ceramic Engineering Verfahren zum Herstellen von unterteilbaren Platten aus sprödem Material mit hoher Genauigkeit
US5418190A (en) * 1993-12-30 1995-05-23 At&T Corp. Method of fabrication for electro-optical devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252185A (ja) * 2001-02-23 2002-09-06 Matsushita Electric Ind Co Ltd 窒化物半導体チップの製造方法
JP4710148B2 (ja) * 2001-02-23 2011-06-29 パナソニック株式会社 窒化物半導体チップの製造方法

Also Published As

Publication number Publication date
GB2322737A (en) 1998-09-02
JP3167668B2 (ja) 2001-05-21
CN1192043A (zh) 1998-09-02
KR19980070042A (ko) 1998-10-26
DE19753492A1 (de) 1998-09-03
TW353202B (en) 1999-02-21
GB9804385D0 (en) 1998-04-22

Similar Documents

Publication Publication Date Title
JP3167668B2 (ja) 基板の分割方法
US6805808B2 (en) Method for separating chips from diamond wafer
EP1662587B1 (en) Light emitting device and method for fabricating the same
US20030003690A1 (en) Semiconductor device separation using a patterned laser projection
JP2001085736A (ja) 窒化物半導体チップの製造方法
US20040109486A1 (en) Sapphire monocrystal, semiconductor laser diode using the same for substrate, and method for manufacturing the same
JPH07131069A (ja) 窒化ガリウム系化合物半導体チップの製造方法
US6652648B2 (en) Method for fabricating GaN single crystal substrate
JP4710148B2 (ja) 窒化物半導体チップの製造方法
JP4639520B2 (ja) 窒化物半導体チップの製造方法
US7811845B2 (en) Method for manufacturing high efficiency light-emitting diodes
JPH10125958A (ja) 窒化ガリウム系化合物半導体チップの製造方法
KR20060101528A (ko) 반도체 칩 제조 방법 및 반도체 칩
US9269855B2 (en) Method for manufacturing high efficiency light-emitting diodes
JPH11274559A (ja) 窒化ガリウム系半導体ウエハ及びその製造方法
JP4594707B2 (ja) 半導体チップ製造方法
KR20040106597A (ko) 질화갈륨 단결정 기판의 제조방법
JPH09129559A (ja) 化合物半導体の製造方法
CN100433261C (zh) 氮化物半导体器件制造方法
JP4938374B2 (ja) 窒化ガリウム系半導体発光素子の製造方法
JP4552470B2 (ja) 半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法
TW480742B (en) Method for cutting III-group nitride semiconductor light-emitting element
US11646392B2 (en) Method of manufacturing light-emitting device
US8043878B2 (en) Method for manufacturing high efficiency light-emitting diodes
KR100438819B1 (ko) 질화갈륨 단결정 기판의 제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090309

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees