DE19753492A1 - Verbessertes Ritzen und Brechen von schwer zu ritzenden Materialien - Google Patents
Verbessertes Ritzen und Brechen von schwer zu ritzenden MaterialienInfo
- Publication number
- DE19753492A1 DE19753492A1 DE19753492A DE19753492A DE19753492A1 DE 19753492 A1 DE19753492 A1 DE 19753492A1 DE 19753492 A DE19753492 A DE 19753492A DE 19753492 A DE19753492 A DE 19753492A DE 19753492 A1 DE19753492 A1 DE 19753492A1
- Authority
- DE
- Germany
- Prior art keywords
- scratch
- substrate
- silicon
- nitride
- hard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000463 material Substances 0.000 title description 16
- 239000000758 substrate Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 229910052594 sapphire Inorganic materials 0.000 claims description 10
- 239000010980 sapphire Substances 0.000 claims description 10
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 238000006748 scratching Methods 0.000 claims description 6
- 230000002393 scratching effect Effects 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 description 16
- 238000000576 coating method Methods 0.000 description 16
- 238000005520 cutting process Methods 0.000 description 9
- 229910002601 GaN Inorganic materials 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 230000000977 initiatory effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- 241001499740 Plantago alpina Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- METKIMKYRPQLGS-UHFFFAOYSA-N atenolol Chemical compound CC(C)NCC(O)COC1=CC=C(CC(N)=O)C=C1 METKIMKYRPQLGS-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000007737 ion beam deposition Methods 0.000 description 1
- 230000004297 night vision Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Led Devices (AREA)
- Processing Of Stones Or Stones Resemblance Materials (AREA)
Description
Die Erfindung bezieht sich auf das Herstellen von Halblei
terbauelementen. Insbesondere ist die Erfindung auf das
Trennen von Bauelementen gerichtet, die auf einem monolithi
schen Substrat gewachsen sind.
Blau/Grün-Licht-emittierende-Bauelemente sind dünne, (∼1-10
Mikrometer) GaN-basierte Verbindungsbauelementstrukturen
einer hexagonalen Kristallsymmetrie ("Wurtzit"), die auf ei
nem dicken Saphirsubstrat (∼100-500 Mikrometer dick,
plattenförmige Substratscheiben, die Durchmesser zwischen 50
und 150 Millimeter aufweisen) aufgewachsen werden. Die
Bauelemente sind oftmals quadratisch, typischerweise 200-500
Mikrometer auf einer Seite. Es gibt daher viele derar
tige aufeinanderfolgende, einzelne Bauelemente, die auf ei
nem Substrat hergestellt sind. Die Trennung der Bauelemente
(d. h. die Vereinzelung der "Scheibe" in einzelne "Chips")
ist sehr schwierig, da GaN und Saphir fast so hart sind wie
Diamant, und da die natürlichen Spaltebenen des Saphirs
nicht in einem rechten Winkel zu der Oberfläche stehen.
Folglich sind die vereinzelnden Bruchebenen durch die Schei
ben nicht glatt, flach und vertikal, was das Bauelementver
halten und die Zuverlässigkeit beeinflussen wird.
Ein bekanntes Verfahren zum Trennen der Bauelemente besteht
darin, die Bauelemente auseinanderzusägen. Saphir- und GaN-ba
sierte-Verbindungen sind derart hart, daß die Sägeblätter
unbrauchbar kurze Lebenszeiten (typischerweise < 250 lineare
Zentimeter) zum Sägen von kleinen Bauelementen haben. Zu
sätzlich erfordert das Sägen breite Sägeschlitze, wobei der
Betrag, der beim Sägen verbraucht wird, ∼< 150 Mikrometer
ist. Das Sägen bewirkt ferner ein übermäßiges Absplittern
und unerwünschte Sprünge, die sich in die aktive Region der
Bauelemente ausbreiten, was zu einem schlechten Verhalten
und einer schlechten Zuverlässigkeit derselben führt.
Ein weiteres bekanntes Verfahren besteht darin, den Chip mit
einem Laser auseinanderzuschneiden. Ungünstigerweise erfor
dert Saphir sehr kurze lasende Wellenlängen (< 230 Nanome
ter), derart, daß die Laserverwendung zu einer zu großen
Wärme führt. Die Chips sind einer unerwünschten thermischen
Ausdehnung ausgesetzt, und die Trennungsqualität ist der
durch Sägen erhaltenen Trennungsqualität nicht besonders
überlegen.
Bei einem weiteren bekannten Verfahren, "Ritzen und Bre
chen", wird eine Ritzlinie verwendet, um die Trennung des
Chips zu definieren, und die Chips werden entlang dieser
Linie durch Ausbreitung eines Bruchs, der durch die Ritz
marke eingeleitet wird, getrennt. Dieses Verfahren ist mit
Bezug auf den Durchsatz und die Kosten kaum adäquat, da die
"Straße" zwischen den Chips in der Größenordnung von 50-150
Mikrometer liegt, was eine wesentliche Raummenge auf
einer Scheibe ist. Ferner weist auf derartigen harten Ober
flächen ein Ritzwerkzeug typischerweise eine nutzbare Le
benszeit von weniger als 500 linearen Zentimetern auf.
Alle vorher erwähnten bekannten Verfahren verbrauchen teures
Substratmaterial und erzeugen Bruchoberflächen einer inadä
quaten oder kaum adäquaten Glätte. Es ist ein Verfahren wün
schenswert, das effizient kostspielige, schwer zu ritzende
Substrate verwendet. Es wäre ein weiterer Kosten- und Durch
satz-Vorteil, wenn das Verfahren die Lebenszeit des Schnei
dewerkzeugs verlängern würde. Schließlich würde ein Ver
fahren, das saubere, glatte und vertikale Bruchebenen er
zeugt, das Verhalten und die Zuverlässigkeit der Endbauele
mente verbessern.
Ähnliche Probleme werden angetroffen, wenn versucht wird,
Bauelemente aus anderen schwer zu spaltenden Materialsy
stemen zu trennen, wie z. B. GaN-basierte Bauelemente, die
auf einem GaN-Substrat (oder anderen Substraten als Saphir)
aufgewachsen sind; einige Glasarten, die beim Herstellen von
Flachbildschirmen verwendet werden; oder andere Glas- oder
Quarz-basierte Bauelemente (z. B. scheibenverbundene Nacht
sichtsysteme). Andere Problemsysteme sind schwer zu ritzende
Halbleiter, wie z. B. Galliumphosphid (GaP) oder Verbin
dungshalbleiter, derart, daß das Substrat oder die Scheiben
schicht, auf der das Ritzen eingeleitet wird, aus einem an
deren Materialsystem als einige andere Schichten in dem Bau
element besteht.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein
Verfahren zum Ritzen und Brechen von schwer zu ritzenden
Materialien zu schaffen, wobei das Verfahren effizient kost
spielige, schwer zu ritzende Substrate verwendet, eine ver
längerte Lebensdauer des Schneidewerkzeugs schafft und sau
bere, glatte, vertikale Bruchebenen erzeugt.
Diese Aufgabe wird durch ein Verfahren zum Ritzen und Bre
chen gemäß Anspruch 1 gelöst.
Ein schwer zu ritzendes Substrat mit einer Bauelementober
fläche wird (z. B. durch Prozesse, wie z. B. dem Läppen,
Schleifen, Ätzen, Abheben, etc.) auf eine Dicke, die für ein
späteres Spalten geeignet ist, gedünnt. Auf einer Oberfläche
des Substrats wird eine Schicht aus Dielektrikum oder einem
anderen nicht-duktilen Material ("Beschichtung") aufge
wachsen oder aufgebracht.
Wenn das Ritzen auf der Oberfläche dieser "Beschichtung"
durchgeführt wird, spielt das "Beschichtungs"-Material die
Rolle einer Ritzerleichterungsschicht: Dieselbe wird derart
ausgewählt, daß dieselbe weicher ist als das Substrat, und
daß dieselbe eine saubere Ritzlinie aufnimmt. Die Dicke der
selben wird optimiert, um eine gute Bruchausbreitung zu er
zeugen. Ein optionale Metallschicht wird über der Ritzer
leichterungsschicht plaziert. Diese Metallschicht dient da
zu, um die Wärme zu zerstreuen, die durch das Chip-Ritzen
und -Trennen erzeugt wird, sowie dazu, um das Schneidewerk
zeug vor einer piezoelektrischen Entladung abzuschirmen.
Wenn das Ritzen nicht auf der Oberfläche der "Beschichtung"
durchgeführt wird, sondern statt dessen auf der anderen Seite
des Substrats, werden die "Beschichtungs"-Dicke und -Härte
derart ausgewählt, so daß die Ritzoberfläche in einen opti
malen Spannungszustand für eine saubere Bruchausbreitung
gesetzt wird. Eine optionale Schicht aus Metall wird über
die Oberfläche, die geritzt werden soll, plaziert. Diese
Metallschicht dient dazu, um die Wärme zu zerstreuen, die
durch das Chip-Ritzen und -Trennen erzeugt wird, sowie dazu,
um das Schneidewerkzeug vor einer piezoelektrischen Entla
dung abzuschirmen.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung
werden nachfolgend unter Bezugnahme auf die beigefügten
Zeichnungen näher erläutert. Es zeigen:
Fig. 1A-C Querschnitte einer Scheibe mit einem verbes
serten Ritzen und Brechen,
Fig. 2A-2B Prozeßflußdiagramme der vorliegenden Erfin
dung.
Fig. 1A-C stellen Querschnitte einer Scheibe mit einer
verbesserten Bruchausbreitung dar. In Fig. 1A wird eine di
elektrische Schicht 2 auf der gedünnten Rückseite eines
schwer zu ritzenden Substrats 4 aufgewachsen, wie z. B. Sa
phir, oder Galliumnitrid (GaN) oder Galliumphosphid (GaP).
In Fig. 1B wird die dielektrische "Beschichtung" über der
Bauelementseite 4a des Saphirsubstrats aufgebracht. In Fig.
1A als auch 1B wird eine optionale Metallschicht 6, wie z. B.
Aluminium, über dem Dielektrikum 2 aufgebracht. In beiden
Fig. 1A und 1B tritt das Ritzen auf der gedünnten Substrat
seite auf, die eventuell mit Metall beschichtet ist. Eine
optionale zweite dielektrische Schicht und eine zweite Me
tallschicht können auf der gegenüberliegenden Seite (nicht
gezeigt) aufgebracht werden. In Fig. 1C ist eine einzelne
dielektrische Schicht 8 auf der gedünnten Seite aufgebracht,
während das Ritzen auf der Bauelementseite auftritt, die
unbeschichtet bleibt.
Jedesmal, wenn das Ritzen auf der "Beschichtungs"-Seite
durchgeführt wird, spielt die "Beschichtung" die Rolle einer
Ritzerleichterungsschicht: Dieselbe wird ausgewählt, so daß
dieselbe ein ohne weiteres spaltbares Material ist, das wei
cher als Saphir ist, wie z. B. Siliziumdioxid (SiO2). Als
Resultat ist die Ritzlinie auf dem "Beschichtungs"-Material
sauberer und besser definiert als auf Saphir. Eine saubere
Brucheinleitung führt zu einer guten Bruchausbreitung für
Brüche durch die harten Materialien. Zusätzlich wird das
Brechen ferner durch Aussetzen der Scheiben einer Spannung,
die einer sauberen Bruchausbreitung förderlich ist, unter
stützt. Als Resultat wird die Lebensdauer des Ritzwerkzeugs
verlängert, und dies führt zu Ausbeuteverbesserungen und
reduzierten Herstellungskosten.
Die optionale Metallschicht 6 dient dazu, um das Chipschnei
dewerkzeug zu schmieren, den Aufprall des Werkzeugs auf das
Substrat zu dämpfen, und um Wärme zu zerstreuen. Wärme, die
durch den Schneideprozeß erzeugt wird, trägt zur Werkzeug
abnutzung bei, wodurch die Ritzqualität verringert wird.
Zusätzlich wirkt diese Schicht dazu, um das Werkzeug vor
einer piezoelektrischen Entladung abzuschirmen, die ferner
den Verschleiß erhöhen wird.
Während die Ritzerleichterungsschicht 2 Aluminiumnitrid,
Aluminiumoxid, Siliziumnitrid, Silizium-oxy-nitrid oder ein
vergleichbares Dielektrikum oder eine nicht-duktile Schicht
sein kann, werden Siliziumoxid oder Siliziumdioxid bevor
zugt. Das schwer zu ritzende Substrat 4 kann alternativ ein
Halbleiter, d. h. GaP, Silizium, Siliziumkarbid oder GaN,
ein Spinell, ein Glas, d. h. G7, oder eine große Quarzplatte
sein.
Die Fig. 2A und 2B stellen Prozeßflußdiagramme dar, die auf
die vorliegende Erfindung gerichtet sind. In einem Schritt
30 wird die Rückseite des Substrats auf eine Dicke von etwa
50 bis 150 Mikrometer für die meisten Materialsysteme ge
läppt. In einem Schritt 40 wird eine dielektrische Schicht
mit einer Dicke, die typischerweise zwischen 5-1000 Nano
meter liegt, über die gewünschte Seite des Substrats ge
wachsen. Die dielektrische Schicht kann durch Sputtern (Zer
stäuben), Abscheidung, Ionenstrahlabscheidung, chemische
Dampfabscheidung (CVD), eine plasmaverbesserte CVD aufge
bracht oder sogar auf Glas aufgeschleudert werden. In einem
Schritt 50 wird die optionale Metallschicht auf der Ober
fläche, die geritzt werden soll, aufgebracht. In einem
Schritt 50 wird die Scheibenstruktur geritzt und dann ent
lang der Ritzlinien gebrochen.
Die dielektrische oder nicht-duktile Schicht wird vorzugs
weise auf der ausgewählten Oberfläche aufgebracht, derart,
daß die zu ritzende Oberfläche unter einer Spannung steht.
Dies reduziert, durch Fördern einer saubereren Bruchaus
breitung und durch Reduzieren des Chipkantenabsplitterns,
die "Straße", die zwischen den Chips erforderlich ist.
Der Hauptunterschied zwischen den Prozessen, die in den Fig.
2A und 2B gezeigt sind, liegt in der Rolle des Dielektrikums
oder der nicht-duktilen Schicht ("Beschichtung"). In Fig. 2A
ist die "Beschichtung" relativ weich (d. h. Siliziumdioxid),
und dieselbe ermöglicht primär ein sauberes Ritzen und eine
Brucheinleitung (Ritzerleichterung): Das Setzen der Ritz
oberfläche unter eine geeignete Spannung ist ein sekundärer
Gesichtspunkt. In Fig. 2B besteht der Zweck der "Beschich
tung" darin, die gegenüberliegende Ritzoberfläche unter eine
geeignete Spannung für eine optimale Bruchausbreitung nach
einer Brucheinleitung (Brucherleichterung) zu setzen: Das
Material kann dann ziemlich hart (d. h. Siliziumnitrid)
sein, da das Ritzwerkzeug nie mit demselben in Berührung
kommt.
Schließlich ist es möglich, die Prozesse, die in den Fig. 2A
und 2B gezeigt sind, durch Beschichten der zu ritzenden
Oberfläche mit einem weicheren, spaltbareren Material und
durch Beschichten der anderen Seite mit einem härteren Ma
terial zu kombinieren; die Dicke des weicheren "Beschich
tungs"-Materials und des härteren "Beschichtungs"-Materials
werden jeweils für die Brucheinleitung (Ritzerleichterung)
und Bruchausbreitung (Brucherleichterung) optimiert.
Claims (7)
1. Verfahren zum Ritzen und Brechen mit folgenden Schrit
ten:
Dünnen eines schwer zu ritzenden Substrats (30);
Anbringen einer ersten nicht-duktilen Schicht über eine der zwei Seiten des dünnen, schwer zu ritzenden Sub strats, wobei das Substrat eine Ritzseite und eine Nicht-Ritzseite (40A, 40B) aufweist;
Ritzen von Ritzlinien auf der Ritzseite des schwer zu ritzenden Substrats; und
Brechen des Substrats entlang der Ritzlinien.
Dünnen eines schwer zu ritzenden Substrats (30);
Anbringen einer ersten nicht-duktilen Schicht über eine der zwei Seiten des dünnen, schwer zu ritzenden Sub strats, wobei das Substrat eine Ritzseite und eine Nicht-Ritzseite (40A, 40B) aufweist;
Ritzen von Ritzlinien auf der Ritzseite des schwer zu ritzenden Substrats; und
Brechen des Substrats entlang der Ritzlinien.
2. Verfahren gemäß Anspruch 1, bei dem das schwer zu rit
zende Substrat aus einer Gruppe ausgewählt wird, die
Saphir, Silizium, Siliziumkarbid, Galliumnitrid (GaN),
Galliumphosphid (GaP), Glas und Quarz aufweist.
3. Verfahren gemäß Anspruch 1 oder 2, bei dem die erste
nicht-duktile Schicht aus einer Gruppe ausgewählt wird,
die Aluminiumnitrid, Aluminiumoxid, Siliziumoxid, Sili
ziumdioxid, Siliziumnitrid und Silizium-oxy-nitrid auf
weist.
4. Verfahren gemäß Anspruch 1, 2 oder 3, das ferner den
Schritt des Überziehens der Ritzseite des schwer zu
ritzenden Substrats mit einer Metallschicht vor dem
Schritt des Ritzens (40A, 40B) aufweist.
5. Verfahren zum Ritzen und Brechen gemäß einem beliebigen
der vorhergehenden Ansprüche, das ferner den Schritt
des Plazierens einer zweiten nicht-duktilen Schicht
über der anderen der zwei Seiten des schwer zu ritzen
den Substrats (40A, 40B) aufweist.
6. Verfahren gemäß Anspruch 5, bei dem die zweite nicht
duktile Schicht aus einer Gruppe ausgewählt wird, die
Aluminiumnitrid, Aluminiumoxid, Siliziumoxid, Silizium
dioxid, Siliziumnitrid und Silizium-oxy-nitrid auf
weist.
7. Verfahren gemäß einem beliebigen der vorhergehenden An
sprüche, das ferner den Schritt des Überziehens der
Ritzseite des schwer zu ritzenden Substrats mit einer
Metallschicht vor dem Schritt des Ritzens (50A, 50B)
aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US80873497A | 1997-02-28 | 1997-02-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19753492A1 true DE19753492A1 (de) | 1998-09-03 |
Family
ID=25199579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19753492A Withdrawn DE19753492A1 (de) | 1997-02-28 | 1997-12-02 | Verbessertes Ritzen und Brechen von schwer zu ritzenden Materialien |
Country Status (6)
Country | Link |
---|---|
JP (1) | JP3167668B2 (de) |
KR (1) | KR19980070042A (de) |
CN (1) | CN1192043A (de) |
DE (1) | DE19753492A1 (de) |
GB (1) | GB2322737A (de) |
TW (1) | TW353202B (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10026255A1 (de) * | 2000-04-26 | 2001-11-08 | Osram Opto Semiconductors Gmbh | Lumineszenzdiosdenchip auf der Basis von GaN und Verfahren zum Herstellen eines Lumineszenzdiodenbauelements mit einem Lumineszenzdiodenchip auf der Basis von GaN |
US6878563B2 (en) | 2000-04-26 | 2005-04-12 | Osram Gmbh | Radiation-emitting semiconductor element and method for producing the same |
US7265392B2 (en) | 2000-05-26 | 2007-09-04 | Osram Gmbh | Light-emitting-diode chip comprising a sequence of GaN-based epitaxial layers which emit radiation and a method for producing the same |
US7319247B2 (en) | 2000-04-26 | 2008-01-15 | Osram Gmbh | Light emitting-diode chip and a method for producing same |
US7691656B2 (en) | 2000-10-17 | 2010-04-06 | Osram Gmbh | Method for fabricating a semiconductor component based on GaN |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU747260B2 (en) | 1997-07-25 | 2002-05-09 | Nichia Chemical Industries, Ltd. | Nitride semiconductor device |
JP3770014B2 (ja) | 1999-02-09 | 2006-04-26 | 日亜化学工業株式会社 | 窒化物半導体素子 |
EP1168539B1 (de) | 1999-03-04 | 2009-12-16 | Nichia Corporation | Nitridhalbleiterlaserelement |
US6350664B1 (en) * | 1999-09-02 | 2002-02-26 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2001110755A (ja) * | 1999-10-04 | 2001-04-20 | Tokyo Seimitsu Co Ltd | 半導体チップ製造方法 |
JP3368876B2 (ja) | 1999-11-05 | 2003-01-20 | 株式会社東京精密 | 半導体チップ製造方法 |
JP4710148B2 (ja) * | 2001-02-23 | 2011-06-29 | パナソニック株式会社 | 窒化物半導体チップの製造方法 |
KR100681828B1 (ko) * | 2005-07-20 | 2007-02-12 | 주식회사 에스에프에이 | 멀티 절단 시스템 |
TWI326274B (en) * | 2005-07-20 | 2010-06-21 | Sfa Engineering Corp | Scribing apparatus and method, and multi-breaking system |
TWI362769B (en) | 2008-05-09 | 2012-04-21 | Univ Nat Chiao Tung | Light emitting device and fabrication method therefor |
CN101958383B (zh) * | 2010-10-07 | 2012-07-11 | 安徽三安光电有限公司 | 一种倒装磷化铝镓铟发光二极管的制作方法 |
CN102837369B (zh) * | 2012-09-18 | 2015-06-03 | 广东工业大学 | 一种绿激光划片蓝宝石的工艺方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2121455A1 (de) * | 1971-04-30 | 1972-11-02 | Siemens AG, 1000 Berlin u. 8000 München | Verfahren zum Aufteilen von plattenförmigen Werkstücken |
EP0613765A1 (de) * | 1993-03-02 | 1994-09-07 | Hoechst CeramTec Aktiengesellschaft | Verfahren zum Herstellen von unterteilbaren Platten aus sprödem Material mit hoher Genauigkeit sowie Vorrichtung zum Aufnehmen und Präzisionsschleifen der Stirnseiten einer Platte |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5418190A (en) * | 1993-12-30 | 1995-05-23 | At&T Corp. | Method of fabrication for electro-optical devices |
-
1997
- 1997-10-22 TW TW086115595A patent/TW353202B/zh active
- 1997-10-27 KR KR1019970055213A patent/KR19980070042A/ko not_active Application Discontinuation
- 1997-12-02 DE DE19753492A patent/DE19753492A1/de not_active Withdrawn
- 1997-12-03 CN CN97125355A patent/CN1192043A/zh active Pending
-
1998
- 1998-02-03 JP JP2186298A patent/JP3167668B2/ja not_active Expired - Fee Related
- 1998-03-02 GB GB9804385A patent/GB2322737A/en not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2121455A1 (de) * | 1971-04-30 | 1972-11-02 | Siemens AG, 1000 Berlin u. 8000 München | Verfahren zum Aufteilen von plattenförmigen Werkstücken |
EP0613765A1 (de) * | 1993-03-02 | 1994-09-07 | Hoechst CeramTec Aktiengesellschaft | Verfahren zum Herstellen von unterteilbaren Platten aus sprödem Material mit hoher Genauigkeit sowie Vorrichtung zum Aufnehmen und Präzisionsschleifen der Stirnseiten einer Platte |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10026255A1 (de) * | 2000-04-26 | 2001-11-08 | Osram Opto Semiconductors Gmbh | Lumineszenzdiosdenchip auf der Basis von GaN und Verfahren zum Herstellen eines Lumineszenzdiodenbauelements mit einem Lumineszenzdiodenchip auf der Basis von GaN |
US6878563B2 (en) | 2000-04-26 | 2005-04-12 | Osram Gmbh | Radiation-emitting semiconductor element and method for producing the same |
US7319247B2 (en) | 2000-04-26 | 2008-01-15 | Osram Gmbh | Light emitting-diode chip and a method for producing same |
US7691659B2 (en) | 2000-04-26 | 2010-04-06 | Osram Gmbh | Radiation-emitting semiconductor element and method for producing the same |
US7265392B2 (en) | 2000-05-26 | 2007-09-04 | Osram Gmbh | Light-emitting-diode chip comprising a sequence of GaN-based epitaxial layers which emit radiation and a method for producing the same |
US7939844B2 (en) | 2000-05-26 | 2011-05-10 | Osram Gmbh | Light-emitting-diode chip comprising a sequence of GAN-based epitaxial layers which emit radiation and a method for producing the same |
US8436393B2 (en) | 2000-05-26 | 2013-05-07 | Osram Gmbh | Light-emitting-diode chip comprising a sequence of GaN-based epitaxial layers which emit radiation and a method for producing the same |
US7691656B2 (en) | 2000-10-17 | 2010-04-06 | Osram Gmbh | Method for fabricating a semiconductor component based on GaN |
US8129209B2 (en) | 2000-10-17 | 2012-03-06 | Osram Ag | Method for fabricating a semiconductor component based on GaN |
US8809086B2 (en) | 2000-10-17 | 2014-08-19 | Osram Gmbh | Method for fabricating a semiconductor component based on GaN |
Also Published As
Publication number | Publication date |
---|---|
GB2322737A (en) | 1998-09-02 |
GB9804385D0 (en) | 1998-04-22 |
JP3167668B2 (ja) | 2001-05-21 |
TW353202B (en) | 1999-02-21 |
CN1192043A (zh) | 1998-09-02 |
JPH10256193A (ja) | 1998-09-25 |
KR19980070042A (ko) | 1998-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19753492A1 (de) | Verbessertes Ritzen und Brechen von schwer zu ritzenden Materialien | |
EP2270875B1 (de) | Strahlungsmittierendes Halbleiterbauelement und dessen Herstellungsverfahren | |
DE69714627T2 (de) | Saphir Einkristall, seine Anwendung als Substrat in einem Halbleiterlaserdiode und Verfahren zu ihrer Herstellung | |
EP1327267B1 (de) | Verfahren zur herstellung eines halbleiterbauelements auf gan-basis | |
DE102016215473B4 (de) | Verfahren zum Bearbeiten eines Substrats | |
DE102017201151B4 (de) | Verfahren zum Bearbeiten eines Substrats | |
DE102011002546B4 (de) | Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen | |
DE102019207990B4 (de) | Verfahren zum Bearbeiten eines Werkstücks und System zum Bearbeiten eines Werkstücks | |
EP2011142B1 (de) | Verfahren zur herstellung eines verbundsubstrats | |
DE10016628A1 (de) | Verfahren zum Herstellen von kleinen Dünnglasscheiben und größere Dünnglasscheibe als Halbfabrikat für dieses Herstellen | |
DE102019212927A1 (de) | Bearbeitungsverfahren für ein sic-substrat | |
DE112007001207T5 (de) | Verfahren zum Herstellen eines lichtemittierenden Halbleiterelements | |
DE102009030295A1 (de) | Verfahren zur Herstellung einer Halbleiterscheibe | |
DE112004001787T5 (de) | Schutzschicht während des Einritzens | |
DE102020200724A1 (de) | Trägerplattenentfernungsverfahren | |
DE102017104752B4 (de) | Verfahren zum Übertragen von Halbleiterkörpern und Halbleiterchip | |
JP2004186340A (ja) | 化合物半導体ウエハの劈開方法 | |
DE19838810B4 (de) | Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips | |
DE102020206233B3 (de) | Verfahren zum herstellen eines substrats und system zum herstellen eines substrats | |
DE19624677A1 (de) | Verfahren zur Vereinzelung von optoelektrischen Bauelementen | |
DE10355728B4 (de) | Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung | |
DE112018003841T5 (de) | Schichtelement-herstellungsverfahren | |
DE102006057718A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
EP1352423B1 (de) | Verfahren zum vereinzeln von wafern in chips | |
DE10102315B4 (de) | Verfahren zum Herstellen von Halbleiterbauelementen und Zwischenprodukt bei diesen Verfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D.STAATES DELA |
|
8130 | Withdrawal | ||
8127 | New person/name/address of the applicant |
Owner name: LUMILEDS LIGHTING, U.S., LLC, SAN JOSE, CALIF., US |