DE112004001787T5 - Schutzschicht während des Einritzens - Google Patents

Schutzschicht während des Einritzens Download PDF

Info

Publication number
DE112004001787T5
DE112004001787T5 DE112004001787T DE112004001787T DE112004001787T5 DE 112004001787 T5 DE112004001787 T5 DE 112004001787T5 DE 112004001787 T DE112004001787 T DE 112004001787T DE 112004001787 T DE112004001787 T DE 112004001787T DE 112004001787 T5 DE112004001787 T5 DE 112004001787T5
Authority
DE
Germany
Prior art keywords
coating
scoring
substrate
contacts
sawing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112004001787T
Other languages
English (en)
Inventor
Sujit Chandler Sharan
Thomas Tempeempe Debonis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112004001787T5 publication Critical patent/DE112004001787T5/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Dicing (AREA)

Abstract

Verfahren, das folgendes umfaßt:
Bilden einer chemisch lösbaren Beschichtung auf mehreren freiliegenden Kontakten auf einer Oberfläche eines Schaltungssubstrats,
Einritzen der Oberfläche des Substrats entlang von Einritzbereichen und
Entfernen eines Abschnitts der Beschichtung nach dem Einritzen.

Description

  • Hintergrund
  • Technisches Gebiet
    • Schaltungsherstellung.
  • Hintergrund
  • Der Einritzvorgang wird benutzt, um ein Schaltungssubstrat (z.B. einen Wafer) vor dem Sägen des Substrats in einzelne Chips bzw. Plättchen einzuritzen. Gemäß der aktuellen Technologie wird für einen Einritzvorgang oft ein Ultraviolettlaser (typischerweise ein Yttrium-Aluminium-Granat (YAG)-Laser) verwendet, um das Substrat vor dem Sägevorgang einzuritzen. Durch Einritzen des Substrats vor dem Sägen kann ein Sägevorgang, bei dem durch den eingeritzten Bereich gesägt bzw. geschnitten wird, um das Substrat zu teilen bzw. zu vereinzeln, allgemein so ausgeführt werden, ohne Filme (typischerweise dielektrische Filme) auf dem Substrat zu beschädigen. Bei einem Einritzvorgang wird eine Einritzung in gewünschten Bereichen bzw. Straßen durch Abtragen beliebiger Metallschichten oder dielektrischer Schichten (z.B. dielektrische Schichten mit geringer dielektrischer Konstante) auf dem Substrat (z.B. einem Siliziumsubstrat) erzeugt. Ein Lasereinritzvorgang erzeugt typischerweise abgetragenes Material (meistens Silizium mit etwas Kohlenstoff) als Trümmer. Diese Trümmer neigen dazu, auf die Oberfläche des Substrats zu fallen. Die Oberfläche eines Substrats besitzt im allgemeinen eine Anzahl von freiliegenden Kontakten (z.B. erhobene Kontakte) auf seiner Oberfläche. Dadurch neigen die Trümmer dazu, auf die Kontakte zu fallen, und können an der Kontaktoberfläche anhaften. Diese Verunreinigung der Kontaktoberfläche behindert die Verbindung der Kontakte mit nachfolgenden Kontakten beim Packaging-Leading, was zu einer Eigenschaft führt, die als nicht benetzte Defekte bezeichnet wird.
  • Kurze Beschreibung der Zeichnungen
  • Merkmale, Aspekte und Vorteile von Ausführungsformen werden vollständiger aus der folgenden detaillierten Beschreibung, den angefügten Ansprüchen und den zugehörigen Zeichnungen deutlich.
  • 1 zeigt eine Aufsicht eines Abschnitts eines Wafers mit einer Anzahl von diskreten, darauf ausgebildeten Schaltungsstrukturen, die durch Einritzungsstraßen getrennt sind.
  • 2 zeigt einen seitlichen Querschnitt der Struktur der 1 entlang der Linie A-A'.
  • 3A zeigt die Struktur der 2 nach dem Einbringen einer chemisch lösbaren Beschichtung auf einer Oberfläche der Struktur gemäß einer ersten Ausführungsform.
  • 3B zeigt die Struktur der 2 nach dem Einbringen einer chemisch lösbaren Beschichtung auf einer Oberfläche der Struktur gemäß einer anderen Ausführungsform.
  • 4 zeigt die Struktur der 3A und einen Einritzvorgang.
  • 5 zeigt die Struktur der 4 bei einem Naßschneidevorgang.
  • 6 zeigt die Struktur der 5 nach dem Naßschneidevorgang.
  • 7 zeigt eine Seitenansicht eines Plättchens bzw. Chips, das mit einer Baugruppe (package) verbunden ist.
  • Detaillierte Beschreibung
  • 1 ist eine schematische Aufsicht eines Abschnitts eines Substrats wie ein Wafer mit einer Anzahl von diskreten Schaltungsstrukturen, die darin und darauf ausgebildet sind. 2 ist eine Querschnittsansicht der Struktur der 1 entlang der Linie A-A'. Bezug nehmend auf die 1 und 2 umfaßt die Struktur 100 ein Substrat 105 beispielsweise eines Halbleitermaterials wie Silikon oder einer Halbleiterschicht auf einem Isolator wie Glas. Die Struktur 100 ist ein Abschnitt einer Struktur in einer Waferebene mit einer Anzahl von Schaltungsstrukturen (Plättchen bzw. Chips), die diskret dargestellt und an diesem Punkt verbunden sind. Jede Schaltungsstruktur (z.B. das Plättchen bzw. der Chip 110A, ... 110I) ist auf dem Substrat 105 durch Einritzstraßen 120 getrennt, die als ein Vereinzelungsbereich benutzt werden, um die Schaltungsstrukturen von dem Substrat in diskrete Plättchen bzw. Chips zu trennen. 1 zeigt Plättchen bzw. Chips 110A, 110B, 110C, 110D 110E, 110F, 110G, 110H und 110I (vgl. 1). Jede Schaltungsstruktur (z.B. Plättchen bzw. Chip 110A, ... 110I) kann eine Anzahl von Schaltungseinrichtungen aufweisen, die in und auf dem Substrat 105 gebildet sind, und eine oder mehrere untereinander verbundene Schichten, die über dem Substrat 105 gebildet sind und sich mit den Einrichtungen auf dem jeweiligen Plättchen bzw. Chip verbinden. Eine Oberseite jeder Schaltungsstruktur kann eine Anzahl von Kontaktpunkten aufweisen, welche in diesem Beispiel Lötstellen oder ähnlichen leitfähigen Materialerhebungen umfassen, um Signale außerhalb des Plättchens bzw. des Chips zu senden oder zu empfangen. Erhebungen 115 erstrecken sich aus einer Oberfläche eines entsprechenden Plättchens bzw. Chip und liegen, wie in der 2 gezeigt ist, auf der Oberfläche des jeweiligen Plättchens bzw. Chips frei. Wie in der 2 gezeigt ist, erstreckt sich jede Erhebung aus der Oberfläche des Substrats zu einer Höhe T1 in der Größenordnung von 75 Mikrometern. Jede Erhebung 115 kann von einem dielektrischen Material umgeben sein, das im übrigen die Oberfläche des Substrats 100 bedeckt.
  • 3A zeigt die Struktur der 2 nach dem Einbringen einer chemisch lösbaren Beschichtung auf der Oberfläche der Struktur 100. Die chemisch lösbare Beschichtung 130 wird in einer Ausführungsform in einer Dicke T2 aufgebracht, die größer ist als eine Höhe T1 einer Erstreckung einer Erhebung 115 aus der Oberfläche des Substrats. Auf diese Weise liegt die chemisch lösbare Beschichtung 130 (wie dargestellt) über den Erhebungen 115. In einer anderen Ausführungsform, die in 3B gezeigt ist, wird die chemisch lösbare Beschichtung 130 als eine verhältnismäßig gleichmäßige Beschichtung aufgetragen, welche gleichmäßig auf der Oberfläche der Struktur 100 ist und über den Erhebungen 115 liegt. Eine beispielhafte Dicke der chemisch lösbaren Beschichtung 130 liegt in der Größenordnung von 5 bis 35 Mikrometern (μm) und ist in dieser Ausführungsform dick genug, um die Erhebungen 115 zu überdecken, jedoch nicht zu dick, so daß die chemisch lösbare Beschichtung später nicht in einer akzeptablen Zeit entfernt werden könnte. Die chemisch lösbare Beschichtung 130, wie sie gezeigt ist, liegt über allen Schaltungsstrukturen der Struktur 110 sowie über den Einritzstraßen 120.
  • In einer Ausführungsform ist das Material der chemisch lösbaren Beschichtung 130 ein Material, das nachfolgend von der Substratoberfläche entfernt werden kann. Wenn ein Einritzvorgang mit einem Ultraviolettlaser zum Einritzen der Struktur 100 benutzt wird, sollte das Material für die chemisch lösbare Beschichtung 130 außerdem transparent für ultraviolettes Licht sein, so daß es einen nachfolgenden Einritzvorgang (z.B. einen Einritzvorgang mit einem YAG-Laser) nicht behindert. Schließlich ist in einer Ausführungsform das Material für die chemisch lösbare Beschichtung 130 umweltverträglich nicht toxisch oder schädlich, so daß zusätzliche Vorsichtsmaßnahmen beim Entfernen nicht notwendig sind. Geeignete Materialien für die chemisch lösbare Beschichtung 130 umfassen organische Beschichtungen, einschließlich hydrophilen Beschichtungen wie Methylcellulose, Polyvinylalkohol und Harzflußmittel (resin flux). Diese Materialien sind transparent für ultraviolettes Licht, können mit Wasser entfernt werden und sind umweltverträglich nicht toxisch oder schädlich. In einer Ausführungsform kann die chemisch lösbare Beschichtung 130 eines Materials wie Methylcellulose, Polyvinylalkohol oder Harzflußmittel auf die Substratoberfläche durch verschiedene Beschichtungstechniken aufgebracht werden, einschließlich, jedoch darauf nicht beschränkt, durch Schleudern (spinning), elektrostatisches Sprühen oder anderen Techniken.
  • 4 zeigt die Struktur der 3A und stellt den Einritzvorgang in den Einritzstraßen 120 dar. In einer Ausführungsform wird ein Lasereinritzvorgang verwendet, bei dem ein YAG-Laser benutzt wird, um das Substrat 105 einzuritzen. Der Einritzvorgang neigt dazu, Trümmer zu erzeugen, meistens Silizium und Kohlenstoff, der auf die chemisch lösbare Beschichtung 130 fällt, wenn das Substrat abgetragen wird.
  • 5 zeigt die Struktur der 4 und stellt einen Sägevorgang dar. In einer Ausführungsform wird beim Sägevorgang eine Säge 140 und Wasser 145 verwendet (ein Naßsägevorgang). Die Säge 140 schneidet sich durch das Substrat 105, um die Schaltungsstrukturen (z.B. die Plättchen bzw. Chips 110A, ... 110I) zu vereinzeln. Wenn die chemisch lösbare Beschichtung wasserlöslich ist, kann in einer Ausführungsform das Wasser, das bei dem Sägevorgang benutzt wird, auch zu Entfernen des Materials der chemisch lösbaren Beschichtung 130 verwendet werden. Alternativ kann die chemisch lösbare Beschichtung 130 beispielswei se durch Abspülen mit Wasser oder anderen Lösungen vor oder nach dem Sägevorgang entfernt werden.
  • 6 zeigt die Struktur der 5 nach dem Vereinzeln der einzelnen Schaltungsstrukturen. In der 6 sind ein Plättchen bzw. Chip 110A, ein Plättchen bzw. Chip 110B und ein Plättchen bzw. Chip 110C dargestellt. 6 zeigt außerdem jede Schaltungsstruktur nach dem Entfernen der chemisch lösbaren Beschichtung 130. Auf diese Weise werden die Kontakte (Erhebungen) 115 freigelegt. Jegliche Trümmer, die bei dem Einritzvorgang erzeugt wurden, wurden beim Entfernen der chemisch lösbaren Beschichtung 130 entfernt.
  • 7 zeigt das Plättchen bzw. den Chip 110A, das bzw. der auf einer Baugruppe 150 angebracht ist. In dieser Ausführungsform umfaßt das Befestigungsverfahren ein Kontaktieren der Erhebungen 155 des Plättchens bzw. des Chips 110A mit den entsprechenden Kontaktpunkten bzw. Erhebungen 155 der Baugruppe 150. Wenn der Kontakt zwischen den Kontaktpunkten hergestellt ist, kann ein Rückflußvorgang benutzt werden, um das Plättchen bzw. den Chip 110A mit der Baugruppe 150 zu verbinden. Durch Verwendung der chemisch lösbaren Verbindung 130 während des Einritzvorgangs wird das Verhalten unterbunden, daß abgetragenes Material auf den Kontaktpunkten oder Erhebungen 115 landet. Dadurch wird die Wahrscheinlichkeit verringert, daß Defekte auftreten, wenn ein Plättchen bzw. ein Chip beispielsweise mit einer Baugruppe verbunden wird (beispielsweise wird die Zahl der Nicht-Benetzungen minimiert).
  • In den vorhergehenden Absätzen wurden spezielle Ausführungsformen beschrieben. Es wird jedoch deutlich, daß verschiedene Modifikationen und Änderung daran vorgenommen werden können, ohne von der breiteren Idee oder dem Umfang der Ansprüche abzuweichen. Die Beschreibung und die Zeichnungen sind daher als beispielhaft zu betrachten und nicht in einem beschränkten Sinn.
  • Zusammenfassung
  • Ein Verfahren umfaßt das Bilden einer chemisch lösbaren Beschichtung auf mehreren freiliegenden Kontakten auf einer Oberfläche eines Schaltungssubstrats, ein Einritzen der Oberfläche des Substrats entlang von Einritzbereichen und ein Entfernen eines Abschnitts der Beschichtung nach dem Einritzen. Ein Verfahren umfaßt das Bilden einer Schaltungsstruktur, die mehrere freiliegende Kontakte auf einer Oberfläche aufweist, wobei ein Ort der freiliegenden Kontakte durch mehrere Einritzstraßen definiert wird, ein Bilden einer Beschichtung, die ein chemisch lösbares Material umfaßt, auf den freiliegenden Kontakten, ein Einritzen der Oberfläche des Substrats entlang der Einritzstraßen und ein Entfernen der Beschichtung nach dem Einritzen. Ein Verfahren umfaßt ein Beschichten einer Oberfläche eines Schaltungssubstrats, das mehrere freiliegende Kontakte aufweist, mit einem chemisch lösbaren Material, ein Einritzen der Oberfläche des Substrats entlang von Einritzbereichen, ein Entfernen der Beschichtung und ein Sägen des Substrats in den Einritzbereichen.

Claims (16)

  1. Verfahren, das folgendes umfaßt: Bilden einer chemisch lösbaren Beschichtung auf mehreren freiliegenden Kontakten auf einer Oberfläche eines Schaltungssubstrats, Einritzen der Oberfläche des Substrats entlang von Einritzbereichen und Entfernen eines Abschnitts der Beschichtung nach dem Einritzen.
  2. Verfahren nach Anspruch 1, bei welchem ein Abschnitt jedes der mehreren Kontakte hervorstehende Erhebungen auf der Oberfläche aufweist und das Bilden der Beschichtung ein Bilden der Beschichtung in einer Dicke umfaßt, die größer als ein Abstand der Oberflächenerhebung des Abschnitts der mehreren Kontakte ist.
  3. Verfahren nach Anspruch 2, bei welchem die Beschichtung eine Dicke von 5 bis 35 Mikrometern aufweist.
  4. Verfahren nach Anspruch 2, das weiterhin ein Sägen des Substrats entlang der eingeritzten Bereiche aufweist.
  5. Verfahren nach Anspruch 4, bei welchem das Sägen und Entfernen eines Abschnitts der Beschichtung gleichzeitig vorgenommen werden.
  6. Verfahren nach Anspruch 1, bei welchem das Entfernen eines Abschnitts der Beschichtung ein Freilegen der mehreren Kontakte umfaßt.
  7. Verfahren nach Anspruch 6, bei welchem das Entfernen eines Abschnitts der Beschichtung ein Entfernen des gesamten Abschnitts umfaßt.
  8. Verfahren nach Anspruch 1, bei welchem das Material der chemisch lösbaren Beschichtung aus einer Gruppe ausgewählt ist, die aus Methylcellulose, Polyvinylalkohol und Harzflußmittel besteht.
  9. Verfahren, das folgendes umfaßt: Bilden einer Schaltungsstruktur, die mehrere freiliegende Kontakte auf einer Oberfläche aufweist, wobei ein Ort der freiliegenden Kontakte durch mehrere Einritzstraßen definiert ist, Bilden einer Beschichtung, die ein chemisch lösbares Material umfaßt, auf den freiliegenden Kontakten, Einritzen der Oberfläche des Substrats entlang der Einritzstraßen und Entfernen der Beschichtung nach dem Einritzen.
  10. Verfahren nach Anspruch 9, das weiterhin nach dem Einritzen ein Sägen des Substrats entlang der Einritzstraßen umfaßt.
  11. Verfahren nach Anspruch 10, bei welchem das Sägen und Entfernen der Beschichtung gleichzeitig vorgenommen werden.
  12. Verfahren nach Anspruch 10, bei welchem das Entfernen der Beschichtung ein Entfernen der gesamten Beschichtung umfaßt.
  13. Verfahren nach Anspruch 10, bei welchem das Material der Beschichtung aus einer Gruppe ausgewählt ist, die aus Methylcellulose, Polyvinylalkohol und Harzflußmittel besteht.
  14. Verfahren, das folgendes umfaßt: Beschichten einer Oberfläche eines Schaltungssubstrats, das mehrere freiliegende Kontakte umfaßt, mit einem chemisch lösbaren Material, Einritzen der Oberfläche des Substrats entlang von Einritzbereichen, Entfernen der Beschichtung und Sägen des Substrats in den Einritzbereichen.
  15. Verfahren nach Anspruch 14, bei welchem das Sägen und das Entfernen der Beschichtung gleichzeitig vorgenommen werden.
  16. Verfahren nach Anspruch 15, bei welchem das Material der Beschichtung aus einer Gruppe ausgewählt ist, die aus Methylcellulose, Polyvinylalkohol und Harzflußmittel besteht.
DE112004001787T 2003-09-30 2004-09-29 Schutzschicht während des Einritzens Ceased DE112004001787T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/676,303 US7265032B2 (en) 2003-09-30 2003-09-30 Protective layer during scribing
US10/676,303 2003-09-30
PCT/US2004/032458 WO2005034214A2 (en) 2003-09-30 2004-09-29 Protective layer during scribing

Publications (1)

Publication Number Publication Date
DE112004001787T5 true DE112004001787T5 (de) 2006-09-07

Family

ID=34377352

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004001787T Ceased DE112004001787T5 (de) 2003-09-30 2004-09-29 Schutzschicht während des Einritzens

Country Status (6)

Country Link
US (1) US7265032B2 (de)
KR (1) KR100847933B1 (de)
CN (1) CN100468644C (de)
DE (1) DE112004001787T5 (de)
TW (1) TWI277374B (de)
WO (1) WO2005034214A2 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974726B2 (en) * 2003-12-30 2005-12-13 Intel Corporation Silicon wafer with soluble protective coating
US6972244B1 (en) * 2004-04-23 2005-12-06 National Semiconductor Corporation Marking semiconductor devices through a mount tape
US7135385B1 (en) 2004-04-23 2006-11-14 National Semiconductor Corporation Semiconductor devices having a back surface protective coating
US7015064B1 (en) 2004-04-23 2006-03-21 National Semiconductor Corporation Marking wafers using pigmentation in a mounting tape
US7101620B1 (en) 2004-09-07 2006-09-05 National Semiconductor Corporation Thermal release wafer mount tape with B-stage adhesive
US20060289966A1 (en) * 2005-06-22 2006-12-28 Dani Ashay A Silicon wafer with non-soluble protective coating
KR100841359B1 (ko) 2005-10-19 2008-06-26 삼성에스디아이 주식회사 유기전계발광표시장치의 제조방법
US7682937B2 (en) * 2005-11-25 2010-03-23 Advanced Laser Separation International B.V. Method of treating a substrate, method of processing a substrate using a laser beam, and arrangement
US8030138B1 (en) 2006-07-10 2011-10-04 National Semiconductor Corporation Methods and systems of packaging integrated circuits
KR101262386B1 (ko) 2006-09-25 2013-05-08 엘지이노텍 주식회사 질화물 반도체 발광소자의 제조 방법
JP4933233B2 (ja) * 2006-11-30 2012-05-16 株式会社ディスコ ウエーハの加工方法
US8236592B2 (en) * 2007-01-12 2012-08-07 Globalfoundries Inc. Method of forming semiconductor device
US7858493B2 (en) * 2007-02-23 2010-12-28 Finisar Corporation Cleaving edge-emitting lasers from a wafer cell
US7749809B2 (en) * 2007-12-17 2010-07-06 National Semiconductor Corporation Methods and systems for packaging integrated circuits
US8048781B2 (en) * 2008-01-24 2011-11-01 National Semiconductor Corporation Methods and systems for packaging integrated circuits
US20100015329A1 (en) * 2008-07-16 2010-01-21 National Semiconductor Corporation Methods and systems for packaging integrated circuits with thin metal contacts
US8609512B2 (en) * 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8524537B2 (en) * 2010-04-30 2013-09-03 Stats Chippac, Ltd. Semiconductor device and method of forming protective coating material over semiconductor wafer to reduce lamination tape residue
JP5589576B2 (ja) * 2010-06-10 2014-09-17 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体基板
US9082633B2 (en) * 2011-10-13 2015-07-14 Xilinx, Inc. Multi-die integrated circuit structure with heat sink
US20150037915A1 (en) * 2013-07-31 2015-02-05 Wei-Sheng Lei Method and system for laser focus plane determination in a laser scribing process
US9917011B2 (en) * 2014-05-19 2018-03-13 Sharp Kabushiki Kaisha Semiconductor wafer, semiconductor device diced from semiconductor wafer, and method for manufacturing semiconductor device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615951A (en) * 1969-06-20 1971-10-26 Ibm Method for etching copper
US4842662A (en) * 1988-06-01 1989-06-27 Hewlett-Packard Company Process for bonding integrated circuit components
JP2644069B2 (ja) 1990-07-09 1997-08-25 九州日本電気株式会社 半導体装置の製造方法
JPH05211381A (ja) 1991-11-12 1993-08-20 Nec Corp 混成集積回路の製造方法
US5286343A (en) 1992-07-24 1994-02-15 Regents Of The University Of California Method for protecting chip corners in wet chemical etching of wafers
US5543365A (en) 1994-12-02 1996-08-06 Texas Instruments Incorporated Wafer scribe technique using laser by forming polysilicon
US5597767A (en) * 1995-01-06 1997-01-28 Texas Instruments Incorporated Separation of wafer into die with wafer-level processing
US5641416A (en) 1995-10-25 1997-06-24 Micron Display Technology, Inc. Method for particulate-free energy beam cutting of a wafer of die assemblies
JPH1027971A (ja) 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
US6465329B1 (en) * 1999-01-20 2002-10-15 Amkor Technology, Inc. Microcircuit die-sawing protector and method
US6420245B1 (en) * 1999-06-08 2002-07-16 Kulicke & Soffa Investments, Inc. Method for singulating semiconductor wafers
JP3610887B2 (ja) * 2000-07-03 2005-01-19 富士通株式会社 ウエハレベル半導体装置の製造方法及び半導体装置
JP2002055219A (ja) 2000-08-10 2002-02-20 Toray Ind Inc カラーフィルター基板の製造方法
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
JP4856328B2 (ja) * 2001-07-13 2012-01-18 ローム株式会社 半導体装置の製造方法
SG139508A1 (en) * 2001-09-10 2008-02-29 Micron Technology Inc Wafer dicing device and method
US6838299B2 (en) * 2001-11-28 2005-01-04 Intel Corporation Forming defect prevention trenches in dicing streets
US6746890B2 (en) * 2002-07-17 2004-06-08 Tini Alloy Company Three dimensional thin film devices and methods of fabrication
US6919420B2 (en) * 2002-12-05 2005-07-19 International Business Machines Corporation Acid-cleavable acetal and ketal based epoxy oligomers
JP2004188475A (ja) 2002-12-13 2004-07-08 Disco Abrasive Syst Ltd レーザー加工方法
KR100486290B1 (ko) * 2002-12-23 2005-04-29 삼성전자주식회사 반도체 패키지 조립방법 및 반도체 패키지 공정의보호테이프 제거장치

Also Published As

Publication number Publication date
US7265032B2 (en) 2007-09-04
KR100847933B1 (ko) 2008-07-22
TW200514483A (en) 2005-04-16
CN100468644C (zh) 2009-03-11
KR20060055554A (ko) 2006-05-23
US20050070095A1 (en) 2005-03-31
CN1856866A (zh) 2006-11-01
WO2005034214A3 (en) 2005-06-16
WO2005034214A2 (en) 2005-04-14
TWI277374B (en) 2007-03-21

Similar Documents

Publication Publication Date Title
DE112004001787T5 (de) Schutzschicht während des Einritzens
DE102016213248B4 (de) Verfahren zum dünnen Ausgestalten eines Wafers
DE102012109355B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Prüfprozess
DE10202881B4 (de) Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
DE102004032184B4 (de) Laserstrahlbearbeitungsverfahren und Laserstrahlbearbeitungsmaschine bzw. -vorrichtung
DE102017219343B4 (de) Verfahren zum bearbeiten eines wafers
DE102009006580B4 (de) Verfahren zur Herstellung integrierter Schaltungen und Verfahren zum Vereinzeln eines Halbleiterwafers
DE102019210185B4 (de) Halbleiter-waferbearbeitungsverfahren
EP0678904A1 (de) Wafer-Schneidverfahren durch Mehrfachschnitte
DE102004038340A1 (de) Verfahren zum Unterteilen eines plattenartigen Werkstücks
DE112007001278T5 (de) Infrarotlaser-Waferritzen unter Verwendung von kurzen Impulsen
DE112004002374T5 (de) Verfahren und Vorrichtung zum Laser-Dicing
DE102015100491B4 (de) Vereinzelung von Halbleiter-Dies mit Kontaktmetallisierung durch elektroerosive Bearbeitung
DE10296522T5 (de) Verfahren zur Herstellung eines Halbleiterchips
WO2009103283A1 (de) Verfahren zur herstellung einer mehrzahl von strahlungsemittierenden bauelementen und strahlungsemittierendes bauelement
DE102014111977A1 (de) Trennen von Chips auf einem Substrat
DE102020200724A1 (de) Trägerplattenentfernungsverfahren
DE102020204895A1 (de) Herstellungsverfahren für chips
DE102019204974A1 (de) Waferbearbeitungsverfahren
DE1018555B (de) Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere einer Kristalldiode oder eines Transistors, deren halbleitender Koerper mit wenigstens einer aufgeschmolzenen Elektrode versehen ist
DE2332822A1 (de) Verfahren zum herstellen von diffundierten, kontaktierten und oberflaechenpassivierten halbleiterscheiben fuer halbleiterbauelement
DE102018213786A1 (de) Bearbeitungsverfahren für einen Wafer
DE102011018295B4 (de) Verfahren zum Schneiden eines Trägers für elektrische Bauelemente
DE10296931T5 (de) Plasmabehandlungseinrichtung, Plasmabehandlungsverfahren, und Verfahren zur Herstellung eines Halbleiterbauelements
DE102020210750B4 (de) Verfahren zum entfernen einer trägerplatte

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 112004001787

Country of ref document: DE

Date of ref document: 20060907

Kind code of ref document: P

R002 Refusal decision in examination/registration proceedings
8131 Rejection
R003 Refusal decision now final

Effective date: 20110308