KR100847933B1 - 스크라이빙 동안의 보호층 - Google Patents

스크라이빙 동안의 보호층 Download PDF

Info

Publication number
KR100847933B1
KR100847933B1 KR1020067006126A KR20067006126A KR100847933B1 KR 100847933 B1 KR100847933 B1 KR 100847933B1 KR 1020067006126 A KR1020067006126 A KR 1020067006126A KR 20067006126 A KR20067006126 A KR 20067006126A KR 100847933 B1 KR100847933 B1 KR 100847933B1
Authority
KR
South Korea
Prior art keywords
coating
scribing
substrate
contact points
area
Prior art date
Application number
KR1020067006126A
Other languages
English (en)
Other versions
KR20060055554A (ko
Inventor
수지트 사란
토마스 데보니스
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20060055554A publication Critical patent/KR20060055554A/ko
Application granted granted Critical
Publication of KR100847933B1 publication Critical patent/KR100847933B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Dicing (AREA)

Abstract

회로 기판의 표면 상의 복수의 노출된 접촉점 위에 화학적 가용성 코팅을 형성하는 단계, 스크라이빙 영역을 따라 상기 기판의 상기 표면을 스크라이빙하는 단계, 및 스크라이빙 후 상기 코팅의 일부를 제거하는 단계를 포함하는 방법을 개시한다. 또한, 표면 상에 복수의 노출된 접촉점을 포함하는 회로 구조를 형성하는 단계(상기 노출된 접촉점의 위치는 복수의 스크라이빙 스트리트에 의하여 정의됨), 상기 노출된 접촉점 상에 화학적 가용성 물질을 포함하는 코팅을 형성하는 단계, 상기 스크라이빙 스트리트를 따라 상기 기판의 상기 표면을 스크라이빙하는 단계, 및 스크라이빙 후 상기 코팅을 제거하는 단계를 포함하는 방법을 개시한다. 또한, 화학적 가용성 물질로 복수의 노출된 접촉점을 포함하는 회로 기판의 표면을 코팅하는 단계, 스크라이빙 영역을 따라 상기 기판의 상기 표면을 스크라이빙하는 단계, 상기 코팅을 제거하는 단계, 및 상기 스크라이빙 영역 내에서 상기 기판을 절단하는 단계를 포함하는 방법을 개시한다.
회로 제조, 회로 기판, 화학적 가용성 코팅, 스크라이빙

Description

스크라이빙 동안의 보호층 {PROTECTIVE LAYER DURING SCRIBING}
회로 제조.
스크라이빙 공정(scribe process)은 기판(substrate)을 각각의 칩이나 다이로 절단(saw)하기 전에 회로 기판(예컨대, 웨이퍼)에 선을 긋는데 사용된다. 현재 기술에 따르면, 스크라이빙 공정은, 절단 동작 전에 기판에 선을 긋기 위하여 자외선 레이저{전형적으로 이트륨 알루미늄 가넷(YAG) 레이저}를 사용한다. 절단하기 전의 스크라이빙에 의하여, 기판을 분할 또는 분리하기 위하여 스크라이빙 영역을 통해 절단하는 절단 공정(sawing process)은 일반적으로 기판 상의 박막(전형적으로 유전체 박막)을 손상시키지 않아도 된다. 스크라이빙 공정 동안, 기판(예컨대, 실리콘 기판)에서의 금속층 또는 유전층(예컨대, 낮은 유전 상수의 유전층)을 제거함으로써 지정된 영역 또는 스트리트(street)에 스크라이빙이 생성된다. 전형적으로 레이저 스크라이빙 공정은 제거된 물질(주로 약간의 탄소를 가지는 실리콘)을 파편으로 발생시킨다. 이 파편은 기판의 표면에 떨어지기 쉽다. 일반적으로 기판의 표면은 표면 상에 다수의 노출된 접촉점(예컨대, 범프 접촉점)을 가진다. 따라서, 파편은 접촉점 위에 떨어지기 쉬우며, 접촉면에 들러붙을 수 있다. 접촉면의 이러한 오염은 패키징(packaging) 동안 접촉점이 후속적인 접촉점과 결합되는 것을 막으며, 이는 논 웨트 결함(non-wet defect)이라 불리는 특징을 이끌어낸다.
이하의 상세한 설명, 첨부된 청구범위, 및 첨부된 도면으로부터 실시예의 특징 및 장점들이 더 명백해질 것이다.
도 1은 스크라이빙 스트리트(scribe street)에 의하여 분리되어 형성된 다수의 분리된 회로 구조를 가지는 웨이퍼의 일부 평면도.
도 2는 도 1의 구조의 A-A' 선에 따른 일부 단면도.
도 3a는 한 실시예에 따라 구조의 표면에 화학적 가용성 코팅을 도입한 후 도 2의 구조를 나타낸 도면.
도 3b는 다른 실시예에 따라 구조의 표면에 화학적 가용성 코팅을 도입한 후 도 2의 구조를 나타낸 도면.
도 4는 도 3a의 구조 및 스크라이빙 공정을 나타낸 도면.
도 5는 습식 절단 공정 동안 도 4의 구조를 나타낸 도면.
도 6은 습식 절단 공정 후 도 5의 구조를 나타낸 도면.
도 7은 패키지에 연결된 다이 또는 칩의 측면도.
도 1은 그 안에 또는 그 위에 다수의 분리된 회로 구조를 가진 웨이퍼와 같은 기판의 일부의 개략적인 평면도이다. 도 2는 도 1의 구조의 A-A' 선에 따른 단면도이다. 도 1 및 도 2에 따르면, 구조(100)는 예컨대 유리와 같은 절연체 위의 반도체층 또는 실리콘과 같은 반도체 물질의 기판(105)을 포함한다. 구조(100)는, 이 점에서 연결되고 개별적으로 나타나는 다수의 회로 구조(다이 또는 칩)를 가진 웨이퍼 수준에서의 구조의 일부이다. 각각의 회로 구조{예컨대, 다이 또는 칩(110A, ..., 110I)}는, 회로 구조를 기판으로부터 각각의 다이 또는 칩으로 분리하기 위하여 분리 영역(singulation area)으로 사용되는 스크라이빙 스트리트(120)에 의하여 기판(105) 상에서 분리된다. 도 1은 다이 또는 칩(110A, 110B, 110C, 110D, 110E, 110F, 110G, 110H, 및 110I)을 도시하고 있다. 각 회로 구조{예컨대, 다이 또는 칩(110A, ..., 110I)}는 기판(105) 내 및 기판(105) 상에서 형성된 다수의 회로 장치와, 기판(105) 상에서 형성되고 각각의 다이 또는 칩 상의 장치와 연결하는 하나 이상의 상호 접속층(interconnection layer)을 가질 수 있다. 각 회로 구조의 상부 표면은 다수의 접촉점을 포함할 수 있는데, 이 예에 따르면 접촉점은 다이 또는 칩과 무관한 신호를 송신 또는 수신하기 위하여 땜납 또는 유사한 도전성 물질 범프(bump)를 포함한다. 도 2에서 도시된 바와 같이, 범프(115)는 각각의 다이 또는 칩의 표면으로부터 돌출하며, 각각의 다이 또는 칩의 표면 상에 노출된다. 도 2에서 도시된 바와 같이, 각각의 범프는 기판의 표면으로부터, 75 마이크론 정도의 높이 T1 만큼 돌출한다. 각각의 범프(115)는, 다른 경우라면 기판(100)의 표면을 덮는 유전 물질에 의하여 둘러싸일 수 있다.
도 3a는 구조(100)의 표면에 화학적 가용성 코팅을 도입한 후 도 2의 구조를 도시하고 있다. 한 실시예에 따르면, 화학적 가용성 코팅(130)은, 기판의 표면으로부터의 범프(115)의 돌출 높이 T1보다 큰 두께 T2로 증착된다. 이러한 방식으로, 화학적 가용성 코팅(130)은 (도시된 바와 같이) 범프(115) 위를 덮는다(overlie). 다른 실시예에 따르면, 도 3b에 도시된 바와 같이, 화학적 가용성 코팅(130)은 비교적 합치하는(conformal) 코팅으로 증착되는데, 구조(100)의 표면과 위를 덮는 범프(115)에 합치한다. 화학적 가용성 코팅(130)의 전형적인 두께는 5 내지 35 마이크론(㎛) 정도이고, 이 실시예에 따르면, 범프(115)를 덮을 만큼 충분히 두껍지만 화학적 가용성 코팅(130)이 적당한 시간 내에 후속적으로 제거될 수 없을 정도로 두껍지는 않다. 도시된 바와 같이, 화학적 가용성 코팅(130)은 스크라이빙 스트리트(120) 뿐만 아니라 구조의 각 회로 구조(110)도 덮는다.
한 실시예에 따르면, 화학적 가용성 코팅(130)의 물질은 기판 표면으로부터 후속적으로 제거될 수 있는 물질이다. 자외선 레이저 스크라이빙 공정이 구조(100)를 스크라이빙 하기 위하여 사용되는 경우, 화학적 가용성 코팅(130) 물질은, 후속적인 스크라이빙 공정(예컨대, YAG 레이저 스크라이빙 공정)을 막지 않도록, 자외선에 대하여 투명하여야 한다. 마지막으로, 한 실시예에 따르면, 화학적 가용성 코팅(130) 물질은, 제거하는 동안 추가적인 주의 조치를 취할 필요가 없도록 환경적으로 무독성 무해하여야 한다. 적절한 화학적 가용성 코팅 물질(130)에는 메틸셀룰로오스(methyl cellulose), 폴리비닐알코올(polyvinyl alcohol), 및 수지 플럭스(resin flux)와 같은 친수성 코팅을 포함하는 유기 코팅이 포함된다. 이러한 물질들은 자외선에 대하여 투명하고, 물로 제거될 수 있으며, 환경적으로 무독 무해하다. 한 실시예에 따르면, 메틸셀룰로오스, 폴리비닐알코올, 또는 수지 플럭스와 같은 물질의 화학적 가용성 코팅(130)은 방사(spinning), 정전 분무(electrostatic spraying) 등을 포함하는 다양한 코팅 기술로 기판 표면에 가해질 수 있으나, 이에 한정되지는 않는다.
도 4는 도 3a의 구조 및 스크라이빙 스트리트(120)에서의 스크라이빙 공정을 도시하고 있다. 한 실시예에 따르면, 기판(105)을 스크라이빙 하는데 YAG 레이저가 사용되는 레이저 스크라이빙 공정이 사용된다. 스크라이빙 공정은, 기판이 제거됨에 따라 화학적 가용성 코팅(130) 상에 떨어지는, 주로 실리콘과 탄소인 파편을 발생시키는 경향이 있다.
도 5는 도 4의 구조 및 절단 공정(sawing process)을 도시하고 있다. 한 실시예에 따르면, 절단 공정은 톱(saw; 140)과 물(145)을 사용한다(습식 절단 공정). 톱(140)은 회로 구조{예컨대, 다이 또는 칩(110A, ..., 110I)}를 분리하기 위하여 기판(105)을 절단한다. 한 실시예에 따르면, 화학적 가용성 코팅이 수용성인 경우, 절단 공정에서 사용되는 물은 화학적 가용성 코팅(130) 물질을 제거하는 데에도 사용될 수 있다. 이와 달리, 화학적 가용성 코팅(130)은 절단 공정 전 또는 후에 물 또는 기타 용제로 헹굼으로써 제거될 수 있다.
도 6은 각각의 회로 구조의 분리 후 도 5의 구조를 도시하고 있다. 다이 또는 칩(110A), 다이 또는 칩(110B), 및 다이 또는 칩(110C)이 도 6에서 도시되고 있다. 또한 도 6은 화학적 가용성 코팅(130) 제거 후의 각 회로 구조를 도시하고 있다. 이러한 방식으로, 접촉점{범프(115)}이 노출된다. 스크라이빙 공정 동안 발생된 모든 파편은 화학적 가용성 코팅(130)이 제거될 때 함께 제거된다.
도 7은 패키지(150) 상에 마운팅된 다이 또는 칩(110A)을 도시하고 있다. 이 실시예에 따르면, 마운팅 방법은 다이 또는 칩(110A)의 범프(115)를 대응하는 패키지(150)의 범프(155) 또는 접촉점과 접촉하는 단계를 포함한다. 접촉점 사이의 접촉이 이루어지면, 리플로우 공정(reflow process)이 다이 또는 칩(110A)을 패키지(150)에 결합시키는데 사용될 수 있다. 스크라이빙 공정 동안 화학적 가용성 코팅(130)을 사용함으로써, 접촉점 또는 범프(115)에 떨어지는 제거된 물질의 능력이 최소화된다. 따라서, 예를 들면, 다이 또는 칩이 패키지에 연결될 때 결함이 발생할 확률이 최소화된다(예컨대, 논 웨트의 수가 최소화됨).
이상에서 구체적인 실시예가 기술되었다. 그러나, 청구범위의 넓은 범위 및 의도를 떠나지 않고도 다양한 수정 및 변경이 이루어질 수 있다는 점이 명백할 것이다. 따라서, 발명의 상세한 설명 및 도면은 한정적인 의미라기 보다는 예시적인 의미로 간주될 것이다.

Claims (18)

  1. 회로 기판의 표면 상의 복수의 노출된 접촉점 위와 상기 표면 상에 상기 복수의 접촉점의 일부의 표면 돌출 거리보다 더 큰 두께로 화학적 가용성 코팅(chemically soluble coating)을 형성하는 단계;
    스크라이빙 영역(scribe areas)을 따라 상기 기판을 통과하여 스크라이빙하는 단계 - 상기 스크라이빙 단계는 레이저를 이용하는 단계 및 상기 코팅 위에 파편을 생성하는 단계를 포함함 -; 및
    스크라이빙 후, 상기 파편을 제거하고 상기 복수의 접촉점 및 상기 표면을 노출시키기 위해 용해 과정(dissolution process)에 의해 상기 코팅을 제거하는 단계와, 상기 코팅을 제거하는 단계 이전 또는 그와 동시에 상기 스크라이빙 영역을 따라 톱으로 상기 기판을 완전히 절단하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 복수의 접촉점의 일부는 각각 상기 표면 상에 돌출한 범프(bump)를 포함하는 방법.
  3. 제2항에 있어서,
    상기 코팅은 5 내지 35 마이크론의 두께를 가지는 방법.
  4. 삭제
  5. 제1항에 있어서,
    상기 기판을 절단하는 단계와 상기 코팅을 제거하는 단계는 동시에 이루어지는 방법.
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 화학적 가용성 코팅의 물질은 메틸셀룰로오스, 폴리비닐알코올, 및 수지 플럭스로 구성된 그룹으로부터 선택되는 방법.
  9. 기판의 표면 상에 복수의 노출된 접촉점을 포함하는 회로 구조를 형성하는 단계 - 상기 노출된 접촉점의 위치는 복수의 스크라이빙 스트리트(scribe street)에 의하여 정의됨 -;
    상기 노출된 접촉점 위와 상기 표면 상에 상기 복수의 접촉점의 일부의 표면 돌출 거리보다 더 큰 두께로 화학적 가용성 물질을 포함하는 코팅을 형성하는 단계;
    레이저를 이용하여 상기 스크라이빙 스트리트를 따라 상기 기판을 통과하여 스크라이빙하는 단계; 및
    스크라이빙 후, 액체 용해 과정(water dissolution process)에 의하여 상기 접촉점 상의 영역에서 상기 코팅을 제거하고 상기 표면으로부터 상기 코팅 두께를 제거하며, 상기 접촉점 상의 영역에서 상기 코팅을 제거하고 상기 표면으로부터 상기 코팅 두께를 제거하기 이전 또는 그와 동시에 상기 스크라이빙 스트리트를 따라 상기 기판을 톱으로 완전히 절단하는 단계
    를 포함하는 방법.
  10. 삭제
  11. 제9항에 있어서,
    상기 기판의 절단과, 상기 접촉점 상의 영역에서 상기 코팅의 제거 및 상기 표면으로부터의 상기 코팅 두께의 제거가 동시에 이루어지는 방법.
  12. 제9항에 있어서,
    상기 접촉점 상의 영역에서의 상기 코팅의 제거 및 상기 표면으로부터의 상기 코팅 두께의 제거는 전체 코팅을 제거하는 단계를 포함하는 방법.
  13. 제9항에 있어서,
    상기 코팅의 상기 물질은 메틸셀룰로오스, 폴리비닐알코올, 및 수지 플럭스로 구성된 그룹으로부터 선택되는 방법.
  14. 화학적 가용성 물질로 복수의 노출된 접촉점을 포함하는 회로 기판의 표면을 코팅하는 단계;
    스크라이빙 영역을 따라 상기 기판의 상기 표면을 스크라이빙하는 단계 - 상기 스크라이빙 단계는 레이저를 이용하는 단계 및 상기 코팅 위에 파편을 생성하는 단계를 포함함 -;
    용해 과정 중 상기 코팅 전체를 제거함으로써 상기 파편을 제거하고 상기 복수의 접촉점을 노출하기 위해 상기 코팅을 제거하는 단계; 및
    상기 스크라이빙 영역 내에서 상기 기판을 완전히 절단하는 단계 - 상기 절단 단계는 상기 코팅을 제거하는 단계 이전 또는 그와 동시에 톱을 이용하여 수행됨 -
    를 포함하는 방법.
  15. 삭제
  16. 삭제
  17. 제1항에 있어서,
    상기 코팅 물질은 유기 코팅인 방법.
  18. 제1항에 있어서,
    상기 절단 단계는 상기 코팅을 제거하는 단계 이전에 상기 스크라이빙 영역을 따라 상기 기판을 톱으로 완전히 절단하는 단계를 포함하는 방법.
KR1020067006126A 2003-09-30 2004-09-29 스크라이빙 동안의 보호층 KR100847933B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/676,303 2003-09-30
US10/676,303 US7265032B2 (en) 2003-09-30 2003-09-30 Protective layer during scribing

Publications (2)

Publication Number Publication Date
KR20060055554A KR20060055554A (ko) 2006-05-23
KR100847933B1 true KR100847933B1 (ko) 2008-07-22

Family

ID=34377352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067006126A KR100847933B1 (ko) 2003-09-30 2004-09-29 스크라이빙 동안의 보호층

Country Status (6)

Country Link
US (1) US7265032B2 (ko)
KR (1) KR100847933B1 (ko)
CN (1) CN100468644C (ko)
DE (1) DE112004001787T5 (ko)
TW (1) TWI277374B (ko)
WO (1) WO2005034214A2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974726B2 (en) * 2003-12-30 2005-12-13 Intel Corporation Silicon wafer with soluble protective coating
US6972244B1 (en) * 2004-04-23 2005-12-06 National Semiconductor Corporation Marking semiconductor devices through a mount tape
US7015064B1 (en) 2004-04-23 2006-03-21 National Semiconductor Corporation Marking wafers using pigmentation in a mounting tape
US7135385B1 (en) 2004-04-23 2006-11-14 National Semiconductor Corporation Semiconductor devices having a back surface protective coating
US7101620B1 (en) 2004-09-07 2006-09-05 National Semiconductor Corporation Thermal release wafer mount tape with B-stage adhesive
US20060289966A1 (en) * 2005-06-22 2006-12-28 Dani Ashay A Silicon wafer with non-soluble protective coating
KR100841359B1 (ko) 2005-10-19 2008-06-26 삼성에스디아이 주식회사 유기전계발광표시장치의 제조방법
US7682937B2 (en) * 2005-11-25 2010-03-23 Advanced Laser Separation International B.V. Method of treating a substrate, method of processing a substrate using a laser beam, and arrangement
US8030138B1 (en) 2006-07-10 2011-10-04 National Semiconductor Corporation Methods and systems of packaging integrated circuits
KR101262386B1 (ko) 2006-09-25 2013-05-08 엘지이노텍 주식회사 질화물 반도체 발광소자의 제조 방법
JP4933233B2 (ja) * 2006-11-30 2012-05-16 株式会社ディスコ ウエーハの加工方法
US8236592B2 (en) * 2007-01-12 2012-08-07 Globalfoundries Inc. Method of forming semiconductor device
US7858493B2 (en) * 2007-02-23 2010-12-28 Finisar Corporation Cleaving edge-emitting lasers from a wafer cell
US7749809B2 (en) * 2007-12-17 2010-07-06 National Semiconductor Corporation Methods and systems for packaging integrated circuits
US8048781B2 (en) * 2008-01-24 2011-11-01 National Semiconductor Corporation Methods and systems for packaging integrated circuits
US20100015329A1 (en) * 2008-07-16 2010-01-21 National Semiconductor Corporation Methods and systems for packaging integrated circuits with thin metal contacts
US8609512B2 (en) * 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8524537B2 (en) * 2010-04-30 2013-09-03 Stats Chippac, Ltd. Semiconductor device and method of forming protective coating material over semiconductor wafer to reduce lamination tape residue
JP5589576B2 (ja) * 2010-06-10 2014-09-17 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体基板
US9082633B2 (en) * 2011-10-13 2015-07-14 Xilinx, Inc. Multi-die integrated circuit structure with heat sink
US20150037915A1 (en) * 2013-07-31 2015-02-05 Wei-Sheng Lei Method and system for laser focus plane determination in a laser scribing process
US9917011B2 (en) * 2014-05-19 2018-03-13 Sharp Kabushiki Kaisha Semiconductor wafer, semiconductor device diced from semiconductor wafer, and method for manufacturing semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211381A (ja) * 1991-11-12 1993-08-20 Nec Corp 混成集積回路の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615951A (en) * 1969-06-20 1971-10-26 Ibm Method for etching copper
US4842662A (en) * 1988-06-01 1989-06-27 Hewlett-Packard Company Process for bonding integrated circuit components
JP2644069B2 (ja) 1990-07-09 1997-08-25 九州日本電気株式会社 半導体装置の製造方法
US5286343A (en) 1992-07-24 1994-02-15 Regents Of The University Of California Method for protecting chip corners in wet chemical etching of wafers
US5543365A (en) 1994-12-02 1996-08-06 Texas Instruments Incorporated Wafer scribe technique using laser by forming polysilicon
US5597767A (en) * 1995-01-06 1997-01-28 Texas Instruments Incorporated Separation of wafer into die with wafer-level processing
US5641416A (en) 1995-10-25 1997-06-24 Micron Display Technology, Inc. Method for particulate-free energy beam cutting of a wafer of die assemblies
JPH1027971A (ja) 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
US6465329B1 (en) * 1999-01-20 2002-10-15 Amkor Technology, Inc. Microcircuit die-sawing protector and method
US6420245B1 (en) * 1999-06-08 2002-07-16 Kulicke & Soffa Investments, Inc. Method for singulating semiconductor wafers
JP3610887B2 (ja) * 2000-07-03 2005-01-19 富士通株式会社 ウエハレベル半導体装置の製造方法及び半導体装置
JP2002055219A (ja) 2000-08-10 2002-02-20 Toray Ind Inc カラーフィルター基板の製造方法
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
JP4856328B2 (ja) * 2001-07-13 2012-01-18 ローム株式会社 半導体装置の製造方法
SG139508A1 (en) * 2001-09-10 2008-02-29 Micron Technology Inc Wafer dicing device and method
US6838299B2 (en) * 2001-11-28 2005-01-04 Intel Corporation Forming defect prevention trenches in dicing streets
US6746890B2 (en) * 2002-07-17 2004-06-08 Tini Alloy Company Three dimensional thin film devices and methods of fabrication
US6919420B2 (en) * 2002-12-05 2005-07-19 International Business Machines Corporation Acid-cleavable acetal and ketal based epoxy oligomers
JP2004188475A (ja) 2002-12-13 2004-07-08 Disco Abrasive Syst Ltd レーザー加工方法
KR100486290B1 (ko) * 2002-12-23 2005-04-29 삼성전자주식회사 반도체 패키지 조립방법 및 반도체 패키지 공정의보호테이프 제거장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211381A (ja) * 1991-11-12 1993-08-20 Nec Corp 混成集積回路の製造方法

Also Published As

Publication number Publication date
WO2005034214A2 (en) 2005-04-14
CN1856866A (zh) 2006-11-01
TWI277374B (en) 2007-03-21
WO2005034214A3 (en) 2005-06-16
US20050070095A1 (en) 2005-03-31
TW200514483A (en) 2005-04-16
US7265032B2 (en) 2007-09-04
CN100468644C (zh) 2009-03-11
DE112004001787T5 (de) 2006-09-07
KR20060055554A (ko) 2006-05-23

Similar Documents

Publication Publication Date Title
KR100847933B1 (ko) 스크라이빙 동안의 보호층
KR100741864B1 (ko) 반도체장치의 제조방법
US9741619B2 (en) Methods for singulating semiconductor wafer
TWI638398B (zh) 用於在混合雷射劃線及電漿蝕刻的晶圓切割製程期間清潔晶圓之方法
US7087452B2 (en) Edge arrangements for integrated circuit chips
US7662670B2 (en) Manufacturing method of semiconductor device
US6498074B2 (en) Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
KR100852597B1 (ko) 반도체 장치의 제조 방법
US8053337B2 (en) Method of manufacturing semiconductor device
US20030073299A1 (en) Method of forming through-hole or recess in silicon substrate
US6974726B2 (en) Silicon wafer with soluble protective coating
JP2004363478A (ja) 半導体装置の製造方法
US20110073974A1 (en) Semiconductor device and method for manufacturing the same
US7436047B2 (en) Wafer having scribe lanes suitable for sawing process, reticle used in manufacturing the same, and method of manufacturing the same
KR100824466B1 (ko) 레이저 다이싱을 위한 방법 및 장치
US7375007B2 (en) Method of manufacturing a semiconductor device
US7727812B2 (en) Singulation method of semiconductor device
US20100133577A1 (en) Method for producing electronic component and electronic component
US7071571B2 (en) Semiconductor component having a plastic housing and methods for its production
US20060289966A1 (en) Silicon wafer with non-soluble protective coating
CN111627857A (zh) 封装方法及封装结构
JP2001085363A (ja) 半導体装置の製造方法
US6281031B1 (en) Method of severing a semiconductor wafer
US20060024944A1 (en) Metal pad of semiconductor device and method for bonding the metal pad
KR20010053901A (ko) 적층 칩 패키지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee