JP4933233B2 - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP4933233B2
JP4933233B2 JP2006324921A JP2006324921A JP4933233B2 JP 4933233 B2 JP4933233 B2 JP 4933233B2 JP 2006324921 A JP2006324921 A JP 2006324921A JP 2006324921 A JP2006324921 A JP 2006324921A JP 4933233 B2 JP4933233 B2 JP 4933233B2
Authority
JP
Japan
Prior art keywords
wafer
underfill material
cutting
cut
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006324921A
Other languages
English (en)
Other versions
JP2008140940A (ja
Inventor
広一 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2006324921A priority Critical patent/JP4933233B2/ja
Priority to US11/998,045 priority patent/US7662666B2/en
Publication of JP2008140940A publication Critical patent/JP2008140940A/ja
Application granted granted Critical
Publication of JP4933233B2 publication Critical patent/JP4933233B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、半導体ウエーハ等のウエーハを切断、分割して複数の半導体チップ等のデバイスに個片化する際に、ウエーハに対する前処理としてなされるウエーハの加工方法に関する。
半導体チップの実装手段の１つとして、リードフレームに接合された半導体チップの電極パッドとリードフレームとを金線ワイヤで結合させるワイヤボンディングの形態が一般的であった。ところが近年の顕著な小型化・薄型化の要求に応じたものとして、フリップチップ等が開発され、実用化されている。フリップチップは、半導体チップの表面に、例えば１５〜１００μｍ程度の高さのバンプと呼ばれる複数の突起状電極を形成し、これらバンプを、実装基板側の電極に直接接合するといった技術である。このフリップチップにおいては、電極の短絡を防ぐためとして、ウエーハを分割する前に、ウエーハ表面の電極間に予めアンダーフィル材を装着する場合がある（特許文献１，２等参照）。このアンダーフィル材は、エポキシやポリイミドといった類の絶縁性樹脂が好適に用いられる。
特開２００２−０３３３４２公報 特表２００５−５３８５７２公報
昨今の半導体デバイス技術においては、チップ表面の配線層に“Ｌｏｗ−ｋ”と呼ばれる層間絶縁膜層を採用することが行われている。この層間絶縁膜層は、誘電率を低下させることで電気信号の流れをより円滑にするものである。ところが、ウエーハを分割して多数のチップに個片化させるにあたり、ダイヤモンド砥粒を含む回転ブレードでウエーハを切断するダイシングを行うと、層間絶縁膜層は脆いため剥離や破砕が発生するといった問題が生じる。そこで、レーザ光を照射するなどの物理的応力が加わらない方法によって層間絶縁膜層のみをまず切断してから、ウエーハの本体部分（主に単結晶シリコン製）をダイシングして切断したり、あるいはレーザ光照射によって切断したりしている。
ところで、レーザ光照射によってウエーハを切断すると、加熱されたウエーハ材料（ウエーハそのもの、あるいは層間絶縁膜層）が蒸散し、蒸散成分がウエーハ表面に付着して短絡等の不具合を招く場合があった。ウエーハ表面に付着する蒸散成分はデブリと呼ばれるものであり、このデブリは、上記ワイヤボンディング法で配線を行うタイプのチップの場合には、ウエーハ表面に保護膜を形成することにより簡単に除去できた。すなわち、レーザ光照射によってデブリを保護膜上に付着させ、次いで保護膜を剥離すればデブリを除去することができるのである。
しかしながら、ウエーハ表面に上記バンプが形成されている場合には、ウエーハ表面に保護膜を良好な状態に形成することが難しかった。これは保護膜として通常用いられる材料が水溶性レジストのような溶液であり、突起物を被覆するのに適していない特性を有しているからであった。
よって本発明は、ウエーハを切断、分割して突起状電極を有する複数のデバイスに個片化するにあたり、レーザ光を切断予定ラインに照射した際に発生するデブリがウエーハの表面や突起状電極に付着することを効果的に防止することができ、結果として生産性の向上が図られるウエーハの加工方法を提供することを目的としている。
本発明のウエーハの加工方法は、表面に形成された複数のデバイスが切断予定ラインによって区画されており、それらデバイスの表面には層間絶縁膜層および突起状電極が形成されているウエーハを、切断予定ラインに沿って切断するためのウエーハの加工方法であって、層間絶縁膜層の表面にアンダーフィル材を被覆する被覆工程と、ウエーハの表面側から切断予定ラインに沿ってレーザ光を照射して、少なくとも切断予定ライン上の層間絶縁膜層およびアンダーフィル材を除去するレーザ光照射工程と、アンダーフィル材の表層を切削して電極を表出させるとともに、レーザ光照射によって該アンダーフィル材上に付着したデブリを除去する切削工程とを備えることを特徴としている。
本発明によれば、被覆工程で用いるアンダーフィル材は、エポキシやポリイミド等の絶縁性樹脂からなるものである。このアンダーフィル材は、突起状電極が突出して凹凸面となっているウエーハの表面を、均一な状態に被覆し、かつウエーハの表面や電極を十分に保護する被覆材としてきわめて好適なものである。レーザ光照射工程では、切断予定ライン上の層間絶縁膜層およびアンダーフィル材を表面側から照射するレーザ光によって除去するが、そのときに層間絶縁膜層およびアンダーフィル材やウエーハ成分が蒸散して生じるデブリは、アンダーフィル材の上に付着する。すなわち電極や電極間のウエーハ表面にデブリが付着することがアンダーフィル材によって防止される。
切削工程では、突起状電極がアンダーフィル材の表面に表出し、かつ高さが揃えられる。また、レーザ光照射によってアンダーフィル材上に付着したデブリが除去される。ウエーハはこの後に切断予定ラインに沿って切断、分割され、複数のデバイスに個片化される。個片化のための切断方法は、ダイシングやレーザ光照射などの方法が採用される。また、個片化の他の方法として、本発明のレーザ光照射工程で、レーザ光をウエーハ内部まで照射して目的厚さに相当する深さの溝をウエーハに形成した後、裏面を溝に至るまで研削してウエーハを薄化する先ダイシング法もある。
層間絶縁膜層はダイシングされると剥離や破砕が発生するが、レーザ光照射では比較的円滑に切断される。レーザ光照射で問題になっていたデブリは、上記のようにアンダーフィル材上に付着し、ウエーハの表面や突起状電極への付着が防止される。すなわち、レーザ光照射による円滑な切断とウエーハ表面や電極へのデブリ付着の防止を両立させることができる。そしてこのデブリは、切削工程で除去される。
被覆工程でアンダーフィル材をウエーハの表面に被覆するには、溶液状のアンダーフィル材を塗布する方法があるが、フィルム状のものを貼着することによっても被覆することができる。
本発明は、ウエーハの表面にアンダーフィル材を被覆してから、切断予定ラインにレーザ光を照射して少なくともアンダーフィル材を除去し、この後、突起状電極の高さを揃える切削工程を行うものである。このような工程順を経ることにより、レーザ光照射で発生するデブリがウエーハの表面や突起状電極に付着することを効果的に防止することができ、結果として生産性の向上が図られるといった効果を奏する。
以下、図面を参照して本発明の一実施形態を説明する。
［１］半導体ウエーハ
図１の符合１は、一実施形態で切削加工が施される円盤状の半導体ウエーハ（以下ウエーハと略称）の一例を示している。このウエーハ１はシリコンウエーハ等であって、厚さは例えば８００μｍ程度である。ウエーハ１の表面には格子状の切断予定ライン２によって複数の矩形状の半導体チップ（デバイス）３が区画されている。これら半導体チップ３の表面には、ＩＣやＬＳＩ等の図示せぬ電子回路が形成されている。
図１（ｂ），（ｃ）に示すように、各半導体チップ３には、表面から突出する複数のバンプ４が形成されている。バンプ４は、半導体チップ３に形成された電子回路の電極に接合された突起状電極であって、周知のスタッドバンプ形成法等によって形成されており、高さは不揃いの場合が多い。また、図１（ｃ）に示すように、ウエーハ１の表面には層間絶縁膜層（Ｌｏｗ−ｋと呼ばれる場合がある）５によって配線層が形成されている。この種の配線層は、誘電率を低下させることで電気信号の流れをより円滑にする機能を有している。
［２］ウエーハの加工方法
上記ウエーハ１は、切断予定ライン２に沿って切断、分割され、複数の半導体チップ３に個片化されるが、個片化される前に、本発明に係る次の加工が施される。
(I) 被覆工程
図２（ａ）に示す加工前のウエーハ１の表面に、アンダーフィル材９を被覆して全てのバンプ４をアンダーフィル材９中に埋没させる。図１（ａ），（ｃ）および図２（ｂ）はウエーハ１の表面にアンダーフィル材９が被覆された状態を示している。アンダーフィル材９はエポキシやポリイミド等の絶縁性樹脂からなるもので、溶液を塗布して固化したり、あるいはフィルム状のものを貼着したりする方法でウエーハ１の表面に設けられる。
溶液塗布法は、例えば、ウエーハ１を回転台の上に固定して回転させ、表面の中心部に高温下で液状となったアンダーフィル材９の溶液を滴下し、遠心力により表面全面に溶液を広げて塗布するスピンコート法などが好適に採用される。また、アンダーフィル材９のフィルムは、ウエーハ１の表面にラミネートした後に加熱し、常温まで放置するなどの方法で貼り付けることができる。なお、アンダーフィル材９用のフィルムとしては、例えば「ザイニクス社製：ＦＦ７６７５」等が挙げられる。これらの方法により、アンダーフィル材９はウエーハ１の表面に全てのバンプ４を被覆した状態で均一に設けられる。
(II) レーザ光照射工程
図２（ｃ）に示すように、ウエーハ１の表面側から切断予定ライン２に沿ってレーザ光Ｌを照射して、少なくとも切断予定ライン２上のアンダーフィル材９および層間絶縁膜層５を除去する。レーザヘッド１０から照射されるレーザ光Ｌは、例えば次のような特性のものが用いられる。
・ＹＶＯ４レーザ、ＹＡＧレーザ等の固体レーザ
・波長：３５５ｎｍ
・発振方法：パルス発振
・パルス幅：１０〜１００ｎｓ
・集光スポット径：φ５〜２０μｍ
・繰り返し周波数：５０〜１００ｋＨｚ
・平均出力：１〜１０Ｗ
・加工送り速度：５０〜４００ｍｍ／秒
切断予定ライン２上のアンダーフィル材９および層間絶縁膜層５にレーザ光Ｌが照射されると、これらアンダーフィル材９および層間絶縁膜層５が加熱され、蒸散して除去される。また、ウエーハ１の所定深さまでレーザ光Ｌを照射してもよく、その場合にはウエーハ１のレーザ光照射部分も蒸散して除去され、ウエーハ１の切断予定ライン２に溝が形成される。ここで、レーザ光による蒸散成分はデブリとなってウエーハ１の表面に付着するが、本方法ではアンダーフィル材９が被覆されているので、図３（ｂ）に示すように、そのデブリ７はアンダーフィル材９の上に付着する。このため、バンプ４やバンプ４間のウエーハ１の表面にデブリ７が直接付着するといった不具合は生じない。
(III) 切削工程
図２（ｄ）に示すように、ウエーハ１を真空チャック式のチャックテーブル３０上に載置し、このチャックテーブル３０に真空作用で吸着、保持させる。チャックテーブル３０は、円盤状のベース３０ａの表面に多数のピン３０ｂが立設されたピンチャック式であり、例えばＳＵＳ４３０等のステンレスでできている。ウエーハ１は、裏面が多数のピン３０ｂの先端に接触し、表面側が上方に向けられて、ピン３０ｂの先端で形成される水平な保持面に吸着、保持される。
次に、図２（ｅ）に示すように、チャックテーブル３０上に配置した切削工具５０によってアンダーフィル材９の表層部分を切削し、アンダーフィル材９の表面を平坦に加工するとともに、全てのバンプ４の先端を切削してその先端をアンダーフィル材９の表面に表出させる。切削工具５０は、円環状のフレーム５１の下面にバイト５２が固着されてなるもので、フレーム５１が、スピンドルシャフト４２の下端に固定されたフランジ４４に、ねじ止め等の手段によって着脱自在に取り付けられている。バイト５２は、先端にダイヤモンド等からなる刃部が固着されたものである。切削工具５０はスピンドルシャフト４２と一体に高速回転し、その際にバイト５２の回転軌跡で形成される切削面はほぼ水平となる。
アンダーフィル材９の表層を削り込んでバンプ４の高さを均一に切削するには、ウエーハ１の表面（層間絶縁膜層５の表面）からバイト５２の先端までの距離が、目的とするバンプ４の高さになるまでスピンドルシャフト４２を下降させるとともに、切削工具５０を高速回転させる。この状態から、スピンドルシャフト４２とチャックテーブル３０のいずれか一方、もしくは双方を、互いに近付く方向に水平に移動させる。図２（ｅ）では、スピンドルシャフト４２は水平方向には動かず、チャックテーブル３０が矢印Ｆ方向に移動するとしている。これによってアンダーフィル材９の表層が切削工具５０のバイト５２によって切削されていき、切削工具５０がウエーハ１上を通過することにより、アンダーフィル材９の全面が水平に切削される。そのアンダーフィル材９の表面には、切削された全てのバンプ４の先端が面一の状態で表出している。
以上が本実施形態の加工方法であり、図３（ａ）〜（ｃ）は上記各工程におけるウエーハ１の表層部分の断面を拡大して示している。この加工方法によれば、被覆工程でウエーハ１の表面を被覆するために用いるアンダーフィル材９は、エポキシやポリイミド等の絶縁性樹脂からなるものであり、バンプ４が突出して凹凸面となっているウエーハ１の表面を、均一な状態に被覆し、かつウエーハ１の表面やバンプ４を十分に保護する被覆材としてきわめて好適なものである。
次のレーザ光照射工程では、切断予定ライン２上のアンダーフィル材９および層間絶縁膜層５をレーザ光によって除去するが、図３（ｂ）に示したように、そのときに生じるデブリ７は、アンダーフィル材９の上に付着し、バンプ４やバンプ４間のウエーハ１の表面に全く影響を与えない。したがって、短絡等の不具合の発生を防止することができる。切削工程を経ると、デブリ７は消滅するとともに、高さが揃ったバンプ４の先端がアンダーフィル材９の表面に表出する。また、切削工程では、ウエーハ１を吸着、保持するチャックテーブル３０がピンチャック式であるため、切削屑等がチャックテーブル３０の保持面とウエーハ１の裏面との間に挟まって保持状態に歪みが出るといった不具合が生じにくい。これは、切削屑等はピン３０ｂの間に落下し、ピン３０ｂの先端には付着しにくいからである。このことは、バンプ４の高さのばらつきを１〜２μｍ程度におさめる場合にきわめて有効とされる。
上記のように加工されたウエーハ１は、この後に切断予定ライン２に沿って切断、分割され、複数の半導体チップ３に個片化される。個片化のための切断方法は、ダイシングやレーザ光照射などが採用される。また、上記レーザ光照射工程で、レーザ光Ｌをウエーハ１の内部まで照射して、最終的に得る半導体チップ３の厚さに相当する深さの溝をウエーハ１に形成した後、ウエーハ１の裏面をその溝に至るまで研削してウエーハ１を薄化する先ダイシング法によっても個片化は可能である。
上記切削工程は、具体的には図４に示す切削加工装置２０によって実施することができる。以下、この切削加工装置２０の構成ならびに切削加工動作を説明する。
切削加工装置２０は直方体状の基台２１を有しており、ワークであるウエーハ１は、基台２１上の所定位置にセットされるカセット２２に、所定枚数が積層して収容される。カセット２２からは、１枚のウエーハ１が搬送ロボット２３によって取り出され、さらに、切削される表面側を上に向けた状態で位置決めテーブル２４上に載置され、一定の位置に決められる。
位置決めテーブル２４上で位置決めがなされたウエーハ１は、供給アーム２５によって位置決めテーブル２４から真空吸着されて取り上げられ、着脱位置で待機しているチャックテーブル３０上に載置される。チャックテーブル３０は、Ｙ方向に往復移動する移動台３１上に回転自在、または固定状態で支持されており、移動台３１を介して、Ｙ方向奥側の切削加工位置と、Ｙ方向手前側の着脱位置とを行き来させられる。なお、移動台３１の移動方向両端部には、移動台３１の移動路を覆い、その移動路への切削屑等の落下を防ぐ蛇腹状のカバー３２が伸縮自在に設けられている。
チャックテーブル３０は、図２に示したようにピンチャック式であり、多数のピンの先端で形成される平坦な保持面にウエーハ１を吸着、保持する。チャックテーブル３０は予め真空運転されており、ウエーハ１は載置と同時にその保持面に吸着、保持される。
次に、ウエーハ１は移動台３１およびチャックテーブル３０を介して上記切削加工位置の方向に移動させられ、その移動中に、上方に配されたスピンドルユニット４０によって表面（アンダーフィル材９の表面）が切削される。スピンドルユニット４０は、軸方向がＺ方向に延びる円筒状のスピンドルハウジング４１を備えている。このスピンドルハウジング４１内には、図２（ｅ）に示したようなスピンドルシャフト４２が同軸的、かつ回転自在に支持されている。このスピンドルシャフト４２は、スピンドルハウジング４１の上端部に固定されたスピンドルモータ４３によって回転駆動させられる。スピンドルシャフト４２の下端には、図２（ｅ）に示すように円盤状のフランジ４４が同軸的に固定されており、このフランジ４４に、フレーム５１およびバイト５２を備えた切削工具５０が固定される。
スピンドルユニット４０は、基台２１のＹ方向奥側の端部に立設された壁部２１ａに、送り機構６０を介して昇降可能に支持されている。送り機構６０は、壁部２１ａの前面に固定されたＺ方向に延びるＺ軸リニアガイド６１と、このＺ軸リニアガイド６１に沿って摺動自在に装着されたＺ軸スライダ６２と、サーボモータ６３によって回転駆動され、回転することによりＺ軸スライダ６２をＺ方向に移動させる、すなわち昇降させるボールねじ６４とから構成されている。スピンドルユニット４０はスピンドルハウジング４１がＺ軸スライダ６２に固定されている。
チャックテーブル３０に保持したウエーハ１のバンプ４を切削するには、上述したようにウエーハ１の表面（層間絶縁膜層５の表面）からバイト５２の先端までの距離が目的とするバンプ４の高さになるまで、送り機構６０によってスピンドルユニット４０を下降させるとともに、切削工具５０を例えば１０００ｒｐｍ程度で高速回転させる。そして、移動台３１をスピンドルユニット４０の下方の切削加工位置の方向に所定速度で移動させていく。すると、アンダーフィル材９の表層が切削工具５０のバイト５２によって切削されていき、全てのバンプ４が均一高さに切削される。なお、この切削加工を行う際、チャックテーブル３０が回転する構成であれば、チャックテーブル３０を回転させてウエーハ１を回転させながら行ってもよい。
バンプ４の高さを均一にするウエーハ１の表面の切削加工が終了したら、移動台３１をＹ方向手前に移動させてウエーハ１を着脱位置に位置付け、チャックテーブル３０の真空運転を停止させてウエーハ１をチャックテーブル３０から離脱可能の状態とする。次いで、ウエーハ１は回収アーム２６によってチャックテーブル３０上からスピンナ式洗浄装置２７に搬送されて洗浄、乾燥処理され、この後、搬送ロボット２３によって回収カセット２８内に移送、収容される。ウエーハ１が取り除かれたチャックテーブル３０は、洗浄ノズル２９から噴射される洗浄水によって切削屑等が除去される。
以上の動作が繰り返されて多数のウエーハの表面が切削加工される。
本発明の一実施形態で切削加工が施されるウエーハの（ａ）斜視図、（ｂ）半導体チップを示す拡大平面図、（ｃ）側面図である。 本発明の一実施形態に係るウエーハ加工方法を工程順に示す一部断面とした側面図である。 一実施形態の加工方法の要点を示す断面図である。 ウエーハ表面を切削するのに好適な切削加工装置の全体斜視図である。
符号の説明
１…半導体ウエーハ
２…切断予定ライン
３…半導体チップ（デバイス）
４…（突起状電極）
５…層間絶縁膜層
７…デブリ
９…アンダーフィル材
２０…切削加工装置
Ｌ…レーザ光

Claims (2)

  1. 表面に形成された複数のデバイスが切断予定ラインによって区画されており、それらデバイスの表面には層間絶縁膜層および突起状電極が形成されているウエーハを、切断予定ラインに沿って切断するためのウエーハの加工方法であって、
    前記層間絶縁膜層の表面にアンダーフィル材を被覆する被覆工程と、
    前記ウエーハの表面側から前記切断予定ラインに沿ってレーザ光を照射して、少なくとも切断予定ライン上の前記層間絶縁膜層および前記アンダーフィル材を除去するレーザ光照射工程と、
    前記アンダーフィル材の表層を切削して前記電極を表出させるとともに、前記レーザ光照射によって該アンダーフィル材上に付着したデブリを除去する切削工程と
    を備えることを特徴とするウエーハの加工方法。
  2. 前記アンダーフィル材がフィルム状であることを特徴とする請求項１に記載のウエーハの加工方法。
JP2006324921A 2006-11-30 2006-11-30 ウエーハの加工方法 Active JP4933233B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006324921A JP4933233B2 (ja) 2006-11-30 2006-11-30 ウエーハの加工方法
US11/998,045 US7662666B2 (en) 2006-11-30 2007-11-28 Method of processing wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006324921A JP4933233B2 (ja) 2006-11-30 2006-11-30 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2008140940A JP2008140940A (ja) 2008-06-19
JP4933233B2 true JP4933233B2 (ja) 2012-05-16

Family

ID=39476333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006324921A Active JP4933233B2 (ja) 2006-11-30 2006-11-30 ウエーハの加工方法

Country Status (2)

Country Link
US (1) US7662666B2 (ja)
JP (1) JP4933233B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5454856B2 (ja) * 2009-01-21 2014-03-26 株式会社ディスコ ワーク収納方法
US8232140B2 (en) * 2009-03-27 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for ultra thin wafer handling and processing
US8227276B2 (en) * 2009-05-19 2012-07-24 Intematix Corporation Manufacture of light emitting devices with phosphor wavelength conversion
US8227269B2 (en) * 2009-05-19 2012-07-24 Intematix Corporation Manufacture of light emitting devices with phosphor wavelength conversion
JP2011192781A (ja) * 2010-03-15 2011-09-29 Disco Corp パッケージ基板の加工方法
US7977213B1 (en) * 2010-03-31 2011-07-12 Electro Scientific Industries, Inc. Use of laser energy transparent stop layer to achieve minimal debris generation in laser scribing a multilayer patterned workpiece
JP5666335B2 (ja) 2011-02-15 2015-02-12 日東電工株式会社 保護層形成用フィルム
JP5950561B2 (ja) * 2011-12-13 2016-07-13 株式会社ディスコ 発光素子パッケージ基板の加工方法
US9136213B2 (en) * 2012-08-02 2015-09-15 Infineon Technologies Ag Integrated system and method of making the integrated system
US8993412B1 (en) * 2013-12-05 2015-03-31 Texas Instruments Incorporated Method for reducing backside die damage during die separation process
JP6361348B2 (ja) * 2014-07-18 2018-07-25 株式会社デンソー 半導体装置およびその製造方法
JP2015092594A (ja) * 2014-12-10 2015-05-14 日東電工株式会社 保護層形成用フィルム
TWI566290B (zh) * 2015-05-22 2017-01-11 Circular splitting method
US10347798B2 (en) 2015-06-01 2019-07-09 Intematix Corporation Photoluminescence material coating of LED chips
JP2017054888A (ja) * 2015-09-08 2017-03-16 株式会社ディスコ ウエーハの加工方法
JP2019080024A (ja) * 2017-10-27 2019-05-23 株式会社ディスコ 被加工物の加工方法
JP7430515B2 (ja) * 2019-11-06 2024-02-13 株式会社ディスコ ウエーハの処理方法
JP7477325B2 (ja) 2020-03-06 2024-05-01 株式会社ディスコ 加工方法
JP7430111B2 (ja) 2020-05-08 2024-02-09 株式会社ディスコ 加工方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3397743B2 (ja) * 1996-07-12 2003-04-21 富士通株式会社 半導体装置
US6399178B1 (en) * 1998-07-20 2002-06-04 Amerasia International Technology, Inc. Rigid adhesive underfill preform, as for a flip-chip device
US6118179A (en) * 1999-08-27 2000-09-12 Micron Technology, Inc. Semiconductor component with external contact polymer support member and method of fabrication
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
JP3631956B2 (ja) 2000-05-12 2005-03-23 富士通株式会社 半導体チップの実装方法
US6326698B1 (en) * 2000-06-08 2001-12-04 Micron Technology, Inc. Semiconductor devices having protective layers thereon through which contact pads are exposed and stereolithographic methods of fabricating such semiconductor devices
US6537482B1 (en) * 2000-08-08 2003-03-25 Micron Technology, Inc. Underfill and encapsulation of carrier substrate-mounted flip-chip components using stereolithography
US6521970B1 (en) * 2000-09-01 2003-02-18 National Semiconductor Corporation Chip scale package with compliant leads
US6613606B1 (en) * 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
US6611052B2 (en) * 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
JP2003257896A (ja) * 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6791168B1 (en) * 2002-07-10 2004-09-14 Micron Technology, Inc. Semiconductor package with circuit side polymer layer and wafer level fabrication method
US6649445B1 (en) 2002-09-11 2003-11-18 Motorola, Inc. Wafer coating and singulation method
US6656827B1 (en) * 2002-10-17 2003-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Electrical performance enhanced wafer level chip scale package with ground
US20040088855A1 (en) * 2002-11-11 2004-05-13 Salman Akram Interposers for chip-scale packages, chip-scale packages including the interposers, test apparatus for effecting wafer-level testing of the chip-scale packages, and methods
US6821878B2 (en) * 2003-02-27 2004-11-23 Freescale Semiconductor, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
JP4131681B2 (ja) * 2003-06-20 2008-08-13 富士通株式会社 半導体装置の製造方法
US7071012B2 (en) * 2003-07-05 2006-07-04 Micron Technology, Inc. Methods relating to the reconstruction of semiconductor wafers for wafer-level processing
US7265032B2 (en) * 2003-09-30 2007-09-04 Intel Corporation Protective layer during scribing
JP2005228892A (ja) * 2004-02-12 2005-08-25 Toshiba Corp 半導体ウェーハと半導体素子およびその製造方法
JP4868708B2 (ja) * 2004-03-05 2012-02-01 日東電工株式会社 レーザーダイシング・ダイボンド用粘着シート及びこれを用いた半導体装置の製造方法
US7129114B2 (en) * 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies
US7057133B2 (en) * 2004-04-14 2006-06-06 Electro Scientific Industries, Inc. Methods of drilling through-holes in homogenous and non-homogenous substrates
JP4130668B2 (ja) * 2004-08-05 2008-08-06 富士通株式会社 基体の加工方法
JP4630692B2 (ja) * 2005-03-07 2011-02-09 株式会社ディスコ レーザー加工方法

Also Published As

Publication number Publication date
US7662666B2 (en) 2010-02-16
JP2008140940A (ja) 2008-06-19
US20080132035A1 (en) 2008-06-05

Similar Documents

Publication Publication Date Title
JP4933233B2 (ja) ウエーハの加工方法
JP4927484B2 (ja) 積層用デバイスの製造方法
JP5755043B2 (ja) 半導体ウエーハの加工方法
JP2009010178A (ja) ウェーハの加工方法
JP4777783B2 (ja) レーザー加工装置
JP2009021462A (ja) ウェーハの加工方法
US9953871B2 (en) Wafer processing method
JP2005150523A (ja) ウエーハの加工方法
JP2017028160A (ja) ウエーハの加工方法
JP2017112226A (ja) 積層基板の加工方法
US20200381315A1 (en) Wafer manufacturing method and multilayer device chip manufacturing method
JP5885396B2 (ja) デバイスチップの製造方法
US20170033007A1 (en) Laser processing method
JP7500128B2 (ja) ウェーハの加工方法
JP2010212608A (ja) ウエーハの加工方法
JP5570298B2 (ja) ウエーハの加工方法
TWI831886B (zh) 裝置晶片的製造方法
JP6991673B2 (ja) 剥離方法
JP7450426B2 (ja) 被加工物の加工方法
JP5578936B2 (ja) ウエーハの加工方法
JP2014053348A (ja) ウエーハの加工方法
TWI845749B (zh) 載板之除去方法
JP2013021211A (ja) ウエーハの加工方法
US20230015352A1 (en) Method of processing wafer
JP2021125518A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4933233

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250