DE112004002374T5 - Verfahren und Vorrichtung zum Laser-Dicing - Google Patents

Verfahren und Vorrichtung zum Laser-Dicing Download PDF

Info

Publication number
DE112004002374T5
DE112004002374T5 DE112004002374T DE112004002374T DE112004002374T5 DE 112004002374 T5 DE112004002374 T5 DE 112004002374T5 DE 112004002374 T DE112004002374 T DE 112004002374T DE 112004002374 T DE112004002374 T DE 112004002374T DE 112004002374 T5 DE112004002374 T5 DE 112004002374T5
Authority
DE
Germany
Prior art keywords
plasma
generating
wafer
laser
anion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112004002374T
Other languages
English (en)
Inventor
Rose Chandler Mulligan
Sujit Chandler Sharon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112004002374T5 publication Critical patent/DE112004002374T5/de
Ceased legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/12—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure
    • B23K26/127—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure in an enclosure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/12—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/12—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure
    • B23K26/123—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure in an atmosphere of particular gases
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/16—Removal of by-products, e.g. particles or vapours produced during treatment of a workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26

Abstract

Verfahren zur Zerteilung eines Wafers für mikroelektronische Einheiten, umfassend:
Bereitstellen eines Wafers für mikroelektronische Einheiten, welcher einen Substrat-Wafer mit einer darauf befindlichen Verbindungsschicht umfaßt, wobei die mikroelektronische Einheit mindestens zwei darin gebildete integrierte Schaltungen beinhaltet, welche durch mindestens eine Zerteilungsstrecke getrennt sind;
Erzeugen eines Anionenplasmas in der Nähe der Verbindungsschicht; und
Laser-Ablatieren mindestens eines Grabens durch die Verbindungsschicht innerhalb der mindestens einen Zerteilungsstrecke, indem ein Laserstrahl durch das Anionenplasma gesendet wird.

Description

  • Gebiet der Erfindung:
  • Die vorliegende Erfindung betrifft die Zerteilung (Dicing) von Wafern für mikroelektronische Einheiten zu mikroelektronischen Einzelchips. Insbesondere betrifft die vorliegende Erfindung die Anwendung des Laser-Dicings in Gegenwart eines Anionenplasmas.
  • Bei der Herstellung mikroelektronischer Einheiten werden integrierte Schaltungen in und auf Wafern für mikroelektronische Einheiten gebildet, welche gewöhnlich hauptsächlich aus Silizium bestehen, obwohl auch andere Materialien wie Galliumarsenid und Indiumphosphid verwendet werden können. Wie in 6 dargestellt, kann ein einzelner Wafer 200 für mikroelektronische Einheiten eine Vielzahl von im wesentlichen identischen integrierten Schaltungen 202 enthalten, welche gewöhnlich im wesentlichen rechtwinklig sind und in Reihen und Spalten angeordnet sind. Im Allgemeinen erstrecken sich zwei Gruppen von zueinander parallelen Trennstrecken 204 senkrecht zueinander über im wesentlichen die gesamte Oberfläche des Wafers 200 für mikroelektronische Einheiten zwischen allen einzelnen integrierten Schaltungen 202.
  • Nachdem die integrierten Schaltungen 202 auf dem Wafer 200 für mikroelektronische Einheiten einer Voruntersuchung auf Funktionalität (Wafer-Sortierung) unterzogen worden sind, wird der Wafer 200 für mikroelektronische Einheiten zerteilt (auseinander geschnitten), so daß jede Fläche mit funktionsfähigen integrierten Schaltungen 202 zu einem Mikroelektronikchip wird, welcher verwendet werden kann, um eine gepackte mikroelektronische Einheit zu bilden. Bei einem beispielhaften Zerteilungsverfahren wird zum Zerteilen eine diamantimprägnierte Kreissäge benutzt, welche zwei zueinander senkrechte Gruppen von Zerteilungsstrecken 204 abläuft, welche zwischen jeder der Reihen und Spalten liegen. Natürlich sind die Zerteilungsstrecken 204 so abgemessen, daß sie das Durchlaufen eines Wafer-Sägeblatts zwischen benachbarten integrierten Schaltungen 202 ermöglichen, ohne die Schaltungen zu beschädigen.
  • Wie in 7 und 8 dargestellt, kann der Wafer 200 für mikroelektronische Einheiten Schutzringe 206 aufweisen, welche im wesentlichen die integrierte Schaltung 202 umgeben. Die Schutzringe 206 erstrecken sich durch eine Verbindungsschicht 208 (siehe 8). Die Verbindungsschicht 208 umfaßt die Schichten 212, welche aus Metallspurenschichten bestehen, die durch Schichten eines dielektrischen Materials auf einem Substrat-Wafer 214 getrennt sind. Die Verbindungsschicht 208 stellt Leitwege für die elektrische Kommunikation zwischen Komponenten der integrierten Schaltungen in den integrierten Schaltungen ebenso wie zu externen Anschlüssen 220 zur Verfügung, welche bei der Flip-Chip-Verbindung zu externen Einheiten (nicht dargestellt) verwendet werden, wie es der Fachmann verstehen wird. Der Schutzring wird im Allgemeinen Schicht für Schicht gebildet, wenn die Verbindungsschicht 208 gebildet wird. Der Schutzring 206 hilft dabei, zu verhindern, daß Verunreinigungen von außen in die integrierten Schaltungen 202 zwischen der Verbindungsschicht 208 eindringen.
  • Vor der Zerteilung wird der Wafer 200 für mikroelektronische Einheiten auf einem klebrigen flexiblen Band 216 (in 8 dargestellt) befestigt, welches an einem Riefenrahmen (nicht dargestellt) befestigt ist. Das Band 216 hält den Mikroelektronikchip nach der Zerteilungsoperation und während des Transports zum nächsten Montageschritt weiter fest. Wie in 9 und 10 dargestellt, schneidet eine Säge einen Kanal 218 in die Zerteilungsstrecke 204 durch die Verbindungsschicht 208 und den Substrat-Wafer 214 hindurch. Während des Schnitts schneidet die Säge im Allgemeinen in das Band 216 bis zu etwa einem Drittel seiner Dicke.
  • Bei der Zerteilung von Wafern 200 für mikroelektronische Einheiten führt jedoch die Verwendung von Industriestandard-Zerteilungssägen zu einer rauhen Kante entlang der Verbindungsschicht 208 und führt dazu, daß der Verbindungsschicht 208 Spannungen auferlegt werden. Dieser Effekt ist am weitesten verbreitet, wenn die Verbindungsschicht 208 verformbare Kupferspuren oder -verbindungen aufweist. Diese rauhe Kante und die auferlegten Spannungen sind eine Quelle für das Fortschreiten von Rissen in die Verbindungsschicht 208 und/oder die Ablösung der Verbindungsschicht 208 durch den Schutzring 206 und in die integrierten Schaltungen 202, was schwerwiegende Fehler verursacht.
  • Um rauhe Kanten in der Verbindungsschicht 208 zu beseitigen, kann ein Laser, wie z.B. ein ND:YAG-Laser (Verstärkungsmedium neodymdotiertes Yttrium-Aluminium-Granat (YAG)) bei 355 nm, verwendet werden, um den Wafer 200 für mikroelektronische Einheiten zu zerteilen oder zumindest einen Graben in der Verbindungsschicht 208 zu ablatieren (da Laser langsam durch die gesamte Dicke des Wafers für mikroelektronische Einheiten hindurch schneiden/ablatieren können), gefolgt vom vollständigen Zerteilen durch den Rest des Wafers 200 für mikroelektronische Einheiten hindurch mit einer Standard-Wafer-Säge. Die Laser-Ablation von Silizium oder Siliziumhaltigen Materialien (wie Siliziumdioxid, Siliziumnitrid oder Ähnlichem, welches als dielektrische Schichten in der Verbindungsschicht verwendet wird) führt jedoch dazu, daß elementares Silizium freigesetzt wird (aufgebrochene Bindungen zu anderen chemischen Elementen), welches sofort oxidiert und sich als Restpartikel in geschmolzener Form auf dem Wafer 200 für mikroelektronische Einheiten absetzt. Diese Restpartikel können Probleme bei der Befestigung des Endproduktes verursachen, da sie die Zwischenraumbenetzung der externen Verbindungen 220 mit der externen Einheit (nicht dargestellt) verhindern.
  • Um eine solche Verunreinigung zu verhindern, wird über den Wafer 200 für mikroelektronische Einheiten eine chemische Schutzschicht oder andere Opfermetallschicht 222 aufgebracht, wie in 11 dargestellt. Wenn während der Laser-Ablation (wenn also der Laserstrahl 226 (als Pfeile dargestellt) in den Wafer 200 für mikroelektronische Einheiten schneidet) Restpartikel 224 erzeugt werden, dann setzen sich diese somit auf der Opfermetallschicht 222 ab. Nach dem Zerteilen wird die Opfermetallschicht 222 entfernt, wodurch im wesentlichen restpartikelfreie Mikroelektronikchips 230 als Endprodukt zurückbleiben, wie in 12 dargestellt. Obwohl die Verwendung der Opfermetallschicht 222 wirksam ist, erfordert sie die zusätzlichen Verarbeitungsschritte des Aufbringens der Opfermetallschicht 222, der Strukturierung (wenn erforderlich) und der Entfernung der Opfermetallschicht 222. Diese zusätzlichen Schritte erhöhen die Kosten des Mikroelektronikchips 230 als Endprodukt.
    •
  • Deswegen wäre es vorteilhaft, eine Vorrichtung und Techniken zu entwickeln, um Wafer für mikroelektronische Einheiten mit einem Laser wirksam zu zerteilen, wobei das Absetzen von Restpartikeln auf dem Mikroelektronikchip als Endprodukt verringert oder im wesentlichen beseitigt wird.
    •
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Während die Beschreibung mit den Patentansprüchen endet, die das, was als die vorliegende Erfindung angesehen wird, im Einzelnen herausstellen und individuell beanspruchen, können die Vorteile dieser Erfindung einfacher durch die folgende Beschreibung der Erfindung deutlich gemacht werden, wenn sie in Verbindung mit den begleitenden Zeichnungen gelesen wird, in denen:
  • 1 eine seitliche Querschnittsansicht eines Wafers für mikroelektronische Einheiten gemäß der vorliegenden Erfindung ist;
  • 2 eine seitliche Querschnittsansicht der Laser-Ablation einer Verbindungsschicht des Wafers für mikroelektronische Einheiten in Gegenwart eines Anionenplasmas gemäß der vorliegenden Erfindung ist;
  • 3 eine seitliche Querschnittsansicht eines Grabens ist, welcher in der Verbindungsschicht des Wafers für mikroelektronische Einheiten gemäß der vorliegenden Erfindung ausgebildet ist;
  • 4 eine seitliche Querschnittsansicht des Wafer-Sägens des Substrat-Wafers des Wafers für mikroelektronische Einheiten gemäß der vorliegenden Erfindung ist;
  • 5 eine seitliche Querschnittsansicht einer schematischen Darstellung einer Vorrichtung gemäß der vorliegenden Erfindung ist;
  • 6 eine Draufsicht auf einen herkömmlichen Wafer für mikroelektronische Einheiten ist, welcher eine Vielzahl nichtsingularer mikroelektronischer Einheiten aufweist, wie es auf dem Fachgebiet bekannt ist;
  • 7 eine vergrößerte Draufsicht des Teilstücks 7 der 6 ist, welche die Flächen der Zerteilungsstrecken zeigt, wie es auf dem Fachgebiet bekannt ist;
  • 8 eine seitliche Querschnittsansicht der Flächen der Zerteilungsstrecken eines Wafers für mikroelektronische Einheiten entlang der Linie 8-8 der 7 ist, wie es auf dem Fachgebiet bekannt ist;
  • 9 eine vergrößerte Draufsicht auf den Wafer für mikroelektronische Einheiten nach der Zerteilung ist, wie es auf dem Fachgebiet bekannt ist;
  • 10 eine seitliche Querschnittsansicht der Flächen der Zerteilungsstrecken eines Wafers für mikroelektronische Einheiten entlang der Linie 10-10 der 9 ist, wie es auf dem Fachgebiet bekannt ist;
  • 11 eine seitliche Querschnittsansicht der Laser-Ablation des Wafers für mikroelektronische Einheiten ist, auf den eine Opfermetallschicht aufgebracht ist, wie es auf dem Fachgebiet bekannt ist;
  • 12 eine seitliche Querschnittsansicht des Wafers 200 für mikroelektronische Einheiten der 11 nach der Zerteilung und Entfernung der Opfermetallschicht ist, wie es auf dem Fachgebiet bekannt ist;
  • DETAILLIERTE BESCHREIBUNG DER DARGESTELLTEN AUSFÜHRUNGSFORM
  • In der folgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, welche beispielhaft spezielle Ausführungsformen darstellen, in welchen die Erfindung ausgeführt werden kann. Diese Ausführungsformen werden detailliert genug beschrieben, um dem Fachmann zu ermöglichen, die Erfindung auszuführen. Es versteht sich, daß die verschiedenen Ausführungsformen der Erfindung, obwohl sie unterschiedlich sind, sich nicht notwendigerweise gegenseitig ausschließen. Zum Beispiel können ein bestimmtes Merkmal, eine Struktur oder eine Eigenschaft, welche hier in Verbindung mit einer Ausführungsform beschrieben sind, auch in anderen Ausführungsformen verwirklicht werden, ohne den Gedanken und den Umfang der Erfindung zu verlassen. Außerdem versteht es sich, daß der Ort oder die Anordnung einzelner Elemente in jeder offenbarten Ausführungsform verändert werden kann, ohne den Gedanken und den Umfang der Erfindung zu verlassen. Die folgende detaillierte Beschreibung soll deswegen nicht als beschränkend angesehen werden, und der Umfang der vorliegenden Erfindung wird nur durch die beigefügten Patentansprüche definiert, welche richtigerweise zusammen mit dem gesamten Bereich der Äquivalente interpretiert werden, welche in den Schutzbereich der Patentansprüche fallen. In den Zeichnungen beziehen sich gleiche Ziffern über die verschiedenen Ansichten hinweg auf dieselben oder ähnliche Funktionalitäten.
  • Die vorliegende Erfindung umfaßt Vorrichtungen und Verfahren zur Zerteilung eines Wafers für mikroelektronische Einheiten durch Laser-Ablation zumindest eines Abschnitts einer Verbindungsschicht des Wafers für mikroelektronische Einheiten in Gegenwart eines Anionenplasmas, wobei das Anionenplasma mit Restpartikeln aus der Laser-Ablation reagiert, um ein Reaktionsgas zu bilden.
  • 1 veranschaulicht einen Wafer 100 für mikroelektronische Einheiten, welcher dem Wafer 200 für mikroelektronische Einheiten der 6 und 7 ähnelt und einen Substrat-Wafer 114 umfaßt, der z.B., aber nicht darauf beschränkt, Silizium, Galliumarsenid oder Indiumphosphid enthält, welches auf einem klebrigen, flexiblen Band 116 befestigt ist, und eine Verbindungsschicht 108, welche sich auf dem Substrat-Wafer 114 befindet. Es versteht sich natürlich, daß mit dem Begriff „Wafer" nicht nur ein vollständiger Wafer, sondern auch Abschnitte davon gemeint sein können.
  • Die Verbindungsschicht 108 besteht im allgemeinen aus abwechselnden Schichten 112 eines dielektrischen Materials, z.B., aber nicht darauf beschränkt, Siliziumdioxid, Siliziumnitrid, fluoriertes Siliziumdioxid, kohlenstoffdotiertes Siliziumdioxid, Siliziumcarbid, verschiedene polymere dielektrische Materialien (wie SiLK, erhältlich von Dow Chemical, Midland, MI) und ähnliches, und eines strukturierten elektrisch leitfähigen Materials, z.B. Kupfer, Aluminium, Silber, Titan, Legierungen daraus und ähnliches. Die Methoden und Verfahren zur Herstellung der Verbindungsschicht 108, ebenso wie die Materialien der Nebenbestandteile in deren verschiedenen Schichten, werden dem Fachmann offensichtlich sein.
  • Wie bereits beschrieben, trennt eine Vielzahl von Zerteilungsstrecken 104 die einzelnen integrierten Schaltungen 102. Im allgemeinen verlaufen die Zerteilungsstrecken 104 senkrecht zueinander, um die integrierten Schaltungen 102 in Reihen und Spalten zu trennen. Mindestens ein Schutzring 106 kann die integrierten Schaltungen 102 von den Zerteilungsstrecken 104 isolieren, wie zuvor mit Bezug auf 6 und 7 beschrieben. In den Zerteilungsstrecken 104 gibt es typischerweise Teststrukturen, die aus denselben Materialien zusammengesetzt sind wie die anderen Teile der Verbindungsschicht 108. Zwischen diesen Teststrukturen in der Zerteilungsstrecke 104 und dem Schutzring 106 kann es eine Zone oder Zonen geben, die vollständig aus dielektrischem Material ohne Leitfähiges Material zusammengesetzt sind.
  • Eine Ausführungsform der vorliegenden Erfindung beinhaltet die Verwendung eines Lasers, wie z.B. eines Nd:YAG-Lasers (Verstärkungsmedium neodymdotiertes Yttrium-Aluminium-Granat (YAG)) (zum Beispiel ein Model 2700 Micromachining System, hergestellt von Electro Scientific Industries, Inc. in Portland, Oregon, USA), um zumindest einen Abschnitt des Wafers 100 für mikroelektronische Einheiten zu ablatieren (zum Beispiel durch Ablation durch die Verbindungsschicht 108 hindurch). Diese Laser-Ablation wird jedoch in Gegenwart eines Anionenplasmas durchgeführt. Die Erzeugung eines Anionenplasmas ist auf dem Fachgebiet wohlbekannt, wobei Gase wie Fluor (F2), Chlor (Cl2) und/oder ähnliches zu einem Anionenplasma (entsprechend F–, Cl– und/oder ähnliches) geladen werden. Die speziellen Operationsparameter eines Plasmaerzeugungssystems unterscheiden sich in Abhängigkeit von dem verwendeten Gas, wie der Fachmann verstehen wird.
  • In einer Ausführungsform, wie in 2 dargestellt, wird ein Anionenplasma 118 (dargestellt als ein Feld innerhalb einer gestrichelten Linie) aus Fluorgas in der Nähe eines geladenen kreisförmigen Plasmarings 122 erzeugt, welcher sich nahe der Verbindungsschicht 108 (z.B. zwischen etwa 2 und 3 mm von der Verbindungsschicht entfernt) befindet, die ein Siliziummaterial enthält. Ein Laserstrahl 124 (dargestellt als gestrichelt umrandete Fläche) wird durch den kreisförmigen Plasmaring 122 und das Anionenplasma 118 geschickt, um einen gewünschten Abschnitt der Verbindungsschicht 108 innerhalb der Zerteilungsstrecke 104 (siehe 1) zu ablatieren. Wenn durch die Laser-Ablation Silizium-Restpartikel 132 (z.B. Si4+) erzeugt werden, dann reagieren sie mit Ionen 134 (z.B. F–) in dem Anionenplasma 118 und bilden ein Reaktionsgas 136 (z.B. SiF4), bevor sie oxidieren können und sich auf dem Wafer 100 für mikroelektronische Einheiten absetzen können. Chemisch ausgedrückt läuft die folgende Reaktion ab: Si4+ + 4F– → SiF4.
  • Das entstehende Reaktionsgas 136 wird einfach aus dem System ausgestoßen. Das Reaktionsgas 136 kann natürlich wiederaufbereitet und in anderen Verarbeitungsschritten für Mikroelektronikchips wiederverwendet werden. Natürlich ist dieses Verfahren nicht auf die Herstellung mikroelektronischer Einheiten beschränkt und kann auf die Laser-Ablation jedes Siliziumhaltigen Materials angewendet werden.
  • Da der Laserstrahl 124 einen glattflächigen Graben 142 schneidet/ablatiert, läßt er keine Risse in den Schichten fortschreiten und bewirkt keine Ablösung der Schichten, u.a. der Verbindungsschicht 108. Obwohl der Laser vollständig durch den Wafer 100 für mikroelektronische Einheiten schneiden kann, ist es ein langsames Verfahren. In einer Ausführungsform wird die Laser-Ablation nach dem Bilden des Grabens 142 durch die Verbindungsschicht 108 abgebrochen, wie in 3 dargestellt, und eine Wafer-Säge 144 kann verwendet werden, um durch den Substrat-Wafer 114 zu schneiden, wie in 4 dargestellt. Dadurch schneidet die Wafer-Säge 144 den Wafer 100 für mikroelektronische Einheiten nur im Substrat-Wafer 114, wo die Bildung von Rissen kein Problem darstellt. Natürlich muß die Breite der Wafer-Säge 144 geringer sein als die Breite des Grabens 142, um eine Beschädigung der Seitenwände des Grabens zu verhindern.
  • 5 zeigt eine schematische Darstellung einer Vorrichtung gemäß der vorliegenden Erfindung. Der Wafer 100 für mikroelektronische Einheiten kann auf einem Sockel 152 in einer Rückhaltekammer 154 angeordnet sein. Der Plasmaring 122 eines Plasmasystems 156 befindet sich in der Nähe des Wafers 100 für mikroelektronische Einheiten. Ein Lasersystem 158 befindet sich gegenüber dem Sockel 152, um einen Laserstrahl 124 (siehe 2) durch den Plasmaring 122 zu schicken, um den Wafer 100 für mikroelektronische Einheiten zu treffen. Ein Einsatzgas (dargestellt als Pfeil 162), welches für die Erzeugung des Plasmas verwendet wird, kann durch eine Gaszufuhrleitung 164 abgegeben werden, die sich in die Rückhaltekammer 154 hinein erstreckt und in einer Position zwischen dem Plasmaring 122 und dem Lasersystem 158 endet, vorzugsweise etwa 20 mm von dem Plasmaring 122 entfernt, um zu ermöglichen, daß das Einsatzgas 162 zu dem Plasma geladen wird, aber vorzugsweise auf die Ablationsfläche des Wafers 100 für mikroelektronische Einheiten beschränkt. Die Rückhaltekammer 154 weist ferner einen Auslaßöffnung 166 auf, durch welchen das Reaktionsgas 136 (siehe 2), andere Restpartikel, überschüssiges Plasma 118 (siehe 2) und/oder nicht umgesetztes Einsatzgas 162 entfernt wird. Ein Naßreiniger 168 kann auf der Auslaßöffnung 166 angeordnet sein, um schädliche Gase zu entfernen, bevor sie in die Atmosphäre entweichen, und/oder um verschiedene Gase für die Wiederverwendung in anderen Verarbeitungsschritten abzuziehen, wie es der Fachmann verstehen wird. Wiederum versteht es sich, daß diese Vorrichtung verwendet werden kann, um jedes Siliziumhaltige Material zu ablatieren.
  • Nachdem somit Ausführungsformen der vorliegenden Erfindung detailliert beschrieben wurden, versteht es sich, daß die Erfindung, welche durch die beigefügten Patentansprüche definiert ist, nicht durch einzelne Details beschränkt werden soll, die in der obigen Beschreibung ausgeführt wurden, da viele offensichtliche Variationen dieser möglich sind, ohne den Gedanken und den Umfang der Erfindung zu verlassen.
  • Zusammenfassung
  • Vorrichtung und Verfahren zur Zerteilung (Dicing) eines Wafers für mikroelektronische Einheiten durch Laser-Ablation zumindest eines Abschnitts einer Verbindungsschicht des Wafers für mikroelektronische Einheiten in Gegenwart eines Anionenplasmas, wobei das Anionenplasma mit Restpartikeln aus der Laser-Ablation reagiert, um ein Reaktionsgas zu bilden.

Claims (20)

  1. Verfahren zur Zerteilung eines Wafers für mikroelektronische Einheiten, umfassend: Bereitstellen eines Wafers für mikroelektronische Einheiten, welcher einen Substrat-Wafer mit einer darauf befindlichen Verbindungsschicht umfaßt, wobei die mikroelektronische Einheit mindestens zwei darin gebildete integrierte Schaltungen beinhaltet, welche durch mindestens eine Zerteilungsstrecke getrennt sind; Erzeugen eines Anionenplasmas in der Nähe der Verbindungsschicht; und Laser-Ablatieren mindestens eines Grabens durch die Verbindungsschicht innerhalb der mindestens einen Zerteilungsstrecke, indem ein Laserstrahl durch das Anionenplasma gesendet wird.
  2. Verfahren nach Anspruch 1, ferner umfassend das Abbrechen der Laser-Ablation nach der Ablation durch die Verbindungsschicht und das Schneiden durch den Substrat-Wafer innerhalb des mindestens einen Grabens mit einer Wafer-Säge.
  3. Verfahren nach Anspruch 1, wobei das Erzeugen des Anionenplasmas das Erzeugen des Anionenplasmas mit Fluorgas umfaßt.
  4. Verfahren nach Anspruch 1, wobei das Erzeugen des Anionenplasmas das Erzeugen des Anionenplasmas mit Chlorgas umfaßt.
  5. Verfahren nach Anspruch 1, wobei das Erzeugen des Anionenplasmas das Erzeugen des Anionenplasmas mit einem Plasmaring umfaßt, welcher in der Nähe der Verbindungsschicht angeordnet ist.
  6. Verfahren nach Anspruch 5, wobei das Laser-Ablatieren das Schicken des Laserstrahls durch den Plasmaring umfaßt.
  7. Verfahren zur Laser-Ablation, umfassend: Bereitstellen eines siliziumhaltigen Materials; Erzeugen eines Anionenplasmas in der Nähe des siliziumhaltigen Materials; und Laser-Ablatieren des siliziumhaltigen Materials durch Senden eines Laserstrahls durch das Anionenplasma.
  8. Verfahren nach Anspruch 7, wobei das Erzeugen des Anionenplasmas das Erzeugen des Anionenplasmas mit einem Fluorgas umfaßt.
  9. Verfahren nach Anspruch 7, wobei das Erzeugen des Anionenplasmas das Erzeugen des Anionenplasmas mit einem Chlorgas umfaßt.
  10. Verfahren nach Anspruch 7, wobei das Erzeugen des Anionenplasmas das Erzeugen des Anionenplasmas mit einem Plasmaring umfaßt, welcher in der Nähe des siliziumhaltigen Materials angeordnet ist.
  11. Verfahren nach Anspruch 10, wobei das Laser-Ablatieren das Senden des Laserstrahls durch den Plasmaring umfaßt.
  12. Vorrichtung zur Laser-Ablation, umfassend: einen Plasmaring aus einem Plasmasystem; und ein Lasersystem, welches so angeordnet ist, daß es einen Laserstrahl durch den Plasmaring sendet.
  13. Vorrichtung nach Anspruch 12, welche ferner eine Rückhaltekammer umfaßt, in der sich der Plasmaring und das Lasersystem befinden.
  14. Vorrichtung nach Anspruch 13, welche ferner eine Auslaßöffnung umfaßt, die an der Rückhaltekammer befestigt ist.
  15. Vorrichtung nach Anspruch 14, welche ferner einen Naßreiniger umfaßt, der auf der Auslaßöffnung angeordnet ist.
  16. Vorrichtung nach Anspruch 13, welche ferner eine Einsatzgasleitung umfaßt, die sich in die Rückhaltekammer hinein erstreckt und in der Nähe des Plasmarings endet.
  17. Vorrichtung nach Anspruch 16, wobei die Einsatzgasleitung zwischen dem Lasersystem und dem Plasmaring endet.
  18. Vorrichtung nach Anspruch 12, welche ferner einen Sockel umfaßt, der gegenüber dem Lasersystem mit dem Plasmaring dazwischen angeordnet ist.
  19. Vorrichtung nach Anspruch 18, welche ferner ein siliziumhaltiges Material umfaßt, das sich auf dem Sockel befindet.
  20. Vorrichtung nach Anspruch 18, welche ferner einen Wafer für mikroelektronische Einheiten umfaßt, der sich auf dem Sockel befindet.
DE112004002374T 2003-12-18 2004-12-01 Verfahren und Vorrichtung zum Laser-Dicing Ceased DE112004002374T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/742,186 US20050136622A1 (en) 2003-12-18 2003-12-18 Methods and apparatus for laser dicing
US10/742,186 2003-12-18
PCT/US2004/040353 WO2005062377A1 (en) 2003-12-18 2004-12-01 Methods and apparatus for laser dicing

Publications (1)

Publication Number Publication Date
DE112004002374T5 true DE112004002374T5 (de) 2007-02-15

Family

ID=34678390

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004002374T Ceased DE112004002374T5 (de) 2003-12-18 2004-12-01 Verfahren und Vorrichtung zum Laser-Dicing

Country Status (7)

Country Link
US (1) US20050136622A1 (de)
JP (1) JP2007514328A (de)
KR (1) KR100824466B1 (de)
CN (1) CN1890796A (de)
DE (1) DE112004002374T5 (de)
TW (1) TWI246446B (de)
WO (1) WO2005062377A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060258051A1 (en) * 2005-05-10 2006-11-16 Texas Instruments Incorporated Method and system for solder die attach
US8153511B2 (en) * 2005-05-30 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
GB2434767A (en) * 2006-02-02 2007-08-08 Xsil Technology Ltd Laser machining
JP2008068266A (ja) * 2006-09-12 2008-03-27 Matsushita Electric Ind Co Ltd ウエハ加工方法及び装置
JP4748006B2 (ja) * 2006-09-12 2011-08-17 パナソニック株式会社 ウエハ加工方法及び装置
US20080156780A1 (en) 2006-12-29 2008-07-03 Sergei Voronov Substrate markings
CA2674541C (en) * 2007-01-08 2015-03-17 Spi Lasers Uk Limited A process for laser cutting a non-metallic material
JP4959422B2 (ja) * 2007-05-30 2012-06-20 株式会社ディスコ ウエーハの分割方法
US8648444B2 (en) * 2007-11-29 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer scribe line structure for improving IC reliability
US9768305B2 (en) 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
US9269676B2 (en) 2009-11-25 2016-02-23 Intel Corporation Through silicon via guard ring
KR101366949B1 (ko) * 2009-11-25 2014-02-24 인텔 코포레이션 마이크로 전자 다이, 마이크로 전자 기기 패키지 및 그 형성 방법
JP2011224931A (ja) * 2010-04-22 2011-11-10 Disco Corp 光デバイスウエーハの加工方法およびレーザー加工装置
US8722540B2 (en) * 2010-07-22 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling defects in thin wafer handling
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
EP2715830B1 (de) * 2011-05-23 2019-08-28 OLEDWorks GmbH Verfahren zur herstellung einer schichtstruktur
KR102149332B1 (ko) 2013-08-26 2020-08-31 삼성전자주식회사 정전용량 미세가공 초음파 변환기 및 그 싱귤레이션 방법
US9698108B1 (en) 2015-12-23 2017-07-04 Intel Corporation Structures to mitigate contamination on a back side of a semiconductor substrate
CN107623982A (zh) * 2017-08-22 2018-01-23 瑞声科技(新加坡)有限公司 柔性电路板及其激光切割方法
TWI724282B (zh) * 2018-03-02 2021-04-11 寬輔科技股份有限公司 測試晶粒的雷射切割方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3947654A (en) * 1973-10-24 1976-03-30 Sirius Corporation Method of generating laser-radio beam
JPS5917265A (ja) * 1982-07-20 1984-01-28 Toshiba Corp 半導体装置の製造方法およびその製造装置
US4689467A (en) * 1982-12-17 1987-08-25 Inoue-Japax Research Incorporated Laser machining apparatus
KR950006979B1 (ko) * 1992-06-12 1995-06-26 현대전자산업주식회사 음이온 플라즈마를 이용한 반도체 식각방법
KR20010082405A (ko) * 2001-05-11 2001-08-30 김양태 플라즈마 다이싱 방법 및 장치
US6838299B2 (en) * 2001-11-28 2005-01-04 Intel Corporation Forming defect prevention trenches in dicing streets
US6664498B2 (en) * 2001-12-04 2003-12-16 General Atomics Method and apparatus for increasing the material removal rate in laser machining

Also Published As

Publication number Publication date
WO2005062377A1 (en) 2005-07-07
KR100824466B1 (ko) 2008-04-22
KR20060101539A (ko) 2006-09-25
US20050136622A1 (en) 2005-06-23
TWI246446B (en) 2006-01-01
CN1890796A (zh) 2007-01-03
TW200529961A (en) 2005-09-16
JP2007514328A (ja) 2007-05-31

Similar Documents

Publication Publication Date Title
DE112004002374T5 (de) Verfahren und Vorrichtung zum Laser-Dicing
EP0729176B1 (de) Verfahren zum Damage-Ätzen der Rückseite einer Halbleiterscheibe bei geschützter Scheibenvorderseite
DE102015002542B4 (de) Waferteilungsverfahren
DE60211728T2 (de) Verfahren und vorrichtung zur bearbeitung von substraten
DE102012109355B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Prüfprozess
DE102019210185B4 (de) Halbleiter-waferbearbeitungsverfahren
EP0627764B1 (de) Verfahren zur Vereinzelung von Chips aus einem Wafer
DE102014102087B4 (de) Kontaktflecke über prozesssteuerungs-/überwachungs-strukturen in einem halbleiterchip
DE112007001281T5 (de) Rückseiten-Waferzertrennen
DE10031252A1 (de) Verfahren zur Zertrennung eines Substratwafers in eine Anzahl von Substratchips
DE102017219343B4 (de) Verfahren zum bearbeiten eines wafers
DE112004001787T5 (de) Schutzschicht während des Einritzens
DE102015204698B4 (de) Verfahren zum Teilen eines Wafers
DE102015100491B4 (de) Vereinzelung von Halbleiter-Dies mit Kontaktmetallisierung durch elektroerosive Bearbeitung
DE102016203320A1 (de) Schneidevorrichtung und Waferschneideverfahren
DE10296522T5 (de) Verfahren zur Herstellung eines Halbleiterchips
DE2332822A1 (de) Verfahren zum herstellen von diffundierten, kontaktierten und oberflaechenpassivierten halbleiterscheiben fuer halbleiterbauelement
DE112016000371B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
DE60305856T2 (de) Verfahren zum Schneiden von Halbleiterwafern
DE102013105736B4 (de) Verwendung eines Metallisierungsschemas als Ätzmaske
DE102020206233B3 (de) Verfahren zum herstellen eines substrats und system zum herstellen eines substrats
DE19840508A1 (de) Verfahren zum Vereinzeln von Halbleiter-Bauelementen
DE10301245A1 (de) Verfahren zum Bearbeiten eines Werkstücks an einem Werkstückträger
DE19811115A1 (de) Verfahren zur Behandlung von Wafern beim Dünnen und Sägen
DE102004063180B4 (de) Verfahren zum Herstellen von Halbleiterchips aus einem Siliziumwafer und damit hergestellte Halbleiterbauelemente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection