JP4552470B2 - 半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法 - Google Patents

Description

この発明は、半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法に関し、例えば、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザや発光ダイオードあるいは電子走行素子の製造に適用して好適なものである。

ＧａＮなどの窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザの製造方法として、ｎ型ＧａＮ基板上にレーザ構造を構成するｎ型層、活性層およびｐ型層を成長させ、ｐ型層上にｐ側電極を形成するとともに、ｎ型ＧａＮ層の裏面にｎ側電極を形成するものが知られている。
この裏面電極としてのｎ側電極を形成する方法として図１４〜図１８に示すようなものがある。

この方法によれば、まず、図１４に示すように、ｎ型ＧａＮ基板１０１上にレーザ構造を構成するＧａＮ系半導体層１０２を成長させ、その最上部のｐ型層の部分にリッジ１０３を形成し、さらにＳｉＯ₂ 膜１０４およびＳｉ膜１０５、ｐ側電極１０６およびｐ側パッド電極１０７を形成した後、それらの上に保護層としてレジスト１０８をコーティングする。

次に、図１５に示すように、試料台１０９上にレジスト１１０によりサファイア基板１１１を接着したものを別途用意し、これをホットプレート（図示せず）上に載せて９０℃に加熱しておき、その状態でサファイア基板１１１上に上記のｎ型ＧａＮ基板１０１のレジスト１０８側を溶融温度が８０℃のワックス１１２により接着して貼り合わせる。
次に、図１６に示すように、ｎ型ＧａＮ基板１０１を裏面側から研削、ポリッシングすることにより所定の厚さに薄膜化する。

次に、ｎ型ＧａＮ基板１０１が貼り合わされた試料台１０９を再びホットプレート（図示せず）上に載せて９０℃に加熱しておき、ワックス１１２を溶融させてｎ型ＧａＮ基板１０１を試料台１０９から剥離する。この後、レジスト１０８を除去する。この状態のｎ型ＧａＮ基板１０１を図１７に示す。
この後、図１８に示すように、ｎ型ＧａＮ基板１０１の裏面にｎ側電極１１３を形成する。

なお、特許文献１には、複数の半導体ウェーハの主面を相互に対向させ、かつその少なくとも一端にダミーの半導体ウェーハを配して各主面間が耐酸性の接着用ワックス層により接続された半導体ウェーハのブロック体を形成し、上記ダミーの半導体ウェーハの露出主面を上記ワックス層よりも低い溶融温度のワックス層によりベースに接続し、上記ブロック体を主面に対して垂直方向に切断して半導体素子に分割し、上記低い溶融温度のワック層を溶融し上記ベースから遊離させ、上記ワックス層によりスタック状に接続された半導体素子群の切断面にエッチングを施して破砕層を除去し、ワックスの溶剤をもってワックス層を溶解除去するようにした半導体素子の製造方法が開示されている。また、特許文献２には、サファイア基板上にＧａＮ系半導体層を成長させ、その上にｐ側電極を形成したウェーハの正面側、すなわちｐ側電極側を第１ワックスにより補助板に接着し、補助板を第１ワックスより溶融温度が低い第２ワックスにより研磨治具に接着した状態で、ウェーハの裏面、すなわちサファイア基板の裏面を研磨し、第２ワックスを溶かして補助板を研磨治具から取り外した状態で、ウェーハの裏面側を分離すべきパターンに応じてスクライブし、ウェーハの裏面側を粘着シートに接着した後、第１ワックスを溶かして補助板からウェーハを取り外し、その後粘着シートを伸長して、ウェーハをスクライブされたラインに沿って分離するようにした半導体デバイスの分離方法が開示されている。

特開昭５４−８９４７３号公報 特開平１１−１２６７６３号公報

また、特許文献３、４には、ウェーハの処理工程中にチッピングや割れなどの損傷が発生するのを防止するために、ウェーハの外周に劈開面を形成して、その一部が所定の厚さ分だけ残るように面取り加工することが開示されている。
特開２００２−５２４４８号公報 特開２００２−３５６３９８号公報

しかしながら、上記の方法では、ｎ側電極１１３の形成時のｎ型ＧａＮ基板１０１は通常、かなり反っており、また、薄膜化されて薄いことにより、ハンドリングの際に割れることがあるという問題があった。

一方、本発明者らの知見によれば、図１９Ａに示すように、製造工程への投入時点ではｎ型ＧａＮ基板１０１に何ら傷が付いていなかった場合でも、レーザ構造を構成するＧａＮ系半導体層１０２やｐ側電極１０６およびｐ側パッド電極１０７を形成する工程を実行した後に、図１９Ｂに示すように、ｎ型ＧａＮ基板１０１の外周部にチッピング（欠け）や微小な割れ（以下、これらを傷と総称する）１１４が形成されてしまう。そして、この傷１１４が付いていると、図１９Ｃに示すように、その後にｎ型ＧａＮ基板１０１を薄膜化する工程においてこの傷１１４を起点として割れ１１５が発生してしまうという問題がある。

したがって、この発明が解決しようとする課題は、電極形成などのために基板をハンドリングする際や基板の薄膜化を行う際に割れが生じるのを抑えることができ、半導体発光素子や半導体素子を歩留まり良く製造することができる半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法を提供することにある。

上記課題を解決するために、この発明の第１の発明は、
窒化物系ＩＩＩ−Ｖ族化合物半導体基板の第１の主面に窒化物系ＩＩＩ−Ｖ族化合物半導体からなる発光素子構造および第１の電極を形成する工程と、
第１の溶融温度を有する第１の接着剤により上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の上記発光素子構造および上記第１の電極側の表面を支持基板の第１の主面と接着する工程と、
上記第１の溶融温度よりも低い第２の溶融温度を有する第２の接着剤により上記支持基板の第２の主面を支持台と接着する工程と、
上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板を第２の主面側から薄膜化する工程と、
上記第１の溶融温度よりも低く、上記第２の溶融温度以上の温度に加熱することにより上記第２の接着剤を溶融させて、上記第１の接着剤により接着された上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板および上記支持基板を上記支持台から剥離する工程と、
上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板および上記支持基板を上記支持台から剥離した後、上記薄膜化された上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の上記第２の主面に第２の電極を形成する工程とを有する
ことを特徴とする半導体発光素子の製造方法である。

この発明の第２の発明は、
窒化物系ＩＩＩ−Ｖ族化合物半導体基板の第１の主面に窒化物系ＩＩＩ−Ｖ族化合物半導体からなる発光素子構造および第１の電極を形成する工程と、
上記発光素子構造および上記第１の電極を形成する際に上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の外周部に形成された傷を含む所定の部分を切除する工程と、
上記所定の部分を切除した上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板を第２の主面側から薄膜化する工程とを有する
ことを特徴とする半導体発光素子の製造方法である。

この発明の第３の発明は、
窒化物系ＩＩＩ−Ｖ族化合物半導体基板の第１の主面に窒化物系ＩＩＩ−Ｖ族化合物半導体からなる発光素子構造および第１の電極を形成する工程と、
上記発光素子構造および上記第１の電極を形成する際に上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の外周部に形成された傷を含む所定の部分を切除する工程と、
第１の溶融温度を有する第１の接着剤により上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の上記発光素子構造および上記第１の電極側の表面を支持基板の第１の主面と接着する工程と、
上記第１の溶融温度よりも低い第２の溶融温度を有する第２の接着剤により上記支持基板の第２の主面を支持台と接着する工程と、
上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板を第２の主面側から薄膜化する工程と、
上記第１の溶融温度よりも低く、上記第２の溶融温度以上の温度に加熱することにより上記第２の接着剤を溶融させて、上記第１の接着剤により接着された上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板および上記支持基板を上記支持台から剥離する工程と、
上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板および上記支持基板を上記支持台から剥離した後、上記薄膜化された上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の上記第２の主面に第２の電極を形成する工程とを有する
ことを特徴とする半導体発光素子の製造方法である。

第１〜第３の発明において、窒化物系ＩＩＩ−Ｖ族化合物半導体基板あるいは窒化物系ＩＩＩ−Ｖ族化合物半導体は、最も一般的には、Ａｌ_X Ｂ_y Ｇａ_1-x-y-z Ｉｎ_z Ａｓ_u Ｎ_1-u-v Ｐ_v （ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｕ≦１、０≦ｖ≦１、０≦ｘ＋ｙ＋ｚ＜１、０≦ｕ＋ｖ＜１）からなり、より具体的には、Ａｌ_X Ｂ_y Ｇａ_1-x-y-z Ｉｎ_z Ｎ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｘ＋ｙ＋ｚ＜１）からなり、典型的には、Ａｌ_X Ｇａ_1-x-z Ｉｎ_z Ｎ（ただし、０≦ｘ≦１、０≦ｚ≦１）からなる。窒化物系ＩＩＩ−Ｖ族化合物半導体基板は、最も典型的にはＧａＮからなる。

支持基板としては、例えば、サファイア基板、石英基板、ガラス基板、Ｓｉ基板、ＧａＡｓ基板などの各種の基板を用いることができる。また、第１の接着剤および第２の接着剤としては各種のものを用いることができ、必要に応じて選ぶことができるが、典型的には、例えばワックスが用いられる。

この発明の第４の発明は、
窒化物系ＩＩＩ−Ｖ族化合物半導体基板の第１の主面に少なくとも窒化物系ＩＩＩ−Ｖ族化合物半導体からなる素子構造を形成する工程と、
第１の溶融温度を有する第１の接着剤により上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の上記素子構造側の表面を支持基板の第１の主面と接着する工程と、
上記第１の溶融温度よりも低い第２の溶融温度を有する第２の接着剤により上記支持基板の第２の主面を支持台と接着する工程と、
上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板を第２の主面側から薄膜化する工程と、
上記第１の溶融温度よりも低く、上記第２の溶融温度以上の温度に加熱することにより上記第２の接着剤を溶融させて、上記第１の接着剤により接着された上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板および上記支持基板を上記支持台から剥離する工程と、
上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板および上記支持基板を上記支持台から剥離した後、上記薄膜化された上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の上記第２の主面に電極を形成する工程とを有する
ことを特徴とする半導体素子の製造方法である。

この発明の第５の発明は、
窒化物系ＩＩＩ−Ｖ族化合物半導体基板の第１の主面に少なくとも窒化物系ＩＩＩ−Ｖ族化合物半導体からなる素子構造を形成する工程と、
上記素子構造を形成する際に上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の外周部に形成された傷を含む所定の部分を切除する工程と、
上記所定の部分を切除した上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板を第２の主面側から薄膜化する工程とを有する
ことを特徴とする半導体素子の製造方法である。

この発明の第６の発明は、
窒化物系ＩＩＩ−Ｖ族化合物半導体基板の第１の主面に少なくとも窒化物系ＩＩＩ−Ｖ族化合物半導体からなる素子構造を形成する工程と、
上記素子構造を形成する際に上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の外周部に形成された傷を含む所定の部分を切除する工程と、
第１の溶融温度を有する第１の接着剤により上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の上記素子構造側の表面を支持基板の第１の主面と接着する工程と、
上記第１の溶融温度よりも低い第２の溶融温度を有する第２の接着剤により上記支持基板の第２の主面を支持台と接着する工程と、
上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板を第２の主面側から薄膜化する工程と、
上記第１の溶融温度よりも低く、上記第２の溶融温度以上の温度に加熱することにより上記第２の接着剤を溶融させて、上記第１の接着剤により接着された上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板および上記支持基板を上記支持台から剥離する工程と、
上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板および上記支持基板を上記支持台から剥離した後、上記薄膜化された上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の上記第２の主面に電極を形成する工程とを有する
ことを特徴とする半導体素子の製造方法である。

第４〜第６の発明において、半導体素子には、発光ダイオードや半導体レーザのような半導体発光素子のほか、半導体受光素子、さらには高電子移動度トランジスタなどの電界効果トランジスタ（ＦＥＴ）やヘテロ接合バイポーラトランジスタ（ＨＢＴ）のような電子走行素子が含まれる。
第４〜第６の発明においては、その性質に反しない限り、第１〜第３の発明に関連して述べたことが成立する。

この発明の第７の発明は、
基板の第１の主面に少なくとも素子構造を形成する工程と、
第１の溶融温度を有する第１の接着剤により上記基板の上記素子構造側の表面を支持基板の第１の主面と接着する工程と、
上記第１の溶融温度よりも低い第２の溶融温度を有する第２の接着剤により上記支持基板の第２の主面を支持台と接着する工程と、
上記基板を第２の主面側から薄膜化する工程と、
上記第１の溶融温度よりも低く、上記第２の溶融温度以上の温度に加熱することにより上記第２の接着剤を溶融させて、上記第１の接着剤により接着された上記基板および上記支持基板を上記支持台から剥離する工程と、
上記基板および上記支持基板を上記支持台から剥離した後、上記薄膜化された上記基板の上記第２の主面に電極を形成する工程とを有する
ことを特徴とする素子の製造方法である。

この発明の第８の発明は、
基板の第１の主面に少なくとも素子構造を形成する工程と、
上記素子構造を形成する際に上記基板の外周部に形成された傷を含む所定の部分を切除する工程と、
上記所定の部分を切除した上記基板を第２の主面側から薄膜化する工程とを有する
ことを特徴とする素子の製造方法である。

この発明の第９の発明は、
基板の第１の主面に少なくとも素子構造を形成する工程と、
上記素子構造を形成する際に上記基板の外周部に形成された傷を含む所定の部分を切除する工程と、
第１の溶融温度を有する第１の接着剤により上記基板の上記素子構造側の表面を支持基板の第１の主面と接着する工程と、
上記第１の溶融温度よりも低い第２の溶融温度を有する第２の接着剤により上記支持基板の第２の主面を支持台と接着する工程と、
上記基板を第２の主面側から薄膜化する工程と、
上記第１の溶融温度よりも低く、上記第２の溶融温度以上の温度に加熱することにより上記第２の接着剤を溶融させて、上記第１の接着剤により接着された上記基板および上記支持基板を上記支持台から剥離する工程と、
上記基板および上記支持基板を上記支持台から剥離した後、上記薄膜化された上記基板の上記第２の主面に対して所定の処理を施す工程とを有する
ことを特徴とする素子の製造方法である。
ここで、薄膜化された基板の第２の主面に対して施す所定の処理は、例えば電極の形成であるが、その他の各種の処理であってよい。

第７〜第９の発明において、素子は、半導体素子（半導体発光素子、半導体受光素子、電子走行素子など）のほか、圧電素子、焦電素子、光学素子（非線形光学結晶を用いる第２次高調波発生素子など）、誘電体素子（強誘電体素子を含む）、超伝導素子などの各種のものであってよい。また、基板の材料あるいは素子構造を形成する材料は、窒化物系ＩＩＩ−Ｖ族化合物半導体のほか、ウルツ鉱型（wurtzit)構造、より一般的には六方晶系の結晶構造を有する他の半導体、例えばＺｎＯ、α−ＺｎＳ、α−ＣｄＳ、α−ＣｄＳｅなどであってもよく、他の結晶構造を有する各種の半導体であってもよく、さらには、圧電素子、焦電素子、光学素子、誘電体素子、超伝導素子などでは例えば酸化物などの各種の材料を用いることができる。
第７〜第９の発明においては、その性質に反しない限り、第１〜第３の発明に関連して述べたことが成立する。

上述のように構成されたこの発明の第１、第３、第４、第６、第７、第９の発明においては、薄膜化された窒化物系ＩＩＩ−Ｖ族化合物半導体基板あるいは基板の裏面に電極を形成する際には、この窒化物系ＩＩＩ−Ｖ族化合物半導体基板あるいは基板は支持基板と接着されて一体になっていることにより、反りを抑えることができ、作業もしやすい。
また、この発明の第２、第５、第８の発明においては、窒化物系ＩＩＩ−Ｖ族化合物半導体基板あるいは基板を薄膜化する前に、発光素子構造あるいは素子構造や第１の電極を形成する際に窒化物系ＩＩＩ−Ｖ族化合物半導体基板あるいは基板の外周部に形成された傷を含む所定の部分を切除するため、その傷を起点として窒化物系ＩＩＩ−Ｖ族化合物半導体基板あるいは基板が割れるのを防止することができる。

この発明によれば、電極形成などのためにハンドリングする際や薄膜化を行う際に窒化物系ＩＩＩ−Ｖ族化合物半導体基板あるいは基板が割れるのを防止することができ、半導体発光素子あるいは半導体素子を歩留まり良く製造することができる。

以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
図１〜図１２はこの発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を示す。
この第１の実施形態においては、まず、図１に示すように、ｎ型ＧａＮ基板１上にレーザ構造を構成するＧａＮ系半導体層２を成長させ、このＧａＮ系半導体層２をメサ形状に加工し、その最上部のｐ型層の部分にリッジ３を形成し、ＳｉＯ₂ 膜４およびＳｉ膜５、ｐ側電極６、ｐ側パッド電極７および絶縁層８を形成した後、それらの上に保護層として液体状のワックス９をコーティングする。このワックス９としては、例えば溶融温度が１４０℃のものを用い、その厚さｔ（図１参照）は例えば６．０μｍとする。

ｎ型ＧａＮ基板１上に成長させるＧａＮ系半導体層２の具体例として、リッジ構造およびＳＣＨ（Separate Confinement Heterostructure）構造を有するＧａＮ系半導体レーザの場合の例を挙げると、下層から順に、ｎ型ＧａＮバッファ層、ｎ型ＡｌＧａＮクラッド層、ｎ型ＧａＮ光導波層、アンドープのＧａ_1-x Ｉｎ_x Ｎ／Ｇａ_1-y Ｉｎ_y Ｎ多重量子井戸構造の活性層、アンドープＩｎＧａＮ劣化防止層、ｐ型ＡｌＧａＮキャップ層、ｐ型ＧａＮ光導波層、ｐ型ＡｌＧａＮクラッド層およびｐ型ＧａＮコンタクト層であり、ｐ型ＡｌＧａＮクラッド層の途中の深さまでリッジ３が形成されている。

次に、図２に示すように、サファイア基板１０をホットプレート（図示せず）上に載せて例えば１５０℃に加熱しておき、このサファイア基板１０上に上記のｎ型ＧａＮ基板１をワックス９により接着して貼り合わせる。
次に、図３に示すように、別途用意した試料台１１をホットプレート（図示せず）上に載せて例えば９０℃に加熱しておき、試料台１１上に、ｎ型ＧａＮ基板１を貼り合わせたサファイア基板１０をワックス１２により接着して貼り合わせる。このワックス１２としては、例えば溶融温度が８０℃のものを用いる。
次に、図４に示すように、ｎ型ＧａＮ基板１を裏面側から研削、ポリッシングすることにより所定の厚さに薄膜化する。薄膜化後のｎ型ＧａＮ基板１の厚さは例えば１００μｍ程度である。

次に、ｎ型ＧａＮ基板１が貼り合わされた試料台１１をホットプレート（図示せず）上に載せて例えば９０℃に加熱し、ワックス１２を溶融させて試料台１１からｎ型ＧａＮ基板１を、サファイア基板１０と貼り合わせられたままの状態で剥離する。この９０℃での加熱の際には、ワックス９は溶融温度が１４０℃であるので溶融せず、したがってサファイア基板１０がｎ型ＧａＮ基板１から剥離することはない。この状態のｎ型ＧａＮ基板１およびサファイア基板１０を図５に示す。
次に、図６に示すように、ｎ型ＧａＮ基板１を裏面側からエッチングすることにより欠陥層などを除去する。

次に、図７に示すように、ｎ型ＧａＮ基板１の裏面にレジスト１２をコーティングし、さらにその上にクロロベンゼン１３をコーティングする。これらのレジスト１２およびクロロベンゼン１３の合計の厚さは例えば３．０μｍとする。
次に、図８に示すように、ｎ側電極に対応したマスクパターンを有するフォトマスク１４を用いてレジスト１２およびクロロベンゼン１３を露光する。
次に、図９に示すように、レジスト１２およびクロロベンゼン１３を現像することにより露光部を除去する。

次に、図１０に示すように、ｎ型ＧａＮ基板１の裏面に例えば真空蒸着法により例えばＴｉ膜、Ｐｔ膜およびＡｕ膜を順次形成することによりｎ側電極１５を形成する。これらのＴｉ膜、Ｐｔ膜およびＡｕ膜の厚さは、例えば、Ｔｉ膜が５０ｎｍ、Ｐｔ膜が１００ｎｍ、Ａｕ膜が２００ｎｍである。なお、この際、クロロベンゼン１３上にもＴｉ／Ｐｔ／Ａｕ膜１６が形成される。
次に、レジスト１２およびクロロベンゼン１３をその上に形成されたＴｉ／Ｐｔ／Ａｕ膜１６とともに除去する（リフトオフ）。この状態を図１１に示す。

次に、例えば１５０℃に加熱することによりワックス９を溶融させてサファイア基板１０を剥離する。
次に、上述のようにしてレーザ構造が形成されたｎ型ＧａＮ基板１を劈開したりすることによりレーザバーを形成して両共振器端面を形成する。次に、これらの共振器端面に端面コーティングを施した後、このレーザバーを劈開したりすることによりチップ化する。
以上により、目的とするリッジ構造およびＳＣＨ構造を有するＧａＮ系半導体レーザが製造される。

この第１の実施形態によれば、ｎ側電極１５の形成時のｎ型ＧａＮ基板１は薄膜化されていて薄いものの、機械的強度が高いサファイア基板１０と貼り合わされているため、その反りをほぼ完全に抑えることができ、また、割れにくいことにより、ハンドリング時に割れが生じる問題を解決することができる。しかも、サファイア基板１０と貼り合わされた状態のｎ型ＧａＮ基板１は取り扱いが容易で作業がしやすい。このため、ＧａＮ系半導体レーザを歩留まり良く、しかも効率的に製造することができる。

次に、この発明の第２の実施形態によるＧａＮ系半導体レーザの製造方法について説明する。
既に述べたように、本発明者らの知見によれば、ｎ型ＧａＮ基板１を用いてＧａＮ系半導体レーザを製造する場合、製造工程を実行する前においては、図１９Ａに示すように、ｎ型ＧａＮ基板１０１にチッピングや割れなどの傷が付いていなくても、製造工程の実行後に、図１９Ｂに示すように、ｎ型ＧａＮ基板１０１の周囲にチッピング部などの傷１１４が発生し、その後にｎ型ＧａＮ基板１０１を薄膜化する工程において、図１９Ｃに示すように、これらの傷１１４からｎ型ＧａＮ基板１１４の割れ１１５が発生してしまうという問題があった。

そこで、この第２の実施形態においては、図１３Ａに示すように、絶縁層８まで形成したｎ型ＧａＮ基板１の外周部の傷１７を含む所定の部分を図１３Ｂの一点鎖線に沿ってダイサーなどにより切除する。こうして、図１３Ｃに示すように、外周部に傷のない５角形のｎ型ＧａＮ基板１が得られる。
この後、第１の実施形態と同様に、図１〜図１２に示す工程を実行して目的とするＧａＮ系半導体レーザを製造する。

この第２の実施形態によれば、電極形成などのためのｎ型ＧａＮ基板１のハンドリング時の割れだけでなく、製造工程の実行中に付いた傷に起因するｎ型ＧａＮ基板１の割れも有効に防止することができる。

以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施形態において挙げた数値、構造、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、基板、原料、プロセスなどを用いてもよい。

具体的には、例えば、上述の実施形態においては、この発明をＳＣＨ構造のＧａＮ系半導体レーザの製造に適用した場合について説明したが、この発明は、例えば、ＤＨ（Double Heterostructure）構造のＧａＮ系半導体レーザの製造に適用してもよいことはもちろん、ＧａＮ系発光ダイオードの製造に適用してもよく、さらにはＧａＮ系ＦＥＴやＧａＮ系ヘテロ接合バイポーラトランジスタ（ＨＢＴ）などの窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた電子走行素子に適用してもよい。

この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。 この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。 この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。 この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。 この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。 この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。 この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。 この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。 この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。 この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。 この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。 この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。 この発明の第２の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための略線図である。 本発明者らが検討したＧａＮ系半導体レーザの製造方法を説明するための断面図である。 本発明者らが検討したＧａＮ系半導体レーザの製造方法を説明するための断面図である。 本発明者らが検討したＧａＮ系半導体レーザの製造方法を説明するための断面図である。 本発明者らが検討したＧａＮ系半導体レーザの製造方法を説明するための断面図である。 本発明者らが検討したＧａＮ系半導体レーザの製造方法を説明するための断面図である。 本発明者らが検討したＧａＮ系半導体レーザの製造方法を説明するための略線図である。

符号の説明

１…ｎ型ＧａＮ基板、２…ＧａＮ系半導体層、３…リッジ、６…ｐ側電極、７…ｐ側パッド電極、８…絶縁層、９、１２…ワックス、１０…サファイア基板、１１…試料台、１５…ｎ側電極

Claims (9)

1. 窒化物系ＩＩＩ−Ｖ族化合物半導体基板の第１の主面に窒化物系ＩＩＩ−Ｖ族化合物半導体からなる発光素子構造および第１の電極を形成する工程と、
   第１の溶融温度を有する第１の接着剤により上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の上記発光素子構造および上記第１の電極側の表面を支持基板の第１の主面と接着する工程と、
   上記第１の溶融温度よりも低い第２の溶融温度を有する第２の接着剤により上記支持基板の第２の主面を支持台と接着する工程と、
   上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板を第２の主面側から薄膜化する工程と、
   上記第１の溶融温度よりも低く、上記第２の溶融温度以上の温度に加熱することにより上記第２の接着剤を溶融させて、上記第１の接着剤により接着された上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板および上記支持基板を上記支持台から剥離する工程と、
   上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板および上記支持基板を上記支持台から剥離した後、上記薄膜化された上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の上記第２の主面に第２の電極を形成する工程とを有する半導体発光素子の製造方法。
2. 上記支持基板はサファイア基板、石英基板、ガラス基板、Ｓｉ基板またはＧａＡｓ基板である請求項１記載の半導体発光素子の製造方法。
3. 上記第１の接着剤および上記第２の接着剤はワックスである請求項１記載の半導体発光素子の製造方法。
4. 上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板はＧａＮ基板である請求項１記載の半導体発光素子の製造方法。
5. 窒化物系ＩＩＩ−Ｖ族化合物半導体基板の第１の主面に窒化物系ＩＩＩ−Ｖ族化合物半導体からなる発光素子構造および第１の電極を形成する工程と、
   上記発光素子構造および上記第１の電極を形成する際に上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の外周部に形成された傷を含む所定の部分を切除する工程と、
   第１の溶融温度を有する第１の接着剤により上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の上記発光素子構造および上記第１の電極側の表面を支持基板の第１の主面と接着する工程と、
   上記第１の溶融温度よりも低い第２の溶融温度を有する第２の接着剤により上記支持基板の第２の主面を支持台と接着する工程と、
   上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板を第２の主面側から薄膜化する工程と、
   上記第１の溶融温度よりも低く、上記第２の溶融温度以上の温度に加熱することにより上記第２の接着剤を溶融させて、上記第１の接着剤により接着された上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板および上記支持基板を上記支持台から剥離する工程と、
   上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板および上記支持基板を上記支持台から剥離した後、上記薄膜化された上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の上記第２の主面に第２の電極を形成する工程とを有する半導体発光素子の製造方法。
6. 窒化物系ＩＩＩ−Ｖ族化合物半導体基板の第１の主面に少なくとも窒化物系ＩＩＩ−Ｖ族化合物半導体からなる素子構造を形成する工程と、
   第１の溶融温度を有する第１の接着剤により上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の上記素子構造側の表面を支持基板の第１の主面と接着する工程と、
   上記第１の溶融温度よりも低い第２の溶融温度を有する第２の接着剤により上記支持基板の第２の主面を支持台と接着する工程と、
   上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板を第２の主面側から薄膜化する工程と、
   上記第１の溶融温度よりも低く、上記第２の溶融温度以上の温度に加熱することにより上記第２の接着剤を溶融させて、上記第１の接着剤により接着された上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板および上記支持基板を上記支持台から剥離する工程と、
   上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板および上記支持基板を上記支持台から剥離した後、上記薄膜化された上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の上記第２の主面に電極を形成する工程とを有する半導体素子の製造方法。
7. 窒化物系ＩＩＩ−Ｖ族化合物半導体基板の第１の主面に少なくとも窒化物系ＩＩＩ−Ｖ族化合物半導体からなる素子構造を形成する工程と、
   上記素子構造を形成する際に上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の外周部に形成された傷を含む所定の部分を切除する工程と、
   第１の溶融温度を有する第１の接着剤により上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の上記素子構造側の表面を支持基板の第１の主面と接着する工程と、
   上記第１の溶融温度よりも低い第２の溶融温度を有する第２の接着剤により上記支持基板の第２の主面を支持台と接着する工程と、
   上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板を第２の主面側から薄膜化する工程と、
   上記第１の溶融温度よりも低く、上記第２の溶融温度以上の温度に加熱することにより上記第２の接着剤を溶融させて、上記第１の接着剤により接着された上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板および上記支持基板を上記支持台から剥離する工程と、
   上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板および上記支持基板を上記支持台から剥離した後、上記薄膜化された上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の上記第２の主面に電極を形成する工程とを有する半導体素子の製造方法。
8. 基板の第１の主面に少なくとも素子構造を形成する工程と、
   第１の溶融温度を有する第１の接着剤により上記基板の上記素子構造側の表面を支持基板の第１の主面と接着する工程と、
   上記第１の溶融温度よりも低い第２の溶融温度を有する第２の接着剤により上記支持基板の第２の主面を支持台と接着する工程と、
   上記基板を第２の主面側から薄膜化する工程と、
   上記第１の溶融温度よりも低く、上記第２の溶融温度以上の温度に加熱することにより上記第２の接着剤を溶融させて、上記第１の接着剤により接着された上記基板および上記支持基板を上記支持台から剥離する工程と、
   上記基板および上記支持基板を上記支持台から剥離した後、上記薄膜化された上記基板の上記第２の主面に電極を形成する工程とを有する素子の製造方法。
9. 基板の第１の主面に少なくとも素子構造を形成する工程と、
   上記素子構造を形成する際に上記基板の外周部に形成された傷を含む所定の部分を切除する工程と、
   第１の溶融温度を有する第１の接着剤により上記基板の上記素子構造側の表面を支持基板の第１の主面と接着する工程と、
   上記第１の溶融温度よりも低い第２の溶融温度を有する第２の接着剤により上記支持基板の第２の主面を支持台と接着する工程と、
   上記基板を第２の主面側から薄膜化する工程と、
   上記第１の溶融温度よりも低く、上記第２の溶融温度以上の温度に加熱することにより上記第２の接着剤を溶融させて、上記第１の接着剤により接着された上記基板および上記支持基板を上記支持台から剥離する工程と、
   上記基板および上記支持基板を上記支持台から剥離した後、上記薄膜化された上記基板の上記第２の主面に対して所定の処理を施す工程とを有する素子の製造方法。

Images