JP2007220749A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007220749A
JP2007220749A JP2006037024A JP2006037024A JP2007220749A JP 2007220749 A JP2007220749 A JP 2007220749A JP 2006037024 A JP2006037024 A JP 2006037024A JP 2006037024 A JP2006037024 A JP 2006037024A JP 2007220749 A JP2007220749 A JP 2007220749A
Authority
JP
Japan
Prior art keywords
oxide film
semiconductor
manufacturing
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006037024A
Other languages
English (en)
Inventor
Mitsutoshi Miyasaka
光敏 宮坂
Tatsuya Shimoda
達也 下田
Teruo Takizawa
照夫 瀧澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006037024A priority Critical patent/JP2007220749A/ja
Publication of JP2007220749A publication Critical patent/JP2007220749A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】半導体装置の製造方法において信頼性の向上を図ることにある。
【解決手段】半導体装置の製造方法は、半導体基板200の表面上に形成された酸化珪素膜からなる剥離酸化膜210と、該剥離酸化膜210上に形成された単結晶半導体膜を用いた半導体素子20と、を含むSOI装置1100を製造する工程と、半導体素子20が形成された半導体基板200の表面を転写先基板230に接着する接着工程と、半導体基板200の裏面より光30を照射して剥離酸化膜210を局所的に加熱する加熱工程と、剥離酸化膜210中、及び/又は剥離酸化膜210と半導体基板200との界面において剥離を生じさせて、半導体素子20を転写先基板230に転写させる転写工程と、を含む。
【選択図】図8

Description

本発明は、半導体装置の製造方法に関する。
電気光学表示装置などの半導体装置の製造方法の一形態として、支持基板上に絶縁層を介してSOI(Silicon on insulator)層を形成し、当該SOI層を他の支持基板に転写する方法が知られている(特許文献1及び2参照)。例えば、特許文献1及び2によれば、転写する際において、高圧流体ジェット噴射によってSOI層を基板から分離する方法が開示されているが、流体による分離は衝撃や振動が激しく、SOI層が損傷する可能性がある。特に、フレキシブル基板にSOI層を転写し、フレキシブルな電子デバイスを製造する場合には、より信頼性の高い転写工程の手法が要求される。
特開2004−179649号公報 特開2004−310051号公報
本発明の目的は、半導体装置の製造方法において信頼性の向上を図ることにある。
(1)本発明の一形態に係る半導体装置の製造方法は、
半導体基板の表面上に形成された酸化珪素膜からなる剥離酸化膜と、該剥離酸化膜上に形成された単結晶半導体膜を用いた半導体素子と、を含むSOI装置を製造する工程と、
前記半導体素子が形成された前記半導体基板の表面を転写先基板に接着する接着工程と、
前記半導体基板の裏面より光を照射して前記剥離酸化膜を局所的に加熱する加熱工程と、
前記剥離酸化膜中、及び/又は前記剥離酸化膜と前記半導体基板との界面において剥離を生じさせて、前記半導体素子を前記転写先基板に転写させる転写工程と、
を含む。
これによれば、光を照射して剥離酸化膜を局所的に加熱することにより、転写工程において、剥離酸化膜中、及び/又は剥離酸化膜と半導体基板との界面において剥離を生じさせることができる。すなわち、剥離工程において半導体素子が露出することがなく、半導体装置の破壊又は損傷等を防止することができる。また、光照射による剥離であるため、半導体素子に加えられる応力も少ない。したがって、信頼性及び歩留まりに優れる半導体装置の製造方法を提供することができる。
(2)本発明の他の形態に係る半導体装置の製造方法は、
半導体基板の表面上に形成された酸化珪素膜からなる剥離酸化膜と、該剥離酸化膜上に形成された分離膜と、該分離膜上に形成された下地酸化膜と、該下地酸化膜上に形成された単結晶半導体膜を用いた半導体素子と、を含むSOI装置を製造する工程と、
前記半導体素子が形成された前記半導体基板の表面を転写先基板に接着する接着工程と、
前記半導体基板の裏面より光を照射して前記剥離酸化膜を局所的に加熱する加熱工程と、
前記剥離酸化膜中、及び/又は前記剥離酸化膜と前記半導体基板との界面において剥離を生じさせて、前記半導体素子を前記転写先基板に転写させる転写工程と、
を含む。
これによれば、光を照射して剥離酸化膜を局所的に加熱することにより、転写工程において、剥離酸化膜中、及び/又は剥離酸化膜と半導体基板との界面において剥離を生じさせることができる。また、剥離時において、半導体素子が少なくとも下地酸化膜及び分離膜により保護されているので、半導体素子が露出することがなく、半導体装置の破壊又は損傷等を防止することができる。また、光照射による剥離であるため、半導体素子に加えられる応力も少ない。したがって、信頼性及び歩留まりに優れる半導体装置の製造方法を提供することができる。
(3)この半導体装置の製造方法において、
前記光の吸収係数は、前記半導体基板よりも前記剥離酸化膜の方が大きくてもよい。
(4)この半導体装置の製造方法において、
前記剥離酸化膜の厚みtは、前記光の前記剥離酸化膜に対する透過光強度Iと、前記光の入射強度I0と、前記光の前記剥離酸化膜による吸収係数kとにおいて、
I/I0=exp(−k・t)<0.1
の関係を満たすように定められてもよい。
これによれば、剥離酸化膜は、所定関係式を満たす厚みを有しており、剥離工程において、剥離酸化膜中及び/又は剥離酸化膜と半導体基板との界面において剥離を生じさせることができる。
(5)この半導体装置の製造方法において、
前記剥離酸化膜の厚みは、約0.921(μm)より大きくてもよい。
(6)この半導体装置の製造方法において、
少なくとも前記接着工程前に、前記剥離酸化膜に水素又はフッ素のイオン注入を行うことをさらに含んでもよい。
(7)この半導体装置の製造方法において、
前記SOI装置製造工程を450℃以下のプロセス温度において行ってもよい。
(8)この半導体装置の製造方法において、
前記光は、CO2レーザであってもよい。
(9)この半導体装置の製造方法において、
前記剥離酸化膜は、CVD(Chemical Vapor Deposition)法又は熱酸化法により形成されてもよい。
以下、本発明の実施の形態について図面を参照して説明する。
(第1の実施の形態)
図1〜図11は、本発明の第1の実施の形態に係る半導体装置の製造方法を示す図である。
(1)まず、図1に示すように、半導体基板100上にバッファ膜110を介して半導体膜10を形成し、一方、他の半導体基板200を用意する。
半導体基板100は、例えばシリコンウェハであり、その表面上には、バッファ膜110が形成され、当該バッファ膜110を介して半導体膜(例えば単結晶半導体膜)10が形成されている。例えば、半導体基板100上に、ポーラスシリコン膜を形成し、当該ポーラスシリコン膜上に、エピタキシャル成長させることにより、単結晶シリコン膜を形成することができる。なお、バッファ膜110の他の例としては、水素のイオン注入が施された酸化シリコン膜を挙げることができる。
半導体基板200は、半導体基板100から転写される半導体膜10を支持するものであり、半導体基板100と同様に例えばシリコンウェハで構成されている。また、半導体基板200上には剥離酸化膜210が形成されている。剥離酸化膜210は、酸化珪素膜(SiO2)からなり、CVD(Chemical Vapor Deposition)法又は熱酸化法等により成膜することができる。剥離酸化膜210は、半導体基板200よりも光の吸収係数が大きく、また、半導体基板200よりも熱膨張係数が大きい。なお、剥離酸化膜210は、後述するように所定の厚みを有するように形成することができる。
(2)次に、図1及び図2に示すように、半導体基板100上の半導体膜10を、半導体基板200上(詳しくは剥離酸化膜210上)に転写する。
具体的には、各半導体基板100,200をそれぞれの主面が対向する向きに配置し、両者を貼り合わせて圧力及び熱を加える。これにより、半導体膜10がバッファ膜110から剥離され、当該半導体膜10が半導体基板200上の剥離酸化膜210に接着される。こうして、半導体基板200、剥離酸化膜210及び半導体膜10からなるSOI(Silicon on insulator)基板を形成する。
ここで、半導体基板200上の剥離酸化膜210に、水素(H)又はフッ素(F)のイオン注入を行う。かかるイオン注入によれば、後工程において、光30の照射による剥離酸化膜210の剥離を促進することができる(図8参照)。
かかるイオン注入は、半導体基板200上に剥離酸化膜210を形成した後に行うことができ、例えば図2に示すように半導体膜10の転写後に行ってもよいし、あるいは半導体膜10の転写前に行ってもよい。イオン注入領域は、剥離酸化膜210の厚み及び注入エネルギーに基づいて適宜制御可能であるが、例えば、剥離酸化膜210における半導体基板200との界面付近に行ってもよいし、あるいは剥離酸化膜210中に行ってもよい。各イオンのピーク濃度は限定されるものではないが、例えば1×1020cm-3〜1×1022cm-3程度の濃度に設定してもよい。こうして、イオン注入によりSiO2の還元反応を経てSiH又はSiFを生成することができる。この結果、剥離酸化膜210の一部(一例として図2では半導体基板200との界面付近)に改質膜212を形成することができる。改質膜212では、SiH又はSiFが生成されており、SiO2の相互接続が切断された状態となっているので、半導体基板200及び剥離酸化膜210の両者の剥離を促進することができる。なお、図2以外の図面においては、改質膜212は省略してある。
(3)次に、図3〜図6に示すように、半導体基板200上において、複数の半導体素子20を形成し、SOI装置1100を製造する。
具体的には、まず、図3に示すようにトランジスタ形成領域を画定するために半導体膜10の素子分離を行い、複数の半導体膜12を形成する。半導体膜12は、メサ型の素子分離方法により形成される。メサ型の素子分離では、半導体膜10上に、所望のパターンのマスク層(図示しない)を形成し、このマスク層を用いて半導体膜10を下地の剥離酸化膜210が露出するまでエッチングする。
その後、図4に示すように、複数の半導体膜12の表面を覆うように酸化シリコン膜14を形成し、図5に示すように、各半導体膜12上に酸化シリコン膜14を介してゲート電極16を形成する。酸化シリコン膜14の一部(ゲート電極16直下)は、ゲート絶縁膜となる。そして、図6に示すように、ゲート電極16をマスクとして、各半導体膜12に所定の不純物を注入し、かかる不純物を活性化させ、ソース又はドレインとなる不純物領域18を形成する。その後、複数の半導体素子20を覆う層間絶縁膜(例えば酸化又は窒化シリコン膜)220を形成する。
こうして、半導体基板200上に剥離酸化膜210を介して複数の半導体素子20を形成することができる。すなわち、半導体基板200、剥離酸化膜210、複数の半導体素子20、及び層間絶縁膜220を含む、SOI装置1100を製造することができる。
上記構成によれば、所定の厚みを有する剥離酸化膜210上において、複数の半導体素子20を形成するので、バッファ膜110上において形成する場合に比べて、製造工程の安定化及び歩留まりの向上を図ることができる。例えば、ポーラスシリコン膜上において半導体素子を形成する場合、ポーラスシリコンは、熱に対して不安定であり、またエッチング時に剥離が生じる可能性もあり製造工程の制約も少なくないが、本工程によればこれらの弊害をなくし、半導体素子20を損傷させることなく安定して形成することができる。
また、上述した半導体素子の形成工程は、例えば450℃以下の低温プロセスにおいて行うことができる。これにより、イオン注入した水素又はフッ素が化学反応するのを防止することができる。すなわち、水素又はフッ素が剥離酸化膜210から離脱又は消失するのを防止し、上述した剥離促進の機能を後工程にまで維持することができる。
(4)その後、図7〜図9に示すように、複数の半導体素子20が形成された半導体基板200の表面を転写先基板230に接着し、光照射による加熱工程を経て、複数の半導体素子20を転写先基板230に転写させる。
具体的には、図7に示すように、転写先基板230を用意し、当該転写先基板230及び半導体基板200をそれぞれの主面が対向する向きに配置し、両者を貼り合わせて圧力及び熱を加え、複数の半導体素子20を転写先基板230に接着する。
そして、図8に示すように、半導体基板200の裏面より光30を照射して、剥離酸化膜210を局所的に加熱する。ここで、光30は、レーザ光(例えば赤外光)である。光30は、半導体基板200を透過し、剥離酸化膜210で少なくとも一部が吸収され、この光吸収により剥離酸化膜210が熱せられる。これにより、剥離酸化膜210が大きく熱膨張するのに対し、半導体基板200はほとんど熱膨張しないので、両者の界面付近において横方向にせん断応力が発生する。あるいは、剥離酸化膜210の一部が大きく熱膨張することにより、剥離酸化膜210の内部において横方向にせん断応力が発生する。これらの結果、半導体基板200の全面において、剥離酸化膜210中のみに剥離が生じるか、又は剥離酸化膜210と半導体基板200との界面のみに剥離が生じる。あるいは、半導体基板200の一部において剥離酸化膜210中に剥離が生じると共に、他の一部において剥離酸化膜210と半導体基板200との界面に剥離が生じる。そして、このような剥離工程を経て、半導体素子20を転写先基板230に転写させることができる。
効果的に剥離を促進するために、剥離酸化膜210は効率良く光30を吸収することが好ましい。ここで、酸化珪素膜からなる剥離酸化膜210が最も効率良く光を吸収するのは、吸収係数が最も大きい非対称伸縮ピークであることが知られている。この非対称伸縮ピークで吸収させるためには、光30の波長は、約8.929μm〜10μmの間にあることが好ましく、これを考慮すると、光30として8.9μm〜11μmの波長帯に多くの発振線を有するCO2レーザ(炭酸ガスレーザ(例えば波長9.3μm付近;正確には9.3055±0.0005μm))を使用することが好ましい。すなわち、酸化珪素膜からなる剥離酸化膜210には、光30としてはCO2レーザが適している。
ここで、光30の剥離酸化膜210に対する透過光強度Iと、光30の入射強度I0と、光30の剥離酸化膜210による吸収係数k(cm-1)と、剥離酸化膜210の厚みt(cm)とにおいて、
I=I0exp(−k・t)
の関係が成立する。また、光30は半導体基板200の裏面より照射されるが、半導体素子20の特性変動や損傷等を防止するためには、剥離酸化膜210を透過して半導体素子20にまで至る光30の割合は、全体の10%未満であることが好ましい。
すなわち、上記関係式において、
I/I0=exp(−k・t)<0.1
の関係を導出することができる。これを計算すると、
k・t>2.30
となり、ここで、酸化シリコンの吸収係数k≒2500cm-1〜3000cm-1であるから、最終的に、
t>0.921μm
の関係が導出される。これによれば、剥離酸化膜210の厚みが例えば約0.921μmより大きいと、半導体素子20の特性変動や損傷等を防止し安定して半導体素子20を剥離することができることがわかる。なお、上述した数値は一例に過ぎず、剥離酸化膜210の厚みは上述した数値に限定されるものではない。
また、上述したように、予め剥離酸化膜210に水素又はフッ素のイオン注入を行い、例えば改質膜212を形成しておくと(図2参照)、当該改質膜212又はその界面において剥離が促進される。すなわち、半導体素子20に剥離酸化膜210の少なくとも一部を残した状態で、半導体素子20を転写することが容易となる。
(5)その後、図10及び図11に示すように、転写先基板230に接着された複数の半導体素子20を他の基板300に転写する。
必要があれば、図10に示すように、半導体素子20の転写前に剥離酸化膜210を除去し、半導体膜12が露出した状態で半導体素子20を基板300に接着してもよい。あるいは、剥離酸化膜210を残した状態で(すなわち半導体膜12が剥離酸化膜210で覆われた状態で)半導体素子20を基板300に接着してもよい。こうして、図11に示すように、基板300上に複数の半導体素子20が設けられた半導体装置1000を製造することができる。
基板300は、例えば各半導体基板100,200よりも耐熱性の低い材質からなり、例としては、フィルム又はテープ等のフレキシブル基板(例えばポリイミド樹脂基板)が挙げられる。基板300がフレキシブル基板である場合、半導体装置1000はフレキシブル電子デバイスである。また、半導体装置1000の例としては、液晶表示装置、EL(エレクトロルミネッセンス)表示装置又は電気泳動表示装置などの電気光学表示装置が挙げられる。
なお、上述した例では、半導体素子20を半導体基板200から転写先基板230に転写し、その後、基板300に転写する方法を説明したが、半導体素子20を半導体基板200から直接基板300に転写することもできる。その場合、基板300上には、図11と比べて上下反転形状の半導体素子が得られる。
本実施の形態によれば、光30を照射して剥離酸化膜210を局所的に加熱することにより、転写工程において、剥離酸化膜210中、及び/又は剥離酸化膜210と半導体基板200との界面において剥離を生じさせることができる。すなわち、剥離工程において半導体素子20が露出することがなく、半導体装置の破壊又は損傷等を防止することができる。また、光照射による剥離であるため、半導体素子20に加えられる応力も少ない。したがって、信頼性及び歩留まりに優れる半導体装置の製造方法を提供することができる。
(第2の実施の形態)
図12〜図14は、本発明の第2の実施の形態に係る半導体装置の製造方法を示す図である。本実施の形態では、第1の実施の形態の内容と異なる点について説明し、第1の実施の形態から導き出せる内容については説明を省略する。
本実施の形態では、SOI装置1200の構成が第1の実施の形態と異なっている。具体的には、図12に示すように、半導体基板200上には、剥離酸化膜210、分離膜214及び下地酸化膜216が順に積層され、剥離酸化膜210は上述した関係式から導き出せる所定の厚みを有している。分離膜214は、剥離酸化膜210及び下地酸化膜210,216に比べて光吸収率が小さい(すなわち光透過率が大きい)ものであり、例えばアモルファスシリコン膜を使用することができるがその材料は限定されるものではない。分離膜214は、例えばCVD法により剥離酸化膜210上に成膜することができる。CVD法によれば、下地に対する密着力が比較的高くないので、後工程での分離膜214の除去に効果的である。
図12及び図13に示すように、半導体基板100にバッファ膜110を介して形成された半導体膜10を、半導体基板200上(詳しくは下地酸化膜216上)に転写する。
また、上述したように、剥離酸化膜210に水素又はフッ素のイオン注入を行うと、光30の照射による剥離酸化膜210の剥離を促進することができるのでより好ましい。
その後、図14に示すように、半導体基板200上において複数の半導体素子20を形成し、さらに複数の半導体素子20を覆う層間絶縁膜220を形成することにより、SOI装置1200を形成する。かかるSOI装置1200では、半導体素子20及び半導体基板200の間に、剥離酸化膜210、分離膜214及び下地酸化膜216からなる3層構造が設けられている。
そして、図14に示すように、複数の半導体素子20が形成された半導体基板200の表面を転写先基板230に接着させた後、半導体基板200の裏面から光30を照射する。これにより、光30は、半導体基板200を透過し、剥離酸化膜210で少なくとも一部が吸収され、この光吸収により剥離酸化膜210が熱せられる。これにより、剥離酸化膜210が大きく熱膨張するのに対し、半導体基板200はほとんど熱膨張しないので、両者の界面付近において横方向にせん断応力が発生する。あるいは、剥離酸化膜210の一部が大きく熱膨張することにより、剥離酸化膜210の内部において横方向にせん断応力が発生する。これらの結果、半導体基板200の全面において、剥離酸化膜210中のみに剥離が生じるか、又は剥離酸化膜210と半導体基板200との界面のみに剥離が生じる。あるいは、半導体基板200の一部において剥離酸化膜210中に剥離が生じると共に、他の一部において剥離酸化膜210と半導体基板200との界面に剥離が生じる。そして、このような剥離工程を経て、半導体素子20を転写先基板230に転写させることができる。
本実施の形態によれば、第1の実施の形態で説明した効果に加えて、剥離時において、半導体素子20が少なくとも下地酸化膜216及び分離膜214により保護されているので、半導体素子20が露出することがなく、半導体装置の破壊又は損傷等を防止することができる。
なお、本実施の形態におけるその後の工程は、第1の実施の形態において説明したとおりであり、複数の半導体素子20は、下地酸化膜216及び分離膜214と共に、あるいはそれらの一部又は全部を除去した後に、最終製品となる基板に転写することができる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
本発明の第1の実施の形態に係る半導体装置の製造方法を示す図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す図である。 本発明の第2の実施の形態に係る半導体装置の製造方法を示す図である。 本発明の第2の実施の形態に係る半導体装置の製造方法を示す図である。 本発明の第2の実施の形態に係る半導体装置の製造方法を示す図である。
符号の説明
10,12…半導体膜 20…半導体素子 30…光 200…半導体基板
210…剥離酸化膜 214…分離膜 216…下地酸化膜 230…転写先基板
1100,1200…SOI装置

Claims (9)

  1. 半導体基板の表面上に形成された酸化珪素膜からなる剥離酸化膜と、該剥離酸化膜上に形成された単結晶半導体膜を用いた半導体素子と、を含むSOI装置を製造する工程と、
    前記半導体素子が形成された前記半導体基板の表面を転写先基板に接着する接着工程と、
    前記半導体基板の裏面より光を照射して前記剥離酸化膜を局所的に加熱する加熱工程と、
    前記剥離酸化膜中、及び/又は前記剥離酸化膜と前記半導体基板との界面において剥離を生じさせて、前記半導体素子を前記転写先基板に転写させる転写工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 半導体基板の表面上に形成された酸化珪素膜からなる剥離酸化膜と、該剥離酸化膜上に形成された分離膜と、該分離膜上に形成された下地酸化膜と、該下地酸化膜上に形成された単結晶半導体膜を用いた半導体素子と、を含むSOI装置を製造する工程と、
    前記半導体素子が形成された前記半導体基板の表面を転写先基板に接着する接着工程と、
    前記半導体基板の裏面より光を照射して前記剥離酸化膜を局所的に加熱する加熱工程と、
    前記剥離酸化膜中、及び/又は前記剥離酸化膜と前記半導体基板との界面において剥離を生じさせて、前記半導体素子を前記転写先基板に転写させる転写工程と、
    を含むことを特徴とする半導体装置の製造方法。
  3. 請求項1又は請求項2記載の半導体装置の製造方法において、
    前記光の吸収係数は、前記半導体基板よりも前記剥離酸化膜の方が大きいことを特徴とする半導体装置の製造方法。
  4. 請求項1から請求項3のいずれかに記載の半導体装置の製造方法において、
    前記剥離酸化膜の厚みtは、前記光の前記剥離酸化膜に対する透過光強度Iと、前記光の入射強度I0と、前記光の前記剥離酸化膜による吸収係数kとにおいて、
    I/I0=exp(−k・t)<0.1
    の関係を満たすように定められることを特徴とする半導体装置の製造方法。
  5. 請求項4記載の半導体装置の製造方法において、
    前記剥離酸化膜の厚みは、約0.921(μm)より大きいことを特徴とする半導体装置の製造方法。
  6. 請求項1から請求項5のいずれかに記載の半導体装置の製造方法において、
    少なくとも前記接着工程前に、前記剥離酸化膜に水素又はフッ素のイオン注入を行うことをさらに含むことを特徴とする半導体装置の製造方法。
  7. 請求項1から請求項6のいずれかに記載の半導体装置の製造方法において、
    前記SOI装置製造工程を450℃以下のプロセス温度において行うことを特徴とする半導体装置の製造方法。
  8. 請求項1から請求項7のいずれかに記載の半導体装置の製造方法において、
    前記光は、CO2レーザであることを特徴とする半導体装置の製造方法。
  9. 請求項1から請求項8のいずれかに記載の半導体装置の製造方法において、
    前記剥離酸化膜は、CVD(Chemical Vapor Deposition)法又は熱酸化法により形成されることを特徴とする半導体装置の製造方法。

JP2006037024A 2006-02-14 2006-02-14 半導体装置の製造方法 Withdrawn JP2007220749A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006037024A JP2007220749A (ja) 2006-02-14 2006-02-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006037024A JP2007220749A (ja) 2006-02-14 2006-02-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007220749A true JP2007220749A (ja) 2007-08-30

Family

ID=38497730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006037024A Withdrawn JP2007220749A (ja) 2006-02-14 2006-02-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007220749A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229584A (ja) * 2012-03-28 2013-11-07 Semiconductor Energy Lab Co Ltd 駆動回路、駆動回路を備える信号処理装置、信号処理装置の作製方法および表示装置
JP2013236093A (ja) * 2007-05-31 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置、表示モジュール及び電子機器。
JP2014017506A (ja) * 2007-09-14 2014-01-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2019116150A1 (ja) * 2017-12-12 2019-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2021513735A (ja) * 2018-02-13 2021-05-27 ソイテックSoitec 剥離可能な構造及び前記構造を使用する剥離プロセス
WO2021131711A1 (ja) 2019-12-26 2021-07-01 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR20220158023A (ko) 2020-03-24 2022-11-29 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
KR20220158024A (ko) 2020-03-24 2022-11-29 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
US11554983B2 (en) 2016-08-05 2023-01-17 AGC Inc. Glass substrate, semiconductor device, and display device
KR20230130074A (ko) 2021-01-15 2023-09-11 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 기판 처리 방법 및 기판 제조 방법
WO2024024191A1 (ja) * 2022-07-27 2024-02-01 東京エレクトロン株式会社 基板処理システム、基板処理方法及びデバイス構造

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013236093A (ja) * 2007-05-31 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置、表示モジュール及び電子機器。
JP2014017506A (ja) * 2007-09-14 2014-01-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013229584A (ja) * 2012-03-28 2013-11-07 Semiconductor Energy Lab Co Ltd 駆動回路、駆動回路を備える信号処理装置、信号処理装置の作製方法および表示装置
US9812217B2 (en) 2012-03-28 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, signal processing unit having the driver circuit, method for manufacturing the signal processing unit, and display device
US11554983B2 (en) 2016-08-05 2023-01-17 AGC Inc. Glass substrate, semiconductor device, and display device
US11232944B2 (en) 2017-12-12 2022-01-25 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
JPWO2019116150A1 (ja) * 2017-12-12 2021-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP7128208B2 (ja) 2017-12-12 2022-08-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2019116150A1 (ja) * 2017-12-12 2019-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2021513735A (ja) * 2018-02-13 2021-05-27 ソイテックSoitec 剥離可能な構造及び前記構造を使用する剥離プロセス
JP7275438B2 (ja) 2018-02-13 2023-05-18 ソイテック 剥離可能な構造及び前記構造を使用する剥離プロセス
WO2021131711A1 (ja) 2019-12-26 2021-07-01 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR20220120612A (ko) 2019-12-26 2022-08-30 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
EP4079445A4 (en) * 2019-12-26 2023-12-27 Tokyo Electron Limited SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING APPARATUS
KR20220158023A (ko) 2020-03-24 2022-11-29 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
KR20220158024A (ko) 2020-03-24 2022-11-29 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
KR20230130074A (ko) 2021-01-15 2023-09-11 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 기판 처리 방법 및 기판 제조 방법
WO2024024191A1 (ja) * 2022-07-27 2024-02-01 東京エレクトロン株式会社 基板処理システム、基板処理方法及びデバイス構造

Similar Documents

Publication Publication Date Title
JP2007220749A (ja) 半導体装置の製造方法
JP4151421B2 (ja) デバイスの製造方法
US7498245B2 (en) Embrittled substrate and method for making same
US8759951B2 (en) Method for manufacturing semiconductor device, and semiconductor device
JP5490371B2 (ja) 半導体装置の作製方法
JP2010062527A (ja) 薄膜素子の製造方法
JP2007173354A (ja) Soi基板およびsoi基板の製造方法
JP2010224426A (ja) 表示装置
JP2005505935A (ja) 超小型構成部品を含む薄膜層を製造するための方法
JP5140635B2 (ja) 薄膜素子の製造方法
WO2015156381A1 (ja) 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法
TWI567780B (zh) Method of manufacturing composite wafers
JP2010141287A (ja) 薄膜素子の製造方法
US9548235B1 (en) Methods to reduce debonding forces on flexible semiconductor films disposed on vapor-releasing adhesives
TWI631626B (zh) 移除處理晶圓
JP2010062526A (ja) 薄膜素子の製造方法
JP5211645B2 (ja) 薄膜トランジスタ基板及びその製造方法
JP2000133809A (ja) 剥離方法
WO2013002227A1 (ja) 半導体基板の製造方法、半導体基板作成用基板、積層基板、半導体基板、及び電子デバイス
JP2005209756A (ja) 薄膜デバイスの製造方法、薄膜デバイス、液晶表示装置およびエレクトロルミネッセンス表示装置
JP2009224721A (ja) Soi基板の製造方法
JP7311528B2 (ja) 光束を用いることによって取外し可能な複合構造の分離方法
WO2010137683A1 (ja) Soi基板の製造方法
JP5231772B2 (ja) 透過型液晶表示素子基板の製造方法
JP2006245567A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081219

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110124