JP2015111603A - 半導体装置の製造方法、半導体装置、及び表示装置 - Google Patents

半導体装置の製造方法、半導体装置、及び表示装置 Download PDF

Info

Publication number
JP2015111603A
JP2015111603A JP2012066195A JP2012066195A JP2015111603A JP 2015111603 A JP2015111603 A JP 2015111603A JP 2012066195 A JP2012066195 A JP 2012066195A JP 2012066195 A JP2012066195 A JP 2012066195A JP 2015111603 A JP2015111603 A JP 2015111603A
Authority
JP
Japan
Prior art keywords
substrate
single crystal
crystal semiconductor
semiconductor device
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012066195A
Other languages
English (en)
Inventor
菅　勝行
Katsuyuki Suga
勝行 菅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012066195A priority Critical patent/JP2015111603A/ja
Priority to US14/385,756 priority patent/US9153474B2/en
Priority to PCT/JP2013/056578 priority patent/WO2013141052A1/ja
Publication of JP2015111603A publication Critical patent/JP2015111603A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Abstract

【課題】高性能かつフレキシブルな半導体装置の製造歩留まりを高める。
【解決手段】熱膨張係数が単結晶シリコン基板２０のそれと近似するガラス基板１１、１３と、両基板間に配されるプラスチック基板１２とで構成される絶縁性基板１０を形成する工程と、絶縁性基板１０と単結晶シリコン基板２０とを接合した後、熱処理により単結晶シリコン基板２０の一部を分離して、ガラス基板１１上に単結晶シリコン層１４を形成する工程を含む。
【選択図】図２

Description

本発明は、例えば液晶示装置に使用される薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）をガラス基板上に形成した半導体装置に関するものである。
現在、中小型の液晶表示装置用のＴＦＴとして主流となっている低温ポリシリコンでは、結晶粒径が小さいため、移動度が小さく、ＴＦＴ特性のバラツキが大きい。また、ＴＦＴ特性を向上させるためには、結晶粒界の無い単結晶シリコン（Ｓｉ）を形成すればよいが、通常の成膜方法で大型基板上に単結晶シリコンを形成することは困難である。そこで、ガラス基板上に単結晶シリコンウエハーを転写する技術の検討が行われている（非特許文献１、２参照）。
また、このようなＴＦＴの高性能化の流れとは別に、曲面や柔軟性を有するフレキシブルディスプレイの開発が行われている（非特許文献３参照）。フレキシブルディスプレイを実現するためには、柔軟性を有する基板として、ＰＥＴ等のプラスチック基板を用いることが考えられるが、通常のプラスチック基板の耐熱温度は１００℃程度しかないため、ＴＦＴ特性が低下してしまう。また、柔軟性を有する基板として、ポリイミド（ＰＩ）等を用いれば、耐熱温度が４００℃程度のため低温ポリシリコンの形成は可能であるが、それでもなお、ＴＦＴ特性の高性能化には不十分である。
また、フレキシブル基板の上に単結晶シリコン膜を転写できれば、より高性能なフレキシブルディスプレイが実現できるが、単結晶シリコンウエハーの転写には数百℃の熱処理が必要である。しかし、ＰＥＴ、ＰＩ等のプラスチック基板では、熱膨張係数がシリコンウエハーと大きく異なるため、熱処理時にプラスチック基板が反ってしまい、確実に転写することができない。
また、最近では、厚さが１００ｕｍ以下で、曲げることもできる薄膜ガラスが報告されているが（非特許文献４）、このような薄いガラス基板は、割れやすく、洗浄や搬送が非常に難しいため、実際の製造プロセスでは使用することが困難である。
ここで、特許文献１には、ガラスやプラスチックなど可撓性を有するフレキシブル基板と、シリコンウエハーとを接合する方法（図１３参照）が開示されているが、この方法でも、熱膨張係数の違いにより基板が剥がれたり転写が十分に行われないという問題や、ガラス基板の破損の問題が生じる。
ＳＩＤ ０６ ＤＩＧＥＳＴ ｐ２８０〜ｐ２８２ ＩＤＷ ０９ ｐ２６１〜ｐ２６４ ＳＩＤ ０９ ＤＩＧＥＳＴ ｐ８６６〜ｐ８６９ ＳＩＤ １１ ＤＩＧＥＳＴ ｐ３８７〜ｐ３８８
特開表２００９−１９４４００号公報（２００９年８月２７日公開）
このように、可撓性を有する基板としてプラスチック基板を用いた場合は、シリコンウエハーとの熱膨張係数の違いにより、熱処理時に基板が剥がれる、転写が適切に行われないといった問題が生じる。また、可撓性を有する基板として薄膜のガラス基板を用いた場合は、搬送や洗浄時に破損し易いといった問題が生じる。
本発明は、上記問題点に鑑みてなされたものであり、その目的は、高性能かつフレキシブルな半導体装置の製造歩留まりを高めることにある。
本発明の半導体装置の第１の製造方法は、上記課題を解決するために、
単結晶半導体基板にイオンを照射して、該単結晶半導体基板の所定の深さに分離層を形成する工程と、
上記単結晶半導体基板の熱膨張係数と近似する熱膨張係数を有する第１基板及び第３基板と、該第１基板及び第３基板の間に配される第２基板とにより構成される、可撓性を有する絶縁性基板を形成する工程と、
上記単結晶半導体基板と上記第１基板とが接合されるように、上記単結晶半導体基板と上記絶縁性基板とを貼り合せる工程と、
熱処理により上記分離層から上記単結晶半導体基板の一部を分離して、上記絶縁性基板上に、上記単結晶半導体基板の残部としての単結晶半導体層を形成する工程と、を含むことを特徴とする。
上記第１の製造方法によれば、可撓性（フレキシブル性）を有する絶縁性基板上に、単結晶半導体層を形成することができるため、高性能かつフレキシブルな半導体装置を実現することができる。また、第２基板を第１基板及び第３基板でサンドイッチした構造を有することにより、互いに熱膨張係数が近似する単結晶半導体層と第１基板とを、良好に接合することが可能となる。また、第１基板及び第３基板を第２基板で補強することにより、製造工程においてハンドリングも容易となる。さらに、第２基板の両側を第１基板及び第３基板で挟み込むことにより、熱処理における基板の反りを防止することができるため、良好な転写を実現することができる。
よって、高性能かつフレキシブルな半導体装置を容易に実現することができるとともに、製造歩留まりを高めることができる。
本発明の半導体装置の第２の製造方法は、上記課題を解決するために、
単結晶半導体基板にイオンを照射して、該単結晶半導体基板の所定の深さに分離層を形成する工程と、
上記単結晶半導体基板の熱膨張係数と近似する熱膨張係数を有するとともに可撓性を有する第１基板と、該第１基板上に配される第２基板と、該第１基板及び第２基板よりも厚みが厚く、上記単結晶半導体基板の熱膨張係数と近似する熱膨張係数を有する、該第２基板上に配される第３基板と、により構成される絶縁性基板を形成する工程と、
上記単結晶半導体基板と上記第１基板とが接合されるように、上記単結晶半導体基板と上記絶縁性基板とを貼り合せる工程と、
熱処理により上記分離層から上記単結晶半導体基板の一部を分離して、上記絶縁性基板上に、上記単結晶半導体基板の残部としての単結晶半導体層を形成する工程と、
上記単結晶半導体層を形成した後に、上記第３基板を除去する工程と、を含むことを特徴とする。
上記第２の製造方法によれば、上記第１の製造方法と同様の効果を得ることができるとともに、さらに、第３基板を除去する工程を含むため、半導体装置のフレキシブル性をより高めることができる。
上記第２の製造方法では、上記第３基板における上記単結晶半導体層が形成されている側とは反対側から、レーザ光を照射して、上記第３基板を除去することが好ましい。
上記第２の製造方法では、
上記絶縁性基板は、複数並べられた上記第１基板と、全ての該第１基板を覆う大きさの１枚の上記第２基板と、該第２基板と同じ大きさの１枚の上記第３基板とで構成されており、
上記第１基板のそれぞれに対応するように、複数の上記単結晶半導体基板を、上記絶縁性基板に貼り合せ、
それぞれの上記単結晶半導体基板において、熱処理により上記分離層から上記単結晶半導体基板の一部を分離して、上記絶縁性基板上に上記単結晶半導体層を形成する方法としてもよい。
上記の製造方法によれば、大型の単一基板（第２基板、第３基板）を用いることにより、複数の半導体装置を同時に製造することができるため、半導体装置の製造コストの削減及び製造歩留まりの向上を実現することができる。
上記第２の製造方法では、上記第１基板のそれぞれに対応するように、上記第２基板を切断する工程を含むことが好ましい。
上記第１及び第２の製造方法では、上記第１基板及び第３基板は、可撓性を有するガラス基板であって、互いに熱膨張係数が等しいことが好ましい。
上記第１及び第２の製造方法では、上記第２基板は、可撓性を有するプラスチック基板であって、その熱膨張係数が上記第１基板及び第３基板の熱膨張係数とは異なっていることが好ましい。
上記の製造方法によれば、第１基板及び第３基板がガラス基板であり、第２基板がプラスチック基板である場合、プラスチック基板はガラス基板により挟まれた構造となるため、熱処理によるプラスチック基板の反りを抑えることができる。
上記第１及び第２の製造方法では、上記第２基板は、１層または２層以上の有機材料からなることが好ましい。
上記第１及び第２の製造方法では、上記単結晶半導体基板は、単結晶シリコンウエハーであることが好ましい。
本発明の半導体装置は、
互いに熱膨張係数が同一で、かつ絶縁性を有する第１基板及び第３基板と、該第１基板及び第３基板の間に配され、熱膨張係数が該第１基板及び第３基板のそれとは異なり、かつ絶縁性を有する第２基板とにより構成される、可撓性を有する絶縁性基板と、
上記第１基板上に形成される、熱膨張係数が上記第１基板及び第３基板のそれと近似する単結晶半導体層と、を備えていることを特徴とする。
上記構成によれば、高性能かつフレキシブルな半導体装置を実現することができる。
本発明の半導体装置は、
互いに熱膨張係数が異なり、かつ絶縁性を有する第１基板及び第２基板により構成される、可撓性を有する絶縁性基板と、
上記第１基板における、該第２基板が接合される側とは反対側に形成される、熱膨張係数が上記第１基板のそれと近似する単結晶半導体層と、を備えていることを特徴とする。
上記構成によれば、高性能かつフレキシブルな半導体装置を実現することができる。
本発明の表示装置は、上記半導体装置を備えることを特徴とする。
これにより、高性能かつフレキシブルな表示装置を実現することができる。
本発明の半導体装置の製造方法は、以上のように、上記単結晶半導体基板の熱膨張係数と近似する熱膨張係数を有する第１基板及び第３基板と、該第１基板及び第３基板の間に配される第２基板とにより構成される、可撓性を有する絶縁性基板を形成する工程と、上記単結晶半導体基板と上記第１基板とが接合されるように、上記単結晶半導体基板と上記絶縁性基板とを貼り合せる工程と、熱処理により上記分離層から上記単結晶半導体基板の一部を分離して、上記絶縁性基板上に、上記単結晶半導体基板の残部としての単結晶半導体層を形成する工程と、を含む。
これにより、高性能かつフレキシブルな半導体装置の製造歩留まりを高めることができる。
本発明の実施の形態１に係る半導体装置の概略構成を示す断面図である。 （ａ）〜（ｅ）は、図１に示す半導体装置の製造工程を示す図である。 （ａ）〜（ｄ）は、絶縁性基板の構成例を示す図である。 本発明の実施の形態２に係る半導体装置の概略構成を示す断面図である。 （ａ）〜（ｆ）は、図４に示す半導体装置の製造工程を示す図である。 （ａ）及び（ｂ）は、絶縁性基板の構成例を示す図である。 実施の形態２に係る半導体装置の製造方法の変形例１を示す図である。 実施の形態２に係る半導体装置の製造方法の変形例１を示す図である。 実施の形態２に係る半導体装置の製造方法の変形例２を示す図である。 実施の形態２に係る半導体装置の製造方法の変形例２を示す図である。 実施の形態２に係る半導体装置の製造方法の変形例３を示す図である。 実施の形態２に係る半導体装置の製造方法の変形例３を示す図である。 従来の半導体装置の製造工程を示す図である。
〔実施の形態１〕
（半導体装置の構成）
本発明の実施の形態１に係る半導体装置について、図面を用いて説明する。
図１は、実施の形態１に係る半導体装置１の概略構成を示す断面図である。
半導体装置１は、絶縁性基板１０を構成する、第１基板１１、第２基板１２、及び第３基板１３と、絶縁性基板１０上に形成される単結晶半導体層１４と、単結晶半導体層１４上に形成される薄膜トランジスタ（ＴＦＴ）１５と、単結晶半導体層１４及び薄膜トランジスタ１５を覆うゲート絶縁膜１６及び層間絶縁膜１７と、を含んで構成されている。半導体装置１は、例えば、アクティブマトリクス駆動の表示装置を構成する表示パネルに用いられる。
絶縁性基板１０は、第１基板１１、第２基板１２、及び第３基板１３の３層からなり、全体として可撓性（フレキシブル性）を有している。
第１基板１１及び第３基板１３は、ガラス基板からなり、それぞれ、可撓性を有する程度に薄く形成されている。例えば、第１基板１１及び第３基板１３の厚みは１００ｕｍ以下である。また、第１基板１１及び第３基板１３は、互いに、材質が同一であるとともに、熱膨張係数が同一（ガラスの熱膨張係数＝３〜４×１０ｅ−６）である。なお、第１基板１１及び第３基板１３の熱膨張係数は、単結晶半導体層１４の熱膨張係数に近似している。第１基板１１及び第３基板１３の材質は、熱膨張係数が単結晶半導体層１４に近似していればガラスに限定されない。また、第１基板１１及び第３基板１３は、互いに材質が異なっていても良い。すなわち、第１基板１１及び第３基板１３は、少なくとも互いの熱膨張係数が近似し、かつ単結晶半導体層１４の熱膨張係数に近似していれば良い。
第２基板１２は、第１基板１１及び第３基板の間に形成されており、可撓性を有する材料で形成されている。例えば、第２基板１２は、１層もしくは２層以上からなる有機材料で形成されており、ＰＩ（ポリイミド）、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）等のプラスチックを用いることができる。また、第２基板１２は、厚みが例えば５０ｕｍであり、熱膨張係数が、第１基板１１、第３基板１３、及び単結晶半導体層１４の熱膨張係数とは異なっている。第１基板１１及び第３基板がガラスで、第２基板１２がプラスチックの場合、第２基板１２の熱膨張係数は、第１基板１１及び第３基板１３の熱膨張係数よりも大きくなる。第２基板１２の材質は、プラスチックに限定されず、例えばステンレス等の金属箔（熱膨張係数＝１０×１０ｅ−６）であっても良い。
このように、半導体装置１を構成する絶縁性基板１０は、第３基板１３、第２基板１２、及び第１基板１１が、この順に積層されて構成されている。すなわち、絶縁性基板１０は、第２基板１２としてのプラスチック基板が、第１基板１１及び第３基板１３としての２枚のガラス基板に挟まれた構造（サンドイッチ構造）を有し、全体として可撓性を有している。
単結晶半導体層１４は、絶縁性基板１０の第１基板１１上に形成（転写）されており、例えば、単結晶シリコン（Ｓｉ）層である。上記の通り、単結晶半導体層１４の熱膨張係数（シリコン（Ｓｉ）の熱膨張係数＝３．３×１０ｅ−６）は、第１基板１１及び第３基板１３の熱膨張係数に近似しており、第２基板１２の熱膨張係数とは異なっている。単結晶半導体層１４は、単結晶シリコン層に限定されず、例えばＧａＮやＧａＡｓ等の化合物半導体（熱膨張係数＝５〜６×１０ｅ−６）であっても良い。絶縁性基板１０及び単結晶半導体層１４により、いわゆるＳＯＩ（Silicon on Insulator）基板が構成される。
薄膜トランジスタ１５は、単結晶半導体層１４上に形成されている。薄膜トランジスタ１５は、ゲート電極、ドレイン電極、及びソース電極を有する一般的な構造を有する。例えば、薄膜トランジスタ１５は、ＭＯＳ型の薄膜トランジスタ（ＭＯＳトランジスタ）である。ＭＯＳトランジスタには、Ｎチャネル型ＭＯＳトランジスタ、Ｐチャネル型ＭＯＳトランジスタ、及びそれらを組み合わせたＣＯＭＳトランジスタがあるが、消費電力が低く低電圧でも動作するなどの特徴を有するＣＯＭＳトランジスタが多く使用されている。
薄膜トランジスタ１５上には、ゲート絶縁膜１６及び層間絶縁膜１７がこの順に積層されている。ゲート絶縁膜１６及び層間絶縁膜１７は、周知の構成であるため説明を省略する。
上記構成を有する半導体装置１は、可撓性を有する絶縁性基板１０上に、単結晶半導体
層１４（単結晶シリコン薄膜）を形成しており、高性能な薄膜トランジスタを実現できるため、高性能かつフレキシブルな半導体装置を実現することができる。また、この半導体装置１を表示パネルに用いることにより、フレキシブルディスプレイ（フレキシブル表示装置）を実現することができる。
（半導体装置の製造方法）
次に、半導体装置１の製造方法（第１の製造方法）について、図２を用いて説明する。図２は、半導体装置１の製造工程を示す図である。なお、以下では、第１基板１１及び第３基板１３にガラス基板を用い、第２基板１２にポリイミド基板を用いた場合を例に挙げて説明する。
＜１．分離層形成工程（図２の（ａ））＞
単結晶シリコンウエハー２０（単結晶半導体基板）に水素イオンを注入し、表面から例えば１００ｎｍの位置（所定の深さ）に分離層２１（剥離層）を形成する。
＜２．絶縁性基板形成工程（図２の（ｂ））＞
単結晶シリコンウエハー２０の熱膨張係数（３．３×１０ｅ−６）に近似する熱膨張係数（３〜４×１０ｅ−６）を有する、厚さ５０ｕｍのガラス基板（第１基板１１）及び厚さ５０ｕｍのガラス基板（第３基板１３）と、第１基板１１及び第３基板１３の間に配される、厚さ５０ｕｍのポリイミドからなる第２基板１２とにより構成される絶縁性基板１０を形成する。具体的には、第３基板１３上に第２基板１２を形成し、第２基板１２上に第１基板１１を形成する。
＜３．基板貼り合せ工程（図２の（ｃ））＞
単結晶シリコンウエハー２０と第１基板１１とが接合されるように、単結晶シリコンウエハー２０と絶縁性基板１０とを貼り合せる。
＜４．分離工程（図２の（ｄ））＞
単結晶シリコンウエハー２０と絶縁性基板１０とを貼り合せた後、例えば４５０度で熱処理を施すことにより、水素イオンが注入されている分離層２１から単結晶シリコンウエハー２０の一部を分離して、絶縁性基板１０の第１基板１１上に、単結晶シリコンウエハー２０の残部としての、厚さ１５０ｎｍの単結晶シリコン薄膜１４を形成（転写）する。これにより、ＳＯＩ基板が形成される。
＜５．ＴＦＴ形成工程（図２の（ｅ））＞
分離された基板（ＳＯＩ基板）上に、薄膜トランジスタ１５、ゲート絶縁膜１６及び層間絶縁膜１７を形成する。薄膜トランジスタ１５の形成方法は、周知の技術を用いることができる。これにより、可撓性を有する絶縁性基板１０上に、高性能な薄膜トランジスタ１５を作成することが可能となる。
以上の各工程により、高性能かつ可撓性（フレキシブル性）を有する半導体装置１を製造することができる。また、上記各工程により、単結晶シリコン薄膜１４を低温（６００℃以下）で形成することができる。
（絶縁性基板の構成）
次に、絶縁性基板１０の構成について考察した結果を説明する。図３の（ａ）〜（ｄ）は、絶縁性基板の構成例を示す図であり、各図には、絶縁性基板に転写される単結晶シリコンウエハー（単結晶シリコン薄膜を含む）を示している。
図３の（ａ）に示す絶縁性基板は、プラスチック基板のみで構成されている。この構成によれば、プラスチック基板の熱膨張係数と、単結晶シリコンウエハーの熱膨張係数とが大きく異なるため（具体的には、プラスチック基板の熱膨張係数＞単結晶シリコンウエハーの熱膨張係数）、上記＜４．分離工程（図２の（ｄ））＞の熱処理において、単結晶シリコン薄膜を確実に転写することが困難であり、また、転写後の基板剥がれが生じるおそれがある。
図３の（ｂ）に示す絶縁性基板は、ガラス基板のみで構成されている。この構成によれば、ガラス基板の熱膨張係数（３〜４×１０ｅ−６）と、単結晶シリコンウエハーの熱膨張係数（３．３×１０ｅ−６）とは近似しており、上記基板剥がれ等の問題を防ぐことができる。しかし、ガラス基板を、可撓性を有する程度に薄くすると、非常に脆く割れ易くなり、製造歩留まりが低下する。また、製造工程においてハンドリングすることが難しくなる。
図３の（ｃ）に示す絶縁性基板は、プラスチック基板とガラス基板とで構成されており、ガラス基板上に単結晶シリコンウエハーが転写される。この構成によれば、ガラス基板を可撓性を有する程度に薄くしても、背面をプラスチック基板で補強することにより、割れ難くすることができる。しかし、プラスチック基板の熱膨張係数と、ガラス基板の熱膨張係数とが大きく異なるため（具体的には、プラスチック基板の熱膨張係数＞ガラス基板の熱膨張係数）、上記＜４．分離工程（図２の（ｄ））＞の熱処理において、基板剥がれが生じるおそれがある。
本実施の形態の絶縁性基板１０に相当する図３の（ｄ）に示す絶縁性基板は、プラスチック基板を２枚のガラス基板で挟み込んだ構造（サンドイッチ構造）であり、一方のガラス基板上に単結晶シリコンウエハーが転写される。この構成によれば、２枚のガラス基板をプラスチック基板で補強できるため、ガラス基板を可撓性を有する程度に薄くすることができる。また、サンドイッチ構造とすることにより、上記＜４．分離工程（図２の（ｄ））＞の熱処理において、プラスチック基板の熱膨張係数とガラス基板の熱膨張係数との違いによる、プラスチック基板の反り等の変形を抑えることができるため、基板剥がれを防ぐこともできる。
以上のように、本実施の形態に係る半導体装置１は、プラスチック基板を薄いガラス基板でサンドイッチした構造を有することにより、互いに熱膨張係数が近似する単結晶シリコン薄膜（単結晶シリコンウエハー）と、ガラス基板とを良好に接合することが可能となる。また、ガラス基板をプラスチック基板で補強することにより、製造プロセスにおいてハンドリングも容易となる。さらに、プラスチック基板の両側を同一材質のガラス基板で挟み込むことにより、熱処理における基板の反りを防止することができるため、良好な転写を実現することができる。
よって、高性能かつフレキシブルな半導体装置及びディスプレイ（表示装置）を容易に実現することができるとともに、製造歩留まりを高めることができる。
〔実施の形態２〕
（半導体装置の構成）
本発明の実施の形態２に係る半導体装置について、図面を用いて説明する。なお、以下の説明では、主に、実施の形態１に係る表示装置との相違点について説明するものとし、実施の形態１で説明した各構成要素と同一の機能を有する構成要素には同一の番号を付し、その説明を省略する。
図４は、実施の形態２に係る半導体装置２の概略構成を示す断面図である。
半導体装置２は、絶縁性基板３０を構成する、第１基板１１及び第２基板１２と、絶縁性基板３０上に形成される単結晶半導体層１４と、単結晶半導体層１４上に形成される薄膜トランジスタ１５と、単結晶半導体層１４及び薄膜トランジスタ１５を覆うゲート絶縁膜１６及び層間絶縁膜１７と、を含んで構成されている。
絶縁性基板３０は、第１基板１１及び第２基板１２の２層からなり、全体として可撓性（フレキシブル性）を有している。
第１基板１１は、ガラス基板からなり、可撓性を有する程度に薄く形成されている。例えば、第１基板１１の厚みは１００ｕｍ以下である。また、第１基板１１の熱膨張係数は、単結晶半導体層１４の熱膨張係数に近似している。第１基板１１の材質は、熱膨張係数が単結晶半導体層１４に近似していればガラスに限定されない。
第２基板１２は、第１基板１１上に形成されており、可撓性を有する材料で形成されている。第２基板１２は、厚みが例えば５０ｕｍであり、熱膨張係数が、第１基板１１及び単結晶半導体層１４の熱膨張係数とは異なっている。第１基板１１がガラスで、第２基板１２がプラスチックの場合、第２基板１２の熱膨張係数は、第１基板１１の熱膨張係数よりも大きくなる。第２基板１２の材質は、プラスチックに限定されず、例えばステンレス等の金属箔であっても良い。
このように、半導体装置２を構成する絶縁性基板３０は、第１基板１１及び第２基板１２が積層して構成されており、全体として可撓性を有している。
単結晶半導体層１４は、絶縁性基板３０の第１基板１１上に形成（転写）されており、例えば、単結晶シリコン層である。上記の通り、単結晶半導体層１４の熱膨張係数は、第１基板１１の熱膨張係数に近似しており、第２基板１２の熱膨張係数とは異なっている。単結晶半導体層１４は、単結晶シリコン層に限定されず、例えばＧａＮやＧａＡｓ等の化合物半導体であっても良い。絶縁性基板３０及び単結晶半導体層１４により、ＳＯＩ基板が構成される。
上記構成を有する半導体装置２は、可撓性を有する絶縁性基板３０上に、単結晶半導体層１４（単結晶シリコン薄膜）を形成しており、高性能な薄膜トランジスタを実現できるため、高性能かつフレキシブルな半導体装置を実現することができる。また、この半導体装置２を表示パネルに用いることにより、フレキシブルディスプレイ（フレキシブル表示装置）を実現することができる。
（半導体装置の製造方法）
次に、半導体装置２の製造方法（第２の製造方法）について、図５を用いて説明する。図５は、半導体装置２の製造工程を示す図である。なお、以下では、第１基板１１にガラス基板を用い、第２基板１２にポリイミド基板を用いた場合を例に挙げて説明する。
＜１．分離層形成工程（図５の（ａ））＞
単結晶シリコンウエハー２０（単結晶半導体基板）に水素イオンを注入し、表面から例えば１００ｎｍの位置（所定の深さ）に分離層２１（剥離層）を形成する。
＜２．絶縁性基板形成工程（図５の（ｂ））＞
単結晶シリコンウエハー２０の熱膨張係数（３．３×１０ｅ−６）と近似する熱膨張係数（３〜４×１０ｅ−６）を有する、厚さ５０ｕｍのガラス基板（第１基板１１）及び厚さ７００ｕｍのガラス基板（第３基板１３）と、第１基板１１及び第３基板１３の間に配される、厚さ５０ｕｍのポリイミドからなる第２基板１２とにより構成される絶縁性基板を形成する。具体的には、第３基板１３上に第２基板１２を形成し、第２基板１２上に第１基板１１を形成する。なお、ガラス基板（第３基板１３）の厚さは、５００〜７００ｕｍ程度が好ましい。
＜３．基板貼り合せ工程（図５の（ｃ））＞
単結晶シリコンウエハー２０と第１基板１１とが接合されるように、単結晶シリコンウエハー２０と絶縁性基板とを貼り合せる。
＜４．分離工程（図５の（ｄ））＞
単結晶シリコンウエハー２０と絶縁性基板とを貼り合せた後、例えば４５０度で熱処理を施すことにより、水素イオンが注入されている分離層２１から単結晶シリコンウエハー２０の一部を分離して、絶縁性基板の第１基板１１上に、単結晶シリコンウエハー２０の残部としての、厚さ１３０ｎｍの単結晶シリコン薄膜１４を形成（転写）する。これにより、ＳＯＩ基板が形成される。なお、単結晶シリコン薄膜１４の膜厚は、５０〜３００ｎｍ程度が好ましい。
＜５．ＴＦＴ形成工程（図５の（ｅ））＞
分離された基板（ＳＯＩ基板）上に、薄膜トランジスタ１５、ゲート絶縁膜１６及び層間絶縁膜１７を形成する。薄膜トランジスタ１５の形成方法は、周知の技術を用いることができる。これにより、可撓性を有する絶縁性基板上に、高性能な薄膜トランジスタ１５を作成することが可能となる。
＜６．ガラス基板剥離工程（図５の（ｆ））＞
薄膜トランジスタ１５を作成した後、絶縁性基板の背面側からレーザ光を照射し、第２基板１２と第３基板１３との密着性を低下させ、第３基板１３を第２基板１２から剥離（除去）させる。これにより、第１基板１１及び第２基板１２の２層から構成される絶縁性基板３０が形成される。
以上の各工程により、可撓性（フレキシブル性）を有する半導体装置２を製造することができる。また、上記各工程により、単結晶シリコン薄膜１４を低温（６００℃以下）で形成することができる。
（絶縁性基板の構成）
次に、絶縁性基板３０の構成について考察した結果を説明する。図６の（ａ）及び（ｂ）は、絶縁性基板の構成例を示す図である。なお、図６に示す絶縁性基板は、上記＜２．絶縁性基板形成工程（図５の（ｂ））＞において形成される絶縁性基板を示している。
図６の（ａ）に示す絶縁性基板は、プラスチック基板を挟む２枚のガラス基板が同じ程度に薄い構成である。この構成では、このままの３層構造でフレキシブルな半導体装置として使用することができるが、基板サイズが大きくなった場合、その自重により容易に撓んでしまうため、例えば搬送ロボットのアームに乗せて搬送する場合に、基板の破損等のトラブルが生じるおそれがある。
本実施の形態の絶縁性基板３０に対応する図６の（ｂ）に示す絶縁性基板は、単結晶シリコンウエハーと接触しない側のガラス基板が、搬送ロボットのアームに乗せた時に自重により撓まない程度に十分な厚さを有している。これにより、基板搬送時のトラブルを回避し、半導体装置の製造歩留まりを高めることができる。
また、このままの３層構造では、フレキシブル性が得られないため、薄膜トランジスタなどのデバイスを形成した後に、単結晶シリコンウエハーと接触していない側のガラス基板（第３基板）を取り除く（＜６．ガラス基板剥離工程（図５の（ｆ））＞）
。これにより、絶縁性基板を、ガラス基板（第１基板）とプラスチック基板（第２基板）の２層構造とすることにより、フレキシブル性を得ることができる。なお、ガラス基板を取り除く方法としては、例えば、レーザなどの光を照射することによって、ガラス基板とプラスチック基板の接合強度を弱めて剥離する方法などがある。
以上のように、本実施の形態に係る半導体装置２は、基板サイズが大きくなっても、基板の撓みによる搬送不良を防止することができる。そのため、より大面積の基板を使用することができるため、高性能かつフレキシブルな半導体装置の製造歩留まりの向上に加えて、半導体装置及びこれを用いた表示装置の低コスト化を実現することが可能となる。
（半導体装置の製造方法の変形例）
次に、半導体装置２の製造方法（第２の製造方法）の変形例について説明する。
半導体装置２の製造コストをより削減するために、大型の単一基板に、複数の単結晶シリコンウエハーを転写し、複数の半導体装置２を同時に製造することが望ましい。
このような製造方法としては、（i）単結晶シリコンウエハーに接触しない側のガラス基板（第３基板）だけを大型化（大面積化）する方法（以下、変形例１）、（ii）単結晶シリコンウエハーに接触しない側のガラス基板（第３基板）及びプラスチック基板（第２基板）の２層を大型化（大面積化）する方法（変形例２）、（iii）単結晶シリコンウエハーに接触しない側のガラス基板（第３基板）、プラスチック基板（第２基板）、及び単結晶シリコンウエハーに接触する側のガラス基板（第１基板）の３層を大型化（大面積化）する方法（変形例３）がある。
図７及び図８は、変形例１における製造方法を示す図である。図７及び図８に示すように、大面積かつ厚みの厚いガラス基板１３（第３基板）上に、複数（ここでは９個）の半導体装置２それぞれに対応する、複数のプラスチック基板１２（第２基板）と、複数の薄いガラス基板１１（第１基板）と、複数の単結晶シリコンウエハー２０とを個別に形成する。
図９及び図１０は、変形例２における製造方法を示す図である。図９及び図１０に示すように、大面積かつ厚みの厚いガラス基板１３（第３基板）上に、このガラス基板１３と同面積のプラスチック基板１２（第２基板）を形成し、この大面積のプラスチック基板１２上に、複数（ここでは９個）の半導体装置２それぞれに対応する、複数の薄いガラス基板１１（第１基板）と、複数の単結晶シリコンウエハー２０とを個別に形成する。なお、変形例２では、ガラス基板（第３基板）を剥離した後、プラスチック基板（第２基板）を、ガラス基板（第１基板）のそれぞれに対応するように切断する処理を行うことにより、複数の半導体装置２を製造する。
図１１及び図１２は、変形例３における製造方法を示す図である。図１１及び図１２に示すように、大面積かつ厚みの厚いガラス基板１３（第３基板）上に、このガラス基板１３と同面積のプラスチック基板１２（第２基板）及び同面積かつ厚みの薄いガラス基板１１（第１基板）をこの順に形成し、この３層構造の大面積の絶縁性基板上に、複数（ここでは９個）の半導体装置２それぞれに対応する、複数の単結晶シリコンウエハー２０を個別に形成する。
なお、各変形例１〜３において、大型の単一基板１３（第３基板）は、上記＜６．ガラス基板剥離工程（図５の（ｆ））＞において、レーザ光を背面に照射することにより、剥離される。
上記変形例１〜３の製造方法によれば、大型の単一基板１３を用いることにより、複数の半導体装置２を同時に製造することができるため、製造コストの削減及び製造歩留まりの向上を実現することができる。
ここで、３枚の基板を貼り合せるとき、基板サイズが大きくなればなるほど、正確に貼り合せることが難しくなる。また、特に薄いガラス基板は、サイズが大きくなるほど、傷が付き易くなり、破損し易くなる。そのため、変形例１，２に示すように、ベースとなる厚いガラス基板１３（第３基板）を、単結晶シリコンウエハー２０が複数枚乗せられるような大面積の基板とし、薄いガラス基板１１（第１基板１１）を、単結晶シリコンウエハー２０と同等の小さなサイズとすることが好ましい。これにより、薄いガラス基板１１の
張り合わせが容易になり、半導体装置２の製造歩留まりを向上させることができる。なお、この場合、プラスチック基板１２（第２基板）のサイズは、単結晶シリコンウエハーより大きくてもよいし、これと同等であってもよい。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、テレビ等のディスプレイに好適である。
１、２ 半導体装置
１０ 絶縁性基板
１１ 第１基板
１２ 第２基板
１３ 第３基板
１４ 単結晶半導体層（単結晶シリコン薄膜）
１５ 薄膜トランジスタ（ＴＦＴ）
１６ ゲート絶縁膜
１７ 層間絶縁膜
２０ 単結晶シリコン（Ｓｉ）ウエハー
２１ 分離層（剥離層）
３０ 絶縁性基板

Claims (12)

  1. 単結晶半導体基板にイオンを照射して、該単結晶半導体基板の所定の深さに分離層を形成する工程と、
    上記単結晶半導体基板の熱膨張係数と近似する熱膨張係数を有する第１基板及び第３基板と、該第１基板及び第３基板の間に配される第２基板とにより構成される、可撓性を有する絶縁性基板を形成する工程と、
    上記単結晶半導体基板と上記第１基板とが接合されるように、上記単結晶半導体基板と上記絶縁性基板とを貼り合せる工程と、
    熱処理により上記分離層から上記単結晶半導体基板の一部を分離して、上記絶縁性基板上に、上記単結晶半導体基板の残部としての単結晶半導体層を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 単結晶半導体基板にイオンを照射して、該単結晶半導体基板の所定の深さに分離層を形成する工程と、
    上記単結晶半導体基板の熱膨張係数と近似する熱膨張係数を有するとともに可撓性を有する第１基板と、該第１基板上に配される第２基板と、該第１基板及び第２基板よりも厚みが厚く、上記単結晶半導体基板の熱膨張係数と近似する熱膨張係数を有する、該第２基板上に配される第３基板と、により構成される絶縁性基板を形成する工程と、
    上記単結晶半導体基板と上記第１基板とが接合されるように、上記単結晶半導体基板と上記絶縁性基板とを貼り合せる工程と、
    熱処理により上記分離層から上記単結晶半導体基板の一部を分離して、上記絶縁性基板上に、上記単結晶半導体基板の残部としての単結晶半導体層を形成する工程と、
    上記単結晶半導体層を形成した後に、上記第３基板を除去する工程と、を含むことを特徴とする半導体装置の製造方法。
  3. 上記第３基板における上記単結晶半導体層が形成されている側とは反対側から、レーザ光を照射して、上記第３基板を除去することを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 上記絶縁性基板は、複数並べられた上記第１基板と、全ての該第１基板を覆う大きさの１枚の上記第２基板と、該第２基板と同じ大きさの１枚の上記第３基板とで構成されており、
    上記第１基板のそれぞれに対応するように、複数の上記単結晶半導体基板を、上記絶縁性基板に貼り合せ、
    それぞれの上記単結晶半導体基板において、熱処理により上記分離層から上記単結晶半導体基板の一部を分離して、上記絶縁性基板上に上記単結晶半導体層を形成することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 上記第１基板のそれぞれに対応するように、上記第２基板を切断する工程を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 上記第１基板及び第３基板は、可撓性を有するガラス基板であって、互いに熱膨張係数が等しいことを特徴とする請求項１〜５の何れか１項に記載の半導体装置の製造方法。
  7. 上記第２基板は、可撓性を有するプラスチック基板であって、その熱膨張係数が上記第１基板及び第３基板の熱膨張係数とは異なっていることを特徴とする請求項１〜６の何れか１項に記載の半導体装置の製造方法。
  8. 上記第２基板は、１層または２層以上の有機材料からなることを特徴とする請求項７に
    記載の半導体装置の製造方法。
  9. 上記単結晶半導体基板は、単結晶シリコンウエハーであることを特徴とする請求項１〜８の何れか１項に記載の半導体装置の製造方法。
  10. 互いに熱膨張係数が同一で、かつ絶縁性を有する第１基板及び第３基板と、該第１基板及び第３基板の間に配され、熱膨張係数が該第１基板及び第３基板のそれとは異なり、かつ絶縁性を有する第２基板とにより構成される、可撓性を有する絶縁性基板と、
    上記第１基板上に形成される、熱膨張係数が上記第１基板及び第３基板のそれと近似する単結晶半導体層と、を備えていることを特徴とする半導体装置。
  11. 互いに熱膨張係数が異なり、かつ絶縁性を有する第１基板及び第２基板により構成される、可撓性を有する絶縁性基板と、
    上記第１基板における、該第２基板が接合される側とは反対側に形成される、熱膨張係数が上記第１基板のそれと近似する単結晶半導体層と、を備えていることを特徴とする半導体装置。
  12. 請求項１０または１１に記載の半導体装置を備えることを特徴とする表示装置。
JP2012066195A 2012-03-22 2012-03-22 半導体装置の製造方法、半導体装置、及び表示装置 Pending JP2015111603A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012066195A JP2015111603A (ja) 2012-03-22 2012-03-22 半導体装置の製造方法、半導体装置、及び表示装置
US14/385,756 US9153474B2 (en) 2012-03-22 2013-03-11 Semiconductor device manufacturing method
PCT/JP2013/056578 WO2013141052A1 (ja) 2012-03-22 2013-03-11 半導体装置の製造方法、半導体装置、及び表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012066195A JP2015111603A (ja) 2012-03-22 2012-03-22 半導体装置の製造方法、半導体装置、及び表示装置

Publications (1)

Publication Number Publication Date
JP2015111603A true JP2015111603A (ja) 2015-06-18

Family

ID=49222512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012066195A Pending JP2015111603A (ja) 2012-03-22 2012-03-22 半導体装置の製造方法、半導体装置、及び表示装置

Country Status (3)

Country Link
US (1) US9153474B2 (ja)
JP (1) JP2015111603A (ja)
WO (1) WO2013141052A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102215364B1 (ko) * 2013-12-02 2021-02-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017667A (ja) * 2001-06-29 2003-01-17 Canon Inc 部材の分離方法及び分離装置
JP4472238B2 (ja) * 2001-08-10 2010-06-02 株式会社半導体エネルギー研究所 剥離方法および半導体装置の作製方法
JP4507560B2 (ja) * 2003-10-30 2010-07-21 日本電気株式会社 薄膜デバイス基板の製造方法
JP2005136214A (ja) * 2003-10-30 2005-05-26 Nec Corp 薄膜デバイス基板の製造方法
WO2006093817A2 (en) 2005-02-28 2006-09-08 Silicon Genesis Corporation Substrate stiffness method and resulting devices
JP2008066500A (ja) * 2006-09-07 2008-03-21 Sumco Corp 貼り合わせウェーハおよびその製造方法
WO2008132895A1 (en) * 2007-04-20 2008-11-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and semiconductor device
FR2938120B1 (fr) * 2008-10-31 2011-04-08 Commissariat Energie Atomique Procede de formation d'une couche monocristalline dans le domaine micro-electronique

Also Published As

Publication number Publication date
US9153474B2 (en) 2015-10-06
WO2013141052A1 (ja) 2013-09-26
US20150041947A1 (en) 2015-02-12

Similar Documents

Publication Publication Date Title
TWI586527B (zh) Glass laminate and manufacturing method of electronic device
US20130188324A1 (en) Method for Manufacturing a Flexible Electronic Device Using a Roll-Shaped Motherboard, Flexible Electronic Device, and Flexible Substrate
WO2019114072A1 (zh) 柔性显示面板的制作方法
JP2007165923A5 (ja)
JP2011048374A (ja) フレキシブル（ｆｌｅｘｉｂｌｅ）表示装置及びその製造方法
US9923157B2 (en) Method of manufacturing flexible display
US9566773B2 (en) Method for manufacturing flexible display apparatus and flexible display apparatus manufactured by using the method
WO2015120655A1 (zh) 柔性显示基板及其制备方法
JP5504221B2 (ja) 発光装置及びその作製方法
JP2003345267A (ja) 表示装置及びその製造方法
JP7278125B2 (ja) 表示装置及びベースフィルムの製造方法
JP2009188317A (ja) 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法および電子機器の製造方法
JP2006024530A (ja) 表示装置およびその製造方法
TW201528481A (zh) 電子裝置之製造方法
JP2003323132A (ja) 薄膜デバイスの製造方法および半導体装置
JP2012138547A (ja) フレキシブル電子デバイスの製造方法および樹脂層付積層基板、ならびにフレキシブル電子デバイス製造部材
WO2013141052A1 (ja) 半導体装置の製造方法、半導体装置、及び表示装置
WO2013002227A1 (ja) 半導体基板の製造方法、半導体基板作成用基板、積層基板、半導体基板、及び電子デバイス
TWI555642B (zh) The manufacturing method of the layered body
JP2005209756A (ja) 薄膜デバイスの製造方法、薄膜デバイス、液晶表示装置およびエレクトロルミネッセンス表示装置
US11515513B2 (en) Method for manufacturing display device including bonding first mother substrate and second mother substrate with buffer sheet
JP5728599B2 (ja) 発光装置
JP6266038B2 (ja) 発光装置
JP6034897B2 (ja) 発光装置
JP2005183414A (ja) 薄膜デバイスの製造方法、薄膜デバイス、液晶表示装置およびエレクトロルミネッセンス表示装置