JP2009194400A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2009194400A
JP2009194400A JP2009129470A JP2009129470A JP2009194400A JP 2009194400 A JP2009194400 A JP 2009194400A JP 2009129470 A JP2009129470 A JP 2009129470A JP 2009129470 A JP2009129470 A JP 2009129470A JP 2009194400 A JP2009194400 A JP 2009194400A
Authority
JP
Japan
Prior art keywords
layer
substrate
single crystal
crystal semiconductor
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009129470A
Other languages
English (en)
Other versions
JP5116725B2 (ja
Inventor
Yasuhiro Jinbo
安弘 神保
Hironobu Shoji
博信 小路
Hideto Onuma
英人 大沼
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009129470A priority Critical patent/JP5116725B2/ja
Publication of JP2009194400A publication Critical patent/JP2009194400A/ja
Application granted granted Critical
Publication of JP5116725B2 publication Critical patent/JP5116725B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】ガラス基板やプラスチックなど可撓性を有する基板を用いた場合にも、実用に耐えうるＳＯＩ層を備えたＳＯＩ基板を歩留まり高く作製する方法を提供することを目的の一とする。また、そのようなＳＯＩ基板を用いた薄型の半導体装置を歩留まり高く作製することを提供することを目的とする。
【解決手段】可撓性を有し且つ絶縁表面を有する基板に、単結晶半導体基板を接合し、単結晶半導体基板を剥離してＳＯＩ基板を作製するに際し、接合面の一方若しくは双方を活性化した後、可撓性を有し且つ絶縁表面を有する基板と、単結晶半導体基板とを圧着する。
【選択図】図１

Description

本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板及びそれにより製
造される半導体装置、並びにそれらの作製方法に関する。特に貼り合わせＳＯＩ技術に関
するものであって、可撓性を有し且つ絶縁表面を有する基板に、単結晶若しくは多結晶の
半導体層を接合させたＳＯＩ基板及びそれにより製造される半導体装置、並びにそれらの
作製方法に関する。
単結晶半導体のインゴットを薄くスライスして作製されるシリコンウエハーに代わり、絶
縁表面に薄い単結晶半導体層を設けたシリコン・オン・インシュレータと呼ばれる単結晶
半導体基板（ＳＯＩ基板）を使った集積回路が開発されている。ＳＯＩ基板を用いて集積
回路を形成するトランジスタを設けることによって、トランジスタのドレインと基板間に
おける寄生容量を低減し、半導体集積回路の性能を向上させることができるので、ＳＯＩ
基板は注目を集めている。
ＳＯＩ基板を製造する方法としては、水素イオン注入剥離法が知られている（例えば、特
許文献１参照）。水素イオン注入剥離法は、シリコンウエハーに水素イオンを注入するこ
とによって表面から所定の深さに微小気泡層を形成し、水素イオン注入面を別のシリコン
ウエハーと重ね合わせ、熱処理を行って該微小気泡層を劈開面として剥離することで、別
のシリコンウエハーに薄いシリコン層（ＳＯＩ層）を接合する。ＳＯＩ層を剥離するため
の熱処理に加え、酸化性雰囲気下での熱処理によりＳＯＩ層に酸化層を形成し、その後に
該酸化層を除去し、次に１０００乃至１３００℃の還元性雰囲気下で熱処理を行って接合
強度を高め、ＳＯＩ層の表面のダメージ層の改善をする必要があるとされている。
ＳＯＩ基板を用いた半導体装置の一例として、本出願人によるものが知られている（特許
文献２参照）。この場合にも、ＳＯＩ層において応力に起因するトラップ準位や欠陥を除
去するために１０５０乃至１１５０℃の熱処理が必要であることが開示されている。
米国特許第６３７２６０９号 特開２０００−１２８６４号公報
従来のＳＯＩ基板の製造方法では、ＳＯＩ層との接合強度を強固なものとし、ＳＯＩ層の
表面のダメージ層の改善をするために１０００℃以上の高温で熱処理をする必要があった
。そのため、液晶パネルの製造に用いられるガラス基板、耐熱温度が７００℃程度の基板
や、さらに耐熱温度の低いプラスチックにＳＯＩ層を形成することができなかった。仮に
水素イオン注入剥離法でＳＯＩ層をガラス基板上に設けたとしても、接合強度を高めるた
めの高温の熱処理を適用することができないために、ＳＯＩ層の接合強度が弱いといった
問題がある。
また、可撓性基板は、厚さが薄く撓みやすいため固定されにくく、取り扱いが困難である
ため、可撓性を有する基板を用いた半導体装置の歩留まりが低いという問題がある。
このような問題点に鑑み、ガラス基板やプラスチックなど可撓性を有する基板を用いた場
合にも、実用に耐えうるＳＯＩ層を備えたＳＯＩ基板を歩留まり高く作製する方法を提供
することを目的の一とする。また、そのようなＳＯＩ基板を用いた薄型の半導体装置を歩
留まり高く作製する方法を提供することを目的の一とする。
可撓性を有し且つ絶縁表面を有する基板に、単結晶半導体基板を接合しＳＯＩ基板を作製
するに際し、接合面の一方若しくは双方を活性化した後、可撓性を有し且つ絶縁表面を有
する基板と、単結晶半導体基板とを圧着する。例えば、可撓性を有し且つ絶縁表面を有す
る基板、または単結晶半導体基板の少なくとも一方の接合面に、原子ビーム若しくはイオ
ンビームを照射する。または、プラズマ照射若しくはラジカル処理を行う。また、可撓性
を有し且つ絶縁表面を有する基板、または単結晶半導体基板の少なくとも一方の接合面を
、酸素プラズマによる処理や、オゾン水洗浄により、親水化してもよい。このような表面
処理により２５０℃以上４００℃未満の温度であっても異種材料間の接合を行うことが容
易となる。
また、可撓性を有し且つ絶縁表面を有する基板に、単結晶半導体基板を接合するに際し、
接合を行う面の一方若しくは双方に、有機シランを原材料として形成した酸化珪素層を用
いる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ）、テトラメチルシラン（化学式
Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチ
ルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリ
エトキシシラン、トリスジメチルアミノシラン等のシリコン含有化合物が適用される。す
なわち、可撓性を有し且つ絶縁表面を有する基板に単結晶半導体層（ＳＯＩ層）を接合す
る構造を有するＳＯＩ基板において、接合を形成する面の一方若しくは双方に、平滑面を
形成し活性化された表面を有する酸化珪素層を接合面として設ける。
可撓性を有し且つ絶縁表面を有する基板に接合されるＳＯＩ層は、単結晶半導体基板に形
成された脆弱領域にて分離・剥離することにより得られる。脆弱領域は、ソースガスとし
て水素、ヘリウム若しくはフッ素に代表されるハロゲンのガスを用い、プラズマ励起して
生成される加速されたイオンを単結晶半導体基板に照射することで形成される。この場合
、一の原子から成る複数の質量の異なるイオン又は複数の原子から成る質量の異なるイオ
ンを照射することが好ましい。水素イオンを照射する場合には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イ
オンを含ませると共に、Ｈ３ ＋イオンの割合を高めておくことが好ましい。また、ヘリウ
ムをイオン化して照射する場合は、質量分離を行わないイオンドーピングであっても、実
質的にＨｅ＋イオンのみをドーピングすることができる。なお実質的とは、大気成分の元
素もイオン化されてわずかにドーピングされることを指している。
また、可撓性を有し且つ絶縁表面を有する基板に接合されるＳＯＩ層は、単結晶半導体基
板に形成された脆弱領域にて分離するためには、可撓性を有し且つ絶縁表面を有する基板
と単結晶半導体基板を接合する前に、単結晶半導体基板を加熱処理して脆弱領域を脆弱に
する。この場合、イオンが気体となって脆弱領域から脱離するのを防ぐため、単結晶半導
体基板の表面に圧着部材で圧力を加えながら加熱処理する。または、単結晶半導体基板に
絶縁層を形成して加熱処理を行う。
単結晶半導体基板から剥離した単結晶半導体層とベースとなる基板とを接合する前に、単
結晶半導体基板を加熱し、加速されたイオンを単結晶半導体基板に照射し単結晶半導体基
板の一部を脆弱にした脆弱領域を形成することにより、耐熱性の低い可撓性基板と単結晶
半導体基板を接合し、ＳＯＩ基板を作製することができる。本構成によれば、プラスチッ
ク基板等の耐熱温度が低い基板であっても、接合力が強固な接合部によって基板と接合さ
れたＳＯＩ層を有するＳＯＩ基板を歩留まり高く得ることができる。また、当該ＳＯＩ基
板を用いた半導体装置を作製することができる。
ＳＯＩ基板の構成を示す断面図である。 ＳＯＩ基板の構成を示す断面図である。 ＳＯＩ基板の構成を示す断面図である。 ＳＯＩ基板の構成を示す断面図である。 ＳＯＩ基板の製造方法を説明する断面図である。 ＳＯＩ基板の製造方法を説明する断面図である。 ＳＯＩ基板の製造方法を説明する断面図である。 ＳＯＩ基板の製造方法を説明する断面図である。 ＳＯＩ基板を用いた半導体装置の製造方法を説明する断面図である。 ＳＯＩ基板を用いた半導体装置の製造方法を説明する断面図である。 ＳＯＩ基板を用いた半導体装置の製造方法を説明する断面図である。 ＳＯＩ基板を用いた半導体装置の製造方法を説明する断面図である。 ＳＯＩ基板を用いた半導体装置の製造方法を説明する断面図である。 ＳＯＩ基板を用いた半導体装置の製造方法を説明する断面図である。 ＳＯＩ基板により得られるマイクロプロセッサの構成を示すブロック図である。 ＳＯＩ基板により得られるＲＦＣＰＵの構成を示すブロック図である。 表示パネル製造用のマザーガラスにＳＯＩ層を接合する場合を例示する平面図である。 ＳＯＩ層により画素トランジスタが構成されている表示パネルの一例を示す図である。 水素イオン種のエネルギーダイアグラムについて示す図である。 イオンの質量分析結果を示す図である。 イオンの質量分析結果を示す図である。 加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値及び計算値）を示す図である。 加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 加速電圧を６０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 加速電圧を４０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 フィッティングパラメータの比（水素元素比及び水素イオン種比）をまとめた図である。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの
異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って
、本実施の形態及び実施例の記載内容に限定して解釈されるものではない。
（実施の形態１）
本発明に係るＳＯＩ基板の構成を図１に示す。図１においてベース基板１００は、ＳＯＩ
基板において、ＳＯＩ層を設ける基板のことであり、可撓性を有し且つ絶縁表面を有する
基板であり、代表的には可撓性を有する絶縁基板、表面に絶縁層が形成された可撓性を有
する金属基板等である。可撓性を有する絶縁基板としては、ＰＥＴ（ポリエチレンテレフ
タレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、
ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド
、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、ポリフタ
ールアミド等からなるプラスチック基板、または繊維質な材料からなる紙がある。
また、可撓性を有する絶縁基板として、プリプレグを用いることで、後に作製されるＳＯ
Ｉ基板や半導体装置の点圧、線圧による破壊を防ぐことが可能である。プリプレグの代表
例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポ
リエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、
ガラス繊維、または炭素繊維等の繊維体に、エポキシ樹脂、不飽和ポリエステル樹脂、ポ
リイミド樹脂、フッ素樹脂等のマトリックス樹脂を有機溶剤で希釈した組成物を含浸させ
た後、乾燥して有機溶剤を揮発させてマトリックス樹脂を半硬化させたものである。
また、可撓性を有する絶縁基板としては、アルミノシリケートガラス、アルミノホウケイ
酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板を用
いることができる。
表面に絶縁層が形成された可撓性を有する金属基板としては、酸化珪素層、窒化珪素層、
酸化窒化珪素層、窒化アルミニウム層、酸化アルミニウム層等の絶縁層が形成された金属
フィルムまたは金属シート等がある。なお、絶縁層は上記羅列した絶縁層に限定されず、
適宜適用することができる。
ＳＯＩ層１０２は単結晶半導体層であり、代表的には単結晶シリコンが適用される。また
、水素イオン注入剥離法によって多結晶半導体基板から剥離可能であるシリコンや、水素
イオン注入剥離法によって単結晶半導体基板若しくは多結晶半導体基板から剥離可能であ
るゲルマニウムも適用することができる。その他にも、シリコンゲルマニウム、ガリウム
ヒ素、インジウムリンなどの化合物半導体による結晶性半導体基板を適用することもでき
る。
なお、本実施の形態及び実施の形態２以降においては、ＳＯＩ層１０２として代表例とし
て単結晶半導体層を用いて示すが、単結晶半導体基板の代わりに、多結晶半導体基板を用
いた場合は、ＳＯＩ層１０２は多結晶半導体層となる。また、単結晶半導体基板の代わり
に、結晶性半導体基板を用いた場合は、ＳＯＩ層１０２は結晶性半導体層となる。
また、図２に示すように、上記ベース基板１００とＳＯＩ層１０２の間には、平滑であり
活性化された表面を有する接合層（接合界面に形成される層）１０４を設けてもよい。図
２は、ＳＯＩ層１０２の表面に、平滑であり活性化された表面を有する接合層１０４を形
成し、ベース基板１００及び平滑であり活性化された表面を有する接合層１０４を接合し
作製したＳＯＩ基板である。なお、ベース基板１００の表面に、平滑であり活性化された
表面を有する接合層１０４を形成し、平滑であり活性化された表面を有する接合層１０４
及びＳＯＩ層１０２を接合しＳＯＩ基板を作製してもよい。
接合層１０４としては、酸化珪素層が適している。特に有機シランガスを用いて化学気相
成長法により作製される酸化珪素層が好ましい。有機シランガスとしては、珪酸エチル、
テトラメチルシラン、テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラ
シロキサン、ヘキサメチルジシラザン、トリエトキシシラン、トリスジメチルアミノシラ
ン等のシリコン含有化合物を用いることができる。また、接合層１０４として単結晶半導
体基板を高温で加熱処理して形成した熱酸化層や、ケミカルオキサイドを適用することも
できる。ケミカルオキサイドは、例えばオゾン含有水でＳＯＩ層となる単結晶半導体基板
表面を処理することで形成することができる。ケミカルオキサイドは単結晶半導体基板の
表面の平坦性を反映して形成されるので好ましい。
上記平滑であり活性化された表面を有する接合層１０４は、１ｎｍ乃至６００ｎｍ、好ま
しくは５ｎｍ乃至５００ｎｍ、更に好ましくは５ｎｍ乃至２００ｎｍの厚さで設けられる
。この厚さであれば、被形成表面（接合を形成する面）の表面荒れを平滑化すると共に、
当該層の成長表面の平滑性を確保することが可能である。また、接合層１０４を設けるこ
とによって、接合するベース基板とＳＯＩ層との熱歪みを緩和することができる。可撓性
を有し絶縁表面を有する基板を用いたベース基板１００にＳＯＩ層１０２を接合するに際
し、ベース基板１００の接合面またはＳＯＩ層１０２の接合面の一方若しくは双方に、酸
化珪素層、好ましくは熱酸化層、単結晶半導体基板の表面をオゾン水で処理して形成した
酸化珪素層、または有機シランを原材料として形成した酸化珪素層でなる接合層１０４を
設けることで、ベース基板１００及びＳＯＩ層１０２を強固に接合することができる。
図３及び図４は、ベース基板１００及びＳＯＩ層１０２の間に少なくともバリア層１０５
及び接合層１０４を設けた構成を示す。ＳＯＩ層１０２をベース基板１００に接合した場
合に、バリア層１０５を設けることによって、ベース基板１００として用いられる可撓性
を有する絶縁基板、可撓性を有する金属基板、絶縁表面を有し可撓性を有する基板から、
アルカリ金属若しくはアルカリ土類金属のような可動イオン等の不純物が拡散し、ＳＯＩ
層１０２が汚染されることを防ぐことができる。バリア層１０５としては、窒素含有絶縁
層が好ましく、代表的には窒化珪素層、窒化酸化珪素層、酸化窒化珪素層、窒化アルミニ
ウム層、窒化酸化アルミニウム層、若しくは酸化窒化アルミニウム層から選ばれた一の層
又は複数の層を積層して形成する。例えば、ＳＯＩ層１０２側から酸化窒化珪素層、窒化
酸化珪素層を積層してバリア層１２０とすることができる。また、バリア層１０５として
は、エッチングレートの遅い緻密な層を用いることで、さらにバリア機能を高めることが
可能であり、エッチングレートの遅い緻密な層としては、上記窒素含有絶縁層、酸化珪素
層、酸化窒化珪素層、窒化酸化珪素層、窒化アルミニウム層等を形成することができる。
なお、ここで酸化窒化珪素層とは、その組成として、窒素よりも酸素の含有量が多いもの
であって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔ
ｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇ
ｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲とし
て酸素５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が
０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素層とは、その組成
として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定し
た場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５
〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シ
リコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、
酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
図３（Ａ）は本発明に係るＳＯＩ基板の別の構成である。図３（Ａ）は、接合層１０４と
ベース基板１００の間にバリア層１０５を設けた構成を示す。ここでは、ベース基板１０
０にバリア層１０５を設け、ＳＯＩ層１０２表面に接合層１０４を設け、バリア層１０５
及び接合層１０４を接合した構成を示す。なお、この代わりに、ベース基板１００に接合
層１０４を設け、ＳＯＩ層１０２表面にバリア層１０５を設け、バリア層１０５及び接合
層１０４を接合した構成とすることができる。さらには、ベース基板１００またはＳＯＩ
層１０２の一方の表面にバリア層１０５及び接合層１０４を順に積層し、ベース基板１０
０またはＳＯＩ層１０２の他方の表面と接合層１０４を接合した構成とすることができる
。
図３（Ｂ）は、ベース基板１００とＳＯＩ層１０２との間に、接合層１０４及び複数のバ
リア層１０５、１２０を設けた構成を示す。ここでは、ベース基板１００にバリア層１０
５、１２０を設け、ＳＯＩ層１０２表面にバリア層１２０及び接合層１０４を順に積層し
、バリア層１０５及び接合層１０４を接合した構成を示す。なお、この代わりに、ベース
基板１００にバリア層１０５及び接合層１０４を順に積層し、ＳＯＩ層１０２表面にバリ
ア層１２０を設け、バリア層１２０及び接合層１０４を接合した構成とすることができる
。
図４は、少なくともベース基板１００及びＳＯＩ層１０２の間に、バリア層１０５及び接
合層１０４と共に、絶縁層１２１を設けた構成を示す。絶縁層１２１は、ＳＯＩ層１０２
及び接合層１０４の間や、接合層１０４及びバリア層１０５の間や、ベース基板１００及
びバリア層１０５の間に設けることができる。
図４（Ａ）は、ベース基板１００及びＳＯＩ層１０２の間に、接合層１０４、バリア層１
０５、及び絶縁層１２１を設けた構成を示す。ここでは、ベース基板１００にバリア層１
０５を設け、ＳＯＩ層１０２表面に絶縁層１２１及び接合層１０４を順に積層し、バリア
層１０５及び接合層１０４を接合した構成を示す。なお、この代わりに、ベース基板１０
０にバリア層１０５及び接合層１０４を順に積層し、ＳＯＩ層１０２表面に絶縁層１２１
を設け、接合層１０４及び絶縁層１２１を接合した構成とすることができる。
図４（Ｂ）は、図４（Ａ）において、ベース基板１００表面上のほかに、ＳＯＩ層１０２
上にもバリア層１２０を設けた構成を示す。ここでは、ベース基板１００にバリア層１０
５を形成し、ＳＯＩ層１０２表面に絶縁層１２１、バリア層１２０、及び接合層１０４を
順に積層し、バリア層１０５及び接合層１０４を接合した構成を示す。なお、この代わり
に、ベース基板１００にバリア層１０５及び接合層１０４を順に積層し、ＳＯＩ層１０２
表面に絶縁層１２１及びバリア層１２０を順に積層し、接合層１０４及びバリア層１２０
を接合した構成とすることができる。
絶縁層１２１は単結晶半導体基板を高温で加熱処理して形成した熱酸化層が好ましい。ま
た、接合層１０４と同様に有機シランガスを用いて化学気相成長法により堆積した酸化珪
素層を用いても良い。また、絶縁層１２１としてケミカルオキサイドを適用することもで
きる。ケミカルオキサイドは、例えばオゾン含有水でＳＯＩ層となる単結晶半導体基板表
面を処理することで形成することができる。ケミカルオキサイドは単結晶半導体基板の表
面の形状を反映して形成されるため、単結晶半導体基板が平坦であるとケミカルオキサイ
ドも平坦になるので好ましい。
本実施の形態で示すＳＯＩ基板は、可撓性を有する基板上にＳＯＩ層が接合されているた
め、可撓性を有する。また、薄型である。
（実施の形態２）
実施の形態１に示すＳＯＩ基板の製造方法について図５乃至図８を参照して説明する。
図５（Ａ）に示す単結晶半導体基板１０１は清浄化されており、その表面から電界で加速
されたイオンを単結晶半導体基板に照射し、単結晶半導体基板の所定の深さに当該イオン
の元素を含ませ、イオンドーピング層（具体的には、加速されたイオンの元素を含む脆弱
な層のことであり、例えば、水素、ヘリウム若しくはフッ素に代表されるハロゲンを含む
領域をいう。以下、脆弱領域１０３という）を形成する。加速されたイオンの照射はベー
ス基板に転置するＳＯＩ層の厚さを考慮して行われる。当該ＳＯＩ層は、５ｎｍ乃至５０
０ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍ、更に好ましくは１０ｎｍ乃至１００ｎｍ、
更に好ましくは１０ｎｍ乃至５０ｎｍの厚さとする。単結晶半導体基板１０１にイオンを
照射する際の加速電圧はこのような厚さを考慮して設定する。なお、剥離（分離）後にＳ
ＯＩ層の表面を研磨または溶融して平坦化するため、剥離（分離）直後のＳＯＩ層の厚さ
は５０ｎｍ乃至５００ｎｍとしておくことが好ましい。
脆弱領域１０３は、ソースガスとして水素、ヘリウム若しくはフッ素に代表されるハロゲ
ンのガスを用い、プラズマ励起して生成される加速されたイオンを単結晶半導体基板に照
射することで形成される。この場合、一の原子から成る複数の質量の異なるイオン又は複
数の原子から成る質量の異なるイオンを照射することが好ましい。このようなイオンの照
射方法としては、イオンドーピング法、イオン注入法等がある。加速された水素イオンを
単結晶半導体基板に照射する場合には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含ませると共に、
Ｈ３ ＋イオンの割合を高めておくことが好ましい。Ｈ３ ＋イオンの割合を高めておくと導
入効率を高めることができ、照射時間を短縮することができる。このようにＨ＋、Ｈ２ ＋
イオンよりもＨ３ ＋イオンの割合を高くしてイオンを照射すると、Ｈ３ ＋イオンの割合を
高めないでイオンを照射する場合と比べてより単結晶半導体基板１０１に水素イオンを多
く含ませる構成とすることで、少ないイオンの照射量で、後に行われる脆弱領域１０３で
の剥離（分離）を容易に行うことができる。
単結晶半導体基板１０１に加速されたイオンを照射する場合、単結晶半導体基板の表面に
、イオンを高い濃度で照射する必要があり、このため単結晶半導体基板１０１の表面が粗
くなってしまう場合がある。そのため加速されたイオンが照射される面に、酸化珪素層、
窒化珪素層、若しくは窒化酸化珪素層などにより単結晶半導体基板１０１に対する保護層
を５０ｎｍ乃至２００ｎｍの厚さで設けておくことで、イオンが照射される面がダメージ
を受け、平坦性が損なわれるのを防ぐことができるため好ましい。
なお、本明細書においてイオンドーピング法とは、原料ガスから生成されるイオン化した
ガスを質量分離せず、そのまま電界で加速して対象物に照射し、イオン化したガスの元素
を対象物に含ませる方式を指す。イオンドーピング装置を用いると、大面積基板であって
も高効率に高ドーズのイオンドーピングを行うことができる。
また、イオンドーピングの加速電圧は、２０ｋＶ以上１００ｋＶ以下、好ましくは２０ｋ
Ｖ以上７０ｋＶ以下とし、ドーズは、１×１０１６ｉｏｎｓ／ｃｍ２以上４×１０１６ｉ
ｏｎｓ／ｃｍ２以下、好ましくは１×１０１６ｉｏｎｓ／ｃｍ２以上２．５×１０１６ｉ
ｏｎｓ／ｃｍ２以下とすればよい。本実施の形態では、加速電圧８０ｋＶで、ドーズを２
×１０１６ｉｏｎｓ／ｃｍ２としてイオンドーピングを行う。
次に、図５（Ｂ）に示すように、単結晶半導体基板１０１の表面に圧着部材１２２を設け
、単結晶半導体基板１０１及び圧着部材１２２を密着させ加熱し、即ち加熱処理及び加圧
処理を行うことで、後の工程で脆弱領域１０３を劈開面として単結晶半導体基板１０１を
ベース基板１００から剥離（分離）することを容易とする。なお、ここでの劈開面とは、
単結晶半導体基板が分離する領域のことをいい、以下、劈開面を分離領域と示す。加熱処
理の温度は、脆弱領域１０３が分離する温度未満であり、且つ脆弱領域１０３が脆弱とな
る温度であることが好ましい。例えば、２５０℃以上、好ましくは３００℃以上、４００
℃未満、好ましくは３５０℃未満の熱処理を行うことにより、脆弱領域１０３に形成され
た微小な空洞の体積変化が起こるが、単結晶半導体基板表面には圧着部材１２２が設けら
れているため、単結晶半導体基板の表面は平坦性を保つことができる。この結果、脆弱領
域１０３の微小な空洞の体積変化により、脆弱領域１０３に歪みが生じ、脆弱領域に沿っ
て脆弱化することが可能となる。加圧処理においては、ベース基板１００及び単結晶半導
体基板１０１の耐圧性を考慮して接合面に垂直な方向に圧力が加わるように行う。
図５（Ｃ）に示すように、ベース基板１００と単結晶半導体基板１０１とを密接させ、こ
の両者を接合させる態様を示す。接合を行う面は、十分に清浄化しておく。そして、ベー
ス基板１００及び単結晶半導体基板１０１を加圧しながら密着させることにより、ベース
基板１００及び単結晶半導体基板１０１が接合する。この接合はファン・デル・ワールス
力が作用しており、ベース基板１００と単結晶半導体基板１０１とを圧接することで、水
素結合によってファン・デル・ワールス力による接合よりも強固な接合を行うことが可能
である。
良好な接合を行うために、接合を形成する面を活性化することが好ましい。例えば、接合
を行う面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビー
ムを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオ
ンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。
また、可撓性を有し且つ絶縁表面を有する基板、または単結晶半導体層の少なくとも一方
の接合面を、酸素プラズマによる処理や、オゾン水洗浄により、親水化してもよい。この
ような表面処理により、後の加熱処理の温度が２５０℃以上４００℃未満であっても異種
材料間の接合強度を向上させることが容易となる。
なお、ベース基板１００及び単結晶半導体基板１０１の接合の前に行った加熱処理の代わ
りに、ベース基板１００及び単結晶半導体基板１０１を接合した後、ベース基板１００ま
たは単結晶半導体基板１０１からレーザビームを単結晶半導体基板に照射し、脆弱領域１
０３を加熱してもよい。なお、単結晶半導体基板１０１側からレーザビームを照射する場
合は、赤外光のレーザビームを用いる。この結果、脆弱領域が形成され、当該脆弱領域を
分離領域として単結晶半導体基板１０１をベース基板１００から剥離（分離）することが
できる。
図５（Ｄ）に示すように、ベース基板１００と単結晶半導体基板１０１を貼り合わせた後
、脆弱領域１０３を分離領域として単結晶半導体基板１０１をベース基板１００から剥離
（分離）することで、ＳＯＩ基板を得ることができる。単結晶半導体基板１０１の表面は
ベース基板１００と接合しているので、ベース基板１００上には単結晶半導体基板１０１
と同じ結晶性を有するＳＯＩ層１０２が残存することとなる。
脆弱領域１０３を分離領域として単結晶半導体基板１０１をベース基板１００から剥離（
分離）する前に、剥離（分離）を容易に行うためにきっかけをつくることが好ましい。具
体的には、脆弱領域１０３及びＳＯＩ層１０２の密着性を選択的（部分的）に低下させる
前処理を行うことで、剥離（分離）不良が少なくなり、さらに歩留まりも向上する。代表
的には、ベース基板１００または単結晶半導体基板１０１から脆弱領域１０３にレーザビ
ームまたはダイサーで溝を形成する例がある。
また、単結晶半導体基板１０１をベース基板１００から剥離（分離）する際、ベース基板
１００または単結晶半導体基板１０１の少なくとも一方の表面に、光または熱により剥離
可能な粘着シートを設け、ベース基板１００または単結晶半導体基板１０１の一方を固定
し、他方を引き剥がすことで、さらに剥離（分離）が容易となる。このとき、ベース基板
１００または単結晶半導体基板１０１の他方に支持部材を設けることで引き剥がし工程が
容易となる。
なお、剥離（分離）により得られるＳＯＩ層は、その表面を平坦化するため、化学的機械
的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を行
うことが好ましい。また、ＣＭＰ等の物理的研磨手段を用いず、ＳＯＩ層の表面にレーザ
ビームを照射して平坦化を行ってもよい。なお、レーザビームを照射する際は、酸素濃度
が１０ｐｐｍ以下の窒素雰囲気下で行うことが好ましい。これは、酸素雰囲気下でレーザ
ビームの照射を行うとＳＯＩ層表面が荒れる恐れがあるからである。また、得られたＳＯ
Ｉ層の薄層化を目的として、ＣＭＰ等を行ってもよい。
また、図５（Ｂ）に示す単結晶半導体基板１０１の表面に圧着部材１２２を設ける前に、
単結晶半導体基板１０１表面に接合層１０４を形成してもよい。また、図５（Ｂ）に示す
単結晶半導体基板１０１の表面に圧着部材１２２を設け、単結晶半導体基板１０１及び圧
着部材１２２を密着させ加熱した後、単結晶半導体基板１０１表面に接合層１０４を形成
してもよい。その後、図５（Ｃ）に示すように、接合層１０４及びベース基板１００を密
接させることで、容易にこの両者を接合させることができる。
本実施の形態により、耐熱性の低い可撓性基板と単結晶半導体基板を接合し、ＳＯＩ基板
を作製することができる。本構成によれば、プラスチック基板等の耐熱温度が低い基板で
あっても、接合力が強固な接合部によって基板と接合されたＳＯＩ層を有するＳＯＩ基板
を歩留まり高く得ることができる。また、可撓性を有し、薄型であるＳＯＩ基板を作製す
ることができる。
（実施の形態３）
次に、上記実施の形態とは異なるＳＯＩ基板の作製方法について、図６を用いて示す。
図６では、接合層を用いてベース基板１００及び単結晶半導体基板１０１を接合する形態
を示す。また、圧着部材を用いず、ベース基板１００及び単結晶半導体基板１０１を接合
する形態を示す。
図５（Ａ）と同様に、図６（Ａ）に示すように、清浄化された単結晶半導体基板１０１の
表面から電界で加速されたイオンを照射して単結晶半導体基板の所定の深さに当該イオン
の元素を含ませ、脆弱領域１０３を形成する。
次に、図６（Ｂ）に示すように、単結晶半導体基板１０１に少なくともキャップ層１２３
及び接合層１０４を形成する。ここでは、単結晶半導体基板１０１の表面にキャップ層１
２３を形成し、キャップ層１２３上に接合層１０４を形成する。
ここでは、接合層１０４またはキャップ層１２３の少なくとも一方の厚さが厚い方が好ま
しい。後の工程で加熱処理を行うことで、脆弱領域１０３に形成された微小な空洞の体積
変化が起こるが、単結晶半導体基板表面にはキャップ層１２３が設けられており、単結晶
半導体基板の表面は平坦性を保つことができるため、その上に設けられる接合層１０４の
平坦性をも保つことができる。この結果、脆弱領域１０３の微小な空洞の体積変化により
、脆弱領域１０３に歪みが生じ、脆弱領域に沿って脆弱化することが可能となる。特に、
キャップ層１２３の厚さを厚くすることで、加熱処理の際、単結晶半導体基板１０１の表
面に対して垂直方向に力が加わるため単結晶半導体基板の照射面の平坦性を保ちつつ、脆
弱領域を形成する効果がある。
キャップ層１２３としては、窒素含有絶縁層や酸化珪素層の単層や積層とすることができ
る。なお、キャップ層１２３の一部または全部を窒素含有絶縁層で形成することで、キャ
ップ層１２３はバリア層としても機能するため好ましい。
次に、加熱して、脆弱領域１０３の微小な空洞の体積を変化させる。この結果、後の工程
で脆弱領域を分離領域として単結晶半導体基板１０１をベース基板１００から剥離（分離
）することを容易とする。加熱処理の温度は、脆弱領域１０３が剥離（分離）する温度未
満であり、且つ脆弱領域１０３が形成される温度以上であることが好ましい。例えば、２
５０℃以上、好ましくは３００℃以上、４００℃未満、好ましくは３５０℃未満の熱処理
が好ましい。
図６（Ｃ）は、キャップ層１２３及び接合層１０４が形成された単結晶半導体基板１０１
の接合層１０４とベース基板１００を密着させて接合する工程を示している。単結晶半導
体基板１０１上の接合層１０４とベース基板１００を密着させることにより接合する。
良好な接合を行うために、接合層１０４またはベース基板１００の少なくとも一方の表面
を活性化しておいても良い。例えば、接合を行う面に原子ビーム若しくはイオンビームを
照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガ
ス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プ
ラズマ照射若しくはラジカル処理を行う。また、ベース基板１００、または接合層１０４
の少なくとも一方の接合面を、酸素プラズマによる処理や、オゾン水洗浄により、親水化
してもよい。このような表面処理により４００℃未満の温度であっても異種材料間の接合
を行うことが容易となる。
その後、図６（Ｄ）で示すように単結晶半導体基板１０１を剥離（分離）することで、Ｓ
ＯＩ基板を得ることができる。なお、剥離（分離）により得られるＳＯＩ層は、その表面
を平坦化することが好ましい。また、得られたＳＯＩ層の薄層化を目的として、ＣＭＰ等
を行ってもよい。また、脆弱領域１０３を分離領域として単結晶半導体基板１０１をベー
ス基板１００から剥離（分離）する前に、剥離（分離）を容易に行うためにきっかけをつ
くってもよい。さらには、単結晶半導体基板１０１をベース基板１００から剥離（分離）
する際、ベース基板１００または単結晶半導体基板１０１の少なくとも一方の表面に光ま
たは熱により剥離可能な粘着シートを設け、ベース基板１００または単結晶半導体基板１
０１の一方を固定し、他方を引き剥がすことで、さらに剥離（分離）が容易となる。この
とき、ベース基板１００または単結晶半導体基板１０１の他方に支持部材を設けることで
引き剥がし工程が容易となる。
なお、ベース基板１００及び単結晶半導体基板１０１の接合の前に行った加熱処理の代わ
りに、ベース基板１００及び単結晶半導体基板１０１を接合した後、ベース基板１００ま
たは単結晶半導体基板１０１からレーザビームを単結晶半導体基板に照射し、脆弱領域１
０３を加熱してもよい。なお、単結晶半導体基板１０１側からレーザビームを照射する場
合は、単結晶半導体基板が吸収する波長のレーザビーム、代表的には赤外光のレーザビー
ムを用いる。この結果、脆弱領域を分離領域として単結晶半導体基板１０１をベース基板
１００から剥離（分離）することができる。
本実施の形態により、耐熱性の低い可撓性基板と単結晶半導体基板を接合し、ＳＯＩ基板
を作製することができる。本構成によれば、プラスチック基板等の耐熱温度が低い基板で
あっても、接合力が強固な接合部によって基板と接合されたＳＯＩ層を有するＳＯＩ基板
を歩留まり高く得ることができる。また、可撓性を有し、薄型であるＳＯＩ基板を作製す
ることができる。
（実施の形態４）
次に、上記実施の形態とは異なるＳＯＩ基板の作製方法について、図７を用いて示す。
ここでは、支持基板上に剥離層を形成し、剥離層上にＳＯＩ層を形成し、ＳＯＩ層上にベ
ース基板を貼り付けた後、支持基板からベース基板を剥離して、ＳＯＩ基板を作製する。
図７（Ａ）に示すように、支持基板１３０上に剥離層１３１を形成し、剥離層１３１上に
絶縁層１３２を形成する。ここでは、支持基板１３０としては、剥離層を形成するための
基板であり、脆弱領域に亀裂を生じさせる加熱処理温度（代表的には、４００℃乃至６０
０℃）に耐えうる耐熱性を有する基板が好ましく、代表的には、ガラス基板、石英基板、
セラミック基板、金属基板、シリコンウエハー等を用いることができる。
剥離層１３１としては、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により
、タングステン、モリブデン、チタン、タンタル、ニオブ、ニッケル、コバルト、ジルコ
ニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、及び珪素
の中から選択された元素、又は元素を主成分とする合金材料、又は元素を主成分とする化
合物材料からなる層を、単層または複数の層を積層させて形成する。剥離層１３１として
珪素を含む層を形成する場合、珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のい
ずれの場合でもよい。ここでは、塗布法は、溶液を被処理物上に吐出させて形成する方法
であり、例えばスピンコーティング法や液滴吐出法を含む。また、液滴吐出法とは微粒子
を含む組成物の液滴を微細な孔から吐出して所定の形状のパターンを形成する方法である
。
剥離層１３１が単層構造の場合、好ましくは、タングステン、モリブデン、又はタング
ステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは
酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステ
ンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タング
ステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する
。
剥離層１３１が積層構造の場合、好ましくは、１層目として金属層を形成し、２層目と
して金属酸化物層を形成する。代表的には、１層目としてタングステン、モリブデン、又
はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、
モリブデン、又はタングステンとモリブデンの混合物の酸化物、タングステン、モリブデ
ン、又はタングステンとモリブデンの混合物の窒化物、タングステン、モリブデン、又は
タングステンとモリブデンの混合物の酸化窒化物、又はタングステン、モリブデン、又は
タングステンとモリブデンの混合物の窒化酸化物を含む層を形成する。
剥離層１３１として、１層目として金属層、２層目として金属酸化物層の積層構造を形
成する場合、金属層、例えばタングステンを含む層を形成し、その上層に酸化物で形成さ
れる絶縁層１３２、例えば酸化珪素層を形成することで、タングステンを含む層と絶縁層
との界面に、金属酸化物層、例えばタングステンの酸化物を含む層が形成されることを活
用してもよい。さらには、金属層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等
の酸化力の強い溶液での処理等を行って金属酸化物層を形成してもよい。
さらには、剥離層１３１として、１層目として金属層、２層目として金属窒化物層、金属
酸化窒化物層を形成してもよい。代表的には、１層目としてタングステンを含む層を形成
した後、２層目として、窒化タングステン層、酸化窒化タングステン層を形成すればよい
。
絶縁層１３２としては、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により
、無機化合物を用いて単層又は多層で形成する。無機化合物の代表例としては、酸化珪素
、窒化珪素、酸化窒化珪素、窒化酸化珪素等がある。なお、下地層として機能する絶縁層
１３２に、窒化珪素、窒化酸化珪素、酸化窒化珪素等を用いることにより、外部から後に
形成される素子層へ水分や、酸素等の気体が侵入することを防止することができる。
さらには、絶縁層１３２を積層構造としても良い。例えば、無機化合物を用いて積層して
もよく、代表的には、酸化珪素、窒化酸化珪素、窒化珪素、または酸化窒化珪素の２つ以
上を積層して形成しても良い。
次に、実施の形態２または３に示す工程により脆弱化された脆弱領域１０３を有する単結
晶半導体基板１０１と、絶縁層１３２とを密着させることで接合する。
良好な接合を行うために、絶縁層１３２または単結晶半導体基板１０１の少なくとも一方
の表面を活性化しておいても良い。例えば、接合を行う面に原子ビーム若しくはイオンビ
ームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不
活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他
に、プラズマ照射若しくはラジカル処理を行う。また、絶縁層１３２、または単結晶半導
体基板の少なくとも一方の接合面を、酸素プラズマによる処理や、オゾン水洗浄により、
親水化してもよい。このような表面処理により２５０℃以上４００℃未満の温度であって
も異種材料間の接合を行うことが容易となる。
図７（Ｂ）に示すように、加熱処理、さらには加圧処理を行うことで、脆弱領域１０３を
分離領域として単結晶半導体基板１０１を支持基板１３０から剥離（分離）する。加熱処
理の温度は、支持基板１３０の耐熱温度以下であることが好ましい。例えば、４００℃乃
至６００℃の熱処理を行うことにより、脆弱領域１０３に形成された微小な空洞の体積変
化が起こり、脆弱領域１０３に沿って分離することが可能となる。
このとき、加熱処理の代わりに、単結晶半導体基板１０１からレーザビームを照射して、
脆弱領域１０３に形成された微小な空洞の体積変化を行っても良い。レーザビームとして
は、単結晶半導体基板を透過し、脆弱領域１０３に含まれる元素に吸収される波長を用い
ることが好ましく、代表的には赤外光を用いることができる。
単結晶半導体基板を剥離（分離）した後、ＳＯＩ層の表面を平坦化することが好ましい。
また、得られたＳＯＩ層の薄層化を目的として、ＣＭＰ等を行ってもよい。また、脆弱領
域１０３を分離領域として単結晶半導体基板１０１を支持基板１３０から剥離（分離）す
る前に、剥離（分離）を容易に行うためにきっかけをつくってもよい。さらには、単結晶
半導体基板１０１を支持基板１３０から剥離（分離）する際、支持基板１３０または単結
晶半導体基板１０１の少なくとも一方の表面に、光または熱により剥離可能な粘着シート
を設け、支持基板１３０または単結晶半導体基板１０１の一方を固定し、他方を引き剥が
すことで、さらに剥離（分離）が容易となる。このとき、支持基板１３０または単結晶半
導体基板１０１の他方に支持部材を設けることで引き剥がし工程が容易となる。
次に、図７（Ｃ）に示すように、ＳＯＩ層１０２にベース基板１００を熱圧着することに
より、ＳＯＩ層１０２にベース基板１００を固着させることができる。また。ＳＯＩ層１
０２に接着材（図示しない）を用いてベース基板１００を固着することができる。また、
実施の形態２に示すように、ＳＯＩ層１０２とベース基板１００を密着させて、接合して
もよい。
次に、図７（Ｄ）に示すように、支持基板１３０からＳＯＩ層１０２が固着されたベース
基板１００を物理的手段により剥離する。物理的手段とは、力学的手段または機械的手段
を指し、何らかの力学的エネルギー（機械的エネルギー）を変化させる手段を指しており
、その手段は、代表的には機械的な力を加えること（例えば人間の手や把持具で引き剥が
す処理や、ローラーを回転させながら分離する処理）である。このとき、ベース基板１０
０または支持基板１３０の少なくとも一方の表面に、光または熱により剥離可能な粘着シ
ートを設けると、さらに剥離が容易となる。
また、剥離層１３１及び絶縁層１３２の界面に液体を浸透させて支持基板１３０からベ
ース基板１００を剥離してもよい。
ここでは、剥離層１３１及び絶縁層１３２の界面、剥離層１３１、または支持基板１３０
及び剥離層１３１の界面のいずれかで剥離が生じ、支持基板１３０から素子層を剥離する
ことができる。
なお、上記剥離工程の前に、剥離を容易に行うために、剥離層１３１にきっかけをつくっ
てもよい。さらには、単結晶半導体基板１０１を支持基板１３０から剥離する際、支持基
板１３０または単結晶半導体基板１０１の少なくとも一方の表面に、光または熱により剥
離可能な粘着シートを設け、ベース基板１００または支持基板１３０の一方を固定し、他
方を引き剥がすことで、さらに剥離が容易となる。このとき、支持基板１３０または単結
晶半導体基板１０１の他方に支持部材を設けることで引き剥がし工程が容易となる。
この後、ＳＯＩ層１０２表面に接合される絶縁層１３２を除去してもよい。以上の工程に
より、ＳＯＩ基板を作製することができる。本形態によれば、脆弱領域が形成された単結
晶半導体基板を加熱してＳＯＩ層を剥離した後、当該ＳＯＩ層にベース基板を固着する。
また、ハンドリングのしやすい支持基板上に一旦ＳＯＩ層を保持した後、当該ＳＯＩ層に
ベース基板を固着し、支持基板からＳＯＩ層を剥離する。このため、耐熱性の低いベース
基板上にＳＯＩ層が設けられたＳＯＩ基板を歩留まり高く作製することができる。
本実施の形態により、耐熱性の低い可撓性基板と単結晶半導体基板を接合し、ＳＯＩ基板
を作製することができる。本構成によれば、プラスチック基板等の耐熱温度が低い基板で
あっても、接合力が強固な接合部によって基板と接合されたＳＯＩ層を有するＳＯＩ基板
を歩留まり高く得ることができる。また、支持基板は可撓性を有する基板と比較して扱い
やすいため、作製工程におけるハンドリングがしやすく、歩留まりを高めることができる
。また、可撓性を有し、薄型であるＳＯＩ基板を作製することができる。
（実施の形態５）
次に、上記実施の形態とは異なるＳＯＩ基板の作製方法について、図８を用いて示す。
ここでは、ベース基板１００として、耐熱温度が７００℃以下であるベース基板１００を
用いてＳＯＩ基板を作製する。
図５（Ａ）と同様に、図８（Ａ）に示すように、清浄化された単結晶半導体基板１０１に
電界で加速されたイオンを照射し単結晶半導体基板の所定の深さに含ませ、脆弱領域１０
３を形成する。
次に、図８（Ｂ）に示すように、単結晶半導体基板１０１に少なくとも接合層１０４を形
成する。ここでは、単結晶半導体基板１０１の表面にバリア層１０５を形成し、バリア層
１０５上に接合層１０４を形成する。
バリア層１０５としては、少なくとも窒素含有絶縁層を含むことが好ましい。窒化含有絶
縁層は、代表的には窒化珪素層、窒化酸化珪素層、酸化窒化珪素層、窒化アルミニウム層
、窒化酸化アルミニウム層、若しくは酸化窒化アルミニウム層から選ばれた一又は複数の
層を積層して形成する。例えば、単結晶半導体基板１０１側から酸化窒化珪素層、窒化酸
化珪素層を積層してバリア層１０５とすることができる。バリア層１０５は、プラズマＣ
ＶＤ法、スパッタリング法等を用いて形成することができる。
図８（Ｃ）は、単結晶半導体基板１０１の接合層１０４とベース基板１００とを密着させ
て接合を行う工程を示している。単結晶半導体基板１０１上の接合層１０４とベース基板
１００を密着させることで接合する。ここでは、ベース基板１００の耐熱温度が７００℃
以下であることが好ましく、代表的には、可撓性を有するガラス基板、可撓性を有し且つ
絶縁層を有する金属フィルム等を用いることができる。このような耐熱性を有することで
、脆弱領域１０３に沿って分離することが可能とするための加熱処理を行うことができる
。
良好な接合を行うために、ベース基板１００または接合層１０４の少なくとも一方の表面
を活性化しておいても良い。例えば、接合を行う面に原子ビーム若しくはイオンビームを
照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガ
ス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プ
ラズマ照射若しくはラジカル処理を行う。また、可撓性を有し且つ絶縁表面を有する基板
、または単結晶半導体基板の少なくとも一方の接合面を、酸素プラズマによる処理や、オ
ゾン水洗浄により、親水化してもよい。このような表面処理により２５０℃以上４００℃
未満の温度であっても異種材料間の接合を行うことが容易となる。
その後、加熱処理、さらには加圧処理を行うことで、図８（Ｄ）で示すように、脆弱領域
１０３を分離領域として単結晶半導体基板１０１をベース基板１００から剥離（分離）す
ることができる。加熱処理の温度は、ベース基板１００の耐熱温度以下であることが好ま
しい。例えば、４００℃乃至６００℃の熱処理を行うことにより、脆弱領域１０３に形成
された微小な空洞の体積変化が起こり、脆弱領域１０３に沿って分離することが可能とな
る。加圧処理においては、ベース基板１００及び単結晶半導体基板１０１の耐圧性を考慮
して、接合面に垂直な方向に圧力が加わるように行う。
このとき、加熱処理の代わりに、単結晶半導体基板１０１からレーザビームを照射して、
脆弱領域１０３に形成された微小な空洞の体積変化を行っても良い。レーザビームとして
は、単結晶半導体基板を透過し、脆弱領域１０３に含まれる元素に吸収される波長を用い
ることが好ましく、代表的には赤外光を用いることができる。
また、加熱処理の代わりに、ベース基板１００及び単結晶半導体基板１０１を接合した後
、ベース基板１００からレーザビームを単結晶半導体基板に照射し、脆弱領域１０３を加
熱してもよい。この結果、脆弱領域を分離領域として単結晶半導体基板１０１をベース基
板１００から剥離（分離）することができる。
なお、剥離（分離）により得られるＳＯＩ層は、その表面を平坦化することが好ましい。
また、得られたＳＯＩ層の薄層化を目的として、ＣＭＰ等を行ってもよい。また、脆弱領
域１０３を分離領域として単結晶半導体基板１０１をベース基板１００から剥離（分離）
する前に、剥離（分離）を容易に行うためにきっかけをつくってもよい。さらには、単結
晶半導体基板１０１をベース基板１００から剥離（分離）する際、ベース基板１００また
は単結晶半導体基板１０１の少なくとも一方の表面に光または熱により剥離可能な粘着シ
ートを設け、ベース基板１００または単結晶半導体基板１０１の一方を固定し、他方を引
き剥がすことで、さらに剥離（分離）が容易となる。このとき、ベース基板１００または
単結晶半導体基板１０１の他方に支持部材を設けることで引き剥がし工程が容易となる。
このように、本形態によれば、ガラス基板等の耐熱温度が７００℃以下のベース基板１０
０であっても、ベース基板との接合部の接合力が強固なＳＯＩ層１０２を得ることができ
る。ベース基板１００として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、
バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種
ガラス基板を適用することが可能となる。すなわち、一辺が１メートルを超える基板上に
単結晶半導体層を形成することができる。このような大面積基板を使って液晶ディスプレ
イのような表示装置のみならず、半導体集積回路を製造することができる。
また、本実施の形態の半導体装置は、可撓性を有し且つ絶縁表面を有する支持基板に接合
された単結晶半導体層によって集積回路が形成することで、処理速度の高速化、及び低消
費電力化を図った半導体装置を作製することができる。また、可撓性を有し、薄型である
半導体装置を作製することができる。
（実施の形態６）
次に、上記実施の形態１乃至５に示すＳＯＩ基板を用いた半導体装置について図９と図１
０を参照して説明する。ここでは、図６及び図８に示すように、接合層１０４を用いて単
結晶半導体基板とベース基板を接合したＳＯＩ基板を用いて半導体装置を作製した形態を
示すが、図５及び図７に示すように、接合層を用いず単結晶半導体基板及びベース基板を
接合したＳＯＩ基板を用いることができる。また、ＳＯＩ基板のベース基板に支持基板を
貼り付けてもいい。また、ＳＯＩ基板を保持する保持部材によってＳＯＩ基板を保持する
ことで、撓みやすい可撓性基板でも歩留まり高く半導体装置を作製することができる。保
持部材としては、ローラー、把持具等がある。
図９（Ａ）において、ベース基板１００に接合層１０４及びバリア層１０５を介してＳＯ
Ｉ層１０２が設けられている。ＳＯＩ層１０２上には、素子形成領域に合わせて窒化珪素
層１２４、酸化珪素層１２５を形成する。酸化珪素層１２５は、素子分離のためにＳＯＩ
層１０２をエッチングするときのハードマスクとして用いる。窒化珪素層１２４はエッチ
ングストッパーとして用いる。
ＳＯＩ層１０２の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍとす
る。ＳＯＩ層１０２の厚さは、図５で説明した脆弱領域１０３の深さを制御することによ
り適宜設定できる。ＳＯＩ層１０２にはしきい値電圧を制御するために、硼素、アルミニ
ウム、ガリウムなどのｐ型不純物を添加する。例えば、ｐ型不純物として硼素を５×１０
１６ｃｍ−３以上１×１０１８ｃｍ−３以下の濃度で添加すれば良い。
図９（Ｂ）は、酸化珪素層１２５をマスクとしてＳＯＩ層１０２、接合層１０４をエッチ
ングする工程である。次に、ＳＯＩ層１０２及び接合層１０４の露出した端面に対してプ
ラズマ処理を行うことにより窒化する。この窒化処理により、少なくともＳＯＩ層１０２
の周辺端部には窒化珪素層１０７が形成される。窒化珪素層１０７は絶縁性であり、ＳＯ
Ｉ層１０２の端面でのリーク電流が流れるのを防止する効果がある。また、耐酸化作用が
あるので、ＳＯＩ層１０２とバリア層１０５との間に、端面から酸化層が成長してバーズ
ピークが形成されるのを防ぐことができる。
図９（Ｃ）は、素子分離絶縁層１０８を堆積する工程である。素子分離絶縁層１０８には
、ＴＥＯＳを用いて化学気相成長法で堆積した酸化珪素膜を用いる。素子分離絶縁層１０
８はＳＯＩ層１０２が埋め込まれるように厚く堆積する。
図９（Ｄ）は窒化珪素層１２４が露出するまで素子分離絶縁層１０８を除去する工程を示
している。この除去工程は、ドライエッチングによって行うこともできるし、化学的機械
研磨処理によって行っても良い。窒化珪素層１２４はエッチングストッパーとなる。素子
分離絶縁層１０８はＳＯＩ層１０２の間に埋め込まれるように残存する。窒化珪素層１２
４はその後除去する。
図９（Ｅ）において、ＳＯＩ層１０２が露出した後、ゲート絶縁層１０９、ゲート電極１
１０、サイドウオール絶縁層１１１を形成し、第１不純物領域１１２、第２不純物領域１
１３を形成する。絶縁層１１４は窒化珪素層で形成し、ゲート電極１１０をエッチングす
るときのハードマスクとして用いる。
図１０（Ａ）において、層間絶縁層１１５を形成する。層間絶縁層１１５はＢＰＳＧ（Ｂ
ｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）層を形成してリフロー
により平坦化させる。また、ＴＥＯＳを用いて酸化珪素層を形成し化学的機械研磨処理に
よって平坦化しても良い。平坦化処理においてゲート電極１１０上の絶縁層１１４はエッ
チングストッパーとして機能する。層間絶縁層１１５にはコンタクトホール１１６を形成
する。コンタクトホール１１６は、サイドウオール絶縁層１１１を利用してセルフアライ
ンコンタクトの構成となっている。
その後、図１０（Ｂ）で示すように、六フッ化タングステンを用い、ＣＶＤ法でコンタク
トプラグ１１７を形成する。さらに絶縁層１１８を形成し、コンタクトプラグ１１７に合
わせて開口を形成して配線１１９を設ける。配線１１９はアルミニウム若しくはアルミニ
ウム合金で形成し、上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなど
の金属層を形成する。
ここでは、ＳＯＩ層１０２から絶縁層１１８及び配線１１９までの積層体を素子層１３５
と示す。
この後、素子層１３５に複数の半導体装置が含まれる場合、素子層１３５及びベース基板
１００を分断して、複数の半導体装置を切り出してもよい。このような工程により、複数
の半導体装置を作製することができる。
このように、ベース基板１００に接合されたＳＯＩ層１０２を用いて半導体素子、代表的
には電界効果トランジスタを作製することができる。本形態に係るＳＯＩ層１０２は、結
晶方位が一定の単結晶半導体であるため、均一で高性能な電界効果トランジスタを得るこ
とができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不
均一性を抑制し、高移動化などの高性能化を達成することができる。さらには、ベース基
板１００及びＳＯＩ層１０２の間にバリア層１０５が設けられているため、ベース基板か
らの不純物がＳＯＩ層に侵入することを防ぐことが可能であるため、素子層に形成される
トランジスタの特性ばらつきを抑えることができる。また、可撓性を有し、薄型である半
導体装置を作製することができる。
（実施の形態７）
次に、上記実施の形態１乃至５に示すＳＯＩ基板を用いた半導体装置の作製方法について
図１１及び図１２を参照して説明する。ここでは、図６及び図８に示すように、接合層１
０４を用いて単結晶半導体基板とベース基板を接合したＳＯＩ基板を用いて半導体装置を
作製した形態を示すが、図５及び図７に示すように、接合層を用いず単結晶半導体基板及
びベース基板を接合したＳＯＩ基板を用いることができる。また、ＳＯＩ基板のベース基
板に支持基板を貼り付けてもいい。また、ＳＯＩ基板を保持する保持部材によってＳＯＩ
基板を保持することで、撓みやすい可撓性基板でも歩留まり高く半導体装置を作製するこ
とができる。保持部材としては、ローラー、把持具等がある。
図６（Ａ）と同様に、図１１（Ａ）に示すように、単結晶半導体基板１０１にその表面か
ら電界で加速されたイオンを照射し単結晶半導体基板の所定の深さに含ませ、脆弱領域１
０３を形成する。次に、単結晶半導体基板１０１の表面にキャップ層１２３及び接合層１
０４を順に積層する。この後、加熱して脆弱領域１０３をさらに脆弱化する。また、キャ
ップ層１２３の代わりに、実施の形態２に示すように、接合層１０４に圧着部材を設けた
後、加熱して、脆弱領域１０３をさらに脆弱化してもよい。
図１１（Ｂ）は、支持基板１３０上に形成された絶縁層１３２と単結晶半導体基板１０１
の接合層１０４の表面とを密接させ、この両者を接合させる態様を示す。
支持基板１３０上に剥離層１３１を形成し、剥離層１３１上に絶縁層１３２を形成する。
次に、支持基板１３０上に形成される絶縁層１３２と単結晶半導体基板１０１表面に形成
される接合層１０４を密着させ、絶縁層１３２及び接合層１０４を接合する。この接合は
ファン・デル・ワールス力が作用しており、支持基板１３０と単結晶半導体基板１０１と
を圧接することで水素結合により強固な接合を行うことが可能である。
さらに、良好な接合を行うために、表面を活性化しておいても良い。例えば、接合を行う
面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利
用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビー
ムを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このよ
うな表面処理により２５０℃以上４００℃未満の温度であっても異種材料間の接合を行う
ことが容易となる。
図１１（Ｃ）において、支持基板１３０と単結晶半導体基板１０１を貼り合わせた後、単
結晶半導体基板１０１を４００℃乃至６００℃で加熱処理し、脆弱領域１０３に亀裂を生
じさせ、脆弱領域１０３を分離領域として単結晶半導体基板１０１を支持基板１３０から
剥離（分離）する。接合層１０４は支持基板１３０と接合しているので、支持基板１３０
上には単結晶半導体基板１０１と同じ結晶性を有するＳＯＩ層１０２が残存することとな
る。
なお、上記加熱処理の代わりに、支持基板１３０及び単結晶半導体基板１０１を接合した
後、支持基板１３０からレーザビームを単結晶半導体基板に照射し、脆弱領域１０３を加
熱してもよい。この結果、脆弱領域を分離領域として単結晶半導体基板１０１を支持基板
１３０から剥離（分離）することができる。
この後、ＳＯＩ層１０２の表面を平坦化することが好ましい。平坦化方法としては、ＣＭ
Ｐを用いることができる。または、ＳＯＩ層１０２の表面にレーザビームを照射し、表面
を溶融して平坦化することができる。
次に、図９及び図１０の工程を経て、ＳＯＩ層１０２を用いてトランジスタを含む素子層
１３５を形成する。次に、素子層１３５上にベース基板１３６を設ける。ベース基板１３
６及び素子層１３５を熱圧着することにより、素子層１３５にベース基板１３６を固着さ
せることができる。また。素子層１３５に接着材（図示しない）を用いてベース基板１３
６を固着することができる。（図１１（Ｄ）参照）。ベース基板１３６としては、上記ベ
ース基板１００の代表例に列挙したものを適宜用いることができる。
この後、後の剥離工程を容易に行うために、ベース基板１３６から、素子層１３５及び剥
離層１３１にレーザビームを照射して、溝を形成してもよい。溝を形成するために照射す
るレーザビームとしては、剥離層１３１、または素子層１３５を構成する層のいずれかが
吸収する波長を有するレーザビームが好ましく、代表的には、紫外領域、可視領域、又は
赤外領域のレーザビームを適宜選択して照射する。
次に、図１２（Ａ）に示すように、支持基板１３０から素子層１３５を物理的手段により
剥離する。または、剥離層１３１及び絶縁層１３２の界面に液体を浸透させて支持基板１
３０から素子層１３５を剥離する。
ここでは、剥離層１３１及び絶縁層１３２の界面、剥離層１３１、または支持基板１３０
及び剥離層１３１の界面のいずれかで剥離が生じ、支持基板１３０から素子層１３５を剥
離することができる。
なお、素子層１３５及びベース基板１３６を支持基板１３０から剥離する際、支持基板１
３０またはベース基板１３６の少なくとも一方の表面に光または熱により剥離可能な粘着
シートを設け、支持基板１３０またはベース基板１３６の一方を固定し、他方を引き剥が
すことで、さらに剥離が容易となる。このとき、支持基板１３０またはベース基板１３６
の他方に支持部材を設けることで引き剥がし工程が容易となる。
次に、図１２（Ｂ）に示すように、絶縁層１３２に可撓性基板１３７を固着させる。可撓
性基板１３７の材料及び固着方法はベース基板１３６と同様のものを適用することができ
る。
この後、素子層１３５に複数の半導体装置が含まれる場合、素子層１３５、ベース基板１
３６及び可撓性基板１３７を分断して、複数の半導体装置を切り出してもよい。このよう
な工程により、複数の半導体装置を作製することができる。
このように、支持基板１３０に接合されたＳＯＩ層１０２を用いた電界効果トランジスタ
を含む素子層を作製した後、当該素子層を用いて、可撓性を有し且つ薄型である半導体装
置を作製することができる。本形態に係るＳＯＩ層１０２は、結晶方位が一定の単結晶半
導体であるため、均一で高性能な電界効果トランジスタを得ることができる。すなわち、
閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動
化などの高性能化を達成することができる。さらには、ベース基板１３６及びＳＯＩ層１
０２の間にバリア層１０５が設けられているため、ベース基板からの不純物がＳＯＩ層に
侵入することを防ぐことが可能であるため、素子層に形成されるトランジスタの特性ばら
つきを抑えることができる。
また、支持基板上に接合したＳＯＩ層を用いて電界効果トランジスタを形成した後、支持
基板から電界効果トランジスタを有する素子層を剥離して、可撓性を有し薄型の半導体装
置を作製する。このため、作製工程における支持基板の取り扱いが容易になり、歩留まり
を高めることができる。
（実施の形態８）
上記実施の形態１乃至５に示すＳＯＩ基板を用いた半導体装置について図１３及び図１４
を参照して説明する。ここでは、図６及び図８に示すように、接合層１０４を用いて単結
晶半導体基板とベース基板を接合したＳＯＩ基板を用いて半導体装置を作製した形態を示
すが、図５及び図７に示すように、接合層を用いず単結晶半導体基板及びベース基板を接
合したＳＯＩ基板を用いることができる。また、ＳＯＩ基板のベース基板側に支持基板を
貼り付けてもいい。また、ＳＯＩ基板を保持する保持部材によってＳＯＩ基板を保持する
ことで、撓みやすい可撓性基板でも歩留まり高く半導体装置を作製することができる。保
持部材としては、ローラー、把持具等がある。
図６（Ａ）と同様に、図１３（Ａ）に示すように、単結晶半導体基板１０１にその表面か
ら電界で加速されたイオンを照射し単結晶半導体基板の所定の深さに含ませ、脆弱領域１
０３を形成する。次に、単結晶半導体基板１０１の表面にキャップ層１２３及び接合層１
０４を順に積層する。次に、単結晶半導体基板１０１を２５０℃以上、好ましくは３００
℃以上、４００℃未満、好ましくは３５０℃未満で加熱処理し、脆弱領域１０３をさらに
脆弱にする。ここでは、単結晶半導体基板１０１表面にキャップ層１２３が形成されるた
め、単結晶半導体基板１０１の表面及び接合層１０４の表面の平坦を保ちながら、脆弱領
域１０３をさらに脆弱にすることができる。
図１３（Ｂ）に示すように、支持基板１３０上に剥離層１３１を形成し、剥離層１３１上
に絶縁層１３２を形成する。また、可撓性基板１４１に接合層１４０を形成する。次に、
絶縁層１３２と可撓性基板１４１上に形成された接合層１４０とを密着させ、この両者を
接合し、支持基板１３０と可撓性基板１４１を貼り合わせる。
次に、図１３（Ｃ）に示すように、可撓性基板１４１と、単結晶半導体基板１０１に形成
された接合層１０４を密着させ、この両者を接合し、可撓性基板１４１と単結晶半導体基
板１０１を貼り合わせる。
良好な接合を行うために、表面を活性化しておいても良い。例えば、接合を行う面に原子
ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場
合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用い
ることができる。その他に、プラズマ照射若しくはラジカル処理を行う。また、可撓性を
有し且つ絶縁表面を有する基板、または単結晶半導体基板の少なくとも一方の接合面を、
酸素プラズマによる処理や、オゾン水洗浄により、親水化してもよい。このような表面処
理により２５０℃以上４００℃未満の温度であっても異種材料間の接合を行うことが容易
となる。
図１３（Ｄ）において、脆弱領域１０３を分離領域として単結晶半導体基板１０１を支持
基板１３０及び可撓性基板１４１から剥離（分離）する。接合層１０４は支持基板１３０
と接合しているので、支持基板１３０上には単結晶半導体基板１０１と同じ結晶性を有す
るＳＯＩ層１０２が残存することとなる。
なお、可撓性基板１４１及び単結晶半導体基板１０１の接合の前に行った加熱処理の代わ
りに、可撓性基板１４１及び単結晶半導体基板１０１を接合した後、単結晶半導体基板１
０１からレーザビームを単結晶半導体基板に照射し、脆弱領域１０３を加熱してもよい。
この結果、脆弱領域を分離領域として単結晶半導体基板１０１を可撓性基板１４１から剥
離（分離）することができる。
この後、ＳＯＩ層１０２の表面を平坦化することが好ましい。平坦化方法としては、ＣＭ
Ｐを用いることができる。または、ＳＯＩ層１０２の表面にレーザビームを照射し、表面
を溶融して平坦化することができる。
また、脆弱領域１０３を分離領域として単結晶半導体基板１０１を支持基板１３０から剥
離（分離）する前に、剥離（分離）を容易に行うためにきっかけをつくってもよい。さら
には、単結晶半導体基板１０１を支持基板１３０から剥離（分離）する際、支持基板１３
０または単結晶半導体基板１０１の少なくとも一方の表面に光または熱により剥離可能な
粘着シートを設け、支持基板１３０または単結晶半導体基板１０１の一方を固定し、他方
を引き剥がすことで、さらに剥離（分離）が容易となる。このとき、支持基板１３０また
は単結晶半導体基板１０１の他方に支持部材を設けることで引き剥がし工程が容易となる
。
次に、図９及び図１０の工程を経て、ＳＯＩ層１０２を用いてトランジスタを含む素子層
１３５を形成する。次に、素子層１３５上に可撓性基板１４２を設ける。可撓性基板１４
２及び素子層１３５を熱圧着することにより、素子層１３５に可撓性基板１４２を固着さ
せることができる。また。素子層１３５に接着材（図示しない）を用いて可撓性基板１４
２を固着することができる。（図１４（Ａ）参照）。可撓性基板１４２としては、上記ベ
ース基板１００の代表例に列挙したものを適宜用いることができる。
次に、図１４（Ｂ）に示すように、支持基板１３０から可撓性基板１４１、素子層１３５
、及び可撓性基板１４２の積層体を物理的手段により剥離する。または、剥離層１３１及
び絶縁層１３２の界面に液体を浸透させて支持基板１３０から、可撓性基板１４１、１４
２、及び素子層１３５の積層体を剥離する。
ここでは、剥離層１３１及び絶縁層１３２の界面、剥離層１３１、または支持基板１３０
及び剥離層１３１の界面のいずれかで剥離が生じ、支持基板１３０から素子層１３５を剥
離することができる。
なお、剥離層１３１において支持基板１３０から素子層１３５及び可撓性基板１４２を剥
離する前に、剥離を容易に行うためにきっかけをつくってもよい。さらには、素子層１３
５及び可撓性基板１４２を支持基板１３０から剥離する際、支持基板１３０または可撓性
基板１４２の少なくとも一方の表面に光または熱により剥離可能な粘着シートを設け、支
持基板１３０または可撓性基板１４２の一方を固定し、他方を引き剥がすことで、さらに
剥離が容易となる。このとき、支持基板１３０または可撓性基板１４２の他方に支持部材
を設けることで引き剥がし工程が容易となる。
この後、素子層１３５に複数の半導体装置が含まれる場合、素子層１３５及び可撓性基板
１４１、１４２を分断して、複数の半導体装置を切り出してもよい。このような工程によ
り、複数の半導体装置を作製することができる。
また、支持基板上に接合したＳＯＩ層を用いて電界効果トランジスタを形成した後、支持
基板から電界効果を有する素子層を剥離して、可撓性を有し薄型の半導体装置を作製する
。このため、作製工程におけるハンドリングがしやすく、歩留まりを高めることができる
。
このように、可撓性基板１４１に接合されたＳＯＩ層１０２を用いて電界効果トランジス
タを作製することができる。本形態に係るＳＯＩ層１０２は、結晶方位が一定の単結晶半
導体であるため、均一で高性能な電界効果トランジスタを得ることができる。すなわち、
閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動
化などの高性能化を達成することができる。さらには、ベース基板１００及びＳＯＩ層１
０２の間にバリア層１０５が設けられているため、ベース基板からの不純物がＳＯＩ層に
侵入することを防ぐことが可能であるため、素子層に形成されるトランジスタの特性ばら
つきを抑えることができる。また、可撓性を有し、薄型である半導体装置を作製すること
ができる。
（実施の形態９）
図１５は、実施の形態６乃至８に示す半導体装置の一例として、実施の形態１乃至５に示
すＳＯＩ基板を用いて製造されるマイクロプロセッサの構成を示す。このマイクロプロセ
ッサ２００は、演算回路２０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵ
ともいう。）、演算回路制御部２０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部２
０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部２０４（Ｉｎｔｅｒ
ｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部２０５（Ｔｉｍｉｎｇ Ｃｏｎｔ
ｒｏｌｌｅｒ）、レジスタ２０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部２０７（Ｒｅｇ
ｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース２０８（Ｂｕｓ Ｉ／Ｆ）
、読み出し専用メモリ２０９（ＲＯＭ）、及びメモリインターフェース２１０（ＲＯＭ
Ｉ／Ｆ）を有している。
バスインターフェース２０８を介してマイクロプロセッサ２００に入力された命令は、命
令解析部２０３に入力され、デコードされた後、演算回路制御部２０２、割り込み制御部
２０４、レジスタ制御部２０７、タイミング制御部２０５に入力される。演算回路制御部
２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５は、デ
コードされた命令に基づき各種制御を行う。具体的に演算回路制御部２０２は、演算回路
２０１の動作を制御するための信号を生成する。また、割り込み制御部２０４は、マイク
ロプロセッサ２００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み
要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部２０７は、レジ
スタ２０６のアドレスを生成し、マイクロプロセッサ２００の状態に応じてレジスタ２０
６の読み出しや書き込みを行う。タイミング制御部２０５は、演算回路２０１、演算回路
制御部２０２、命令解析部２０３、割り込み制御部２０４、レジスタ制御部２０７の動作
のタイミングを制御する信号を生成する。例えばタイミング制御部２０５は、基準クロッ
ク信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備え
ており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１５に示すマイクロ
プロセッサ２００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によ
って多種多様な構成を備えることができる。
このようなマイクロプロセッサ２００は、可撓性を有し且つ絶縁表面を有する基板上に接
合された結晶方位が一定の単結晶半導体層（ＳＯＩ層）によって集積回路が形成されてい
るので、処理速度の高速化のみならず低消費電力化を図ることができる。
（実施の形態１０）
次に、実施の形態６乃至８に示す半導体装置の一例として、非接触でデータの送受信を行
うことのできる演算機能を備えた半導体装置として、実施の形態１乃至５に示すＳＯＩ基
板により得られるＲＦＣＰＵの構成について、図１６を参照して説明する。図１６は無線
通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ
」という）の一例を示す。ＲＦＣＰＵ２１１は、アナログ回路部２１２とデジタル回路部
２１３を有している。アナログ回路部２１２として、共振容量を有する共振回路２１４、
整流回路２１５、定電圧回路２１６、リセット回路２１７、発振回路２１８、復調回路２
１９、変調回路２２０、電源管理回路２３０を有している。デジタル回路部２１３は、Ｒ
Ｆインターフェース２２１、制御レジスタ２２２、クロックコントローラ２２３、インタ
ーフェース２２４（ＣＰＵインターフェース）、中央処理ユニット２２５（ＣＰＵ）、ラ
ンダムアクセスメモリ２２６（ＲＡＭ）、読み出し専用メモリ２２７（ＲＯＭ）を有して
いる。
このような構成のＲＦＣＰＵ２１１の動作は概略以下の通りである。アンテナ２２８が受
信した信号を元に共振回路２１４により誘導起電力が生じる。誘導起電力は、整流回路２
１５を経て容量部２２９に充電される。この容量部２２９はセラミックコンデンサーや電
気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部２２９
はＲＦＣＰＵ２１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ２１１を
構成する絶縁表面を有する基板に取り付けられていれば良い。
リセット回路２１７は、デジタル回路部２１３をリセットし初期化する信号を生成する。
例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振
回路２１８は、定電圧回路２１６により生成される制御信号に応じて、クロック信号の周
波数とデューティー比を変更する。ローパスフィルタで形成される復調回路２１９は、例
えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路２２０は、
振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路２２０は、共
振回路２１４の共振点を変化させることで通信信号の振幅を変化させている。クロックコ
ントローラ２２３は、電源電圧又は中央処理ユニット２２５における消費電流に応じてク
ロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電
圧の監視は電源管理回路２３０が行っている。
アンテナ２２８からＲＦＣＰＵ２１１に入力された信号は復調回路２１９で復調された後
、ＲＦインターフェース２２１で制御コマンドやデータなどに分解される。制御コマンド
は制御レジスタ２２２に格納される。制御コマンドには、読み出し専用メモリ２２７に記
憶されているデータの読み出し、ランダムアクセスメモリ２２６へのデータの書き込み、
中央処理ユニット２２５への演算命令などが含まれている。中央処理ユニット２２５は、
インターフェース２２４を介して読み出し専用メモリ２２７、ランダムアクセスメモリ２
２６、制御レジスタ２２２にアクセスする。インターフェース２２４は、中央処理ユニッ
ト２２５が要求するアドレスより、読み出し専用メモリ２２７、ランダムアクセスメモリ
２２６、制御レジスタ２２２のいずれかに対するアクセス信号を生成する機能を有してい
る。
中央処理ユニット２２５の演算方式は、読み出し専用メモリ２２７にＯＳ（オペレーティ
ングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採
用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的
に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式で
は、専用の演算回路で一部の処理を行い、残りの演算をプログラムを使って中央処理ユニ
ット２２５が実行する方式を適用することができる。
このようなＲＦＣＰＵ２１１は、可撓性を有し且つ絶縁表面を有する基板に接合された結
晶方位が一定の単結晶半導体層（ＳＯＩ層）によって集積回路が形成されているので、処
理速度の高速化のみならず低消費電力化を図ることができる。それにより、電力を供給す
る容量部２２９を小型化しても長時間の動作を保証することができる。
（実施の形態１１）
次に、実施の形態６乃至８に示す半導体装置の一例として、実施の形態１乃至５に示すＳ
ＯＩ基板により得られる表示パネルの構成について図１７を用いて示す。
実施の形態１乃至５で例示するＳＯＩ層１０２は、表示パネルを製造する大型の可撓性基
板に接合することもできる。図１７はベース基板１００として、可撓性を有し且つ絶縁表
面を有する大面積基板にＳＯＩ層１０２を接合する場合を示す。可撓性を有し且つ絶縁表
面を有する大面積基板からは複数の表示パネルを切り出すが、ＳＯＩ層１０２は、表示パ
ネル２３１の形成領域に合わせて接合することが好ましい。単結晶半導体基板に比べて、
可撓性を有し且つ絶縁表面を有する大面積基板は面積が大きいので、ＳＯＩ層１０２は図
１７のように分割して配置することが好ましい。表示パネル２３１には、走査線駆動回路
領域２３２、信号線駆動回路領域２３３、画素形成領域２３４があり、これらの領域が含
まれるようにＳＯＩ層１０２をベース基板１００（可撓性を有し且つ絶縁表面を有する大
面積基板）に接合する。
図１８はＳＯＩ層１０２により画素トランジスタが形成される表示パネルの画素の一例を
示す。図１８（Ａ）は画素の平面図を示す。画素においては、ＳＯＩ層上において交差す
るゲート配線２３５及びソース配線２３６が形成される。また、ＳＯＩ層には、ソース配
線２３６及びドレイン電極２４２が接続し、ドレイン電極２４２に画素電極２３７が接続
する。図１８（Ａ）に示すＪ−Ｋ切断線に対応する断面図が図１８（Ｂ）に示されている
。
図１８（Ｂ）において、ベース基板１００にはバリア層１０５として窒化珪素層と酸化珪
素層が積層されている。ＳＯＩ層１０２は接合層１０４によって、可撓性を有し且つ絶縁
表面を有するベース基板１００と接合している。絶縁層１１８上に画素電極２３７が設け
られている。ＳＯＩ層１０２とソース配線２３６を接続するコンタクトホールにはそこを
埋めるように柱状スペーサ２４０が設けられている。対向基板２３８には対向電極２３９
が形成され、柱状スペーサ２４０によって形成される空隙に液晶層２４１が形成されてい
る。
このように、表示パネルを製造する可撓性を有し且つ絶縁表面を有する大面積基板にＳＯ
Ｉ層を形成し、当該ＳＯＩ層を用いたトランジスタを形成することが可能である。ＳＯＩ
層で形成されるトランジスタは、アモルファスシリコントランジスタよりも電流駆動能力
など全ての動作特性が優れているので、トランジスタのサイズを小型化することができる
。それにより、表示パネルにおける画素部の開口率を向上させることができる。また、図
１５説明したようなマイクロプロセッサも形成することができるので、表示パネル内にコ
ンピュータの機能を搭載することもできる。また非接触でデータの入出力を可能としたデ
ィスプレイを作製することもできる。
（実施の形態１２）
以下において、本発明の特徴の一であるイオンの照射方法について考察する。
本発明では、水素（Ｈ）に由来するイオン（以下「水素イオン種」と呼ぶ）を単結晶半
導体基板に対して照射している。より具体的には、水素ガス又は水素を組成に含むガスを
原材料として用い、水素プラズマを発生させ、該水素プラズマ中の水素イオン種を単結晶
半導体基板に対して照射している。
（水素プラズマ中のイオン）
上記のような水素プラズマ中には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋といった水素イオン種が存在
する。ここで、各水素イオン種の反応過程（生成過程、消滅過程）について、以下に反応
式を列挙する。
ｅ＋Ｈ→ｅ＋Ｈ＋＋ｅ ・・・・・ （１）
ｅ＋Ｈ２→ｅ＋Ｈ２ ＋＋ｅ ・・・・・ （２）
ｅ＋Ｈ２→ｅ＋（Ｈ２）＊→ｅ＋Ｈ＋Ｈ ・・・・・ （３）
ｅ＋Ｈ２ ＋→ｅ＋（Ｈ２ ＋）＊→ｅ＋Ｈ＋＋Ｈ ・・・・・ （４）
Ｈ２ ＋＋Ｈ２→Ｈ３ ＋＋Ｈ ・・・・・ （５）
Ｈ２ ＋＋Ｈ２→Ｈ＋＋Ｈ＋Ｈ２ ・・・・・ （６）
ｅ＋Ｈ３ ＋→ｅ＋Ｈ＋＋Ｈ＋Ｈ ・・・・・ （７）
ｅ＋Ｈ３ ＋→Ｈ２＋Ｈ ・・・・・ （８）
ｅ＋Ｈ３ ＋→Ｈ＋Ｈ＋Ｈ ・・・・・ （９）
図１９に、上記の反応の一部を模式的に表したエネルギーダイアグラムを示す。なお、
図１９に示すエネルギーダイアグラムは模式図に過ぎず、反応に係るエネルギーの関係を
厳密に規定するものではない点に留意されたい。
（Ｈ３ ＋の生成過程）
上記のように、Ｈ３ ＋は、主として反応式（５）により表される反応過程により生成さ
れる。一方で、反応式（５）と競合する反応として、反応式（６）により表される反応過
程が存在する。Ｈ３ ＋が増加するためには、少なくとも、反応式（５）の反応が、反応式
（６）の反応より多く起こる必要がある（なお、Ｈ３ ＋が減少する反応としては他にも（
７）、（８）、（９）が存在するため、（５）の反応が（６）の反応より多いからといっ
て、必ずしもＨ３ ＋が増加するとは限らない。）。反対に、反応式（５）の反応が、反応
式（６）の反応より少ない場合には、プラズマ中におけるＨ３ ＋の割合は減少する。
上記反応式における右辺（最右辺）の生成物の増加量は、反応式の左辺（最左辺）で示
す原料の密度や、その反応に係る速度係数などに依存している。ここで、Ｈ２ ＋の運動エ
ネルギーが約１１ｅＶより小さい場合には（５）の反応が主要となり（すなわち、反応式
（５）に係る速度係数が、反応式（６）に係る速度係数と比較して十分に大きくなり）、
Ｈ２ ＋の運動エネルギーが約１１ｅＶより大きい場合には（６）の反応が主要となること
が実験的に確認されている。
荷電粒子は電場から力を受けて運動エネルギーを得る。該運動エネルギーは、電場によ
るポテンシャルエネルギーの減少量に対応している。例えば、ある荷電粒子が他の粒子と
衝突するまでの間に得る運動エネルギーは、その間に通過した電位差分のポテンシャルエ
ネルギーに等しい。つまり、電場中において、他の粒子と衝突することなく長い距離を移
動できる状況では、そうではない状況と比較して、荷電粒子の運動エネルギー（の平均）
は大きくなる傾向にある。このような、荷電粒子に係る運動エネルギーの増大傾向は、粒
子の平均自由行程が大きい状況、すなわち、圧力が低い状況で生じ得る。
また、平均自由行程が小さくとも、その間に大きな運動エネルギーを得ることができる
状況であれば、荷電粒子の運動エネルギーは大きくなる。すなわち、平均自由行程が小さ
くとも、電位差が大きい状況であれば、荷電粒子の持つ運動エネルギーは大きくなると言
える。
これをＨ２ ＋に適用してみる。プラズマの生成に係るチャンバー内のように電場の存在
を前提とすれば、該チャンバー内の圧力が低い状況ではＨ２ ＋の運動エネルギーは大きく
なり、該チャンバー内の圧力が高い状況ではＨ２ ＋の運動エネルギーは小さくなる。つま
り、チャンバー内の圧力が低い状況では（６）の反応が主要となるため、Ｈ３ ＋は減少す
る傾向となり、チャンバー内の圧力が高い状況では（５）の反応が主要となるため、Ｈ３
＋は増加する傾向となる。また、プラズマ生成領域における電場（又は電界）が強い状況
、すなわち、ある二点間の電位差が大きい状況ではＨ２ ＋の運動エネルギーは大きくなり
、反対の状況では、Ｈ２ ＋の運動エネルギーは小さくなる。つまり、電場が強い状況では
（６）の反応が主要となるためＨ３ ＋は減少する傾向となり、電場が弱い状況では（５）
の反応が主要となるため、Ｈ３ ＋は増加する傾向となる。
（イオン源による差異）
ここで、イオン種の割合（特にＨ３ ＋の割合）が異なる例を示す。図２０は、１００％
水素ガス（イオン源の圧力：４．７×１０−２Ｐａ）から生成されるイオンの質量分析結
果を示すグラフである。なお、上記質量分析は、イオン源から引き出されたイオンを測定
することにより行った。横軸はイオンの質量である。スペクトル中、質量１、２、３のピ
ークは、それぞれ、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋に対応する。縦軸は、スペクトルの強度であり
、イオンの数に対応する。図２０では、質量が異なるイオンの数量を、質量３のイオンを
１００とした場合の相対比で表している。図２０から、上記イオン源により生成されるイ
オンの割合は、Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度となることが分かる。なお、この
ような割合のイオンは、プラズマを生成するプラズマソース部（イオン源）と、当該プラ
ズマからイオンビームを引き出すための引出電極などから構成されるイオンドーピング装
置によっても得ることが出来る。
図２１は、図２０とは異なるイオン源を用いた場合であって、イオン源の圧力がおおよ
そ３×１０−３Ｐａの時に、ＰＨ３から生成したイオンの質量分析結果を示すグラフであ
る。上記質量分析結果は、水素イオン種に着目したものである。また、質量分析は、イオ
ン源から引き出されたイオンを測定することにより行った。図２０と同様、横軸はイオン
の質量を示し、質量１、２、３のピークは、それぞれＨ＋、Ｈ２ ＋、Ｈ３ ＋に対応する。
縦軸はイオンの数量に対応するスペクトルの強度である。図２１から、プラズマ中のイオ
ンの割合はＨ＋：Ｈ２ ＋：Ｈ３ ＋＝３７：５６：７程度であることが分かる。なお、図２
１はソースガスがＰＨ３の場合のデータであるが、ソースガスとして１００％水素ガスを
用いたときも、水素イオン種の割合は同程度になる。
図２１のデータを得たイオン源の場合には、Ｈ＋、Ｈ２ ＋及びＨ３ ＋のうち、Ｈ３ ＋が
７％程度しか生成されていない。他方、図２０のデータを得たイオン源の場合には、Ｈ３
＋の割合を５０％以上（上記の条件では８０％程度）とすることが可能である。これは、
上記考察において明らかになったチャンバー内の圧力及び電場に起因するものと考えられ
る。
（Ｈ３ ＋の照射メカニズム）
図２０のような複数のイオン種を含むプラズマを生成し、生成されたイオン種を質量分
離しないで単結晶半導体基板に照射する場合、単結晶半導体基板の表面には、Ｈ＋、Ｈ２
＋、Ｈ３ ＋の各イオンが照射される。イオンの照射からイオン導入領域形成にかけてのメ
カニズムを再現するために、以下の５種類のモデルを考える。
１．照射されるイオン種がＨ＋で、照射後もＨ＋（Ｈ）である場合
２．照射されるイオン種がＨ２ ＋で、照射後もＨ２ ＋（Ｈ２）のままである場合
３．照射されるイオン種がＨ２ ＋で、照射後に２個のＨ（Ｈ＋）に分裂する場合
４．照射されるイオン種がＨ３ ＋で、照射後もＨ３ ＋（Ｈ３）のままである場合
５．照射されるイオン種がＨ３ ＋で、照射後に３個のＨ（Ｈ＋）に分裂する場合
（シミュレーション結果と実測値との比較）
上記のモデルを基にして、水素イオン種をＳｉ基板に照射する場合のシミュレーション
を行った。シミュレーション用のソフトウェアとしては、ＳＲＩＭ（ｔｈｅ Ｓｔｏｐｐ
ｉｎｇ ａｎｄ Ｒａｎｇｅ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ：モンテカルロ法に
よるイオン導入過程のシミュレーションソフトウェア、ＴＲＩＭ（ｔｈｅ Ｔｒａｎｓｐ
ｏｒｔ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）の改良版）を用いている。なお、計算の
関係上、モデル２ではＨ２ ＋を質量２倍のＨ＋に置き換えて計算した。また、モデル４で
はＨ３ ＋を質量３倍のＨ＋に置き換えて計算した。さらに、モデル３ではＨ２ ＋を運動エ
ネルギー１／２のＨ＋に置き換え、モデル５ではＨ３ ＋を運動エネルギー１／３のＨ＋に
置き換えて計算を行った。
なお、ＳＲＩＭは非晶質構造を対象とするソフトウェアではあるが、高エネルギー、高
ドーズの条件で水素イオン種を照射する場合には、ＳＲＩＭを適用可能である。水素イオ
ン種とＳｉ原子の衝突により、Ｓｉ基板の結晶構造が非単結晶構造に変化するためである
。
図２２に、モデル１乃至モデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０
万個照射時）の計算結果を示す。また、図２０の水素イオン種を照射したＳｉ基板中の水
素濃度（ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ
）のデータ）をあわせて示す。モデル１乃至モデル５を用いて行った計算の結果について
は、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータについては、縦軸を水素
原子の濃度で表している（左軸）。横軸はＳｉ基板表面からの深さである。実測値である
ＳＩＭＳデータと、計算結果とを比較した場合、モデル２及びモデル４は明らかにＳＩＭ
Ｓデータのピークから外れており、また、ＳＩＭＳデータ中にはモデル３に対応するピー
クも見られない。このことから、モデル２乃至モデル４の寄与は、相対的に小さいことが
分かる。イオンの運動エネルギーがｋｅＶ台であるのに対して、Ｈ−Ｈの結合エネルギー
は数ｅＶ程度に過ぎないことを考えれば、モデル２及びモデル４の寄与が小さいのは、Ｓ
ｉ元素との衝突により、大部分のＨ２ ＋やＨ３ ＋が、Ｈ＋やＨに分離しているためと思わ
れる。
以上より、モデル２乃至モデル４については、以下では考慮しない。図２３乃至図２５
に、モデル１及びモデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射
時）の計算結果を示す。また、図２０の水素イオン種を照射したＳｉ基板中の水素濃度（
ＳＩＭＳデータ）及び、上記シミュレーション結果をＳＩＭＳデータにフィッティングさ
せたもの（以下フィッティング関数と呼ぶ）を合わせて示す。ここで、図２３は加速電圧
を８０ｋＶとした場合を示し、図２４は加速電圧を６０ｋＶとした場合を示し、図２５は
加速電圧を４０ｋＶとした場合を示している。なお、モデル１及びモデル５を用いて行っ
た計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータ及
びフィッティング関数については、縦軸を水素原子の濃度で表している（左軸）。横軸は
Ｓｉ基板表面からの深さである。
フィッティング関数はモデル１及びモデル５を考慮して以下の計算式により求めること
とした。なお、計算式中、Ｘ、Ｙはフィッティングに係るパラメータであり、Ｖは体積で
ある。
［フィッティング関数］
＝Ｘ／Ｖ×［モデル１のデータ］＋Ｙ／Ｖ×［モデル５のデータ］
現実に照射されるイオン種の割合（Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度）を考えれ
ばＨ２ ＋の寄与（すなわち、モデル３）についても考慮すべきであるが、以下に示す理由
により、ここでは除外して考えた。
・モデル３に示される照射過程により導入される水素は、モデル５の照射過程と比較して
僅かであるため、除外して考えても大きな影響はない（ＳＩＭＳデータにおいても、ピー
クが現れていない）。
・モデル５とピーク位置の近いモデル３は、モデル５において生じるチャネリング（結晶
の格子構造に起因する元素の移動）により隠れてしまう可能性が高い。すなわち、モデル
３のフィッティングパラメータを見積もるのは困難である。これは、本シミュレーション
が非晶質Ｓｉを前提としており、結晶性に起因する影響を考慮していないことによるもの
である。
図２６に、上記のフィッティングパラメータをまとめる。いずれの加速電圧においても
、導入されるＨの数の比は、［モデル１］：［モデル５］＝１：４２〜１：４５程度（モ
デル１におけるＨの数を１とした場合、モデル５におけるＨの数は４２以上４５以下程度
）であり、照射されるイオン種の数の比は、［Ｈ＋（モデル１）］：［Ｈ３ ＋（モデル５
）］＝１：１４〜１：１５程度（モデル１におけるＨ＋の数を１とした場合、モデル５に
おけるＨ３ ＋の数は１４以上１５以下程度）である。モデル３を考慮していないことや非
晶質Ｓｉと仮定して計算していることなどを考えれば、実際の照射に係るイオン種の比（
Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度）に近い値が得られていると言える。
（Ｈ３ ＋を用いる効果）
図２０に示すようなＨ３ ＋の割合を高めた水素イオン種を基板に照射することで、Ｈ３
＋に起因する複数のメリットを享受することができる。例えば、Ｈ３ ＋はＨ＋やＨなどに
分離して基板内に導入されるため、主にＨ＋やＨ２ ＋を照射する場合と比較して、イオン
の導入効率を向上させることができる。これにより、ＳＯＩ基板の生産性向上を図ること
ができる。また、同様に、Ｈ３ ＋が分離した後のＨ＋やＨの運動エネルギーは小さくなる
傾向にあるから、薄い半導体層の製造に向いている。
なお、本明細書では、Ｈ３ ＋を効率的に照射するために、図２０に示すような水素イオ
ン種を照射可能なイオンドーピング装置を用いる方法について説明している。イオンドー
ピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を
用いてＨ３ ＋を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上
などの顕著な効果を得ることができる。一方で、Ｈ３ ＋の照射を第一に考えるのであれば
、イオンドーピング装置を用いることに限定して解釈する必要はない。

Claims (1)

  1. 一の原子から成る複数の質量の異なるイオン又は複数の原子から成る質量の異なるイオンを単結晶半導体基板に照射して、該単結晶半導体基板の表面から所定の深さの領域に脆弱領域を形成し、前記単結晶半導体基板の表面の平坦性を保たせつつ熱処理を行い、前記脆弱領域を脆弱にした後、前記単結晶半導体基板と、可撓性を有し且つ絶縁表面を有する基板とを接合し、前記可撓性を有し且つ絶縁表面を有する基板上に単結晶半導体層を残存させたまま前記単結晶半導体基板を剥離することを特徴とするＳＯＩ基板の作製方法。
JP2009129470A 2007-04-20 2009-05-28 半導体装置の作製方法 Expired - Fee Related JP5116725B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009129470A JP5116725B2 (ja) 2007-04-20 2009-05-28 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007112239 2007-04-20
JP2007112239 2007-04-20
JP2009129470A JP5116725B2 (ja) 2007-04-20 2009-05-28 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008109208A Division JP5490371B2 (ja) 2007-04-20 2008-04-18 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2009194400A true JP2009194400A (ja) 2009-08-27
JP5116725B2 JP5116725B2 (ja) 2013-01-09

Family

ID=39872629

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008109208A Expired - Fee Related JP5490371B2 (ja) 2007-04-20 2008-04-18 半導体装置の作製方法
JP2009129470A Expired - Fee Related JP5116725B2 (ja) 2007-04-20 2009-05-28 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008109208A Expired - Fee Related JP5490371B2 (ja) 2007-04-20 2008-04-18 半導体装置の作製方法

Country Status (7)

Country Link
US (4) US7709337B2 (ja)
EP (1) EP2140480A4 (ja)
JP (2) JP5490371B2 (ja)
KR (1) KR101447048B1 (ja)
CN (1) CN101663733B (ja)
TW (2) TWI527151B (ja)
WO (1) WO2008132895A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153474B2 (en) 2012-03-22 2015-10-06 Sharp Kabushiki Kaisha Semiconductor device manufacturing method
KR20230003661A (ko) * 2009-09-16 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
US11997859B2 (en) 2009-09-16 2024-05-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7635637B2 (en) * 2005-07-25 2009-12-22 Fairchild Semiconductor Corporation Semiconductor structures formed on substrates and methods of manufacturing the same
CN101663733B (zh) * 2007-04-20 2013-02-27 株式会社半导体能源研究所 制造绝缘体上硅衬底和半导体器件的方法
EP1993126B1 (en) * 2007-05-18 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor substrate
JP4729003B2 (ja) * 2007-06-08 2011-07-20 リンテック株式会社 脆質部材の処理方法
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
JP5367330B2 (ja) * 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US8101500B2 (en) 2007-09-27 2012-01-24 Fairchild Semiconductor Corporation Semiconductor device with (110)-oriented silicon
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
JP5464843B2 (ja) * 2007-12-03 2014-04-09 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US7858495B2 (en) * 2008-02-04 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
EP2105957A3 (en) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
JP2009260313A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US8182633B2 (en) * 2008-04-29 2012-05-22 Samsung Electronics Co., Ltd. Method of fabricating a flexible display device
US8039877B2 (en) * 2008-09-09 2011-10-18 Fairchild Semiconductor Corporation (110)-oriented p-channel trench MOSFET having high-K gate dielectric
JP5522914B2 (ja) * 2008-09-11 2014-06-18 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
JP2010161671A (ja) * 2009-01-09 2010-07-22 Murata Mfg Co Ltd 圧電デバイスの製造方法
JP5643488B2 (ja) * 2009-04-28 2014-12-17 信越化学工業株式会社 低応力膜を備えたｓｏｉウェーハの製造方法
KR101394540B1 (ko) * 2010-07-29 2014-05-14 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR20120020526A (ko) * 2010-08-30 2012-03-08 삼성전자주식회사 도전막 매립형 기판, 그 형성 방법, 및 이를 이용하는 반도체 소자의 제조 방법
JP2013041892A (ja) * 2011-08-11 2013-02-28 Hiroshima Univ 薄膜製造方法、それを用いた半導体デバイスの製造方法およびそれらに用いられる半導体薄膜部品
US8637381B2 (en) * 2011-10-17 2014-01-28 International Business Machines Corporation High-k dielectric and silicon nitride box region
US8877603B2 (en) 2012-03-30 2014-11-04 International Business Machines Corporation Semiconductor-on-oxide structure and method of forming
JP6175294B2 (ja) * 2012-06-25 2017-08-02 株式会社半導体エネルギー研究所 機能性基板の作製方法および半導体装置の作製方法
WO2014087742A1 (ja) * 2012-12-04 2014-06-12 シャープ株式会社 半導体装置の製造方法及び半導体装置
JP6119325B2 (ja) * 2013-03-14 2017-04-26 セイコーエプソン株式会社 干渉フィルター、干渉フィルターの製造方法、光学モジュール、電子機器、及び接合基板
KR102134845B1 (ko) * 2013-07-12 2020-07-17 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이의 제조 방법
KR102392059B1 (ko) * 2013-07-29 2022-04-28 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102099881B1 (ko) * 2013-09-03 2020-05-15 삼성전자 주식회사 반도체 소자 및 그 제조 방법
CN104808370B (zh) * 2015-05-22 2017-10-31 合肥京东方光电科技有限公司 一种对盒设备、对位方法
JP6396854B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US9806025B2 (en) * 2015-12-29 2017-10-31 Globalfoundries Inc. SOI wafers with buried dielectric layers to prevent Cu diffusion
JP6427712B2 (ja) * 2016-03-25 2018-11-21 日本碍子株式会社 接合方法
US10957722B2 (en) * 2016-05-26 2021-03-23 Joled Inc. Method of manufacturing flexible device using multidirectional oblique irradiation of an interface between a support substrate and a flexible substrate
KR101936183B1 (ko) * 2016-10-28 2019-01-08 주식회사 다원시스 플랙서블 기판의 제조 방법 및 플랙서블 소자 제조 장치
CN110112192B (zh) * 2019-04-29 2021-07-13 云谷（固安）科技有限公司 一种有机发光显示模组及电子设备
CN110223981A (zh) * 2019-06-05 2019-09-10 中国科学院上海微系统与信息技术研究所 一种柔性soi器件结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255762A (ja) * 1995-03-17 1996-10-01 Nec Corp 半導体デバイスの製造方法
JPH1187668A (ja) * 1997-09-04 1999-03-30 Mitsubishi Materials Shilicon Corp Ｓｏｉ基板の製造方法
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP2006128638A (ja) * 2004-09-29 2006-05-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
DK70693D0 (da) * 1993-06-14 1993-06-14 Niels Ole Vesterager Fremgangsmaade til fjernelse af uoenskede stoffer i en gasart
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JP3849683B2 (ja) * 1998-02-25 2006-11-22 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US6468923B1 (en) 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
JP3900741B2 (ja) * 1999-05-21 2007-04-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2001011667A (ja) 1999-06-28 2001-01-16 Nittetsu Corrosion Prevention Co Ltd 鋼材の防食被覆構造およびその施工方法
FR2797347B1 (fr) * 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP4507395B2 (ja) * 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
US6583440B2 (en) 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP4803884B2 (ja) 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP2004134675A (ja) * 2002-10-11 2004-04-30 Sharp Corp Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
US7508034B2 (en) 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP2004179649A (ja) 2002-11-12 2004-06-24 Sony Corp 超薄型半導体装置の製造方法および製造装置
JP2006049800A (ja) 2004-03-10 2006-02-16 Seiko Epson Corp 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
US7439111B2 (en) 2004-09-29 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20070107180A (ko) * 2005-02-28 2007-11-06 실리콘 제너시스 코포레이션 기판 강화 방법 및 그 결과물인 디바이스
US20060240275A1 (en) * 2005-04-25 2006-10-26 Gadkaree Kishor P Flexible display substrates
FR2886051B1 (fr) * 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
CN101663733B (zh) * 2007-04-20 2013-02-27 株式会社半导体能源研究所 制造绝缘体上硅衬底和半导体器件的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255762A (ja) * 1995-03-17 1996-10-01 Nec Corp 半導体デバイスの製造方法
JPH1187668A (ja) * 1997-09-04 1999-03-30 Mitsubishi Materials Shilicon Corp Ｓｏｉ基板の製造方法
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP2006128638A (ja) * 2004-09-29 2006-05-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230003661A (ko) * 2009-09-16 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR102618171B1 (ko) * 2009-09-16 2023-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
US11997859B2 (en) 2009-09-16 2024-05-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
US9153474B2 (en) 2012-03-22 2015-10-06 Sharp Kabushiki Kaisha Semiconductor device manufacturing method

Also Published As

Publication number Publication date
EP2140480A4 (en) 2015-04-22
TW201515146A (zh) 2015-04-16
WO2008132895A1 (en) 2008-11-06
US8629031B2 (en) 2014-01-14
KR101447048B1 (ko) 2014-10-06
US20100173473A1 (en) 2010-07-08
CN101663733B (zh) 2013-02-27
TWI478278B (zh) 2015-03-21
US20140087543A1 (en) 2014-03-27
US20130149840A1 (en) 2013-06-13
TWI527151B (zh) 2016-03-21
CN101663733A (zh) 2010-03-03
US7709337B2 (en) 2010-05-04
JP5116725B2 (ja) 2013-01-09
KR20090130091A (ko) 2009-12-17
US8951878B2 (en) 2015-02-10
US20080261379A1 (en) 2008-10-23
TW200903712A (en) 2009-01-16
JP2008288578A (ja) 2008-11-27
EP2140480A1 (en) 2010-01-06
JP5490371B2 (ja) 2014-05-14
US8399329B2 (en) 2013-03-19

Similar Documents

Publication Publication Date Title
JP5116725B2 (ja) 半導体装置の作製方法
JP5460972B2 (ja) Ｓｏｉ基板の作製方法、及び半導体装置の作製方法
JP5289805B2 (ja) 半導体装置製造用基板の作製方法
JP5305712B2 (ja) 半導体基板の作製方法
JP5661990B2 (ja) Ｓｏｉ基板の製造方法
JP5348939B2 (ja) 半導体装置の作製方法
JP2008277789A (ja) Ｓｏｉ基板及びその作製方法、並びに半導体装置
KR20080114525A (ko) Ｓｏｉ 기판의 제조방법 및 반도체장치의 제조방법
US8067793B2 (en) Semiconductor device including storage capacitor with yttrium oxide capacitor dielectric
JP5486779B2 (ja) 半導体基板の製造方法
JP5264018B2 (ja) 半導体基板の作製方法
JP5252867B2 (ja) 半導体基板の製造方法
JP5681354B2 (ja) Ｓｏｉ基板の作製方法
KR101447938B1 (ko) 반도체기판 및 박막 트랜지스터의 제조방법
JP2008288232A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090626

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121016

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees