CN111223771A - 一种垂直型硅基氮化镓功率器件减薄方法 - Google Patents

一种垂直型硅基氮化镓功率器件减薄方法 Download PDF

Info

Publication number
CN111223771A
CN111223771A CN202010162049.2A CN202010162049A CN111223771A CN 111223771 A CN111223771 A CN 111223771A CN 202010162049 A CN202010162049 A CN 202010162049A CN 111223771 A CN111223771 A CN 111223771A
Authority
CN
China
Prior art keywords
grinding
thickness
thinning
silicon
gallium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010162049.2A
Other languages
English (en)
Inventor
范捷
万立宏
王绍荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Lijuan Power Semiconductor Co ltd
Original Assignee
Jiangsu Lijuan Power Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Lijuan Power Semiconductor Co ltd filed Critical Jiangsu Lijuan Power Semiconductor Co ltd
Priority to CN202010162049.2A priority Critical patent/CN111223771A/zh
Publication of CN111223771A publication Critical patent/CN111223771A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开了一种垂直型硅基氮化镓功率器件减薄方法，涉及半导体技术领域，该方法在减薄过程中依次经过第一次研磨减薄、第一次背面腐蚀、第二次研磨减薄、快速热退火、第三次研磨减薄荷第二次背面腐蚀，该方法将传统的背面机械研磨分为三次完成，三次研磨减薄采用不同粗糙度的研磨轮以及不同减薄厚度的组合，既能保证减薄速率，又降低了应力，使垂直型硅基氮化镓功率器件不会在减薄过程中碎片，三次研磨减薄过程之间创新的通过背面腐蚀和快速退火降低应力，极大地提升了垂直型硅基氮化镓功率器件的成品率。

Description

一种垂直型硅基氮化镓功率器件减薄方法
技术领域
本发明涉及半导体技术领域，尤其是一种垂直型硅基氮化镓功率器件减薄方法。
背景技术
氮化镓基半导体器件相对于其在功率半导体器件领域的竞争对手(包括第一代半导体材料硅、第二代半导体批料GaAs及同属于第三代宽禁带半导体材料的碳化硅)在不同的应用领域均具有明显的优势。在功率半导体器件市场,氮化镓基功率半导体器件具有高的介电性能、高的工作环境温度、高的电流密度、高的开关速度等在现代半导体器件最终极为重要的关键优势。
通常使用金属有机化学气相沉积(MOCVD)法制备氮化镓(GaN)，GaN材料需要在异质结衬底上外延生长，常见的衬底有蓝宝石、碳化硅，然而，这些衬底由于成本高而不易产业化。硅晶片的尺寸可用性、电导率和导热性使其成为GaN功率器件材料最理想的衬底，然而Si与GaN层晶格失配大，为了实现高质量的Si/GaN，需要克服由较大的晶格常数失配(16.9％)和热膨胀系数差异(57％)引起的问题，这些又导致生产出来的Si/GaN质量低下，应力很大，在生长过程中，随着生长温度的变化，生长的GaN层表面会出现裂纹，在器件制造过程中，应力也容易造成裂片。
目前100V-600V的氮化镓基器件通常采用平面结构，600V以上的氮化镓基器件通常采用垂直结构。对于垂直型功率器件来说，有两个极为重要的参数,一个是导通电阻,另一个是击穿电压，对应用而言希望导通电阻尽可能的小，而击穿电压越高越好。垂直型功率器件为了承受高电压，需要采用很厚的低掺杂外延层。通过增加外延层厚度或减小外延层的掺杂浓度，可以提高击穿电压，但这样做的同时却提高了导通电阻，不利于降低器件导通时的功率损耗。由此可见，很难对这两个参数同时进行优化。目前的直流/直流转换效率一般在80％～90％的范围，有近一半的功耗损失产生在功率场器件上，这些由器件功耗损失的一部分原因在于导通电阻转换成为焦耳热，导致器件升温。如何尽可能地降低导通电阻和提高器件的散热性能是功率场效应晶体管供应商提高竞争力的关键技术手段。目前采用的解决方法之一就是研磨减薄，硅基氮化镓功率器件的功能有效区域的厚度一般为5至100um，但这个厚度实际上只占用了整个晶圆厚度的一小部分，其余厚度的衬底只是为了保证硅基氮化镓在制造、测试、封装和运送的过程中有足够的强度。在硅基氮化镓片上的器件正面结构制作完成后，需要对硅基氮化镓进行背面减薄，使其达到所需的厚度。
目前硅基氮化镓都是采用普通硅基器件的减薄方法，其减薄流程图如图1所示，由于硅基氮化镓是异质外延，未减薄前的应力就远大于硅基器件，采用现有硅基器件的减薄方法有以下几点不足：
1、硅基氮化镓是异质外延，未减薄前的应力就远大于硅基器件，采用现有硅基器件的减薄方法，晶片强度下降，导致工艺过程中碎片率升高，提高了器件的制造成本，同时限制了硅片的最小厚度影响了器件的性能。
2、为了降低硅基氮化镓减薄后的碎片率，可以在工艺过程中选用粗糙度低的研磨轮，但是减薄速率大幅下降，增大了器件制造成本。同时糙度低的研磨轮减薄后的硅基氮化镓背面非常平滑，增大了后部金属淀积的工艺难度。
发明内容
本发明人针对上述问题及技术需求，提出了一种垂直型硅基氮化镓功率器件减薄方法，本发明的技术方案如下：
一种垂直型硅基氮化镓功率器件减薄方法，该方法包括：
对完成正面结构制造的垂直型硅基氮化镓功率器件的正面结构进行保护；
利用具有第一研磨目数的研磨轮对所述垂直型硅基氮化镓功率器件的背面结构进行第一次研磨减薄，并使用硅腐蚀液进行第一次背面腐蚀；
利用具有第二研磨目数的研磨轮对所述背面结构进行第二次研磨减薄，并进行一次450℃-500℃、30秒-60秒的快速热退火；
利用具有第三研磨目数的研磨轮对所述背面结构进行第三次研磨减薄，并使用硅腐蚀液进行第二次背面腐蚀；
完成背面工艺制造，去除对所述正面结构的保护；
其中，所述第一研磨目数和所述第三研磨目数均小于所述第二研磨目数，第一次研磨减薄的厚度均大于第二次研磨减薄的厚度以及第三次研磨减薄的厚度。
其进一步的技术方案为，在快速热退火的过程中，升温速率大于40℃/s，降温速率大于20℃/s。
其进一步的技术方案为，所述第一次研磨减薄的厚度为待减薄总厚度的40％-60％。
其进一步的技术方案为，所述第一次背面腐蚀的厚度为待减薄总厚度的5％-10％。
其进一步的技术方案为，所述第二次研磨减薄的厚度为待减薄总厚度的20％-30％。
其进一步的技术方案为，所述第三次研磨减薄的厚度为待减薄总厚度的10％-30％。
其进一步的技术方案为，所述第二次背面腐蚀的厚度为待减薄总厚度的1％-5％。
其进一步的技术方案为，所述第一研磨目数小于350。
其进一步的技术方案为，所述第二研磨目数大于1500。
其进一步的技术方案为，所述第三研磨目数大于300且小于600。
本发明的有益技术效果是：
本申请公开了一种垂直型硅基氮化镓功率器件减薄方法，该方法将传统的背面机械研磨分为3次完成，通过采用不同粗糙度的研磨轮以及不同减薄厚度的组合，既能保证减薄速率，又降低了应力，使垂直型硅基氮化镓功率器件不会在减薄过程中碎片，三次研磨减薄过程之间创新的通过背面腐蚀和快速退火降低应力，极大地提升了垂直型硅基氮化镓功率器件的成品率。
附图说明
图1是现有常规的垂直型硅基氮化镓功率器件减薄方法的流程图。
图2是本申请中垂直型硅基氮化镓功率器件减薄方法的流程图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
本申请公开了一种垂直型硅基氮化镓功率器件减薄方法，请参考图2，该方法的流程如下：
步骤1，使用硅基氮化镓制作垂直型功率器件，并完成正面结构制造，本申请对硅片晶向、掺杂类型不做限制，实际应用时根据器件类型决定。对正面结构进行保护，可以使用对正面贴树脂膜、涂光刻胶以及制备介质层等常规方法来对正面结构进行保护。
步骤2，使用机械研磨方法利用具有第一研磨目数的研磨轮对垂直型硅基氮化镓功率器件的背面结构进行第一次研磨减薄。第一次研磨减薄时使用比较粗糙的研磨轮，也即第一研磨目数较小。在本申请中，第一研磨目数小于350。
在该步骤中，使用大粗糙度的研磨轮可以加快减薄速度、保证生产效率，但随之产生的应力也比较大，随着减薄厚度的增加碎片率会快速提高，因此本申请通过反复试验，第一次研磨减薄的厚度为待减薄总厚度的40％-60％。
步骤3，使用硅腐蚀液进行第一次背面腐蚀，以减少第一次研磨减薄造成的应力，粗糙的研磨轮会在器件的背面形成深度较大的研磨沟槽，增大了应力，应力太大会导致碎片，背面腐蚀可以减小研磨沟槽的深度，降低应力。本申请中第一次背面腐蚀时腐蚀的硅厚度为待减薄总厚度的5％-10％。
步骤4，使用机械研磨方法利用具有第二研磨目数的研磨轮对背面结构进行第二次研磨减薄。第二次研磨减薄时使用较平滑的研磨轮，也即第二研磨目数较大、大于第一研磨目数，较平滑的研磨轮虽然减薄速度慢，但随之产生的应力较小，能够保证继续减薄的情况下硅片不碎片。在本申请中，第二研磨目数大于1500，且第二次研磨减薄的厚度小于第一次研磨减薄的厚度，为待减薄总厚度的20％-30％。
步骤5，进行一次450℃-500℃、30秒-60秒的快速热退火，降低应力，在本申请中，快速热退火的过程中的升温速率大于40℃/s、降温速率大于20℃/s。热处理能修复背面研磨造成的细微损伤，降低应力(由于步骤4采用1500目以上的研磨轮，研磨后的背面损伤已经很浅，用硅腐蚀的方法基本无法起到降低应力效果)，快速退火能在保证降低应力的前提下最大限度减小额外热过程对器件正面结构的影响，保证器件性能和可靠性。
步骤6，使用机械研磨方法利用具有第三研磨目数的研磨轮对背面结构进行第三次研磨减薄。第三次研磨减薄时使用具有一定粗糙度的研磨轮，第三研磨目数小于第二研磨目数，第三研磨目数可以与第一研磨数据相近或稍大于第一研磨目数。在本申请中，第三研磨目数大于300且小于600，且第三次研磨减薄的厚度小于第一次研磨减薄的厚度、为待减薄总厚度的10％-30％。该步骤可以在保证研磨速度的同时也能够保证器件背面形成一定深度的研磨沟槽(如果完全没有沟槽，或者沟槽深度浅，减薄后在背面制备的金属层粘附力太差会影响器件可靠性)，防止第二次研磨减薄后的背面结构太平滑使后步制备的金属无法附着。
步骤7，使用硅腐蚀液进行第二次背面腐蚀，减少研磨造成的应力。第三次研磨减薄时粗糙的研磨轮会在器件的背面形成深度较大的研磨沟槽，增大了应力，应力太大会导致碎片，背面腐蚀可以减小研磨沟槽的深度，降低应力。通过控制腐蚀量可以保证既降低应力，也不影响后步的金属淀积。本申请中第二次背面腐蚀时腐蚀的硅厚度为待减薄总厚度的1％-5％。
步骤8，完成背面工艺制造，包括背面注入、背面金属淀积等常规工艺制造。去除对正面结构的保护。
以上所述的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。

Claims (10)

1.一种垂直型硅基氮化镓功率器件减薄方法，其特征在于，所述方法包括：
对完成正面结构制造的垂直型硅基氮化镓功率器件的正面结构进行保护；
利用具有第一研磨目数的研磨轮对所述垂直型硅基氮化镓功率器件的背面结构进行第一次研磨减薄，并使用硅腐蚀液进行第一次背面腐蚀；
利用具有第二研磨目数的研磨轮对所述背面结构进行第二次研磨减薄，并进行一次450℃-500℃、30秒-60秒的快速热退火；
利用具有第三研磨目数的研磨轮对所述背面结构进行第三次研磨减薄，并使用硅腐蚀液进行第二次背面腐蚀；
完成背面工艺制造，去除对所述正面结构的保护；
其中，所述第一研磨目数和所述第三研磨目数均小于所述第二研磨目数，所述第一次研磨减薄的厚度均大于第二次研磨减薄的厚度以及第三次研磨减薄的厚度。
2.根据权利要求1所述的方法，其特征在于，在快速热退火的过程中，升温速率大于40℃/s，降温速率大于20℃/s。
3.根据权利要求1所述的方法，其特征在于，所述第一次研磨减薄的厚度为待减薄总厚度的40％-60％。
4.根据权利要求1所述的方法，其特征在于，所述第一次背面腐蚀的厚度为待减薄总厚度的5％-10％。
5.根据权利要求1所述的方法，其特征在于，所述第二次研磨减薄的厚度为待减薄总厚度的20％-30％。
6.根据权利要求1所述的方法，其特征在于，所述第三次研磨减薄的厚度为待减薄总厚度的10％-30％。
7.根据权利要求1所述的方法，其特征在于，所述第二次背面腐蚀的厚度为待减薄总厚度的1％-5％。
8.根据权利要求1-7任一所述的方法，其特征在于，所述第一研磨目数小于350。
9.根据权利要求1-7任一所述的方法，其特征在于，所述第二研磨目数大于1500。
10.根据权利要求1-7任一所述的方法，其特征在于，所述第三研磨目数大于300且小于600。
CN202010162049.2A 2020-03-10 2020-03-10 一种垂直型硅基氮化镓功率器件减薄方法 Pending CN111223771A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010162049.2A CN111223771A (zh) 2020-03-10 2020-03-10 一种垂直型硅基氮化镓功率器件减薄方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010162049.2A CN111223771A (zh) 2020-03-10 2020-03-10 一种垂直型硅基氮化镓功率器件减薄方法

Publications (1)

Publication Number Publication Date
CN111223771A true CN111223771A (zh) 2020-06-02

Family

ID=70808636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010162049.2A Pending CN111223771A (zh) 2020-03-10 2020-03-10 一种垂直型硅基氮化镓功率器件减薄方法

Country Status (1)

Country Link
CN (1) CN111223771A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022213A (ja) * 1998-06-30 2000-01-21 Sharp Corp 窒化ガリウム系半導体素子及びその製造方法
CN1541287A (zh) * 2001-06-08 2004-10-27 高表面质量的GaN晶片及其生产方法
CN101661885A (zh) * 2009-09-28 2010-03-03 中国科学院微电子研究所 已减薄或划片的氮化镓基场效应管的退火处理方法
CN102832105A (zh) * 2012-09-10 2012-12-19 豪威科技(上海)有限公司 晶圆减薄方法
CN103495928A (zh) * 2013-10-09 2014-01-08 广东赛翡蓝宝石科技有限公司 一种提高蓝宝石衬底片表面质量和产品良率的加工方法
CN107564805A (zh) * 2017-06-30 2018-01-09 中国电子科技集团公司第五十五研究所 一种超薄碳化硅芯片的制作方法
CN107706096A (zh) * 2017-11-02 2018-02-16 北京世纪金光半导体有限公司 一种碳化硅功率芯片背面减薄和制备欧姆接触的方法及产品
CN109346403A (zh) * 2018-09-26 2019-02-15 广西桂芯半导体科技有限公司 一种晶圆的减薄方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022213A (ja) * 1998-06-30 2000-01-21 Sharp Corp 窒化ガリウム系半導体素子及びその製造方法
CN1541287A (zh) * 2001-06-08 2004-10-27 高表面质量的GaN晶片及其生产方法
CN101661885A (zh) * 2009-09-28 2010-03-03 中国科学院微电子研究所 已减薄或划片的氮化镓基场效应管的退火处理方法
CN102832105A (zh) * 2012-09-10 2012-12-19 豪威科技(上海)有限公司 晶圆减薄方法
CN103495928A (zh) * 2013-10-09 2014-01-08 广东赛翡蓝宝石科技有限公司 一种提高蓝宝石衬底片表面质量和产品良率的加工方法
CN107564805A (zh) * 2017-06-30 2018-01-09 中国电子科技集团公司第五十五研究所 一种超薄碳化硅芯片的制作方法
CN107706096A (zh) * 2017-11-02 2018-02-16 北京世纪金光半导体有限公司 一种碳化硅功率芯片背面减薄和制备欧姆接触的方法及产品
CN109346403A (zh) * 2018-09-26 2019-02-15 广西桂芯半导体科技有限公司 一种晶圆的减薄方法

Similar Documents

Publication Publication Date Title
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
US20090078943A1 (en) Nitride semiconductor device and manufacturing method thereof
WO2018086380A1 (zh) 一种大尺寸iii-v异质衬底的制备方法
CN101101868A (zh) 其上接合有GaN薄膜的衬底及其制备方法以及基于GaN的半导体器件及其制备方法
KR101020958B1 (ko) 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
CN106981423B (zh) 基于Si衬底外延SiC基GaN HEMT的工艺方法
CN109065449B (zh) 外延结构的减薄方法
CN105140122A (zh) 一种改善GaN HEMT器件散热性能的方法
CN111048407A (zh) SiC同质外延层的剥离方法
CN110211880B (zh) 金刚石基氮化镓hemt结构制造方法
TW201413783A (zh) 碳化矽紋層
CN110112055B (zh) 一种用于晶圆表面保护碳膜的去除方法
CN108807284B (zh) 一种外延接合基板及其制造方法
CN112018025A (zh) Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法
JP6818964B1 (ja) 複合基板、複合基板の製造方法、半導体装置および半導体装置の製造方法
US20230307249A1 (en) Heteroepitaxial structure with a diamond heat sink
CN106971943B (zh) 氮化镓外延层生长在硅衬底上的纵向型器件的制造方法
CN117293022A (zh) 碳化硅器件和用于制造碳化硅器件的方法
CN112757150A (zh) 一种电子器件用氮化镓单晶材料的快速抛光方法
CN110767752A (zh) 一种新型结构的底部沟槽栅极GaN-MOSFET器件及其制备方法
CN117080183A (zh) 一种金刚石-单晶AlN-GaNAlGaN复合晶圆及其制备方法和应用
CN111223771A (zh) 一种垂直型硅基氮化镓功率器件减薄方法
CN110079859A (zh) 一种SiC基GaN外延片的剥离方法
CN116247017A (zh) 一种金刚石衬底sp3-sp2杂化成键网络层制备方法及应用
CN106328776B (zh) 一种垂直结构紫光led芯片的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 12th Floor, Jizhi Business Plaza, No. 19, Erquan East Road, Xishan District, Wuxi City, Jiangsu Province, 214100

Applicant after: JIANGSU LIJUAN POWER SEMICONDUCTOR CO.,LTD.

Address before: Room 1209, South Building, Lihu Science and Technology Innovation Center, No. 11 Wuhu Avenue, Wuxi City, Jiangsu Province 214067

Applicant before: JIANGSU LIJUAN POWER SEMICONDUCTOR CO.,LTD.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200602