CN101101868A - 其上接合有GaN薄膜的衬底及其制备方法以及基于GaN的半导体器件及其制备方法 - Google Patents

其上接合有GaN薄膜的衬底及其制备方法以及基于GaN的半导体器件及其制备方法 Download PDF

Info

Publication number
CN101101868A
CN101101868A CNA2007101273561A CN200710127356A CN101101868A CN 101101868 A CN101101868 A CN 101101868A CN A2007101273561 A CNA2007101273561 A CN A2007101273561A CN 200710127356 A CN200710127356 A CN 200710127356A CN 101101868 A CN101101868 A CN 101101868A
Authority
CN
China
Prior art keywords
gan
substrate
bulk crystals
dissimilar
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101273561A
Other languages
English (en)
Other versions
CN100573822C (zh
Inventor
笠井仁
八乡昭广
三浦祥纪
秋田胜史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN101101868A publication Critical patent/CN101101868A/zh
Application granted granted Critical
Publication of CN100573822C publication Critical patent/CN100573822C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开其上接合有GaN薄膜的衬底及其制备方法以及基于GaN的半导体器件及其制备方法。提供一种制造薄GaN接合膜衬底的方法，包括步骤：在GaN块状晶体上接合与GaN类型或化学成分不同的衬底；在离不同类型的衬底的界面具有至少0.1μm和至多100μm距离的平面处隔开GaN块状晶体，以在不同类型的衬底上提供GaN薄膜，其中GaN块状晶体具有接合到不同类型的衬底的表面，具有至多20μm的最大表面粗糙度Rmax。由此可以以低成本制备一种包括薄GaN接合膜衬底和沉积在GaN薄膜上的至少一个基于GaN的半导体层的基于GaN的半导体器件，该薄GaN接合膜衬底包括不同类型的衬底和固定在不同类型衬底上的GaN薄膜。

Description

其上接合有GaN薄膜的衬底及其制备方法以及基于GaN的半导体器件及其制备方法
技术领域
本发明涉及由与GaN不同类型或化学成分的衬底和接合在不同类型的衬底上的GaN薄膜形成的薄GaN接合膜的衬底及其制造方法。此外，本发明涉及包括沉积在GaN薄膜上的至少一层基于GaN的半导体层的基于GaN的半导体器件及其制备方法。
背景技术
GaN衬底以及GaAs、InP和其它类似的衬底适合用于半导体器件。然而，GaN衬底相比GaAs和InP衬底需要极高的制备成本。因此利用GaN衬底的半导体器件需要极高的制备成本。这是从GaN衬底的制造方法与GaAs和InP衬底的制造方法之间的不同得到的。
更具体地，对于GaAs和InP衬底，采用布里奇曼晶体生长、Czochralski晶体生长或类似的液相沉积来生长晶体。同样，晶体能生长很快。例如，在近似100个小时期间容易生长至少200 mm厚的、大的GaAs和InP块状晶体(bulk crystalline body)，并且这样厚的、大的块状晶体允许近似200μm至400μm厚，分别从此处切割大量的独立式的GaAs和InP衬底(例如，每种类型的衬底至少有100个)。
对于GaN衬底，相反，采用氢化物汽相外延(HVPE)、有机金属化学汽相沉积(MOCVD)或其它类似的汽相沉积来生长晶体。同样，晶体生长得慢。例如，近似100个小时的晶体生长时间仅可以提供近似10mm厚的GaN块状晶体，并且这样的块状晶体仅允许从此处切割少量的(例如，近似10个)近似200μm至400μm厚的、独立式的GaN衬底。
然而，如果减小从GaN块状晶体切割的GaN膜的厚度以提供增加数量的GaN衬底，则会减小该膜的强度并且不能是独立式衬底。因此需要一种增强从GaN块状晶体切割的GaN薄膜的方法。
增强GaN薄膜的这种方法是制造由与GaN不同类型或化学成分的衬底，和接合在不同类型衬底上的GaN薄膜形成的薄GaN接合膜衬底(在下文还称为“接合膜衬底”)。在例如在日本专利国家公布No.2004-512688和日本专利特开No.2005-252244中公开的方法中制造了这种接合膜衬底。然而，如果使用在公布中描述的方法制造的接合膜衬底通过MOCVD、MBE或类似的汽相沉积来制备半导体器件，则沉积在不同类型衬底上的GaN薄膜会在GaN薄膜上沉积半导体层的步骤中不利地剥离该衬底。
发明内容
本发明构思了一种由与GaN类型或化学成分不同的衬底和稳固地接合在不同类型衬底上的GaN薄膜形成的薄GaN薄膜衬底及其制造方法、和包括沉积在GaN薄膜上的至少一层基于GaN的半导体层的基于GaN的半导体器件及其制备方法。
本发明提供了一种制造薄GaN接合膜衬底的方法，包括步骤：在GaN块状晶体上接合与GaN不同类型、不同化学成分的衬底；和在离其与不同类型衬底的界面具有至少0.1μm和至多100μm距离的平面处隔开GaN块状晶体，以在不同类型的衬底上提供GaN薄膜，其中GaN块状晶体具有接合到不同类型衬底的表面，具有至多20μm的最大表面粗糙度Rmax。
制造薄GaN接合膜衬底的该方法可以进一步包括：在GaN块状晶体上接合不同类型衬底的步骤之前，将选自由氢离子、氦离子和氮离子构成的组的一种类型的离子注入到在离将被接合的GaN块状晶体的表面至少0.1μm和至多100μm深的平面处的GaN块状晶体中，其中隔开GaN块状晶体的步骤可以包括对GaN块状晶体进行热处理。此外，隔开GaN块状晶体的步骤可以包括在离其与不同类型衬底的界面至少0.1μm和至多100μm距离的平面处切割GaN块状晶体。
此外，本发明提供了一种用前述方法获得的薄GaN接合膜衬底制备第一基于GaN的半导体器件的方法，包括在薄GaN接合膜衬底的GaN薄膜上生长至少一层基于GaN的半导体层的步骤。
此外，本发明提供了一种利用前述方法获得的第一基于GaN的半导体器件制备第二基于GaN的半导体器件的方法，包括步骤：在第一基于GaN的半导体器件的基于GaN的半导体层的最外层上接合辐射且导电的衬底；和将GaN薄膜和不同类型的衬底彼此分离。
此外，本发明提供了一种薄GaN接合膜衬底，包括：与GaN不同类型、不同化学成分的衬底；和具有至少0.1μm和至多100μm的厚度并接合在不同类型衬底上的GaN薄膜。
在该薄GaN接合膜衬底中，GaN薄膜可以具有至多1×109cm-2的位错密度。此外，GaN薄膜可以具有至少1×1017cm-3的载流子密度。此外，GaN薄膜可以包括单晶的第一晶体区和包括由具有相对于第一晶体区反转的[0001]方向的单晶形成的部分和多晶部分中至少之一的第二晶体区。此外，不同类型的衬底可以具有至少1×10-8K-1和至多1×10-5K-1的热膨胀系数。
此外，本发明提供了一种第一基于GaN的半导体器件，包括：与GaN不同类型、不同化学成分的衬底；具有至少0.1μm和至多100m的厚度并接合在不同类型衬底上的GaN薄膜；和沉积在GaN薄膜上的至少一层基于GaN的半导体层。
此外，本发明提供了一种第二基于GaN的半导体器件，包括：具有至少0.1μm和至多100μm厚的GaN薄膜；沉积在GaN薄膜上的至少一个基于GaN的半导体层；和接合在基于GaN的半导体层的最外层上的辐射导电衬底。
由此，本发明可以提供一种由与GaN类型或化学成分不同的衬底和稳固地接合在不同类型衬底上的GaN薄膜形成的薄GaN薄膜衬底及其制造方法、和包括沉积在GaN薄膜上的至少一个基于GaN的半导体层的基于GaN的半导体器件及其制备方法。这允许以减少成本制备半导体器件。
结合附图，考虑本发明的以下详细说明，本发明的前述和其它目的、特征和优点将变得更加显而易见。
附图说明
图1(a)-1(g)示出了薄GaN接合膜的衬底、第一和第二基于GaN的半导体器件、以及分别制造和制备衬底和半导体器件的方法。更具体地，图1(a)-1(g)分别示出了如下步骤：生长GaN块状晶体；提供镜面；接合不同类型的衬底；隔开GaN块状晶体；生长基于GaN的半导体层；接合辐射导电板；以及分离不同类型的衬底。
图2(a)-2(d)是示意性地示出根据本发明的薄GaN接合膜衬底的制造方法的一个实例的截面。更具体地，图2(a)-2(d)示出了如下步骤：注入离子；清洗表面；接合不同类型的衬底；和对GaN块状晶体进行热处理以隔开GaN块状晶体。
图3(a)-3(c)是示意性地示出根据本发明的薄GaN接合膜衬底的制造方法的另一实例的截面。更具体地，图3(a)-3(c)示出了如下步骤：清洗表面；接合不同类型的衬底；和切割GaN块状晶体以隔开它。
图4A和4B分别示意性地示出了条状和点状图案，用于采用的第一掩模中的开口，以生长本发明中使用的GaN块状晶体。
图5A和5B分别示意性地示出了条状和点状图案，用于采用的掩模层中的第二掩摸层，以生长本发明中使用的GaN块状晶体。
图6A是如本发明中提供的包括第一晶体区和第二条状晶体区的GaN块状晶体及其制造方法的平面示意图，图6B是如本发明中提供的包括第一晶体区和第二点状晶体区的GaN块状晶体及其制造方法的平面示意图，以及图6C是图6A和6B沿着截面VIC-VIC的截面示意图。
图7(a)-7(e)是示意性地示出根据本发明制造薄GaN接合膜衬底的方法的另一实例的截面。更具体地，图7(a)-7(e)示出了如下步骤：提供镜面；注入离子；清洗表面；接合不同类型的衬底；和对GaN块状晶体进行热处理以隔开GaN块状晶体。
图8和9分别是根据本发明由LED实现的第一基于GaN的半导体器件的一个和另一实例的截面示意图。
图10(a)-10(c)是示出根据本发明由LED实现的第二基于GaN的半导体器件一个实例的制备工艺的截面示意图。更具体地，图10(a)-10(c)分别示出了如下步骤：在薄GaN接合膜衬底上提供至少一个基于GaN的半导体层；接合辐射导电板；以及分离不同类型的衬底。
图11是根据本发明由HEMT实现的第一基于GaN的半导体器件的另一实例的截面示意图。
图12是根据本发明由垂直晶体管实现的第一基于GaN的半导体器件的另一实例的截面示意图。
具体实施方式
实施例1
在一个实施例中的该薄GaN接合膜衬底包括类型或化学成分与GaN不同的衬底20，和具有至少0.1μm和至多100μm的厚度且接合在不同类型的衬底20上的GaN薄膜10a，如图1(d)所示。本实施例提供了具有接合在不同类型的衬底20上的薄GaN接合膜衬底1和具有至少0.1μm和至多100μm厚的GaN薄膜10a。这使得能从GaN块状晶体获得大量的薄GaN接合膜衬底，和用于半导体器件的衬底以及以减少成本制造的半导体器件。
参考图1，用如在一个实施例中提供的方法制造该薄GaN接合膜的衬底，包括接合类型或化学成分与GaN块状晶体10上的GaN不同的衬底20的步骤，(图1(c))，和在平面10t隔开GaN块状晶体10，该平面10t具有离不同类型的衬底20的界面至少0.1μm且至多100μm的距离，以在不同类型的衬底20上提供GaN薄膜10a(图1(d))。这种方法可以提供接合在不同类型的衬底20上的并且具有至少0.1μm且至多100μm厚的GaN薄膜10a。
更具体地，参考图1(a)，利用由可以与GaN晶体良好晶格匹配的GaAs、蓝宝石、SiC或类似衬底实现的底层衬底100通过HVPE或类似的汽相沉积生长GaN块状晶体10。从由此生长的GaN块状晶体10，通过公知技术研磨或类似地移除底层衬底100以获得如图1(b)所示的GaN块状晶体10。GaN块状晶体10具有抛光为镜面的氮原子表面(下文还简称为“N表面”)10n。注意，GaN块状晶体10具有与N表面10n相对的镓原子表面(在下文还简称为“Ga表面”)10g。
然后参考图1(c)，不同类型的衬底20接合在GaN块状晶体10的N表面10n上。这可以以任何形式进行，但优选通过表面激活、熔焊等，因为这样的技术能使衬底在低温均匀地接合。注意，表面激活使将要接合的表面曝光到等离子体以激活该表面并随后接合它。熔焊是增压并由此热清洗表面以使表面接合在一起的技术(将接合在一起的表面)。
在本实施例中，GaN块状晶体具有将被接合的表面(不同类型的衬底上)，其具有至多20μm的最大表面粗糙度Rmax。最大的表面粗糙度Rmax表示将被接合的整个表面的顶与谷之间水平面差的最大值。将被接合的表面可通过任何方法提供有至多20μm的最大表面粗糙度Rmax。例如，一种这样的方法包括在将被接合的GaN块状晶体的表面抛光到具有至多20μm的最大表面粗糙度Rmax的步骤之后，在GaN块状晶体上接合类型或化学成分与GaN不同的衬底的步骤。如果GaN块状晶体具有最大表面粗糙度超过20μm的将被接合的表面，温度增加到能使基于GaN的半导体层外延生长的近似1,200℃，并且随后降低，则GaN薄膜倾向于剥离。因此，将被接合的表面具有更优选至多10μm的最大表面粗糙度Rmax。最大表面粗糙度Rmax可以用不平度测试器和接触型表面剖面仪测量。
此外，为了将不同类型的GaN薄膜和衬底更坚固地接合在一起并且进一步减少GaN薄膜从不同类型的衬底剥离，GaN块状晶体优选具有平均表面粗糙度Ra为至多1nm的将要接合的表面。在这里，平均表面粗糙度Ra表示通过从其平均表面的方向上的表面粗糙度分布仅提取基准面积并且对于基准面积取绝对值的平均值所获得的值，绝对值每个都代表从提取部分的平均表面到测量的表面分布的距离。平均表面粗糙度Ra可以用光干涉表面剖面仪等测量。将被接合的GaN块状晶体的那个表面可以以任意方法提供有至多1nm的平均表面粗糙度Ra。例如，一种这样的方法包括如下步骤：抛光将被接合的表面，随后在该表面上接合不同类型的衬底的步骤之前用氯气蚀刻抛光的表面以提供至多1nm的平均表面粗糙度Ra的表面。
在GaN块状晶体10上接合不同类型的衬底20的步骤优选在蚀刻将被接合的GaN块状晶体10的那个表面的步骤之前。这种蚀刻可以移除形成在GaN块状晶体10的表面上的氧化膜并增强表面平面度，这能使不同类型的GaN块状晶体和衬底更坚固地接合。虽然这种蚀刻不限于任何特定的方式，但更优选用氯气而不是氩气进行，氯气能使GaN块状晶体10具有从此处移除的更多氧化膜的表面，并增强了平面度。
如果使用氩气来蚀刻将被接合的GaN块状晶体的那个表面，则该表面提供有大于1nm的平均表面粗糙度Ra，以及如果具有不同类型的衬底接合在上面的这种GaN块状晶体温度增加到能使外延生长的1,200℃，并且随后降低温度，则GaN块状晶体可以具有剥离衬底的其接合的表面。相反，将被接合的、也就是用氯气蚀刻的GaN块状晶体的那个表面可以具有至多1nm的平均表面粗糙度Ra，以及如果在上面接合不同类型的衬底的这种GaN块状晶体温度增加至能使外延生长的1,200℃，并且随后温度降低，则GaN块状晶体几乎不具有剥离衬底的其接合表面。
将被接合的GaN块状晶体的那个表面具有斜角，也就是由将被接合的表面和(0001)面形成的角，优选至少0.03°和至多20°的角以使不同类型的GaN块状晶体和衬底更坚固地接合在一起。这很可能因为具有至少0.03°和至多20°的斜角的表面相比具有斜角或接近0°的表面具有更大量的键合，并且由此可以更坚固地接合到不同类型的衬底。同样，将被接合的GaN块状晶体的那个表面具有更优选至少0.1°和至多2°、还更优选至少0.2°和至多0.9°的斜角。注意，将被接合的GaN块状晶体的那个表面的斜角涉及将被接合的GaN块状晶体的那个表面的中心值，如由x射线衍射测量的。
然后，参考图1(c)和1(d)，在离不同类型的衬底20的界面具有至少0.1μm和至多100μm的距离T的平面10t处隔开GaN块状晶体10，以在不同类型的衬底20上提供GaN薄膜10a，从而提供包括类型或化学成分与GaN不同的衬底20和接合在不同类型的衬底20上并具有至少0.1μm且至多100μm厚度T的GaN薄膜的薄GaN接合膜的衬底1。在图1中注意，示出了不同类型的衬底20为导电衬底，其也可以是绝缘衬底。
在实施例1中，在离不同类型的衬底的界面具有至少0.1μm和至多100μm距离的平面处隔开GaN块状晶体，如将在下文描述的。在下文如实施例1A将描述优选在离不同类型衬底的界面具有更小距离的平面隔开的制造方法的实例，如实施例1B将描述优选在离不同类型的衬底的界面具有更大距离的平面隔开的制造方法的实例。
实施例1A
应用实施例1A在离不同类型的衬底的界面具有至少0.1μm和至多100μm、优选至少0.1μm和至多50μm、更优选至少0.1μm和至多10μm距离的平面隔开。本实施例提供了在如下的方法中制造的薄GaN接合膜的衬底。参考图2，该方法包括在将从由氢离子、氦离子和氮离子构成的组选择的一种类型的离子140注入到位于离将要接合的GaN块状晶体10的表面至少0.1μm和至多100μm的深度T的平面10t处的GaN块状晶体10中的步骤之后(图2(a))，在GaN块状晶体10上接合不同类型的衬底20的步骤(图2(c))，并且包括通过对GaN块状晶体10进行热处理隔开GaN块状晶体10的步骤(图2(d))。这种方法确保便于在离不同类型的衬底的界面具有更小距离的平面处精确地隔开GaN块状晶体。
更具体地，最初参考图2(a)，将选自由氢离子、氦离子和氮离子构成的组的一种类型的离子140注入到具有N表面10n的GaN块状晶体10中，其用作将被接合的、镜面抛光的表面。更具体地注意，在具有离N表面10n至少0.1μm和至多100μm的距离T的平面10t处注入离子。可以以任意方式注入离子。优选，使用离子注入设备。
然后参考图2(b)，GaN块状晶体10具有例如用氯气蚀刻150为清洁表面的将被接合的表面，也就是N表面10n。此外，不同类型的衬底也具有例如用氩气蚀刻150为清洁表面(未示出)的将被接合(至GaN块状晶体)的表面。已被清洗的接合在一起的表面能使不同类型的GaN块状晶体和衬底更坚固地接合在一起。然后参考图2(c)，将被接合的GaN块状晶体的表面，也就是N表面，与将被接合的不同类型的衬底的表面通过表面激活接合在一起。
然后参考图2(d)，对具有不同类型的衬底20接合在上面的GaN块状晶体10进行热处理，以使具有选自注入其中的氢离子、氦离子和氮离子的一种类型离子的部分变脆。由此在那个部分隔开GaN块状晶体。由此获得了薄GaN接合膜衬底1，包括不同类型的衬底20和接合在不同类型的衬底20上的GaN薄膜10a。注意，优选在至少300°和至多600°的温度、更优选至少400°和至多500°的温度下进行热处理，以扩大归因于注入了选自氢离子、氦离子和氮离子的一种类型的离子的微腔，并且本质上还减少了离子的扩散。
在从GaN块状晶体10隔开GaN薄膜10a之后，GaN块状晶体10b保留，如上所述，对其进一步注入选自由氢离子、氦离子和氮离子构成的组的一种类型的离子。注意，在位于离随后将被接合的N表面至少0.1μm和至多100μm的平面处注入离子。然后将N表面(将被接合的GaN块状晶体的那个表面)蚀刻为洁净表面，并且然后接合到具有将被接合的表面蚀刻为洁净表面的不同类型的衬底上。随后对中间产物进行热处理以提供另一薄GaN接合膜衬底。可以重复这种工艺以由GaN块状晶体制造许多薄GaN接合膜的衬底。
实施例1B
将本实施例应用到离不同类型的衬底的界面具有至少0.1μm和至多100μm、优选至少10μm和至多100μm、更优选至少50μm和至多100μm距离的平面隔开。本实施例提供了在如下的方法中制造的薄GaN接合膜的衬底。参考图3，该方法不包括将从由氢离子、氦离子和氮离子构成的组选择的一种类型的离子注入到GaN块状晶体中的步骤，而包括如下步骤：蚀刻150将被接合的GaN块状晶体10的那个表面，也就是N表面10n，为清洁源(图3(a))；将不同类型的衬底20接合到GaN块状晶体10上(图3(b))；以及隔开GaN块状晶体10(图3(c))。隔开GaN块状晶体10的步骤(图3(c))是通过在离不同类型衬底的界面具有至少0.1μm和至多100μm的距离T的平面10t切割GaN块状晶体10完成的。这种方法确保便于在离不同类型衬底的界面具有更大距离的平面处精确地隔开GaN块状晶体。由此获得了薄GaN接合膜的衬底1，其包括不同类型的衬底20和接合在不同类型的GaN薄膜10a。
在从GaN块状晶体10隔开GaN薄膜10a之后，GaN块状晶体10b保留，如上所述，其具有随后接合蚀刻为洁净表面的N表面。然后将GaN块状晶体10b接合到不同类型的衬底上，该衬底具有将被接合的蚀刻为洁净表面的表面。随后在离不同类型的衬底的界面具有至少0.1μm和至多100μm的距离的平面处切割GaN块状晶体。可以重复这种工艺以由GaN块状晶体制造许多薄GaN接合膜的衬底。虽然可以以任何方式切割GaN块状晶体，但切割III族氮化物晶体通常采用的设备例如包括放电机器(electro-discharge machine)、线状锯、外围边缘、内围边缘、激光辐射等来切割晶体。
上述方法确保薄GaN接合膜的衬底1能容易地以高精度、减少成本大量制造，该衬底1包括类型或化学成分与GaN不同的衬底20、和接合在不同类型的衬底20上并具有至少0.1μm和至多100μm厚度T的GaN薄膜10a。
在实施例1中，薄GaN接合膜的衬底优选具有位错密度为至多1×109cm-2的GaN薄膜，具有上述低位错密度的GaN薄膜提高了发光二极管(LED)、激光二极管(LD)和类似光学器件的特性(例如光输出、寿命等)以及高电子迁移率晶体管(HEMT)、垂直电容器和类似电子器件的特性。具有低位错密度为至多1×109cm-2的GaN薄膜可以通过隔开具有低位错密度为至多1×109cm-2的GaN块状晶体来获得。在这种情形下，GaN薄膜具有优选至多1×107cm-2、更优选至多3×106cm-2的位错密度。
例如可以参考图4A和4B在下文描述的方法中制造具有低位错密度为至多1×109cm-2的GaN块状晶体。更具体地，最初在底层衬底上提供第一掩模层110。第一掩模层110由如图4A所示的条状图案化的开口110w和掩模部分110m、或如图4B所示的点状图案化的开口110w和掩模部分110m形成。
然后在这种第一掩模层110上生长GaN块状晶体以获得低位错密度的GaN块状晶体。为了获得至多1×109cm-2的位错密度，条状开口110w优选具有0.4μm至10μm的宽度Vw和0.4μm至20μm的间距Vp(图4A)，点状开口110w优选具有0.4μm至10μm的宽度Vw和2μm至10μm的间距Vp(图4B)。第一掩模层100可由任何材料形成。优选，其由SiO2、Si3N4等形成。
如果实施例1的薄GaN接合膜衬底用作LED、LD、垂直晶体管或类似垂直半导体器件的衬底，则优选GaN薄膜是导电的。例如，GaN薄膜优选具有至少1×1017cm-3的载流子密度。具有载流子密度为至少1×1017cm-3的GaN导电薄膜可以通过隔开具有载流子密度为1×1017cm-3的GaN块状晶体获得，并且这种GaN块状晶体可以通过使它生长同时用氧(O)、锗(Ge)、硫(S)、硅(Si)或类似掺杂剂掺杂它来获得。为了增强导电性，优选至少1×1018cm-3的载流子密度。注意，GaN薄膜的载流子密度可以用空穴测量设备来测量。
实施例1的薄GaN接合膜衬底优选包括含有单晶的第一晶体区和第二晶体区的GaN薄膜，该第二晶体区包括由具有相对于第一晶体区反转的[0001]方向的单晶形成的部分和减少位错的多晶部分中的至少之一形成。这种第二晶体区可以吸收并因此减少位错。如上所述包括第一和第二晶体区的薄膜可以通过隔开包括这种第一和第二晶体区的GaN块状晶体来获得。
参考图5A和5B、和6A-6C，例如可以用下文所述的方法制造包括单晶第一晶体区和第二晶体区的GaN块状晶体，第二晶体区包括由相对于第一晶体区反转的[0001]方向的单晶形成的部分和多晶部分中的至少之一。更具体地，在底层衬底上提供由第一掩模层110和条状图案化的第二掩模层120形成的掩模层130(图5A)、或由第一掩模层110和点状图案化的第二掩模层120形成的掩模层130(图5B)。在这里注意，第一掩模层110表示具有条状或点状的开口110w的掩模层，如前所述。第二掩模层120不具有开口。第二掩模层120可由任何材料形成。优选，由SiO2、Si3N4等形成。
然后在掩模层130上生长GaN块状晶体10以在第一掩模层110上提供第一晶体区11和在第二掩模层120上提供第二晶体区12，参考图6C。例如如果采用汽相沉积来生长GaN块状晶体，则降低氮源气体分压力便于获得由具有相对于第一晶体区反转的[0001]方向的单晶形成的第二晶体区12。此外，增加氮源气体分压力便于获得由多晶形成的第二晶体区12。此外，具有某分压力的氮源气体能使第二晶体区12由相对于第一晶体区反转的[0001]方向的单晶形成的部分和多晶部分形成。
由此在掩模层130上获得了包括第一晶体区11和第二晶体区12的GaN块状晶体10，如图6A或6B所示。为了促进在GaN块状晶体中形成第一晶体区11和第二晶体区12，第二条状掩模层120优选具有10μm至100μm的宽度Ww和100μm至1,000μm的间距Wp(图5A)，以及第二点状掩模层120优选具有10μm至200μm的宽度Ww和100μm至5,000μm的间距Wp(图5B)。
使用实施例1的薄GaN接合膜衬底作为基于GaN的半导体器件的衬底。因此，还需要不同类型的衬底来耐受在GaN薄膜上生长基于GaN的半导体层的环境。因此，实施例1的薄GaN接合膜衬底优选由不同类型的衬底和GaN薄膜(热膨胀系数：5.6×10-6K-1)形成，它们具有小的热膨胀系数差。例如，不同类型的衬底优选具有至少5.6×10-8K-1和至多1×10-5K-1的热膨胀系数。在这点上优选不同类型的衬底为蓝宝石衬底、AlN衬底、SiC衬底、MgO衬底、ZnO衬底、ZnS衬底、碳衬底、GaAs衬底、金刚石衬底、Ga2O3衬底、ZrB2衬底等。
在实施例1的薄GaN接合膜的衬底中，优选不同类型的衬底也具有至少1,200℃的热阻以能够耐受在GaN薄膜上生长基于GaN的半导体层的环境。在这点上优选不同类型的衬底为蓝宝石衬底、AlN衬底、SiC衬底、ZnSe衬底、Si衬底、MgO衬底、ZnO衬底、ZnS衬底、石英衬底、碳衬底、金刚石衬底、Ga2O3衬底、ZrB2衬底等。
在实施例1的薄GaN接合膜的衬底中，优选不同类型的衬底也是抗腐蚀的以能够耐受在GaN薄膜上生长基于GaN的半导体层的环境。这里提到的抗腐蚀指的是在1,200℃、能使基于GaN的半导体层外延生长的温度下不能被氯化氢(HCl)气体、铵(NH3)气或类似的晶体生长环境腐蚀。在这点上优选不同类型的衬底为蓝宝石衬底、AlN衬底、SiC衬底、ZnSe衬底、Si衬底、MgO衬底、ZnO衬底、ZnS衬底、石英衬底、碳衬底、金刚石衬底、Ga2O3衬底、ZrB2衬底等。
在实施例1的薄GaN接合膜的衬底中，优选不同类型的衬底容易被类似的化学工艺蚀刻掉或去除，因为对具有某结构的基于GaN的半导体器件可将它移除。在这点上优选不同类型的衬底为ZnSe衬底、Si衬底、MgO衬底、ZnO衬底、ZnS衬底、石英衬底、碳衬底、金刚石衬底、Ga2O3衬底等。
在实施例1的薄GaN接合膜的衬底中，考虑到制备具有提供电极的相对主表面并由此实现主表面之间导电的基于GaN的半导体器件，优选不同类型的衬底是导电的。在这点上优选不同类型的衬底为SiC衬底、Si衬底、GaAs衬底、碳衬底等。
在实施例1的薄GaN接合膜的衬底中，不同类型的衬底可以是单晶或多晶。此外，其可由AlN或Al2O3结合在一起的化合物的晶体制成。此外，考虑到不同类型的衬底与GaN薄膜热膨胀系数的匹配或有助于减少成本，可以有利地使用由AlN、SiC、Ga2O3、MgO、ZnO、Al2O3等的多晶形成的不同类型的衬底。
实施例2
在一个实施例中本发明提供第一基于GaN的半导体器件。参考图1(e)，其包括类型或化学成分与GaN不同的衬底20、具有至少0.1μm且至多100μm厚的并且接合在不同类型的衬底20上的GaN薄膜10a、和在GaN薄膜10a上沉积的至少一个基于GaN的半导体层30。在GaN薄膜10a上具有基于GaN的半导体层30的这种第一基于GaN的半导体器件2可以廉价地制备并且具有良好的特性。注意在这里提到的基于GaN的半导体指的是具有包括GaN的化学成分的半导体，该化学成分例如Al1-x-yGaxInyN，其中0＜x、0≤y、并且x+y≤1。注意虽然在图1中以导电衬底示出了不同类型的衬底20，但是其可以是绝缘衬底。
根据本发明，第一基于GaN的半导体器件是用在一个实施例中提供的方法制备的，如参考图1(e)在下文中描述的。该方法采用实施例1的薄GaN接合膜衬底1(图1(d))以制作第一基于GaN的半导体器件2，并且包括在薄GaN接合膜衬底1的GaN薄膜10a的主表面上生长至少一个基于GaN的半导体层30的步骤。这种方法允许以降低成本制备具有更优良特性的基于GaN的半导体器件。
在GaN薄膜10a上可以用任何方法生长至少一个基于GaN的半导体层。优选，通过HVPE、MOCVD或用于外延生长的类似气相沉积生长。
在实施例2的第一基于GaN的半导体器件中，优选GaN薄膜，也就是实施例1的薄GaN接合膜衬底的GaN薄膜，具有至多1×109cm-2的位错密度并且是导电的(例如，至少具有1×1017cm-3的载流子密度)，并且包括单晶的第一结晶区，和包括由相对于第一结晶区[0001]反向的单晶形成的部分和多晶部分的至少之一的第二结晶区。
在实施例2的第一基于GaN的半导体器件中，优选不同类型的衬底，也就是实施例1的薄GaN接合膜衬底的不同类型的衬底，与GaN薄膜(热膨胀系数：5.6×10-6K-1)在热膨胀系统方面具有很小的差异(例如，具有至少1×10-8K-1和至多1×10-5K-1的热膨胀系数)，具有至少到1,200℃的热阻，是抗腐蚀性的，具有比GaN薄膜更大的带隙，通过类似的化学工艺很容易蚀刻掉或移除，并且是导电的。
实施例3
在一个实施例中本发明提供了第二基于GaN的半导体器件。参考图1(g)，其包括至少0.1μm且至多100μm厚的GaN薄膜10a、在GaN薄膜10a上沉积的至少一个基于GaN的半导体层、和在基于GaN的半导体层30的最外层上接合的辐射导电衬底40。这种在GaN薄膜10a上具有基于GaN的半导体层30的第二基于GaN的半导体器件3可以廉价地制备并且具有良好的特性。此外，在基于GaN的半导体层30的最外层上接合的辐射导电衬底40的第二基于GaN的半导体器件3在通过高电流时可以有效地驱散产生的热量。由此可以获得高输出的基于GaN的半导体器件(基于GaN的，特别是高亮度LED)。
根据本发明，第二基于GaN的半导体器件是用在一个实施例中提供的方法制备的，如参考图1(e)-1(g)在下文中描述的。该方法采用实施例2的第一基于GaN的半导体器件2以制备第二基于GaN的半导体器件3，并且包括步骤：在第一基于GaN的半导体器件2的基于GaN的半导体层30的最外表面上接合辐射导电板(图1(f))；和使GaN薄膜10a和不同类型的衬底20彼此分离。这种方法可以提供一种在相对主面上具有电极的半导体器件以实现减小芯片尺寸，并由此以降低成本提供基于GaN的半导体器件。
该辐射导电板可以用任何方式接合在基于GaN的半导体层的最外层上。优选，用焊料接合。辐射导电板表示外部驱散储存在该半导体器件中的热量的导电衬底。Cu板、CuW板等优选用作这种衬底，可以提供大量的热辐射，并且热膨胀系数接近基于GaN的半导体层。
在实施例3的第二基于GaN的半导体器件中，优选GaN薄膜，也就是实施例1的薄GaN接合膜衬底的GaN薄膜，具有至多1×109cm-2的位错密度并且是导电的(例如，至少具有1×1017cm-3的载流子密度)，并且包括单晶的第一结晶区，和包括由相对于第一结晶区具有[0001]反向的单晶形成的部分和多晶部分中至少之一的第二结晶区。
注意，参考图1(e)和1(g)，第一和第三实施例的第一和第二基于GaN的半导体器件，分别可以理解为具有如下特征的基于GaN的半导体器件，该基于GaN的半导体器件包括至少0.1μm且至多100m厚的GaN薄膜10a、在GaN薄膜10a上沉积的至少一个基于GaN的半导体层30、和在GaN薄膜10a和基于GaN的半导体层30的最外层中的一个上接合的衬底。注意，具有接合到GaN薄膜10a的不同类型的衬底20作为衬底的基于GaN的半导体器件对应于第一基于GaN的半导体器件，并且具有接合到基于GaN的半导体层30的最外层上的辐射导电板40作为衬底的基于GaN的半导体器件对应于第二基于GaN的半导体器件。
实例
比较例1
(1)制造和抛光GaN块状晶体
首先参考图1(a)，使用HVPE，以在由(111)Ga面用作晶体生长面的GaAs衬底或(0001)面用作晶体生长面的兰宝石衬底实现的底层衬底100上生长直径为两英寸(50.8mm)且厚度为10mm的GaN块状晶体10。
在底层衬底100上形成了图4A或4B中示出的第一掩模层110之后，生长GaN块状晶体10。图4A第一掩模层110具有2μm宽度Vw和8μm间距Vp的条状开口110w，并且图4B第一掩模层110具有2μm宽度Vw和4μm间距Vp的点状开口110w。通过这种掩模层110的开口110w的晶体生长提供有具有至少1×105cm-2和至多1×109cm-2的位错密度的GaN块状晶体。该GaN块状晶体的位错密度是通过阴极发光(CL)和蚀刻凹陷密度(EPD)测量的。此外，在晶体生长中，引入SiCl4气体作为掺杂剂，以提供载流子密度为7×1017cm-3且比电阻为0.05Ωcm的导电GaN块状晶体10。该GaN块状晶体的载流子密度和比电阻是在室温(25℃)用空穴测量设备测量的。
然后从GaN块状晶体10研磨掉底层衬底100并由此被机械地移除，以提供10mm厚的、独立式的GaN块状晶体10。然后参考图1(b)，GaN块状晶体10具有被研磨由此被镜面磨光的N表面10n(即，将被接合的表面)。
(2)将氢离子注入到GaN块状晶体中
然后参考图2(a)，采用离子注入设备，以在对应于离N表面10n(将接合的表面)0.1μm深度T的平面10t的位置处以1×1017cm-2的剂量和50keV的加速电压将氢离子140注入到GaN块状晶体10中。
(3)将不同类型的衬底接合到GaN块状晶体
然后参考图2(b)，GaN块状晶体10具有利用氩(Ar)气干蚀刻设备蚀刻150为洁净表面的N表面10n(将被接合的表面)。用100W的RF功率、50ccm的Ar气流速(注意，单位“sccm”指的是在标准条件(即，273K和1,013hPa)下气体流动一分钟的体积(cm3))和13.3Pa的环境压力进行了Ar气体的蚀刻。将被接合到GaN块状晶体的不同类型衬底20通过蓝宝石衬底实现，其具有用Ar气蚀刻为洁净表面的将被接合的表面。用100W的RF功率、50sccm的Ar气流速和6.7Pa的环境压力进行了Ar气体的蚀刻。将被接合的GaN块状晶体的表面，对应于N表面10n，其具有28μm的最大表面粗糙度Rmax、12.8nm的平均表面粗糙度Ra和相对于(0001)面的0.01°的斜角。在这里0.01°的斜角认为是表示考虑到测量所采用的方法的精度而使N表面匹配(0001)面。用横过将被接合的表面的不平度测试器测量了最大表面粗糙度Rmax。在100μm×100μm面积的将被接合的表面，在中心点和外围的四个点总共五个点，用光干涉表面剖面仪测量了平均表面粗糙度Ra。在将被接合的GaN块状晶体的那个表面的中心由x射线衍射测量了将要接合的表面关于(0001)面的斜角。
然后参考图2(c)，采用了这种激活以使GaN块状晶体10和不同类型的衬底20接合在一起，以使得将被接合的GaN块状晶体10的那个表面(即，N表面10n)和将被接合的不同类型的衬底20的那个表面，已被清洗彼此接触。
(4)隔开GaN块状晶体
然后参考图2(d)，在400℃对具有不同类型的前述各个衬底20接合在此处的GaN块状晶体10进行热处理以使注入氢离子的面(在项目(2)注入了氢离子的面)变脆，从而隔开在那个面的GaN块状晶体。由此获得了薄GaN接合膜衬底1，该衬底1包括不同类型的前述各个衬底20和接合在不同类型的衬底20上并具有0.1μm厚度的GaN薄膜10a。重复了上述工艺以获得24个薄GaN接合膜的衬底1。
(5)评价GaN薄膜的粘着性
在不同类型的GaN薄膜和衬底接合在一起的强度方面检查了由此获得的薄GaN接合膜的衬底1。更具体地，评价了不同类型的GaN薄膜和衬底之间的粘接性，如下：将薄GaN接合膜的衬底放置在MOCVD设备中并使气态铵(NH3)环境的温度以10℃/分钟的速率从600℃到1,200℃重复地增加和降低三次。随后，从MOCVD设备移除了薄GaN接合膜的衬底并用光学显微镜观察了GaN薄膜是否剥离。确定了残留在不同类型的衬底区域上的具有至少90％的GaN薄膜的薄GaN接合膜衬底为有效产品，否则为不合格产品。在24个薄GaN接合膜衬底中，只有两个衬底是有效产品。
注意，还由AlN衬底、SiC衬底、ZnSe衬底、Si衬底、MgO衬底、ZnO衬底、ZnS衬底、石英衬底、碳衬底和金刚石衬底实现了不同类型的衬底，并且基本上获得了类似的结果。
实例1
除了GaN块状晶体10具有研磨、精磨和由此镜面磨光了的N表面10n(将被接合的表面)外，如同比较例1中所述的一样相似地获得了GaN块状晶体。获得的将被接合的GaN块状晶体的那个表面(N表面)具有18μm的最大表面粗糙度Rmax、5.1nm的平均表面粗糙度Ra和相对于(0001)面的0.01°的斜角。相似地如比较例1中所描述的，该GaN块状晶体接合在了蓝宝石衬底(不同类型的衬底)上，以制造薄GaN接合膜的衬底，并评价了不同类型的GaN薄膜和衬底之间的粘着性。在24个薄GaN接合膜衬底中，13个衬底为有效产品。
实例2
除了GaN块状晶体10具有研磨和精磨以及抛光并由此镜面磨光了的N表面10n(将被接合的表面)外，相似地如比较例1中所描述的获得了GaN块状晶体。获得的将被接合的GaN块状晶体的那个表面(N表面)具有7μm的最大表面粗糙度Rmax、5.1nm的平均表面粗糙度Ra和相对于(0001)面的0.01°的斜角。相似地如实例1中所描述的，该GaN块状晶体接合在了蓝宝石衬底(不同类型的衬底)上，以制造薄GaN接合膜的衬底，并评价了不同类型的GaN薄膜和衬底之间的粘着性。在24个薄GaN接合膜衬底中，16个衬底为有效产品。
实例3
除了GaN块状晶体10具有研磨、精磨和抛光并由此镜面磨光了的N表面10n(将被接合的表面)并随后用氯(Cl2)气蚀刻为洁净表面外，相似地如实例2中所描述的获得了GaN块状晶体。用100 W的RF功率、100sccm的Cl2气流速和13.3 Pa的环境压力用Cl2气进行蚀刻。获得的将被接合的GaN块状晶体的那个表面(N表面)具有7μm的最大表面粗糙度Rmax、0.7nm的平均表面粗糙度Ra和相对于(0001)面的0.01°的斜角。相似地如实例1中所描述的，该GaN块状晶体接合在了蓝宝石衬底(不同类型的衬底)上，以制造薄GaN接合膜的衬底，并评价了不同类型的GaN薄膜和衬底之间的粘着性。在24个薄GaN接合膜衬底中，17个衬底为有效产品。
实例4
除了使用了由具有从(111)Ga面倾斜了15°的晶体生长面的GaAs衬底实现的底层衬底、直径为两英寸(50.8mm)的GaN块状晶体生长了10mm厚、以及GaN块状晶体具有将被接合的研磨、精磨和抛光了的表面(即，更靠近底层衬底的表面)外，如实例3所描述的相似地获得了GaN块状晶体。获得的将被接合的GaN块状晶体的那个表面具有7μm的最大表面粗糙度Rmax、0.7nm的平均表面粗糙度Ra和相对于(0001)面的15°的斜角。相似地如实例1中所描述的，该GaN块状晶体接合在了蓝宝石衬底(不同类型的衬底)上，以制造薄GaN接合膜的衬底，并评价了不同类型的GaN薄膜和衬底之间的粘着性。在24个薄GaN接合膜衬底中，19个衬底为有效产品。
实例5
除了使用了由具有从(111)Ga面倾斜了1.7°的晶体生长面的GaAs衬底实现的底层衬底外，如实例4所描述的相似地获得了GaN块状晶体。获得的将被接合的GaN块状晶体的那个表面(即，更靠近底层衬底的表面)具有7μm的最大表面粗糙度Rmax、0.7nm的平均表面粗糙度Ra和相对于(0001)面的1.7°的斜角。相似地如实例1中所描述的，该GaN块状晶体接合在了蓝宝石衬底(不同类型的衬底)上，以制造薄GaN接合膜的衬底，并评价了不同类型的GaN薄膜和衬底之间的粘着性。在24个薄GaN接合膜衬底中，21个衬底为有效产品。
实例6
除了使用了由具有从(111)Ga面倾斜了0.8°的晶体生长面的GaAs衬底实现的底层衬底外，如实例4所描述的相似地获得了GaN块状晶体。获得的将被接合的GaN块状晶体的那个表面(即，更靠近底层衬底的表面)具有7μm的最大表面粗糙度Rmax、0.7nm的平均表面粗糙度Ra和相对于(0001)面的0.8°的斜角。相似地如实例1中所描述的，该GaN块状晶体接合在了蓝宝石衬底(不同类型的衬底)上，以制造薄GaN接合膜的衬底，并评价了不同类型的GaN薄膜和衬底之间的粘着性。在24个薄GaN接合膜衬底中，22个衬底为有效产品。
实例7
除了使用了由从(111)Ga面倾斜了0.2°的GaAs衬底实现的底层衬底外，如实例4所描述的相似地获得了GaN块状晶体。获得的将被接合的GaN块状晶体的那个表面(即，更靠近底层衬底的表面)具有7μm的最大表面粗糙度Rmax、0.7nm的平均表面粗糙度Ra和相对于(0001)面的0.2°的斜角。相似地如实例1中所描述的，该GaN块状晶体接合在了蓝宝石衬底(不同类型的衬底)上，以制造薄GaN接合膜的衬底，并评价了不同类型的GaN薄膜和衬底之间的粘着性。在24个薄GaN接合膜衬底中，22个衬底为有效产品。
实例8
(1)制造并抛光GaN块状晶体
除了在底层衬底100上提供了包括图5A或5B所示的第一和第二掩模层110和120的掩模层130之后生长了GaN块状晶体10之外，与实例1描述的相似，直径为两英寸(50.8mm)的GaN块状晶体10生长到了10mm厚。由具有从(111)Ga面倾斜0.5°的晶体生长面的GaAs衬底实现了底层衬底100。
图5A掩模层130包括具有100μm宽度Ww、500μm间距的条状第二掩模层120，图5B掩模层130包括具有100μm宽度Ww、1,000μm间距的点状第二掩模层120。穿过这种掩模层130的开口的晶体生长提供了包括沉积在第一掩模层110上的第一晶体区11和沉积在第二掩模层120上的第二晶体区12的GaN块状晶体，参考图6A-6C。注意，用分压增加的(更具体地，至少23 kPa)氮源气体通过HVPE生长了该GaN块状晶体，由此，第二晶体区12由多晶形成。
然后参考图6C和7(a)，如实例1所描述的相似，提供了10mm厚的、独立式的GaN块状晶体10，并具有抛光了且由此镜面磨光了将被接合的表面(即，更靠近底层衬底的表面)。严格注意，该表面具有相对于N表面10n的0.5°的斜角。然而，该角小，并且可以接近N表面10n。因此在以下描述中，将描述该表面接近于N表面10n。
(2)将氢离子注入到GaN块状晶体中
然后参考图7(b)，应用与实例1相似的方法和条件以将氢离子140注入到对应于离将被接合的GaN块状晶体10的那个表面(即，该表面接近N表面10n，(即，第一晶体区11的N表面11n和第二晶体区12的多晶表面12p))0.1μm深度T的平面10t位置处的GaN块状晶体10中。
(3)将不同类型的衬底接合到GaN块状晶体
然后参考图7(c)，GaN块状晶体10具有利用Cl2气干蚀刻设备蚀刻150为洁净表面的将被接合的表面(接近N表面10n的表面(即，第一晶体区11的N表面11n和第二晶体区12的多晶表面12p))。将被接合到GaN块状晶体的不同类型的衬底20通过蓝宝石实现，其具有用Ar气蚀刻为洁净表面的将被接合的表面。在与实例3相似的条件下进行了用Cl2气蚀刻和用Ar气蚀刻。注意参考图7(c)，如果第二晶体区12由平均粒度近似至少5μm的多晶形成，则第一晶体区11的N表面11n蚀刻得比第二晶体区12的多晶表面12p快。因此在将被接合的GaN块状晶体的那个表面(即，接近N表面10n的GaN块状晶体10的那个表面)，产生了如图7(c)所示的大约几十nm的凹陷和凸起(或间隙10v)。将被接合的GaN块状晶体的那个表面，不包括间隙10v，具有7μm的最大表面粗糙度Rmax、0.7 nm的平均表面粗糙度Ra和相对于(0001)面的0.5°的斜角。该GaN块状晶体接合在了蓝宝石衬底(不同类型的衬底)上，与实例1中描述的相似。
注意，如果第二晶体区12由具有大约至少5μm的平均粒度的多晶形成，则第一晶体区11的N表面11n蚀刻得比第二晶体区11的多晶表面12p更慢。因此，相比图7(c)，在将被接合的GaN块状晶体的那个表面(即，接近N表面1 0n的GaN块状晶体10的那个表面)处，产生了大约几十nm的凹陷和凸起(或间隙10v)，这使得第二晶体区12的多晶表面12p相对于第一晶体区11的表面11n凹陷。
如实例1所描述相似地，隔开了蓝宝石衬底接合于此的GaN块状晶体，以获得薄GaN接合膜衬底。评价了薄GaN接合膜衬底不同类型的GaN薄膜和衬底之间的粘着性。在24个薄GaN接合膜衬底中，它们中全部(即，24个衬底)都是有效产品。
虽然实例1-8采用了由蓝宝石衬底实现的不同类型的衬底，但由AlN衬底、SiC衬底、ZnSe衬底、Si衬底、MgO衬底、ZnO衬底、ZnS衬底、石英衬底、碳衬底和金刚石衬底实现的不同类型的衬底的这种实例也提供了基本相似的结果。
此外，在实例4-8中，具有相对于特定晶面有大斜角的晶体生长面的底层衬底用于生长具有将被接合的表面的GaN块状晶体，其具有相对于(0001)面的大斜角。然而，相对于(0001)面具有大斜角的将被接合的表面的GaN块状晶体可不仅以如上所述的方法生长；也可以如下获得：关于特定晶面具有0°或极小度数斜角的晶体生长面的底层衬底可用于生长依次被切割、研磨或精磨和抛光以提供关于(0001)面具有大斜角表面的晶体。
此外，虽然在实例1-8中将氢离子注入到GaN块状晶体中，但也确认采用氦离子或氮离子代替氢离子也提供了相似的结果。
实例9
本实例通过具有0.1μm厚的、导电GaN接合薄膜的薄GaN接合膜提供了实施例1和实施例1A的薄GaN接合膜衬底的一个具体实例。本实例的薄GaN接合膜衬底优选用作发光二极管(LED)、激光二极管(LD)和其它类似发光器件的衬底。
(1)制造和抛光GaN块状晶体
首先参考图1(a)，采用了HVPE以在由具有从(111)Ga面倾斜0.4°的晶体生长面的GaAs衬底实现的底层衬底100上生长具有两英寸(50.8mm)直径和10mm厚度的GaN块状晶体10。
在底层衬底100上形成了图4A或4B所示的第一掩模层110之后生长了GaN块状晶体10。图4A第一掩模层110具有2μm宽度Ww和8μm间距Vp的条状开口110w，图4B第一掩模层110具有2μm宽度Ww和4μm间距Vp的点状开口110w。穿过这种掩模层110的开口110w的晶体生长提供了位错密度为至少1×105cm-2和至多1×109cm-2的GaN块状晶体10。GaN块状晶体的位错密度是由阴极发光(CL)和腐蚀坑密度(EPD)测量的。此外，在晶体生长时，作为掺杂剂引入了O2气以提供具有1×1017cm-3的载流子密度和0.1Ωcm比电阻的导电GaN块状晶体10。在室温(25℃)用空穴测量设备测量了GaN块状晶体的载流子密度和比电阻。
然后从GaN块状晶体10研磨掉底层衬底100并由此被机械地移除，以提供10mm厚的、独立式的GaN块状晶体10。然后参考图1(b)，GaN块状晶体10具有将被接合的表面(即，其表面接近N表面10n)被研磨、精磨和因此镜面磨光。
(2)将氢离子注入到GaN块状晶体中
然后参考图2(a)，采用离子注入设备，以在对应于离将接合的GaN块状晶体10的那个表面(即，该表面接近N表面10n)0.1μm深度t的平面10t的位置处以1×1017cm-2的剂量和50keV的加速电压将氢离子140注入到GaN块状晶体10中。
(3)将不同类型的衬底接合到GaN块状晶体
然后参考图2(b)，GaN块状晶体10具有利用Cl2气的干蚀刻设备蚀刻150为洁净表面的将被接合的表面。用100 W的RF功率、100sccm的Cl2气流速和13.3Pa的环境压力进行用Cl2气的蚀刻。将被接合到GaN块状晶体的不同类型的衬底20由蓝宝石衬底、AlN衬底、SiC衬底、ZnSe衬底、Si衬底、MgO衬底、ZnO衬底、ZnS衬底、石英衬底、碳衬底和金刚石衬底实现，并且上述衬底分别具有用Ar气蚀刻为洁净表面的将被接合的各个表面。用100W的RF功率、50sccm的Ar气流速和6.7Pa的环境压力进行了用Ar气的蚀刻。采用Cl2气化学蚀刻GaN块状晶体能化学地移除形成在GaN块状晶体表面上的氧化层。由此蚀刻的GaN块状晶体可以具有更平坦的表面，并且因此用比Ar气物理蚀刻更大的强度接合。将被接合的GaN块状晶体的那个表面具有7μm的最大表面粗糙度Rmax、0.7nm的平均表面粗糙度Ra和相对于(0001)面的0.4°的斜角。
然后参考图2(c)，采用了表面激活以使不同类型的GaN块状晶体10和每个上述各个衬底20接合在一起，以便将被接合的GaN块状晶体10的那个表面(即，N表面10n)和将被接合的不同类型的衬底20的那个表面被清洁地彼此接触。
(4)隔开GaN块状晶体
然后参考图2(d)，在400℃对具有不同类型的前述各个衬底20接合于此的GaN块状晶体10进行热处理以使注入氢离子的面(在项目(2)注入了氢离子的面)变脆，以在那个面隔开GaN块状晶体。由此获得了包括不同类型的前述各个衬底20和接合在不同类型的衬底20上并具有0.1μm厚GaN薄膜10a的薄GaN接合膜衬底1。在GaN块状晶体10具有从那里隔开的GaN薄膜10a之后，GaN块状晶体10b保留，其用于制造随后的薄GaN接合膜衬底。
可以重复上述工艺以从10mm厚的GaN块状晶体获得10,000个包括0.1μm厚GaN薄膜的薄GaN接合衬底。如常规的，用线状锯切割的10mm厚的GaN块状晶体仅能生产10个300μm厚的GaN衬底。在本实例中可以从GaN块状晶体获得大量薄GaN接合膜衬底并因此以显著减少的成本制造。
在本实例的薄GaN接合膜的衬底中，如实施例1中所描述的，适当地使用具有至少1×10-8K-1和至多1×10-5K-1的热膨胀系数、至少1,200℃的热阻、抗腐蚀性和其它类似特性的不同类型的衬底。
此外，本实例的薄GaN接合膜衬底用作发光器件的衬底。因此，为了增加器件的光提取效率，优选使用由具有比GaN的带隙大的衬底例如蓝宝石衬底、AlN衬底、MgO衬底、ZnO衬底、ZnS衬底、石英衬底、金刚石衬底等实现的不同类型的衬底。
此外，本实例的薄GaN接合膜衬底用作发光器件的衬底。因此，为了在相对的主表面上分别提供具有电极的发光器件，以允许主表面之间的电导性，优选使用由导电衬底例如SiC衬底、Si衬底、碳衬底等实现的不同类型的衬底。
实例10
本实例通过具有0.1μm厚的、导电GaN接合薄膜的薄GaN接合膜提供了实施例1和实施例1A的薄GaN接合膜衬底的一个具体实例。本实例的薄GaN接合膜衬底优选用作LED、LD和其它类似发光器件的衬底。
(1)制造和抛光GaN块状晶体
与实例9所描述的相似，获得了具有两英寸(50.8 mm)直径和10 mm厚度的独立式GaN块状晶体10(位错密度：至少1×105cm-2和至多1×109cm-2，载流子密度：2×1018cm-3，比电阻：0.02Ωcm)。然后，与实例9所描述的相似，GaN块状晶体10具有抛光的且由此镜面磨光了的将被接合的表面(即，其表面接近N表面10n)。
(2)将不同类型的衬底接合到GaN块状晶体
然后参考图3(a)，GaN块状晶体10具有利用Cl2气的干蚀刻设备蚀刻150为洁净表面的将被接合的表面(其表面接近N表面10n)。将被接合到GaN块状晶体的不同类型的衬底20由蓝宝石衬底、AlN衬底、SiC衬底、ZnSe衬底、Si衬底、MgO衬底、ZnO衬底、ZnS衬底、石英衬底、碳衬底和金刚石衬底、Ga2O3衬底和ZrB2衬底实现，并且上述衬底分别具有用Ar气蚀刻为洁净表面的将被接合的各个表面。在与例9应用的条件相似的条件下进行了用Cl2气和Ar气的蚀刻。将被接合的GaN块状晶体的那个表面具有7μm的最大表面粗糙度Rmax、0.7nm的平均表面粗糙度Ra和相对于(0001)面的0.4°的斜角。然后，参考图3(b)，与实例9所描述的相似，不同类型的GaN块状晶体10和每个上述的各个衬底20接合在一起。
(3)隔开GaN块状晶体
然后参考图3(c)，在离不同类型衬底20的界面具有100μm距离T的平面10t的外围边缘或内围边缘用电排放机器、线状锯切割了GaN块状晶体10，以获得包括不同类型的衬底20和接合在不同类型的衬底20上并具有100μm厚的GaN薄膜10a的薄GaN接合衬底1。在GaN块状晶体10具有从那里隔开的GaN薄膜10a之后，GaN块状晶体10b保留，其用于制造随后的薄GaN接合膜衬底。
可以重复上述工艺以从10mm厚的GaN块状晶体20获得包括100μm厚GaN薄膜的薄GaN接合衬底。如常规的，用线状锯切割的10mm厚的GaN块状晶体仅能生产10个300μm厚的GaN衬底。本实例还允许从GaN块状晶体获得大量的薄GaN接合膜衬底并因此以显著减少的成本制造。
在本实例的薄GaN接合膜的衬底中，如实例9中所描述的，适当地使用具有至少1×10-8K-1和至多1×10-5K-1的热膨胀系数、至少1,200℃的热阻、抗腐蚀性、比GaN更大的带隙、电导性和其它类似特性的不同类型的衬底。
实例11
本实例通过具有0.1μm厚的、导电GaN薄膜的薄GaN接合膜提供了实施例1和实施例1A的薄GaN接合膜衬底的一个具体实例，GaN导电薄膜包括单晶的第一晶体区和由相对于第一晶体区反转的[0001]方向的单晶形成的第二晶体区。本实例的薄GaN接合膜衬底优选用作LED、LD和其它类似发光器件的衬底。
(1)制造并抛光GaN块状晶体
除了在底层衬底100上提供了包括图5A或5B所示的第一和第二掩模层110和120的掩模层130之后生长了GaN块状晶体10之外，与实例9描述的相似，生长了两英寸(50.8mm)直径和10mm厚的GaN块状晶体10。
图5A掩模层130包括具有100μm宽度Ww、500μm间距的条状第二掩模层120，图5B掩模层130包括具有100μm宽度Ww、1,000μm间距的点状第二掩模层120。穿过这种掩模层130的开口的晶体生长提供了包括沉积在第一掩模层110上的第一晶体区11和沉积在第二掩模层120上的第二晶体区12的GaN块状晶体，参考图6A-6C。注意，用分压降低的(更具体地，至多23 kPa)氮源气体通过HVPE生长了该GaN块状晶体，由此，第二晶体区12由具有相对于第一晶体区11反转的[0001]方向的单晶形成。因此，GaN块状晶体10具有包括第一晶体区11的N表面11n和第二晶体区12的Ga表面12g的N表面10n、以及包括第一晶体区的Ga表面11g和第二晶体区的N表面12n的Ga表面10g。此外获得的GaN块状晶体是导电的，具有至少1×104cm-2和至多1×108cm-2的位错密度、1×1019cm-3的载流子密度和0.005Ωcm的比电阻。注意，本实例的GaN块状晶体具有被第二晶体区12吸收的位错密度，并由此减少了位错密度使得比实例9的小。
然后参考图6C和7(a)，如实例9所描述的相似，提供了10nm厚的、独立式的GaN块状晶体10，并具有抛光了且由此镜面磨光了将被接合的表面(即，那个表面接近N表面10n)。
(2)将氢离子注入到GaN块状晶体中
然后参考图7(b)，应用与实例9相似的方法和条件以将氢离子140注入到对应于离将被接合的GaN块状晶体10的那个表面(即，该表面接近N表面10n(即，第一晶体区11的N表面11n和第二晶体区12的多晶表面12p))0.1μm深度T的平面10t位置处的GaN块状晶体10中。
(3)将不同类型的衬底接合到GaN块状晶体
然后参考图7(c)，GaN块状晶体10具有利用Cl2气干蚀刻设备蚀刻150为洁净表面的将被接合的表面(该表面接近表面10n(即，第一晶体区11的N表面11n和第二晶体区12的多晶表面12p))。将被接合到GaN块状晶体的不同类型的衬底20由蓝宝石衬底、AlN衬底、SiC衬底、ZnSe衬底、Si衬底、MgO衬底、ZnO衬底、ZnS衬底、石英衬底、碳衬底、金刚石衬底、Ga2O3衬底和ZrB2衬底实现，并且上述衬底具有用Ar气蚀刻为洁净表面的将被接合的各个表面。在与实例9相似的条件下进行了用Cl2气蚀刻和用Ar气蚀刻。注意，第一晶体区11的N表面11n蚀刻得比第二晶体区12的Ga表面12g快。因此在将被接合的GaN块状晶体10的那个表面(即，接近N表面10n的表面)，产生了如图7(c)所示的大约几十nm的凹陷和凸起(或间隙10v)。将被接合的GaN块状晶体的那个表面，不包括间隙10v，具有7μm的最大表面粗糙度Rmax、0.7nm的平均表面粗糙度Ra和相对于(0001)面的0.4°的斜角。
然后，参考图7(d)，与实例1描述的相似，不同类型的GaN块状晶体10和每个上述各个衬底20接合在一起。由于GaN块状晶体10具有大约几十nm的凸起和凹陷的N表面，在不同类型的GaN块状晶体10和衬底20之间规则地产生了间隙10v。这种间隙10v有效地减轻了由不同类型的GaN薄膜和衬底之间的热膨胀系数的差异产生的应力，即会导致在GaN薄膜10上生长基于GaN的半导体层。
(4)隔开GaN块状晶体
然后参考图7(e)，在400℃对具有不同类型的前述各个衬底20接合于此的GaN块状晶体10进行热处理以使注入氢离子的面(在项目(2)注入了氢离子的面)变脆，以在那个面隔开GaN块状晶体。由此获得了包括不同类型的前述各个衬底20和接合在不同类型的衬底20上并具有0.1μm厚GaN薄膜10a的薄GaN接合膜衬底1。在GaN块状晶体10具有从那里隔开的GaN薄膜10a之后，GaN块状晶体10b保留，其用于制造随后的薄GaN接合膜衬底。
可以重复上述工艺以从10mm厚的GaN块状晶体获得6,000个包括0.1μm厚GaN薄膜的薄GaN接合衬底。如常规的，用线状锯切割的10mm厚的GaN块状晶体仅能生产10个300μm厚的GaN衬底。在本实例中可以从GaN块状晶体获得大量薄GaN接合膜衬底并因此以显著减少的成本制造。
在本实例的薄GaN接合膜的衬底中，如例9中所描述的，适当地使用具有至少1×10-8K-1和至多1×10-5K-1的热膨胀系数、至少1,200℃的热阻、抗腐蚀性、比GaN大的间隙、电导性和其它类似特性的不同类型的衬底。
实例12
本实例通过具有0.1μm厚的、半绝缘GaN接合薄膜的薄GaN接合膜提供了实施例1和实施例1A的薄GaN接合膜衬底的另一个具体实例。本实例的薄GaN接合膜衬底优选用作高频器件、高电子迁移率晶体管(HEMT)和类似电子器件的衬底。
(1)制造和抛光GaN块状晶体
除了当生长GaN块状晶体时掺杂4×1018cm-3的Fe、Cr或V之外，与实例9所描述的相似，获得了具有两英寸(50.8mm)直径和10mm厚度的独立式、半绝缘GaN块状晶体10(位错密度：至少1×105cm-2和至多1×109cm-2，比电阻：1×107Ωcm)。
(2)将氢离子注入到GaN块状晶体中
然后，应用与实例9相似的方法和条件，以将氢离子注入到在对应于离将接合的GaN块状晶体10的那个表面(即，接近N表面10n的表面)0.1μm深度T的平面位置处的GaN块状晶体中。
(3)将不同类型的衬底接合到GaN块状晶体
然后应用与实例9相似的方法和条件，以蚀刻将被接合的用Cl2气蚀刻为洁净表面的GaN块状晶体的那个表面(即，接近N表面的表面)。将被接合到GaN块状晶体的不同类型的衬底由蓝宝石衬底、AlN衬底、SiC衬底、ZnSe衬底、Si衬底、MgO衬底、ZnO衬底、ZnS衬底、石英衬底、碳衬底、金刚石衬底、Ga2O3衬底和ZrB2衬底实现，并且在与例9相似的方法和条件下，上述衬底分别具有用Ar气蚀刻为洁净表面的将被接合的各个表面。将被接合的GaN块状晶体的那个表面具有7μm的最大表面粗糙度Rmax、0.7nm的平均表面粗糙度Ra和相对于(0001)面的0.4°的斜角。然后，与例9所描述的相似，使不同类型的GaN块状晶体和每个上述的各个衬底接合在一起。
(4)隔开GaN块状晶体
然后，与实例9描述的相似，在400℃对具有不同类型的前述各个衬底接合于此的GaN块状晶体进行热处理以使注入氢离子的面(在项目(2)注入了氢离子的面)变脆，以在那个面隔开GaN块状晶体。由此获得了包括不同类型的前述各个衬底和接合在不同类型的衬底上并具有0.1μm厚的半绝缘GaN薄膜的薄GaN接合膜衬底。具有从那里隔开的GaN薄膜的GaN块状晶体用于制造随后的薄GaN接合膜衬底。
可以重复上述工艺以从10mm厚的GaN块状晶体获得10,000个包括0.1μm厚GaN薄膜的薄GaN接合衬底。如常规的，用线状锯切割的10mm厚的GaN块状晶体仅能生产10个300μm厚的GaN衬底。在本实例中可以从GaN块状晶体获得大量薄GaN接合膜衬底并因此以显著减少的成本制造。
在本实例的薄GaN接合膜的衬底中，如实例11中所描述的，适当地使用具有至少1×10-8K-1和至多1×10-5K-1的热膨胀系数、至少1,200℃的热阻、抗腐蚀性和其它类似特性的不同类型的衬底。
此外，本实例的薄GaN接合膜衬底用作HEMT或类似电子器件的衬底。因此，为了减少或防止器件的泄漏电流，优选使用由半绝缘或绝缘衬底例如蓝宝石衬底、AlN衬底、SiC衬底、ZnSe衬底、Si衬底、MgO衬底、ZnO衬底、ZnS衬底、石英衬底、金刚石衬底、Ga2O3衬底和ZrB2衬底等实现的不同类型的衬底。
实例13
本实例通过具有0.1μm厚的、GaN半绝缘接合薄膜的薄GaN接合膜提供了实施例1和实施例1A的薄GaN接合膜衬底的另一个具体实例，该GaN半绝缘接合薄膜包括单晶的第一晶体区和多晶的第二晶体区。本实例的薄GaN接合膜衬底优选用作HEMT和类似电子器件的衬底。
(1)制造和抛光GaN块状晶体
除了当生长GaN块状晶体时掺杂5×1018cm-3的Fe、Cr或V以及以分压增加(更具体地，至少23kPa)氮源气之外，与实例11所描述的相似，获得了包括单晶的第一晶体区和多晶的第二晶体区的10mm厚的独立式的半绝缘GaN块状晶体10(位错密度：至少1×104cm-2和至多1×108cm-2，比电阻：1×107Ωcm)。因此，参考图6C，GaN块状晶体10具有包括第一晶体区11的N表面11n和第二晶体区12的多晶表面12p的N表面10n、以及包括第一晶体区的Ga表面11g和第二晶体区的多晶表面12q的Ga表面10g。然后，与实例11描述的相似，GaN块状晶体10具有抛光了并由此镜面磨光的将被接合的表面(即，接近N表面10n的那个表面)。
(2)将氢离子注入到GaN块状晶体中
然后，应用与实例11相似的方法和条件，以将氢离子注入到在对应于离GaN块状晶体10的N表面(即，第一晶体区的N表面和第二晶体区的Ga表面)0.1μm深度的平面位置处的GaN块状晶体中。
(3)将不同类型的衬底接合到GaN块状晶体
然后应用与实例11相似的方法和条件，以蚀刻将被接合的用Cl2气蚀刻为洁净表面的GaN块状晶体的那个表面(即，接近N表面10n的表面(即，第一晶体区11的N表面11n和第二晶体区12的多晶表面12p))。参考图7(c)，注意如果第二晶体区12由具有大约至少5μm平均粒度的多晶形成，则第一晶体区11的N表面11n蚀刻得比第二晶体区12的多晶表面12p快。因此在将被接合的GaN块状晶体10的那个表面(即，接近N表面10n的表面)，产生了如图7(c)所示的大约几十nm的凹陷和凸起(或间隙10v)。将被接合的GaN块状晶体的那个表面，不包括间隙，具有7μm的最大表面粗糙度Rmax、0.7nm的平均表面粗糙度Ra和相对于(0001)面的0.4°的斜角。
此外，应用与实例11相似的方法和条件以蚀刻将被接合到GaN块状晶体的不同类型的衬底。该衬底由蓝宝石衬底、AlN衬底、SiC衬底、ZnSe衬底、Si衬底、MgO衬底、ZnO衬底、ZnS衬底、石英衬底、碳衬底、金刚石衬底、Ga2O3衬底和ZrB2衬底实现，并且上述衬底具有用Ar气蚀刻为洁净表面的将被接合的各个表面。
然后，与实例11所描述的相似，使不同类型的GaN块状晶体和每个上述的各个衬底接合在一起。参考图7(d)，由于GaN块状晶体10具有大约几十nm的凹陷和凸起的N表面10n，在不同类型的GaN块状晶体10和衬底之间规则地产生了间隙10v。这种间隙有效地减轻了由不同类型的GaN薄膜和衬底之间的热膨胀系数差产生的应力，即导致在GaN薄膜上生长基于GaN的半导体层。
注意，如果第二晶体区12由具有大约少于5μm平均粒度的多晶形成，则第一晶体区11的N表面11n蚀刻得比第二晶体区12的多晶表面12p更慢。因此，相比图7(c)，在将被接合的GaN块状晶体的那个表面(即，接近N表面10n的GaN块状晶体10的那个表面)，产生了大约几十nm的凹陷和凸起(或间隙)，使得第二晶体区12的多晶表面12p相对于第一晶体区11的表面11n凹陷。
(4)隔开GaN块状晶体
然后，与实例11描述的相似，在400℃对具有不同类型的前述各个衬底接合于此的GaN块状晶体进行热处理以使注入氢离子的面(在项目(2)注入了氢离子的面)变脆，以在那个面隔开GaN块状晶体。由此获得了包括不同类型的前述各个衬底和接合在不同类型的衬底上并具有0.1μm厚GaN薄膜的薄GaN接合膜衬底。具有从那里隔开的GaN薄膜的GaN块状晶体用于制造随后的薄GaN接合膜衬底。
可以重复上述工艺以从10mm厚的GaN块状晶体获得6,000个包括0.1μm厚GaN薄膜的薄GaN接合衬底。如常规的，用线状锯切割的10mm厚的GaN块状晶体仅能生产10个300μm厚的GaN衬底。在本实例中可以从GaN块状晶体获得大量薄GaN接合膜衬底并因此以显著减少的成本制造。
在本实例的薄GaN接合膜的衬底中，如实例12中所描述的，适当地使用具有至少1×10-8K-1和至多1×10-5K-1的热膨胀系数、和至少1,200℃的热阻，并且是抗腐蚀性的和半绝缘或绝缘等不同类型的衬底。
实例14
本实例通过具有0.1μm厚的、GaN导电薄膜的薄GaN接合膜衬底提供了实施例1和实施例1A的薄GaN接合膜衬底的另一个具体实例，该GaN导电薄膜包括单晶的第一晶体区和由具有相对于第一晶体区反转的[0001]方向的单晶形成的第二晶体区。本实例的薄GaN接合膜衬底优选用作垂直晶体管和类似电子器件的衬底。
(1)制造和抛光GaN块状晶体
与实例11所描述的相似，获得了两英寸(50.8mm)直径、10mm厚的并且包括单晶的第一晶体区和由相对于第一晶体区反转的[0001]方向的单晶形成的第二晶体区的独立式的导电GaN块状晶体，其具有至少1×104cm-2和至多1×108cm-2的位错密度、4×1018cm-2的载流子密度和0.01Ωcm的比电阻。然后，与实例3描述的相似，GaN块状晶体具有抛光的并由此镜面磨光了的N表面。
(2)将氢离子注入到GaN块状晶体中
然后，应用与实例11相似的方法和条件，以将氢离子注入到在对应于离将被接合的GaN块状晶体的那个表面(即，(由N表面接近的那个表面(即，第一晶体区的N表面和第二晶体区的Ga表面))0.1μm深度的平面位置处的GaN块状晶体中。
(3)将不同类型的衬底接合到GaN块状晶体
然后应用与实例11相似的方法和条件，以蚀刻将被接合的用Cl2气蚀刻为洁净表面的GaN块状晶体的那个表面(即，该表面接近N表面(即，第一晶体区11的N表面和第二晶体区的Ga表面))。参考图7(c)，注意第一晶体区11的N表面11n蚀刻得比第二晶体区12的Ga表面12g快。因此在GaN块状晶体10的N表面10n，产生了如图7(c)所示的大约几十nm的凹陷和凸起。此外，应用与实例11相似的方法和条件，以蚀刻将被接合到GaN块状晶体的不同类型的衬底。该衬底由蓝宝石衬底、AlN衬底、SiC衬底、ZnSe衬底、Si衬底、MgO衬底、ZnO衬底、ZnS衬底、石英衬底、碳衬底、金刚石衬底、Ga2O3衬底和ZrB2衬底实现，并且上述衬底具有用Ar气蚀刻为洁净表面的将被接合的各个表面。将被接合的GaN块状晶体的那个表面具有7μm的最大表面粗糙度Rmax、0.7nm的平均表面粗糙度Ra和相对于(0001)面的0.4°的斜角。
然后，与实例11描述的相似，不同类型的GaN块状晶体和每个上述的各个衬底接合在一起。参考图7(d)，由于GaN块状晶体具有大约几十nm的凸起和凹陷的将被接合的表面(即，由N表面接近的表面)，在不同类型的GaN块状晶体和衬底之间有规则地产生了间隙。这种间隙有效地减轻了由不同类型的GaN薄膜和衬底之间的热膨胀系数差产生的应力，即导致在GaN薄膜上生长基于GaN的半导体层。
(4)隔开GaN块状晶体
然后，与实例11描述的相似，在400℃对具有不同类型的前述各个衬底接合于此的GaN块状晶体进行热处理以使注入氢离子的面(在项目(2)注入了氢离子的面)变脆，以在那个面隔开GaN块状晶体。由此获得了包括不同类型的前述各个衬底和接合在不同类型的衬底上并具有0.1μm厚GaN薄膜的薄GaN接合膜衬底。具有从那里隔开的GaN薄膜的GaN块状晶体用于制造随后的薄GaN接合膜衬底。
可以重复上述工艺以从10mm厚的GaN块状晶体获得6,000个包括0.1μm厚GaN薄膜的薄GaN接合衬底。如常规的，用线状锯切割的10mm厚的GaN块状晶体仅能生产10个300μm厚的GaN衬底。在本实例中可以从GaN块状晶体获得大量薄GaN接合膜衬底并因此以显著减少的成本制造。
在本实例的薄GaN接合膜的衬底中，如例9中所描述的，适当地使用具有至少1×10-8K-1和至多1×10-5K-1的热膨胀系数、和至少1,200℃的热阻、抗腐蚀性等特性的不同类型的衬底。
此外，本实例的薄GaN接合膜衬底用作垂直晶体管或类似电子器件的衬底。因此，为了实现垂直晶体管结构，优选使用由导电衬底例如SiC衬底、Si衬底、碳衬底等实现的不同类型的衬底。
实例15
参考图8，本实例提供了由在一个主表面上具有电极的LED实现的实施例2的第一基于GaN的半导体器件的具体实例。在本实例中，LED包括由实例11中制造的衬底实现的衬底，即包括绝缘蓝宝石衬底(不同类型的衬底20)和接合在蓝宝石衬底上的0.1μm厚的GaN薄膜10a并包括单晶的第一晶体区和由相对于第一晶体区反转的[0001]方向的单晶形成的第二晶体区的薄GaN接合膜衬底1。
(1)制备LED
参考图8，用以下方法制备了本实例的LED：更具体地，薄GaN接合膜衬底1，其包括蓝宝石衬底(不同类型的衬底20)和接合在蓝宝石衬底上的GaN薄膜10a，具有通过MOCVD在GaN薄膜10a上生长的基于GaN的半导体层30。更具体地，生长了5μm厚的n型GaN层31、叠置在层31上的0.5μm厚的n型Al0.05Ga0.95N层32、叠置在层32上并具有由6对In0.15Ga0.85N层和In0.01Ga0.99N层形成的多量子阱(MQW)结构的100nm厚的发光层33、叠置在层33上的20nm厚的p型Al0.20Ga0.80N层34、和叠置在层34上的0.15μm厚的p型GaN层35。实例11中制造的该薄GaN接合膜衬底具有在不同类型的衬底和GaN薄膜之间的间隙。这有效地消除了由不同类型的衬底和GaN薄膜之间的热膨胀系数差产生的应力，其导致外延生长基于GaN的半导体层，并且在不同类型的衬底、GaN薄膜和基于GaN的半导体层中的任意一个没有观察到裂缝。
随后，进行台地蚀刻以暴露n型GaN层31的部分表面。随后，采用真空沉积或电子束沉积以在具有部分暴露表面的p型GaN层35和n型GaN层31上分别沉积p和n侧电极51和52。
作为比较例R15，除了在蓝宝石衬底(不同类型的衬底20)上直接生长了基于GaN的半导体层30之外，以与实例15相似的方法和条件制备了LED。
此外作为实例15A，除了当生长了基于GaN的半导体层30时，和提供了具有由6对Al0.05Ga0.95N层和GaN层形成的MQW结构的发光层33之外，以与实例15相似的方法和条件制备了LED。作为比较例R15A，除了在蓝宝石衬底(不同类型的衬底20)上直接生长了基于GaN的半导体层30外，以与实例15A相似的方法和条件制备了LED。
(2)评价LED的特性
通过电致发光在450nm的峰值波长处测量了实例15和比较例R15的每个LED的放射光谱的辐射强度。实例15的LED提供了相对于比较例R15的1.2的辐射强度。此外，通过电致发光在350nm的峰值波长处测量了实例15A和比较例R15的每个LED的放射光谱的辐射强度。实例15A的LED提供了相对于比较例R15A的10的辐射强度。从那里可以看出，采用薄GaN接合膜衬底允许LED提供大的辐射强度并因此以低成本制备的增强特性。
实例16
参考图9，本实例分别提供了由具有相对侧上的电极的LED实现的实施例2的第一基于GaN的半导体器件的另一实例。在本实例中，LED包括由实例11中制造的衬底实现的衬底，即，包括导电Si衬底(不同类型的衬底)和0.1μm厚的GaN导电薄膜10a，GaN导电薄膜10a接合在Si衬底上并包括单晶的第一晶体区和由相对于第一晶体区反转的[0001]方向的单晶形成的第二晶体区。
(1)制备LED
参考图9，用以下方法制备了本实例的LED。更具体地，薄GaN接合膜衬底1，其包括Si衬底(不同类型的衬底20)和接合在Si衬底上的GaN薄膜10a，其具有通过MOCVD在GaN薄膜10a上生长的基于GaN的半导体层30。更具体地，生长了2μm厚的n型GaN层31、叠置在层31上的0.5μm厚的n型Al0.05Ga0.95N层32、叠置在层32上并具有由6对In0.15Ga0.85N层和In0.01Ga0.99N层形成的MQW结构的100nm厚的发光层33、叠置在层33上的20nm厚的p型Al0.20Ga0.80N层34、和叠置在层34上的0.15μm厚的p型GaN层35。实例11中制造的该薄GaN接合膜衬底具有在不同类型的衬底和GaN薄膜之间的间隙。这有效地消除了由不同类型的衬底和GaN薄膜之间的热膨胀系数差产生的应力，其导致外延生长基于GaN的半导体层，并且在不同类型的衬底、GaN薄膜和基于GaN的半导体层中的任意一个没有观察到裂缝。
随后，采用了真空沉积或电子束沉积以在p型GaN层35和Si衬底(不同类型的衬底20)上分别沉积p和n侧电极51和52。
本实例的LED，分别具有相对主表面上的电极，允许在主表面之间的电导性并由此有助于减小芯片尺寸。
实例17
参考图10，本实例提供了由在相对侧上分别具有电极的LED实现的实施例3的第二基于GaN的半导体器件的具体实例。本实例中的LED具有包括0.1μm厚的GaN导电薄膜10a和沉积在GaN薄膜10a上的至少一个基于GaN的半导体层30的结构，辐射且导电的衬底40邻接接合到基于GaN的半导体层30的最外层。
(1)制备LED
参考图10，用以下方法制备了本实例的LED：更具体地，最初，参考图10(a)，以实例11制造的薄GaN接合膜衬底1，其包括蓝宝石衬底(不同类型的衬底20)和接合在蓝宝石衬底上的0.1μm厚的GaN薄膜10a，其具有通过MOCVD在GaN薄膜10a上生长的基于GaN的半导体层30。更具体地，生长了2μm厚的n型GaN层31、叠置在层31上的0.5μm厚的n型Al0.05Ga0.95N层32、叠置在层32上并具有由6对In0.15Ga0.85N层和In0.01Ga0.99N层形成的MQW结构的100nm厚的发光层33、叠置在层33上的20nm厚的p型Al0.20Ga0.80N层34、和叠置在层34上的0.15μm厚的p型GaN层35。实例11中制造的该薄GaN接合膜衬底具有在不同类型的衬底和GaN薄膜之间的间隙。这有效地消除了由不同类型的衬底和GaN薄膜之间的热膨胀系数差产生的应力，其导致外延生长基于GaN的半导体层，并且在不同类型的衬底、GaN薄膜和基于GaN的半导体层中的任意一个没有观察到裂缝。然后采用了真空沉积以在p型GaN层35上沉积p侧电极51。
然后参考图10(b)，用Au-Su焊料将Cu板实现的辐射导电板40邻接接合于基于GaN的半导体层30的最外层(p型GaN层35)，p侧电极51形成在它们之间。
然后参考图10(c)，采用了激光剥离(lift-off)以从GaN薄膜10a分离蓝宝石衬底(不同类型的衬底20)。然后采用了电子束沉积以在GaN薄膜上沉积n侧电极52。
作为比较例R17，除了在蓝宝石衬底(不同类型的衬底20)上直接生长了基于GaN的半导体层30之外，以与实例17相似的方法和条件制备了LED。
(2)评价LED的特性
在450nm的峰值波长处测量了实例17和比较例R17的每个LED的放射光谱的辐射强度。实例17的LED提供了相对于比较例R17的1.2的辐射强度。从那里可以看出，采用薄GaN接合膜衬底允许LED提供大的辐射强度并因此提供以低成本制备的增强特性。此外，具有蓝宝石衬底(不同类型的衬底20)移除了的实例17的LED，允许光被更有效地提取。此外，在相对主表面上具有电极的实例17的LED，分别允许主表面之间的电导性并由此有助于减小芯片尺寸。
实例18
参考图11，本实例提供了由HEMT实现的实施例2的第一基于GaN的半导体器件的另一具体实例。本实例中的HEMT采用了实例12中制造的衬底，即，薄GaN接合膜衬底1，其包括绝缘蓝宝石衬底(不同类型的衬底20)和接合在蓝宝石衬底上的0.1μm厚的GaN半绝缘薄膜10a。
(1)制备HEMT
参考图11，用以下方法制备了本实例的HEMT：更具体地，薄GaN接合膜衬底1，其包括蓝宝石衬底(不同类型的衬底20)和接合在蓝宝石衬底上的0.1μm厚的GaN薄膜10a，其具有通过MOCVD在GaN薄膜10a上生长的基于GaN的半导体层30。更具体地，生长了3μm厚的i型GaN层36和叠置在层36上的30nm厚的i型Al0.25Ga0.75N层37。然后采用了光刻和剥离以在i型Al0.25Ga0.75N层37上提供源电极53和漏电极54。源和漏电极53和54两个都由沉积在层中的50nm厚的Ti层、100nm厚的Al层、20nm厚的Ti层和200nm厚的Au层实现，并在800℃进行热处理30秒并由此合金。此外，采用类似的技术以在i型Al0.25Ga0.75N层37上提供由300nm厚的Au层实现的并具有2μm栅极宽度和150μm栅极长度的栅电极55。由此制备了HEMT并证实了它的操作。
实例19
参考图12，本实例提供了由垂直晶体管实现的实施例2的第一基于GaN的半导体器件的另一具体实例。本实例中的垂直晶体管采用了实例14中制造的衬底，即，薄GaN接合膜衬底1，其包括导电衬底(不同类型的衬底20)和0.1μm厚的GaN导电薄膜10a，GaN导电薄膜10a接合在导电衬底上并包括单晶的第一晶体区和由相对于第一晶体区反转的[0001]方向的单晶形成的第二晶体区。
(1)制备垂直晶体管
参考图12，本实例的垂直晶体管如下制备：薄GaN接合膜衬底1，其包括导电Si衬底(不同类型的衬底20)和接合在Si衬底上的GaN薄膜10a，其具有通过MOCVD在GaN薄膜10a上生长的10μm厚的n-型GaN层38(电子密度：1×1016cm-3)实现的基于GaN的半导体层30。
然后采用了选择性的离子注入以将Mg注入到n-型GaN层38的部分区域中以提供p型层38，并将Si离子注入到p型层38a的部分区域中以提供n+型层38b。然后在n型GaN层38、p型层38a和n+型层38b上，沉积了由300nm厚的SiO2层实现的钝化膜(未示出)，并且在其后在1,250℃进行了30秒的热处理以激活注入了的离子。
然后用氢氟酸移除了钝化膜，并随后在n型GaN层38、p型层38a和n+型层38b上，采用了等离子体化学汽相沉积(p-CVD)以沉积由50nm厚的SiO2层实现的绝缘膜60。然后采用了光刻和缓冲氢氟酸以选择性地蚀刻绝缘膜60的部分区域并通过剥离提供了源电极53。源电极53由沉积在层中的50nm厚的Ti层、100nm厚的Al层、20nm厚的Ti层和200nm厚的Au层实现，并在800℃进行30秒的热处理并由此被合金化。然后采用了光刻和剥离以在绝缘膜60上提供由300nm厚Al层实现的栅电极55以配置金属-绝缘体-半导体(MIS)结构。然后在Si衬底(不同类型的衬底20)上提供了漏电极54。漏电极54由沉积在层中的50nm厚的Ti层、100nm厚的Al层、20nm厚的Ti层和200nm厚的Au层实现，并在800℃进行30秒的热处理并由此被合金化。由此制备了垂直晶体管并证实了它的操作。
尽管已详细地描述和示例了本发明，但清楚地理解，本发明仅是示例性的和实例，而不是限制性的，本发明的精神和范围仅由所附权利要求的条款所限定。

Claims (12)

1.一种制造薄GaN接合膜衬底的方法，包括如下步骤：在GaN块状晶体上接合与GaN不同化学成分、不同类型的衬底；以及，在离不同类型的所述衬底的界面具有至少0.1μm和至多100μm距离的平面处隔开所述GaN块状晶体，以在不同类型的所述衬底上提供GaN薄膜，其中所述GaN块状晶体具有接合到不同类型的所述衬底的表面，具有至多20μm的最大表面粗糙度Rmax。
2.根据权利要求1所述的制造薄GaN接合膜衬底的方法，进一步包括：在所述GaN块状晶体上接合不同类型的所述衬底的步骤之前，将选自由氢离子、氦离子和氮离子构成的组的一种类型的离子注入到在离将被接合的所述GaN块状晶体的所述表面至少0.1μm和至多100μm深的所述平面处的所述GaN块状晶体中，其中隔开所述GaN块状晶体的步骤包括对所述GaN块状晶体进行热处理。
3.根据权利要求1所述的制造薄GaN接合膜衬底的方法，其中隔开所述GaN块状晶体的步骤包括在离不同类型的所述衬底的界面具有至少0.1μm和至多100μm距离的所述平面处切割所述GaN块状晶体。
4.一种用权利要求1的方法获得的薄GaN接合膜衬底来制备第一基于GaN的半导体器件的方法，包括如下步骤：在薄GaN接合膜衬底的GaN薄膜上生长至少一个基于GaN的半导体层。
5.一种利用权利要求4的方法获得的第一基于GaN的半导体器件制备第二基于GaN的半导体器件的方法，包括如下步骤：在所述第一基于GaN的半导体器件的基于GaN的半导体层的最外层上接合辐射导电的衬底；以及，分离彼此不同类型的GaN薄膜和衬底。
6.一种薄GaN接合膜衬底，包括：与GaN不同类型、化学成分不同的衬底；以及，具有至少0.1μm和至多100μm的厚度并接合在不同类型的所述衬底上的GaN薄膜。
7.根据权利要求6的薄GaN接合膜衬底，其中所述GaN薄膜具有至多1×109cm-2的位错密度。
8.根据权利要求6的薄GaN接合膜衬底，其中所述GaN薄膜具有至少1×1017cm-3的载流子密度。
9.根据权利要求6的薄GaN接合膜衬底，其中所述GaN薄膜包括：单晶的第一晶体区；以及，第二晶体区，所述第二晶体区包括单晶形成的部分和多晶部分中至少之一，所述单晶形成的部分具有相对于所述第一晶体区反转的[0001]方向。
10.根据权利要求6的薄GaN接合膜衬底，其中不同类型的所述衬底具有至少1×10-8K-1和至多1×10-5K-1的热膨胀系数。
11.一种第一基于GaN的半导体器件，包括：与GaN不同化学成分、不同类型的衬底；具有至少0.1μm和至多100μm的厚度并且接合在不同类型的所述衬底上的GaN薄膜；以及，沉积在所述GaN薄膜上的至少一个基于GaN的半导体层。
12.一种第二基于GaN的半导体器件，包括：具有至少0.1μm和至多100μm厚的GaN薄膜；沉积在所述GaN薄膜上的至少一个基于GaN的半导体层；以及，接合在所述基于GaN的半导体层的最外层上的辐射导电衬底。
CNB2007101273561A 2006-06-30 2007-07-02 衬底及其制备方法以及半导体器件及其制备方法 Expired - Fee Related CN100573822C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006182118 2006-06-30
JP2006182118A JP5003033B2 (ja) 2006-06-30 2006-06-30 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法

Publications (2)

Publication Number Publication Date
CN101101868A true CN101101868A (zh) 2008-01-09
CN100573822C CN100573822C (zh) 2009-12-23

Family

ID=38616553

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101273561A Expired - Fee Related CN100573822C (zh) 2006-06-30 2007-07-02 衬底及其制备方法以及半导体器件及其制备方法

Country Status (7)

Country Link
US (2) US7728348B2 (zh)
EP (1) EP1873817B1 (zh)
JP (1) JP5003033B2 (zh)
KR (1) KR20080002644A (zh)
CN (1) CN100573822C (zh)
HK (1) HK1117270A1 (zh)
TW (1) TW200818248A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102150287A (zh) * 2009-09-30 2011-08-10 住友电气工业株式会社 发光器件
CN102668023A (zh) * 2010-05-14 2012-09-12 住友电气工业株式会社 半导体器件、组合衬底及其制造方法
CN104781907A (zh) * 2013-11-13 2015-07-15 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法、层叠的iii族氮化物复合衬底、iii族氮化物半导体器件及其制造方法
CN108732143A (zh) * 2017-03-29 2018-11-02 罗伯特·博世有限公司 生产结晶体单元的方法、传感器设备及相关设备和方法

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
US8343824B2 (en) * 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
JP2009272380A (ja) * 2008-05-01 2009-11-19 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶およびその表面処理方法、ｉｉｉ族窒化物積層体およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
FR2931293B1 (fr) * 2008-05-15 2010-09-03 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante
EP2151861A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Passivation of etched semiconductor structures
EP2151856A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2151852B1 (en) * 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
JP4631946B2 (ja) * 2008-08-11 2011-02-16 住友電気工業株式会社 Ｉｉｉ族窒化物半導体層貼り合わせ基板の製造方法
EP2159836B1 (en) * 2008-08-25 2017-05-31 Soitec Stiffening layers for the relaxation of strained layers
JP5441094B2 (ja) * 2008-10-01 2014-03-12 国立大学法人京都工芸繊維大学 半導体基板の製造方法および半導体基板
FR2936903B1 (fr) * 2008-10-07 2011-01-14 Soitec Silicon On Insulator Relaxation d'une couche de materiau contraint avec application d'un raidisseur
JP5608969B2 (ja) * 2008-10-20 2014-10-22 富士通株式会社 化合物半導体装置及びその製造方法
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
JP5907730B2 (ja) 2008-10-30 2016-04-26 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法
JP2010165927A (ja) * 2009-01-16 2010-07-29 Sumitomo Electric Ind Ltd 発光素子用基板
JP2010177464A (ja) * 2009-01-29 2010-08-12 Sumitomo Electric Ind Ltd 電子デバイスの製造方法
JP5407385B2 (ja) * 2009-02-06 2014-02-05 住友電気工業株式会社 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法
JP5597933B2 (ja) * 2009-05-01 2014-10-01 住友電気工業株式会社 Ｉｉｉ族窒化物半導体層貼り合わせ基板およびその製造方法
JP5420968B2 (ja) * 2009-05-07 2014-02-19 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP2011077102A (ja) * 2009-09-29 2011-04-14 Toyoda Gosei Co Ltd ウエハ、ｉｉｉ族窒化物系化合物半導体素子、及びそれらの製造方法
JP5381581B2 (ja) * 2009-09-30 2014-01-08 住友電気工業株式会社 窒化ガリウム基板
JP5365454B2 (ja) * 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
FR2953328B1 (fr) 2009-12-01 2012-03-30 S O I Tec Silicon On Insulator Tech Heterostructure pour composants electroniques de puissance, composants optoelectroniques ou photovoltaiques
JP2011146652A (ja) * 2010-01-18 2011-07-28 Sumitomo Electric Ind Ltd 貼り合わせ基板、貼り合わせ基板の製造方法、及び発光素子
EP2562789A4 (en) 2010-04-20 2015-03-04 Sumitomo Electric Industries PROCESS FOR PRODUCING COMPOSITE SUBSTRATE
JP2012015304A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置
KR20120027988A (ko) 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
JP5938871B2 (ja) 2010-11-15 2016-06-22 住友電気工業株式会社 ＧａＮ系膜の製造方法
US8697564B2 (en) 2010-11-16 2014-04-15 Sumitomo Electric Industries, Ltd. Method of manufacturing GaN-based film
US9184228B2 (en) 2011-03-07 2015-11-10 Sumitomo Electric Industries, Ltd. Composite base including sintered base and base surface flattening layer, and composite substrate including that composite base and semiconductor crystalline layer
JP2012243792A (ja) * 2011-05-16 2012-12-10 Sumitomo Electric Ind Ltd ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系高電子移動度トランジスタおよびその製造方法
JP2012250907A (ja) * 2011-06-02 2012-12-20 Samsung Corning Precision Materials Co Ltd 自立基板の製造方法
KR20130008281A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 파워소자의 제조방법
JP2013030617A (ja) * 2011-07-28 2013-02-07 Sumitomo Electric Ind Ltd 複合基板およびその製造方法、ならびに複合ウエハ
CN103180494A (zh) * 2011-10-07 2013-06-26 住友电气工业株式会社 GaN基膜的制造方法及为此使用的复合衬底
KR101984698B1 (ko) 2012-01-11 2019-05-31 삼성전자주식회사 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
KR101847941B1 (ko) * 2012-02-08 2018-04-11 삼성전자주식회사 반도체 발광소자 및 그 제조방법
US9105561B2 (en) * 2012-05-14 2015-08-11 The Boeing Company Layered bonded structures formed from reactive bonding of zinc metal and zinc peroxide
JP5792694B2 (ja) * 2012-08-14 2015-10-14 株式会社東芝 半導体発光素子
FR2995136B1 (fr) 2012-09-04 2015-06-26 Soitec Silicon On Insulator Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin
JP6232853B2 (ja) * 2012-10-12 2017-11-22 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
US9136337B2 (en) 2012-10-12 2015-09-15 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP6322890B2 (ja) * 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
CN104641453B (zh) 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
US9923063B2 (en) 2013-02-18 2018-03-20 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
US20140264456A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device
JP5682651B2 (ja) * 2013-04-25 2015-03-11 住友電気工業株式会社 半導体デバイス及びその製造方法
JP5692279B2 (ja) * 2013-04-26 2015-04-01 住友電気工業株式会社 半導体デバイスおよびその製造方法
US10156023B2 (en) 2013-06-11 2018-12-18 Bae Systems Information And Electronic Systems Integration Inc. Ultra long lifetime gallium arsenide
JP5892495B2 (ja) * 2013-12-24 2016-03-23 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の成膜方法、及び結晶積層構造体
TW201530757A (zh) 2013-12-30 2015-08-01 Veeco Instr Inc 用於以結晶氮化物為主之裝置中的工程基板
JP6488465B2 (ja) * 2014-07-02 2019-03-27 パナソニックＩｐマネジメント株式会社 半導体装置
CN111952150B (zh) * 2015-02-09 2023-06-20 住友电气工业株式会社 磷化铟衬底和制造磷化铟衬底的方法
JP6444249B2 (ja) * 2015-04-15 2018-12-26 株式会社ディスコ ウエーハの生成方法
JP6606879B2 (ja) * 2015-06-15 2019-11-20 富士電機株式会社 窒化物半導体装置の製造方法
KR101951902B1 (ko) 2016-04-12 2019-02-26 주식회사 루미스탈 복수의 공극을 포함한 질화물 반도체 기판 및 그 제조 방법
US20170301772A1 (en) * 2016-04-15 2017-10-19 Robert M. Radway GaN DEVICES FABRICATED VIA WAFER BONDING
TWI692021B (zh) * 2016-07-05 2020-04-21 伯思達綠能科技股份有限公司 Ｌｅｄ製造用圖案化藍寶石基板的氮化鎵薄膜清除裝置及其清除方法
US10249786B2 (en) * 2016-11-29 2019-04-02 Palo Alto Research Center Incorporated Thin film and substrate-removed group III-nitride based devices and method
US11031167B2 (en) * 2017-11-21 2021-06-08 University Of New Hampshire Giant perpendicular magnetic anisotropy in Fe/GaN thin films for data storage and memory devices
US11024501B2 (en) * 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
CN110349843B (zh) * 2019-07-26 2021-12-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置
US11714231B2 (en) * 2020-05-14 2023-08-01 The Boeing Company Silicon carbide and nitride structures on a substrate

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229218A (ja) * 1997-02-17 1998-08-25 Nichia Chem Ind Ltd 窒化物半導体基板の製造方法および窒化物半導体基板
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
WO2000004615A1 (en) * 1998-07-14 2000-01-27 Fujitsu Limited Semiconductor laser, semiconductor device, and method for manufacturing the same
EP1065734B1 (en) * 1999-06-09 2009-05-13 Kabushiki Kaisha Toshiba Bonding type semiconductor substrate, semiconductor light emitting element, and preparation process thereof.
US6475882B1 (en) * 1999-12-20 2002-11-05 Nitride Semiconductors Co., Ltd. Method for producing GaN-based compound semiconductor and GaN-based compound semiconductor device
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
US7407869B2 (en) * 2000-11-27 2008-08-05 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
WO2002080225A2 (en) * 2001-03-30 2002-10-10 Technologies And Devices International Inc. Method and apparatus for growing submicron group iii nitride structures utilizing hvpe techniques
JP4165030B2 (ja) * 2001-04-27 2008-10-15 日亜化学工業株式会社 窒化物半導体から成る単体基板の製造方法
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
US20030064535A1 (en) * 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
FR2834123B1 (fr) * 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
TWI240434B (en) * 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
US7118813B2 (en) * 2003-11-14 2006-10-10 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
JP4831940B2 (ja) * 2004-05-24 2011-12-07 株式会社光波 半導体素子の製造方法
JP4956928B2 (ja) * 2004-09-28 2012-06-20 日亜化学工業株式会社 半導体装置
US7772609B2 (en) * 2004-10-29 2010-08-10 Ledengin, Inc. (Cayman) LED package with structure and materials for high heat dissipation
EP1962340A3 (en) * 2004-11-09 2009-12-23 S.O.I. TEC Silicon Method for manufacturing compound material wafers
JP4624131B2 (ja) * 2005-02-22 2011-02-02 三洋電機株式会社 窒化物系半導体素子の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102150287A (zh) * 2009-09-30 2011-08-10 住友电气工业株式会社 发光器件
CN102150287B (zh) * 2009-09-30 2014-04-09 住友电气工业株式会社 发光器件
US8823027B2 (en) 2009-09-30 2014-09-02 Sumitomo Electric Industries, Ltd. Light emitting device
CN102668023A (zh) * 2010-05-14 2012-09-12 住友电气工业株式会社 半导体器件、组合衬底及其制造方法
CN104781907A (zh) * 2013-11-13 2015-07-15 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法、层叠的iii族氮化物复合衬底、iii族氮化物半导体器件及其制造方法
CN104781907B (zh) * 2013-11-13 2016-11-23 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法、层叠的iii族氮化物复合衬底、iii族氮化物半导体器件及其制造方法
CN108732143A (zh) * 2017-03-29 2018-11-02 罗伯特·博世有限公司 生产结晶体单元的方法、传感器设备及相关设备和方法

Also Published As

Publication number Publication date
EP1873817A2 (en) 2008-01-02
JP2008010766A (ja) 2008-01-17
HK1117270A1 (en) 2009-01-09
JP5003033B2 (ja) 2012-08-15
CN100573822C (zh) 2009-12-23
US20100210089A1 (en) 2010-08-19
TW200818248A (en) 2008-04-16
US7728348B2 (en) 2010-06-01
EP1873817A3 (en) 2009-09-23
KR20080002644A (ko) 2008-01-04
US8143140B2 (en) 2012-03-27
EP1873817B1 (en) 2013-08-14
US20080169483A1 (en) 2008-07-17

Similar Documents

Publication Publication Date Title
CN100573822C (zh) 衬底及其制备方法以及半导体器件及其制备方法
US8835988B2 (en) Hybrid monolithic integration
US6635901B2 (en) Semiconductor device including an InGaAIN layer
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
CN100466172C (zh) 用于形成第ⅲ主族氮化物半导体层的方法以及半导体器件
JP5546583B2 (ja) Ｉｉｉ族窒化物層構造を有する窒化物半導体素子、及びその製造方法
US20090078943A1 (en) Nitride semiconductor device and manufacturing method thereof
WO2011021710A1 (ja) 半導体素子およびその製造方法
US7785991B2 (en) Process for integrating a III-N type component on a (001) nominal silicium substrate
US20170345972A1 (en) Light emitting diodes and associated methods of manufacturing
TW201834142A (zh) 具有整合式夾鉗二極體之橫向高電子遷移率電晶體
TW544930B (en) Method for producing semiconductor crystal
KR101178505B1 (ko) 반도체 기판과 이의 제조 방법
TW201413783A (zh) 碳化矽紋層
KR20190133232A (ko) 수직 질화 갈륨 질화물 쇼트키 다이오드
US20110204417A1 (en) Semiconductor device and method of manufacturing the semiconductor device
JP6266490B2 (ja) 半導体装置およびその製造方法
JP2004115305A (ja) 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
CN101911258A (zh) 制造半导体器件的方法
JP2000208813A (ja) ＧａＮ系半導体素子およびその製造方法
EP4053881A1 (en) Semiconductor element and method for producing semiconductor element
KR102393733B1 (ko) 반도체용 다이아몬드 박막 제조방법
US20230374701A1 (en) Method for producing a substrate for the epitaxial growth of a layer of a galium-based iii-n alloy
CN117936365A (zh) 半导体器件的制作方法
JP2004128332A (ja) リン化硼素単結晶基板、その製造方法、及びそれを用いたリン化硼素系半導体素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1117270

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1117270

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091223

Termination date: 20150702

EXPY Termination of patent right or utility model