JP2010177464A - 電子デバイスの製造方法 - Google Patents
電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP2010177464A JP2010177464A JP2009018624A JP2009018624A JP2010177464A JP 2010177464 A JP2010177464 A JP 2010177464A JP 2009018624 A JP2009018624 A JP 2009018624A JP 2009018624 A JP2009018624 A JP 2009018624A JP 2010177464 A JP2010177464 A JP 2010177464A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- group iii
- iii nitride
- nitride crystal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】本電子デバイスの製造方法は、HVPE法によりIII族窒化物結晶3を成長させる第1工程と、III族窒化物結晶3上に第1の電極11を形成する第2工程と、第1の電極11に第1の導電性支持基板10を接合する第3工程と、III族窒化物結晶3を第1の電極11の主表面に平行な面で分離することにより、第1の電極11上に所定厚さの第1のIII族窒化物結晶層3aを形成する第4工程と、第1のIII族窒化物結晶層3a上に第2の電極12を形成する第5工程と、を備える。
【選択図】図1
Description
図1を参照して、本発明にかかる電子デバイスの製造方法の一実施形態は、HVPE(ハイドライド気相成長)法によりIII族窒化物結晶3を成長させる第1工程(図1(a))と、III族窒化物結晶3上に第1の電極11を形成する第2工程(図1(b))と、第1の電極11に第1の導電性支持基板10を接合する第3工程(図1(c))と、III族窒化物結晶3を第1の電極11の主表面に平行な面で分離することにより、第1の電極11上に所定厚さの第1のIII族窒化物結晶層3aを形成する第4工程(図1(d))と、第1のIII族窒化物結晶層3a上に第2の電極12を形成する第5工程(図1(e))と、を備える。本実施形態の電子デバイスの製造方法によれば、これらの工程を備えることにより、不純物の取り込みが少なく高品質のIII族窒化物結晶層を含む高特性の電子デバイスが得られる。
図1(a)を参照して、本実施形態の電子デバイスの製造方法は、HVPE法によりIII族窒化物結晶3を成長させる第1工程を備える。MOVPE(有機金属気相成長)法は、低速においても結晶成長速度の制御が容易であるが、原料として有機物を用いるため、III族窒化物結晶に炭素(C)などの不純物が混入しやすい。これに対して、HVPE法は、結晶成長速度が高く低速における結晶成長速度の制御が困難であるが、原料として有機物を用いないため、炭素などの不純物の混入が少なく、不純物濃度が低くかつ不純物濃度のばらつきが小さい高品質のIII族窒化物結晶が得られやすい。
図1(b)を参照して、本実施形態の電子デバイスの製造方法は、III族窒化物結晶3上に第1の電極11を形成する第2工程を備える。かかる工程により、電子デバイスの構成要素となる第1の電極11が形成される。ここで、第1の電極11は、半導体であるIII族窒化物結晶3(III族窒化物結晶3は、後述の第4工程によりその一部が分離されて、第1のIII族窒化物結晶層3aとして第1の電極11上に残る)上に形成され、III族窒化物結晶3とショットキー接触またはオーミック接触する。
図1(c)を参照して、本実施形態の電子デバイスの製造方法は、第1の電極11に第1の導電性支持基板10を接合する第3工程を備える。かかる工程により、電子デバイスの構成要素となる第1の導電性支持基板10が設けられる。
図1(d)を参照して、本実施形態の電子デバイスの製造方法は、III族窒化物結晶3を第1の電極11の主表面に平行な面で分離することにより、第1の電極11上に所定厚さの第1のIII族窒化物結晶層3aを形成する第4工程を備える。かかる工程により、電子デバイスの構成要素となる第1のIII族窒化物結晶層3aが得られる。電子デバイスで必要とされる第1のIII族窒化物結晶層3aの厚さは通常小さいため、HVPE法で成長させた厚いIII族窒化物結晶3を分離することにより、その電子デバイスに適する所定の厚さの第1のIII族窒化物結晶層3aを得るものである。こうして得られる第1のIII族窒化物結晶層3aは、HVPE法により成長されたものであるため、炭素などの不純物の混入が少なく、不純物濃度が低くかつ不純物濃度のばらつきが小さい。このため、特性の高い電子デバイスが得られる。
図1(e)を参照して、本実施形態の電子デバイスの製造方法は、第1のIII族窒化物結晶層3a上に第2の電極12を形成する第5工程を備える。かかる工程により、電子デバイスの構成要素となる第2の電極12が形成される。ここで、第2の電極12は、半導体である第1のIII族窒化物結晶層3a上に形成され、第1のIII族窒化物結晶層3aとショットキー接触またはオーミック接触する。
図1(d)および図2を参照して、本発明にかかる電子デバイスの製造方法の他の実施形態は、上記の第4工程において、III族窒化物結晶3から第1のIII族窒化物結晶層3aが分離された後の残部III族窒化物結晶3bの上に第3の電極13を形成する第6工程(図1(d)および図2(a))と、第3の電極13上に第2の導電性支持基板20を接合する第7工程(図2(b))と、残部III族窒化物結晶3bを第3の電極13の主表面に平行な面で分離することにより、第3の電極13上に所定厚さの第2のIII族窒化物結晶層3baを形成する第8工程(図2(c))と、第2のIII族窒化物結晶層3ba上に第4の電極14を形成する第9工程(図2(d))と、をさらに備える。これらの工程をさらに備えることにより、不純物の取り込みが少なく高品質のIII族窒化物結晶層を含む高特性の電子デバイスをさらに製造することができる。
図1(d)および図2(a)を参照して、本実施形態の電子デバイスの製造方法は、第4工程において、III族窒化物結晶3から第1のIII族窒化物結晶層3aが分離された後の残部III族窒化物結晶3bの上に第3の電極11を形成する第6工程を備える。かかる工程により、電子デバイスの構成要素となる第3の電極13が形成される。ここで、第3の電極13は、半導体である残部III族窒化物結晶3b(残部III族窒化物結晶3bは、後述の第8工程によりその一部分が分離されて、第2のIII族窒化物結晶層3baとして第3の電極13上に残る)上に形成され、残部III族窒化物結晶3bとショットキー接触またはオーミック接触する。
図2(b)を参照して、本実施形態の電子デバイスの製造方法は、第3の電極13上に第2の導電性支持基板20を接合する第7工程を備える。かかる工程により、電子デバイスの構成要素となる第2の導電性支持基板20が設けられる。
図2(c)を参照して、本実施形態の電子デバイスの製造方法は、残部III族窒化物結晶3bを第3の電極13の主表面に平行な面で分離することにより、第3の電極13上に所定厚さの第2のIII族窒化物結晶層3baを形成する第8工程を備える。かかる工程により、電子デバイスの構成要素となる第2のIII族窒化物結晶層3baが得られる。こうして得られる第2のIII族窒化物結晶層3baは、HVPE法により成長されたものであるため、炭素などの不純物の混入が少なく、不純物濃度が低くかつ不純物濃度のばらつきが小さい。このため、特性の高い電子デバイスが得られる。
図2(d)を参照して、本実施形態の電子デバイスの製造方法は、第2のIII族窒化物結晶層3ba上に第4の電極14を形成する第9工程を備える。かかる工程により、電子デバイスの構成要素となる第4の電極14が形成される。ここで、第4の電極14は、半導体である第2のIII族窒化物結晶層3ba上に形成され、第2のIII族窒化物結晶層3baとショットキー接触またはオーミック接触する。
1.第1工程
図1(a)を参照して、直径2インチ(5.08cm)のGaN基板(下地基板1)上に、HVPE法により、GaN結晶(III族窒化物結晶3)を成長させた。GaN結晶への炭素の混入を抑制するため、HVPE装置において原料供給部および結晶成長部を構成する部材の材料を石英(SiO2結晶)とした。また、10体積%の塩化ガリウムガス(III族塩化物ガス)、20体積%のアンモニアガス(窒素原料ガス)および70体積%の水素ガス(キャリアガス)のガス雰囲気ならびに1030℃の温度雰囲気の条件下で、30時間結晶成長させた。
上記で得られたGaN結晶(III族窒化物結晶3)の結晶成長表面(Ga主表面)を研磨することにより平均粗さRaが5nm以下の平坦面に加工し、次いで、かかる平坦面加工により生じた加工変質層をコロイダルシリカを用いてCMP(化学機械的研磨)加工することにより除去した。ここで、平均粗さRaとは、JIS B0601において規定される算術平均粗さRaをいい、具体的には、粗さ曲線からその平均線の方向に基準長さだけ抜き取り、この抜き取り部分の平均線から粗さ曲線までの距離(偏差の絶対値)を合計し基準長さで平均した値をいう。平均粗さRaは、AFM(原子間力顕微鏡)により測定した。
図1(c)を参照して、直径2インチ(5.08cm)CuW基板(第1の支持主基板10s)の主表面上に第1の接合用金属層10jとして厚さ20nmのNi層10aおよび厚さ200nmのAu層10bが、EB蒸着法により順次形成された第1の導電性支持基板10を作製した。
GaN結晶(III族窒化物結晶3)を、第1の電極11の主表面に平行であってその主表面から250μmの距離にある面で、ワイヤー直径が0.2mmのワイヤーソーを用いてスライスすることにより、分離した。次に、スライス面を研磨することにより平均粗さRaが5nm以下の平坦面に加工し、次いで、かかる平坦面加工により生じた加工変質層をコロイダルシリカを用いてCMP加工することにより除去して、第1の電極11上に厚さ10μmのGaN結晶層(第1のIII族窒化物結晶層3a)を形成した。
上記の加工変質層が除去されたGaN結晶層(第1のIII族窒化物結晶層3a)の平坦面上に、EB蒸着法により、第2の電極12として、厚さ20nmのTi層12a、厚さ200nmのAl層12b、厚さ50nmのTi層12cおよび厚さ200nmのAu層12dを順次形成した。この第2の電極12は、GaN結晶とオーミック接触するオーミック電極であった。こうして、電子デバイスとしてショットキーバリアダイオードが得られた。
上記のショットキーバリアダオードを、12個の主表面が10mm×10mmの正方形状のチップに分割した。こうして得られた12個のショットキーバリアダイオードチップについての電子特性を評価した。耐圧は、電流源からチップに電流を印加し、その電流値が1平方センチメートルあたり1ミリアンペアを超える電圧を耐圧として測定したところ、平均値が980V、最小値が600V、最大値が1200Vであった。また、動作電流10Aにおける動作時の抵抗(RON)は、電圧を0Vから3Vまで変化させた場合の微分抵抗(電圧/電流)の最小値を、窒化物の厚さと電極面積から計算して、測定したところ、平均値が4mΩ・cm、最小値が2mΩ・cm、最大値が10mΩ・cmであった。このように、特性が高くかつ安定したショットキーバリアダイオードが得られた。
Claims (6)
- HVPE法によりIII族窒化物結晶を成長させる第1工程と、
前記III族窒化物結晶上に第1の電極を形成する第2工程と、
前記第1の電極に第1の導電性支持基板を接合する第3工程と、
前記III族窒化物結晶を前記第1の電極の主表面に平行な面で分離することにより、前記第1の電極上に所定厚さの第1のIII族窒化物結晶層を形成する第4工程と、
前記第1のIII族窒化物結晶層上に第2の電極を形成する第5工程と、を備える電子デバイスの製造方法。 - 前記第1の電極がショットキー電極であり、前記第2の電極がオーミック電極である請求項1に記載の電子デバイスの製造方法。
- 前記第1の導電性支持基板は、第1の接合用金属層を含む請求項1または請求項2に記載の電子デバイスの製造方法。
- 前記第4工程において、前記III族窒化物結晶から前記第1のIII族窒化物結晶層が分離された後の残部III族窒化物結晶の上に第3の電極を形成する第6工程と、
前記第3の電極上に第2の導電性支持基板を接合する第7工程と、
前記残部III族窒化物結晶を前記第3の電極の主表面に平行な面で分離することにより、前記第3の電極上に所定厚さの第2のIII族窒化物結晶層を形成する第8工程と、
前記第2のIII族窒化物結晶層上に第4の電極を形成する第9工程と、をさらに備える請求項1から請求項3までのいずれかに記載の電子デバイスの製造方法。 - 前記第3の電極がショットキー電極であり、前記第4の電極がオーミック電極である請求項4に記載の電子デバイスの製造方法。
- 前記第2の導電性支持基板は、第2の接合用金属層を含む請求項4または請求項5に記載の電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009018624A JP2010177464A (ja) | 2009-01-29 | 2009-01-29 | 電子デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009018624A JP2010177464A (ja) | 2009-01-29 | 2009-01-29 | 電子デバイスの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010177464A true JP2010177464A (ja) | 2010-08-12 |
Family
ID=42708109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009018624A Pending JP2010177464A (ja) | 2009-01-29 | 2009-01-29 | 電子デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010177464A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH098403A (ja) * | 1995-06-15 | 1997-01-10 | Nichia Chem Ind Ltd | 窒化物半導体素子の製造方法及び窒化物半導体素子 |
JP2006210660A (ja) * | 2005-01-28 | 2006-08-10 | Hitachi Cable Ltd | 半導体基板の製造方法 |
US20070093037A1 (en) * | 2005-10-26 | 2007-04-26 | Velox Semicondutor Corporation | Vertical structure semiconductor devices and method of fabricating the same |
JP2008010766A (ja) * | 2006-06-30 | 2008-01-17 | Sumitomo Electric Ind Ltd | GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法 |
-
2009
- 2009-01-29 JP JP2009018624A patent/JP2010177464A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH098403A (ja) * | 1995-06-15 | 1997-01-10 | Nichia Chem Ind Ltd | 窒化物半導体素子の製造方法及び窒化物半導体素子 |
JP2006210660A (ja) * | 2005-01-28 | 2006-08-10 | Hitachi Cable Ltd | 半導体基板の製造方法 |
US20070093037A1 (en) * | 2005-10-26 | 2007-04-26 | Velox Semicondutor Corporation | Vertical structure semiconductor devices and method of fabricating the same |
JP2008010766A (ja) * | 2006-06-30 | 2008-01-17 | Sumitomo Electric Ind Ltd | GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4917152B2 (ja) | III族−窒化物のGe上への形成 | |
JP5407385B2 (ja) | 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法 | |
US9748410B2 (en) | N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device | |
WO2010131573A1 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP2007519262A5 (ja) | ||
JP2009088223A (ja) | 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置 | |
TW200848558A (en) | Gallium nitride substrate and gallium nitride film deposition method | |
US20150200265A1 (en) | Solder-containing semiconductor device, mounted solder-containing semiconductor device, producing method and mounting method of solder-containing semiconductor device | |
JP2012243792A (ja) | GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系高電子移動度トランジスタおよびその製造方法 | |
WO2005041287A1 (ja) | 化合物半導体基板の製造方法 | |
JP2014240340A (ja) | 基板、基板の製造方法、及び電子装置 | |
JP2010013298A (ja) | Iii族窒化物結晶接合基板およびその製造方法ならびにiii族窒化物結晶の製造方法 | |
JP5682651B2 (ja) | 半導体デバイス及びその製造方法 | |
CN106574399A (zh) | n型氮化铝单晶基板 | |
JP2010205918A (ja) | パワーデバイスおよびその製造方法 | |
JP6163024B2 (ja) | 基板の製造方法 | |
JP5598321B2 (ja) | 半導体デバイスの製造方法 | |
JP2010177464A (ja) | 電子デバイスの製造方法 | |
US7564062B2 (en) | Electrode for p-type SiC | |
WO2012032960A1 (ja) | Iii族窒化物半導体発光素子を製造する方法、及びiii族窒化物半導体発光素子 | |
JP2014192246A (ja) | 半導体基板およびそれを用いた半導体素子 | |
WO2023100540A1 (ja) | 窒化物半導体基板及びその製造方法 | |
JP2000277440A (ja) | 窒化物系iii−v族化合物半導体結晶膜、窒化物系iii−v族化合物半導体結晶膜をもちいた半導体装置及び窒化物系iii−v族化合物半導体結晶膜をもちいた半導体レーザ | |
CN104882519A (zh) | 半导体多层结构及半导体元件 | |
JP2016025264A (ja) | 半導体デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20110824 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20130619 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A977 | Report on retrieval |
Effective date: 20130808 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A02 | Decision of refusal |
Effective date: 20140311 Free format text: JAPANESE INTERMEDIATE CODE: A02 |