JP6163024B2 - 基板の製造方法 - Google Patents

基板の製造方法 Download PDF

Info

Publication number
JP6163024B2
JP6163024B2 JP2013124110A JP2013124110A JP6163024B2 JP 6163024 B2 JP6163024 B2 JP 6163024B2 JP 2013124110 A JP2013124110 A JP 2013124110A JP 2013124110 A JP2013124110 A JP 2013124110A JP 6163024 B2 JP6163024 B2 JP 6163024B2
Authority
JP
Japan
Prior art keywords
layer
substrate
sic
sic layer
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013124110A
Other languages
English (en)
Other versions
JP2014240173A (ja
Inventor
眞希 末光
眞希 末光
博一 吹留
博一 吹留
焦 賽
焦 賽
泰範 舘野
泰範 舘野
勇夫 眞壁
勇夫 眞壁
隆志 中林
隆志 中林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Sumitomo Electric Industries Ltd
Original Assignee
Tohoku University NUC
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Sumitomo Electric Industries Ltd filed Critical Tohoku University NUC
Priority to JP2013124110A priority Critical patent/JP6163024B2/ja
Publication of JP2014240173A publication Critical patent/JP2014240173A/ja
Application granted granted Critical
Publication of JP6163024B2 publication Critical patent/JP6163024B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Laminated Bodies (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

本発明は、基板の製造方法に関し、例えばグラフェン層を有する基板の製造方法に関する。
近年、炭素原子が形成する六角形の骨格をシート状に延ばしたナノカーボン材料であるグラフェンの研究が様々な分野でなされている。例えば、グラフェンは、キャリア移動度が高いという特長を有することから、グラフェンをチャネルに利用したトランジスタの研究がなされている。
グラフェンの製造方法は、様々な方法が提案されている。例えば、炭化シリコン基板を用い、炭化シリコン基板上にグラフェン層を形成する方法が提案されている。しかしながら、この方法では、炭化シリコン基板が高価であり、基板の大口径化が難しいとの課題がある。そこで、安価で大口径化が容易であるシリコン基板上に炭化シリコン層を形成し、炭化シリコン層上にグラフェン層を形成する方法が提案されている。
例えば、シリコン基板上に窒化アルミニウム層と炭化シリコン層とを順に形成し、炭化シリコン層上にグラフェン層を形成する方法が提案されている(例えば、非特許文献1参照)。また、シリコン基板上に窒化アルミニウム層と炭化シリコン層とを形成した構造についての研究もなされている(例えば、非特許文献2参照)。
Benjamin Hsia、外5名、「Epitaxial Graphene Growth on 3C-SIC(111)/AlN(0001)/Si(100)」、Electrochemical and Solid-State Letters、2011年、14巻、p.K13−K15 Wei-Cheng Lien、外5名、「Growth of 3C-SiC Thin Film on AlN/Si(100) with Atomically Abrupt Interface via Tailored Precursor Feeding Procedure」、Electrochemical and Solid-State Letters、2010年、13巻、p.D53−D56
しかしながら、シリコン基板上に形成した炭化シリコン層を利用してグラフェン層を形成するこれまでの方法では、グラフェン層の膜質の点で改善の余地が残されていた。
本発明は、上記課題に鑑みなされたものであり、膜質の良好なグラフェン層を有する基板、基板の製造方法、及び電子装置を提供することを目的とする。
本発明は、シリコン基板上に、炭化シリコン層を形成する工程と、前記炭化シリコン層の上面に対して水素を含むガスを用いた熱処理を行う工程と、前記熱処理を行った後、前記炭化シリコン層の上面にグラフェン層を形成する工程と、を備えることを特徴とする基板の製造方法である。本発明によれば、膜質の良好なグラフェン層を得ることができる。
上記構成において、前記炭化シリコンの上面に対してCMP処理を行う工程を備え、前記CMP処理を行った後、前記炭化シリコンの上面に対して前記熱処理を行う構成とすることができる。
上記構成において、前記水素を含むガスは、水素ガスと不活性ガスの混合ガスである構成とすることができる。
上記構成において、前記熱処理を、500℃以上且つ1000℃以下の温度で行う構成とすることができる。
上記構成において、前記炭化シリコン層の上面に対して熱処理を施すことによって、前記グラフェン層を形成する構成とすることができる。
上記構成において、前記シリコン基板の上面に、窒化物半導体層を形成する工程を備え、前記炭化シリコン層を、前記窒化物半導体層の上面に形成する構成とすることができる。
上記構成において、前記窒化物半導体層は、窒化アルミニウム層である構成とすることができる。
本発明は、シリコン基板上に設けられた炭化シリコン層と、前記炭化シリコン層の上面に設けられたグラフェン層と、を備え、前記グラフェン層に対するラマン分光法におけるGバンドに対するDバンドの強度比(D/G)の値が0.9以下であることを特徴とする基板である。本発明によれば、膜質の良好なグラフェン層を得ることができる。
上記構成において、前記シリコン基板の上面に窒化物半導体層が設けられ、前記炭化シリコン層は、前記窒化物半導体層の上面に設けられている構成とすることができる。
上記構成において、前記窒化物半導体層は、窒化アルミニウム層である構成とすることができる。
本発明は、上記のいずれかに記載基板を備えることを特徴とする電子装置である。
上記構成において、前記グラフェン層上に設けられたゲート電極と、前記ゲート電極を挟んで設けられたソース電極およびドレイン電極と、を備え、前記ゲート電極下の前記グラフェン層にチャネルが形成される構成とすることができる。
本発明によれば、膜質の良好なグラフェン層を得ることができる。
図1は、実施例1に係る基板を示す断面図である。 図2は、AlN層の膜厚と半値幅との関係を示す図である。 図3は、SiC層の成長温度と半値幅との関係を示す図である。 図4は、SiC層の成長温度と成長速度との関係を示す図である。 図5は、SiC層を形成した直後の、SiC層の表面状態を示す図である。 図6は、CMP処理を行った後の、SiC層の表面状態を示す図である。 図7は、水素熱処理を行った後の、SiC層の表面状態を示す図である。 図8は、水素熱処理で想定されるメカニズムを示す斜視図である。 図9(a)は、CMP処理後のSiC層上面のSEM像であり、図9(b)は、CMP処理後にさらに水素熱処理をした後のSiC層上面のSEM像である。 図10(a)から図10(c)は、実施例1、比較例1、及び比較例2の基板に備わるグラフェン層に対するラマン分光法の測定結果である。 図11は、比較例3の基板に備わるグラフェン層に対するラマン分光法の測定結果である。 図12は、実施例2に係る電子装置を示す断面図である。 図13は、AlN層の絶縁性を評価した実験結果である。 図14は、SiC層からSi基板に流れる電流を計算したシミュレーション結果である。
以下、本発明を実施するための形態を説明する。
図1は、実施例1に係る基板を示す断面図である。図1のように、実施例1の基板100は、シリコン(Si)基板10上に、窒化物半導体層12、炭化シリコン(SiC)層14、及びグラフェン層16がこの順に積層された構造をしている。Si基板10の上面は、(111)面である。窒化物半導体層12は、Si基板10の上面への結晶成長によって、Si基板10の上面に接して設けられている。窒化物半導体層12は、例えば六方晶の結晶構造を有する窒化物半導体層であり、(0001)面(c面)を結晶成長面としている。つまり、窒化物半導体層12の(0001)面は、Si基板10の上面である(111)面上に存在する。窒化物半導体層12は、例えば六方晶の結晶構造を有する窒化アルミニウム(4H−AlN)層である場合が好ましい。
SiC層14は、窒化物半導体層12の上面への結晶成長によって、窒化物半導体層12の上面に接して設けられている。SiC層14は、例えば立方晶炭化シリコン(3C−SiC)層であり、(111)面を結晶成長面としている。つまり、SiC層14の(111)面は、窒化物半導体層12の上面である(0001)面上に存在する。
グラフェン層16は、SiC層14の上面に接して設けられている。グラフェン層16は、炭素原子の六員環が連なった構造をしていて、このような構造のシートが1層又は数層に積層されて設けられている。グラフェン層16は、ラマン分光法におけるGバンドに対するDバンドの強度比(D/G)、即ち1590cm−1付近のピーク強度Gに対する1350cm−1付近のピーク強度Dの比(D/G)の値が0.9以下となっている。この点の詳細については後述する。
ここで、窒化物半導体層12がAlN層である場合での、窒化物半導体層12の好ましい膜厚を調べた実験について説明する。実験には、Si基板の上面である(111)面に、有機金属気相成長(MOVPE:Metal-Organic Vapor Phase Epitaxy)法を用いて、六方晶の結晶構造を有するAlN層を以下の条件で結晶成長させた複数の基板を用いた。なお、Si基板の大きさは、4インチである。
原料ガス:トリメチルアルミニウム(TMA)、アンモニア(NH
成長温度:1100℃
成長圧力:100Torr(133hPa)
膜厚 :140nm〜300nm
上記方法で作製した複数の基板に対して、AlN層の(0002)面でのX線解析におけるロッキングカーブの半値幅を測定した。図2は、AlN層の膜厚と半値幅との関係を示す図である。図2の横軸はAlN層の膜厚であり、縦軸はAlN層の(0002)面でのX線解析におけるロッキングカーブの半値幅である。図2のように、AlN層が厚くなるに従い、半値幅は小さくなっていくことが分かる。つまり、AlN層が厚くなると、AlN層の結晶性が良好になることが分かる。これは、AlN層が薄い場合では、AlN層に生じる欠陥が多いが、厚くなると、このような欠陥が減少するためであると考えられる。しかしながら、AlN層が厚くなりすぎると、AlN層にクラックが発生し易くなってしまう。
このことから、AlN層の欠陥による結晶性の劣化を考慮すると、AlN層の膜厚は、100nm以上が好ましく、150nm以上がより好ましく、200nm以上がさらに好ましい。AlN層に発生するクラックを考慮すると、AlN層の膜厚は、700nm以下が好ましく、500nm以下がより好ましく、300nm以下がさらに好ましい。したがって、窒化物半導体層12がAlN層である場合、窒化物半導体層12の膜厚は、100nm以上且つ700nm以下が好ましく、150nm以上且つ500nm以下がより好ましく、200nm以上且つ300nm以下がさらに好ましい。
次に、Si基板10とSiC層14との間に窒化物半導体層12を設けることで、SiC層14に与える影響を調べた実験について説明する。実験に用いた基板(以下、実験基板1と称す)は、次の製造方法によって作製した。まず、Si基板の上面である(111)面に、MOVPE法を用いて、六方晶の結晶構造を有するAlN層を以下の条件で結晶成長させた。AlN層は、(0001)面を結晶成長面として、Si基板の上面である(111)面に形成される。なお、Si基板の大きさは、4インチである。
原料ガス:TMA、NH
成長温度:1100℃
成長圧力:100Torr(133hPa)
膜厚 :250nm
AlN層の上面に、ガスソース分子線エピタキシー(GSMBE:Gas-Source Molecular Beam Epitaxy)法を用いて、SiC層を以下の条件で結晶成長させた。ここで、Si基板の融点は低いことから、SiC層を高温で成長させることが難しい。したがって、SiC層を低めの温度で成長させることになるが、この場合、SiC層は立方晶の結晶構造を取り易くなる。SiC層は、(111)面を結晶成長面として、AlN層の上面である(0001)面に形成される。
原料ガス:モノメチルシラン(MMS:CHSiH
成長温度:800℃〜1050℃
成長圧力:2.5×10−2Pa、4.0×10−2Pa
膜厚 :100nm
上記方法で作製した複数の実験基板1に対して、SiC層の(111)面でのX線解析におけるロッキングカーブの半値幅を測定した。また、比較のために、次の製造方法で作製した実験基板2に対しても、SiC層の(111)面でのX線解析におけるロッキングカーブの半値幅を測定した。実験基板2は、Si基板の上面である(111)面に、AlN層を介さずに、GSMBE法を用いて、SiC層を以下の条件で結晶成長させた。SiC層は、(111)面を結晶成長面として、Si基板の上面である(111)面に形成される。
原料ガス MMS
成長温度 800℃〜1050℃
成長圧力 2.5×10−2Pa
膜厚 100nm
図3は、SiC層の成長温度と半値幅との関係を示す図である。図3の横軸はSiC層の成長温度であり、縦軸はSiC層の(111)面でのX線解析におけるロッキングカーブの半値幅である。図3中の丸印はSiC層の成長圧力を4.0×10−2Paとした実験基板1の測定結果であり、三角印はSiC層の成長圧力を2.5×10−2Paとした実験基板1の測定結果であり、四角印は実験基板2の測定結果である。図3のように、成長圧力が2.5×10−2Pa及び4.0×10−2Paのいずれの場合の実験基板1も、実験基板2と比べて、半値幅が小さく、SiC層の結晶性が良好である結果が得られた。これは、以下の理由によるものと考えられる。
表1は、Si、4H−AlN、3C−SiCの格子定数、熱膨張係数、及びエネルギーバンドギャップを示す表である。なお、参考として、GaN、サファイア、4H−SiC、6H−SiCの格子定数、熱膨張係数、及びバンドギャップエネルギーについても示す。
Figure 0006163024
表1のように、Siの格子定数は5.43Åで、3C−SiCの格子定数は4.36Åである。このため、実験基板2のように、Si基板の上面である(111)面に、立方晶の結晶構造を有するSiC層の(111)面を直接形成した場合、Si基板とSiC層との間には、約20%程度の格子歪が生じてしまう。一方、実験基板1では、Si基板の上面である(111)面に、六方晶の結晶構造を有するAlN層の(0001)面を介して、立方晶の結晶構造を有するSiC層14の(111)面を形成している。この場合、AlN層とSiC層との間の格子歪みは約1%程度と小さくなる。このようなことから、実験基板1では、実験基板2と比べて、SiC層に加わる格子歪みを低下させることができ、その結果、SiC層の結晶性が良好になったものと考えられる。
また、表1から、AlN層の代わりにGaN層を用いた場合でも、SiC層に加わる格子歪みを抑えることができ、SiC層の結晶性を良好にできることが分かる。さらに、AlN層又はGaN層をSi基板とSiC層との間に形成することで、Si基板とSiC層との間の熱膨張係数の差を緩和させることもできる。これらのことから、Si基板とSiC層との間に窒化物半導体層を形成することで、SiC層の結晶性を良好にできることが分かる。
上述の実験基板1と実験基板2とにおけるSiC層の成長速度について説明する。図4は、SiC層の成長温度と成長速度との関係を示す図である。図4の横軸の上側はSiC層の成長温度であり、横軸の下側は成長温度で1000を割った値である。図4の縦軸はSiC層の成長速度である。図4中の丸印はSiC層の成長圧力を4.0×10−2Paとした実験基板1の測定結果であり、三角印はSiC層の成長圧力を2.5×10−2Paとした実験基板1の測定結果であり、四角印は実験基板2の測定結果である。図4のように、実験基板2では、SiC層の成長温度が900℃を超えた高温になると、成長速度の低下が生じている。一方、実験基板1では、成長圧力が2.5×10−2Pa及び4.0×10−2Paのいずれの場合でも、SiC層の成長温度が900℃以上の高温になっても、成長速度の低下は抑えられていることが分かる。
上述の実験結果を踏まえ、窒化物半導体層12がAlN層である場合での、図1に示した実施例1に係る基板100の製造方法について説明する。まず、上面が(111)面であるSi基板10を準備する。Si基板10の上面に、MOVPE法を用いて、以下に示す条件によって、六方晶の結晶構造を有するAlN層からなる窒化物半導体層12を結晶成長させる。窒化物半導体層12は、(0001)面を結晶成長面として、Si基板10の上面である(111)面に形成される。
原料ガス:TMA、NH
成長温度:1100℃
成長圧力:100Torr(133hPa)
膜厚 :100nm〜700nm
窒化物半導体層12の上面に、GSMBE法を用いて、以下に示す条件によって、SiC層14を結晶成長させる。上述したように、SiC層14は、立方晶の結晶構造を取り易く、(111)面を結晶成長面として、窒化物半導体層12の上面である(0001)面に形成される。
原料ガス:MMS
成長温度:800℃〜1050℃
成長圧力:2.5×10−2Pa〜4.0×10−2Pa
膜厚 :50nm〜500nm
SiC層14の上面に対して化学機械研磨(CMP:Chemical Mechanical Polishing)処理を行う。CMP処理は、例えばSiC層14の上面のRMS粗さ(二乗平均平方根粗さ)が12nm以下となるように行うことが好ましく、10nm以下となるように行うことがより好ましく、5nm以下となるように行うことがさらに好ましい。例えば、SiC層14の上面の5μm×5μmの範囲におけるRMS粗さが12nm以下となるように行うことが好ましく、10nm以下となるように行うことがより好ましく、5nm以下となるように行うことがさらに好ましい。なお、RMS粗さとは、粗さ曲面において、その平均面の方向に基準面積だけ抜き取り、この抜き取り部分の平均面から測定曲面までの偏差の二乗を平均した値の平方根をいい、JIS B 0601−2001に規定するRqに相当する。また、CMP処理に用いるスラリーは、SiCをエッチングするような材料を用いることができる。
CMP処理を行った後、SiC層14の上面に対して、水素(H)を含むガスを用いて、500℃〜1000℃の温度で5分〜15分の熱処理を行う(以下、水素熱処理と称す)。Hを含むガスは、例えば希ガス(ヘリウム、ネオン、アルゴンなど)及び窒素(N)などの不活性ガスとHガスとの混合ガスを用いることができる。
水素熱処理を行った後、SiC層14の上面に対して、高真空中で、例えば約1200℃〜1300℃の温度の熱処理を行う。これにより、SiC層14の上面において、Siが昇華してCだけが残存し、残存したCが六員環に連なった構造となるグラフェン化が生じて、グラフェン層16が形成される。このような製造工程を含んで、実施例1の基板100が形成される。
ここで、SiC層14の上面に対してCMP処理と水素熱処理とを行うことの効果を調べた実験について説明する。実験に用いた基板100は、次の製造方法によって作製した。まず、Si基板10の上面である(111)面に、MOVPE法を用いて、以下に示す条件で、六方晶の結晶構造を有するAlN層からなる窒化物半導体層12を結晶成長させた。
原料ガス:TMA、NH
成長温度:1100℃
成長圧力:100Torr(133hPa)
膜厚 :150nm
窒化物半導体層12の上面に、GSMBE法を用いて、以下に示す条件で、立方晶の結晶構造を有するSiC層14を結晶成長させた。
原料ガス:MMS
成長温度:1050℃
成長圧力:2.5×10−2Pa
膜厚 :100nm
ここで、SiC層14を形成した直後の、SiC層14の上面を原子間力顕微鏡(AFM:Atomic Force Microscope)によって観察した。図5は、SiC層14を形成した直後の、SiC層14の表面状態を示す図である。図5のように、SiC層14を形成した直後では、SiC層14の上面のラフネスが悪く、SiC層14の上面の5μm×5μmの範囲におけるRMS粗さは14nmであった。
次に、SiC層14の上面に対してCMP処理を行った。CMP処理は、10nm〜50nmの大きさのアルカリ性のコロイダルシリカ(colloidal silicate alkaline slurry)を用い、研磨パッドへの押付け圧力を2kgとして行った。この場合の、SiCに対するエッチングメカニズムは、以下のように示される。
SiC+2NaOH+2O→NaSiO+CO+H
CMP処理を行った後の、SiC層14の上面をAFMによって観察した。図6は、CMP処理を行った後の、SiC層14の表面状態を示す図である。図6のように、CMP処理を行うことでSiC層14の上面のラフネスが改善され、SiC層14の上面の5μm×5μmの範囲におけるRMS粗さは4.7nmであった。
次に、SiC層14の上面に対して水素熱処理を行った。水素熱処理は、アルゴン(Ar)ガスにHガスを3%混合させた混合ガス雰囲気中で、Si基板10をセットしたチャンバー内をRF加熱方式によって600℃に加熱した状態を10分間保持することで行った。
水素熱処理を行った後の、SiC層14の上面をAFMによって観察した。図7は、水素熱処理を行った後の、SiC層14の表面状態を示す図である。図7のように、水素熱処理を行うことでSiC層14の上面のラフネスがさらに改善されて、SiC層14の上面の5μm×5μmの範囲におけるRMS粗さは3.7nmであった。
このように、SiC層14の上面のRMS粗さは、CMP処理を行うことによって改善し、水素熱処理を行うことによってさらに改善する結果となった。水素熱処理によって、SiC層14の上面のRMS粗さが改善したのは、以下の理由によるものと考えられる。図8は、水素熱処理で想定されるメカニズムを示す斜視図である。SiC層14に対して水素熱処理を行うことで、以下のように、SiCはSiHとCHとに分解される。
SiC+4H→SiH+CH
図8のように、SiHとCHの一部は蒸発するが(図8中の破線矢印)、他の一部はSiC層14の上面を流動する(図8中の実線矢印)と考えられる。SiC層14の上面を流動するSiHとCHによって、SiC層14の上面に形成された結晶同士の間隙が埋められ、その結果、RMS粗さが改善したものと考えられる。
CMP処理した後と、CMP処理後にさらに水素処理をした後での、SiC層14の上面を走査型電子顕微鏡(SEM:Scanning Electron Microscope)で観察した図を図9(a)及び図9(b)に示す。図9(a)は、CMP処理後のSiC層14上面のSEM像であり、図9(b)は、CMP処理後にさらに水素熱処理をした後のSiC層14上面のSEM像である。図9(a)及び図9(b)のSEM像から、SiC層14の上面に対して水素熱処理を行うことで、SiC層14の上面に形成された結晶同士の間隙が埋められ、表面欠陥が減少していることが確認できる。
SiC層14の上面に対して水素熱処理を行った後、1.0×10−8Pa〜1.0×10−9Paの高真空中で、Si基板10を1200℃に昇温させて数秒経過させ、その後、800℃に降温させることを3回〜5回程度繰り返して、SiC層14の上面の異物及び水分を除去する表面クリーニングを行った。その後、SiC層14の上面に対して1250℃で10分間の熱処理を行い、SiC層14の上面をグラフェン化させて、グラフェン層16を形成した。
上記方法で作製した基板100に備わるグラフェン層16の膜質を、ラマン分光法を用いて評価した。グラフェン層16の膜質は、グラフェン層16に対するラマン分光法におけるGバンドに対するDバンドの強度比であるD/Gの値で評価することができる。つまり、ラマン分光法における1590cm−1付近のピーク強度Gに対する1350cm−1付近のピーク強度Dの比であるD/Gの値で評価することができる。グラフェン層16のグレインの端部分に起因するスペクトルがDバンドで、中央部分に起因するスペクトルがGバンドであることから、グレインサイズが大きくなるとD/Gの値は小さくなる。したがって、D/Gの値が小さいほど、グラフェン層16の膜質が良好であることが言える。ここで、比較のために、SiC層の上面に対してCMP処理及び水素熱処理を行わない点を除いて、上記方法と同じ方法で作製した比較例1、及び、SiC層の上面に対して水素熱処理を行わない点を除いて、上記方法と同じ方法で作製した比較例2の基板に備わるグラフェン層の膜質をラマン分光法を用いて評価した。なお、ラマン分光法による評価は、室温の状態で、2.41eVのレーザ光を用いて行った。
図10(a)は、実施例1の基板100に備わるグラフェン層16に対するラマン分光法の測定結果であり、図10(b)は、比較例1の基板に備わるグラフェン層に対するラマン分光法の測定結果であり、図10(c)は、比較例2の基板に備わるグラフェン層に対するラマン分光法の測定結果である。図10(b)のように、CMP処理及び水素熱処理を行わない比較例1では、グラフェン層のD/Gの値は1.03であった。図10(c)のように、CMP処理のみ行い、水素熱処理を行わない比較例2では、グラフェン層のD/Gの値は0.80となり、比較例1に対して、グラフェン層の膜質が向上した。図10(a)のように、CMP処理と水素熱処理を行った実施例1では、グラフェン層16のD/Gの値は0.24となり、グラフェン層16の膜質が格段に向上した。
実施例1によれば、Si基板10上に形成したSiC層14の上面に対してHを含むガスを用いて熱処理を行い、その後に、SiC層14の上面にグラフェン層16を形成する。これにより、SiC層14の上面の平坦性を向上させることができ、その結果、良好な膜質を有するグラフェン層16を得ることができる。例えば、図10(a)のように、ラマン分光法におけるD/Gの値が0.9以下のグラフェン層16を得ることができる。また、上記製造工程を含んで基板100を形成することで、ラマン分光法におけるD/Gの値が0.7以下のグラフェン層16を得ることも可能であり、0.5以下のグラフェン層16を得ることも可能であり、0.4以下のグラフェン層16を得ることも可能である。
実施例1では、SiC層14の上面に対して、CMP処理を行った後に、Hを含むガスを用いた熱処理を行う場合を例に説明したが、CMP処理を行わずに、Hを含むガスを用いた熱処理を行う場合でもよい。しかしながら、SiC層14の平坦性をより向上させ、グラフェン層16の膜質をより良好とするために、Hを含むガスを用いた熱処理は、CMP処理を行ったあとに行うことが好ましい。
を含むガスを用いた熱処理は、Hガスと不活性ガスとの混合ガスを用いた熱処理を用いることが好ましく、500℃以上且つ1000℃以下の温度で行うことが好ましい。500℃よりも低い温度であると、SiHとCHがSiC層14の上面を流動せず、SiC層14の上面のRMS粗さを改善するのが難しいためである。1000℃よりも高い温度であると、SiC層14の上面に対するエッチングが優勢になってしまい、SiC層14の上面のRMA粗さの改善が難しくなるためである。したがって、このようなことを踏まえると、Hを含むガスを用いた熱処理は、550℃以上且つ900℃以下で行うことがより好ましく、600℃以上且つ800℃以下で行うことがさらに好ましい。
図1のように、Si基板10の上面に窒化物半導体層12を形成し、窒化物半導体層12の上面にSiC層14を形成することが好ましい。図3で説明したように、Si基板10の上面に窒化物半導体層12を設け、SiC層14を窒化物半導体層12の上面に設けることで、SiC層14の結晶性を良好にすることができるためである。SiC層14の結晶性が良好になると、SiC層14の上面に形成されるグラフェン層16の膜質を向上させることができる。このことについて、窒化物半導体層12が設けられていない点を除いて、比較例1の基板と同じ方法で作製した比較例3の基板に備わるグラフェン層の膜質をラマン分光法を用いて評価した実験結果によって説明する。
図11は、比較例3の基板に備わるグラフェン層に対するラマン分光法の測定結果である。図11のように、比較例3の基板に備わるグラフェン層のD/Gの値は1.18である。図10(b)のように、Si基板とSiC層との間にAlN層からなる窒化物半導体層を設けた比較例1の基板に備わるグラフェン層のD/Gの値は1.03であったことから、窒化物半導体層を設けることで、グラフェン層の膜質が向上することが分かる。
また、実施例1では、SiC層14に対して熱処理を行うことで、グラフェン層16を形成しているが、これは、上述したように、熱処理によってSiが昇華されて、残存したCがグラフェン化することで形成されるものである。この場合に、Si基板10上にSiC層14を直接形成した場合では、熱処理によってSi基板10のSiがSiC層14に拡散され、その結果、グラフェン化が阻害され、良好な膜質のグラフェン層16を形成することが難しくなると考えられる。一方、実施例1のように、Si基板10とSiC層14との間に窒化物半導体層12が形成されている場合では、窒化物半導体層12によって、Si基板10のSiの拡散が抑制される。したがって、このような観点からも、Si基板10とSiC層14との間に窒化物半導体層12を設けることが好ましい。なお、Si基板10のSiの拡散を抑制する点からは、Si基板10とSiC層14との間に、例えば酸化膜層を形成することも考えられる。しかしながら、この場合、SiC層14に対する熱処理において、酸化膜層の酸素(O)がCと反応して、良好な膜質のグラフェン層16の形成が難しくなると考えられる。したがって、Si基板10とSiC層14との間の層は、窒化物半導体層12であることが好ましい。
窒化物半導体層12は、表1に示したAlN層やGaN層以外の層、例えばAlGaN層、InN層、InGaN層、InAlGaN層等の層の場合でもよい。窒化物半導体層12は、III−V族窒化物半導体層である場合が好ましく、SiC層14に加わる格子歪みをより小さくする観点から、AlN層である場合がより好ましい。
グラフェン層16を、SiC層14の上面に対して熱処理を行うことで形成する場合を例に示したが、その他の方法によって形成してもよい。例えば、Cを含む気体又は固体を原料としたGSMBE法又はMBE法を用い、SiC層14の上面の結晶をテンプレートとしてグラフェン層16を形成してもよい。原料としては、例えばメタン、エタン、プロパン、フラーレンなどが挙げられる。
実施例2は、実施例1の基板100を備えた電子装置の例である。図12は、実施例2に係る電子装置を示す断面図である。実施例2では、電子装置として電界効果トランジスタの場合を例に説明する。図12のように、実施例2の電子装置200は、実施例1の基板100に備わるグラフェン層16上に、ゲート絶縁膜20を介して、ゲート電極22が設けられている。ゲート絶縁膜20は、例えばグラフェン層16側から膜厚5nmの酸化アルミニウム(Al)層と膜厚30nmの酸化シリコン(SiO)層とが積層された絶縁膜である。Al層は、例えばアルミニウム(Al)を蒸着法を用いて堆積した後、自然酸化させることで形成できる。SiO層は、例えばプラズマ化学気相成長(プラズマCVD:Plasma Enhanced Chemical Vapor Deposition)法を用いて形成できる。ゲート電極22は、例えばゲート絶縁膜20側からチタン(Ti)と金(Au)が積層された金属膜である。
ゲート電極22の両側には、グラフェン層16上に、ソース電極24とドレイン電極26とが設けられている。ソース電極24とドレイン電極26とは、例えば膜厚15nmのニッケル(Ni)からなる金属膜である。ゲート電極22、ソース電極24、及びドレイン電極26は、例えば蒸着法を用いて形成できる。ゲート電極22下であって、ソース電極24とドレイン電極26との間のグラフェン層16にチャネル28が形成される。ソース電極24上にはソースパッド30が設けられ、ドレイン電極26上にはドレインパッド32が設けられている。ソースパッド30及びドレインパッド32は、例えば電極側からTiとAuが積層された金属膜である。ソースパッド30及びドレインパッド32も、例えば蒸着法を用いて形成できる。
実施例2の電子装置200は、実施例1の基板100に備わるグラフェン層16上にゲート電極22が設けられ、ゲート電極22を挟んでソース電極24とドレイン電極26とが設けられた電界効果トランジスタであり、ゲート電極22下のグラフェン層16にチャネル28が形成される。実施例1の基板100に備わるグラフェン層16の膜質は良好であることから、実施例2の電子装置200は、良好な特性を得ることができる。
次に、実施例2の電子装置200に生じるリーク電流について説明する。まず、窒化物半導体層12にAlN層を用いた場合を考え、AlN層の絶縁性を評価した実験について説明する。実験には、Si基板上に厚さ150nmのAlN層を形成した基板を用い、AlN層の上面に50μm×50μmの大きさの2つのパッドを10μm間隔で配置し、パッド間に流れる電流を測定することで、AlN層の絶縁性を評価した。
図13は、AlN層の絶縁性を評価した実験結果である。図13の横軸は、パッド間の電圧であり、縦軸はパッド間を流れた電流である。図13のように、パッド間に−4V〜+4Vの電圧を印加した場合に、パッド間を流れた電流は、ほぼ測定限界以下の約1.0×10−10A/mm〜1.0×10−12A/mm程度であった。つまり、AlN層は、少なくとも1.0×1012Ω/sq.以上の高抵抗であることが確認できた。
次に、実施例2に備わる基板100において、SiC層14からSi基板10に流れる電流をシミュレーションにより計算した。シミュレーションは、厚さ1μmのSi基板10上に、厚さ120nmのAlN層からなる窒化物半導体層12と厚さ100nmのSiC層14とが順に積層されているとした。そして、Si基板10の下面とSiC層14の上面とに、50μm×50μmの大きさのパッドを設けて、パッド間に流れる電流を計算することで行った。また、比較のために、窒化物半導体層が設けられず、厚さ1μmのSi基板上に厚さ100nmのSiC層が設けられた構造の比較例4に対しても、同様な方法によって電流を計算するシミュレーションを行った。
図14は、SiC層からSi基板に流れる電流を計算したシミュレーション結果である。図14の横軸は、パッド間の電圧であり、縦軸はパッド間を流れた電流である。図14中の実線は実施例2のシミュレーション結果であり、破線は比較例4のシミュレーション結果である。
図14のように、実施例2は、比較例4と比べて、SiC層14からSi基板10へ流れる電流が低減された結果が得られた。これは、Si基板10とSiC層14との間に設けられた窒化物半導体層12は、表1のように、バンドギャップエネルギーが大きい(例えばAlN層:6.2eV、GaN層:3.39)。このために、電流経路にポテンシャル障壁が形成されることによって、SiC層14からSi基板10に流れる電流が減少したものと考えられる。
このように、Si基板10とSiC層14との間に窒化物半導体層12を形成することで、SiC層14の上面のグラフェン層16の膜質を良好にでき、電子装置200の特性を良好にできることに加え、リーク電流を低減できる効果も得られることが分かる。
実施例2では、実施例1の基板100を備えた電界効果トランジスタの場合を例に説明したが、その他の電子デバイス、光デバイス、センサデバイスなどの電子装置の場合でもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 Si基板
12 窒化物半導体層
14 SiC層
16 グラフェン層
20 ゲート絶縁膜
22 ゲート電極
24 ソース電極
26 ドレイン電極
28 チャネル
30 ソースパッド
32 ドレインパッド
100 基板
200 電子装置

Claims (6)

  1. シリコン基板上に、窒化物半導体層を形成する工程と、
    前記窒化物半導体層上に、炭化シリコン層を形成する工程と、
    前記炭化シリコン層を形成する工程の後、前記炭化シリコン層の上面に対して水素を含むガスの雰囲気中で500℃以上かつ900℃以下の温度で第1の熱処理を行う工程と、
    前記第1の熱処理を行った後、前記炭化シリコン層の上面に対して第2の熱処理を行う工程を施すことによってグラフェン層を形成する工程と、を備えることを特徴とする基板の製造方法。
  2. 前記炭化シリコンの上面に対してCMP処理を行う工程を備え、
    前記CMP処理を行った後、前記炭化シリコンの上面に対して水素を含むガスの雰囲気中で前記第1の熱処理を行うことを特徴とする請求項1記載の基板の製造方法。
  3. 前記水素を含むガスは、水素ガスと不活性ガスの混合ガスであることを特徴とする請求項1または2記載の基板の製造方法。
  4. 前記窒化物半導体層を形成する工程は、前記シリコン基板の(111)面上に(0001)面を結晶成長面とする前記窒化物半導体層を形成する工程であり、
    前記炭化シリコン層を形成する工程は、前記窒化物半導体層上に(111)面を結晶成長面とする前記炭化シリコン層を形成する工程である、請求項1から3のいずれか一項に記載の基板の製造方法。
  5. 前記第1の熱処理を行う工程を行った後、前記グラフェン層を形成する工程の前に、前記炭化シリコン層の上面をクリーニングする工程を備え、
    前記クリーニングする工程は、1.0×10 −8 Pa〜1.0×10 −9 Paの高真空中で、前記シリコン基板を1200℃に昇温し800℃に降温することを複数回繰り返し実施する工程である、請求項1から4のいずれか一項に記載の基板の製造方法。
  6. 前記第2の熱処理は、1200℃〜1300℃の温度で実施される、請求項1から5のいずれか一項に記載の基板の製造方法。
JP2013124110A 2013-06-12 2013-06-12 基板の製造方法 Active JP6163024B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013124110A JP6163024B2 (ja) 2013-06-12 2013-06-12 基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013124110A JP6163024B2 (ja) 2013-06-12 2013-06-12 基板の製造方法

Publications (2)

Publication Number Publication Date
JP2014240173A JP2014240173A (ja) 2014-12-25
JP6163024B2 true JP6163024B2 (ja) 2017-07-12

Family

ID=52139700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013124110A Active JP6163024B2 (ja) 2013-06-12 2013-06-12 基板の製造方法

Country Status (1)

Country Link
JP (1) JP6163024B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6560594B2 (ja) * 2015-11-06 2019-08-14 住友電気工業株式会社 積層体および電子素子
JP6884532B2 (ja) 2016-09-02 2021-06-09 住友電気工業株式会社 SiC構造体の製造方法
JP2018198265A (ja) * 2017-05-24 2018-12-13 國家中山科學研究院 エピタキシーが可能な放熱基板の製作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5137066B2 (ja) * 2007-09-10 2013-02-06 国立大学法人福井大学 グラフェンシートの製造方法
WO2009113472A1 (ja) * 2008-03-10 2009-09-17 国立大学法人東北大学 グラフェンまたはグラファイト薄膜、その製造方法、薄膜構造および電子デバイス
JP5097172B2 (ja) * 2009-06-23 2012-12-12 株式会社沖データ グラフェン層の剥離方法、グラフェンウエハの製造方法、及び、グラフェン素子の製造方法
US8877340B2 (en) * 2010-07-27 2014-11-04 International Business Machines Corporation Graphene growth on a non-hexagonal lattice
US8785261B2 (en) * 2010-09-23 2014-07-22 Intel Corporation Microelectronic transistor having an epitaxial graphene channel layer
JP2012171847A (ja) * 2011-02-23 2012-09-10 Nagoya Institute Of Technology グラフェン膜の製造方法

Also Published As

Publication number Publication date
JP2014240173A (ja) 2014-12-25

Similar Documents

Publication Publication Date Title
JP4954298B2 (ja) 中間層構造を有する厚い窒化物半導体構造、及び厚い窒化物半導体構造を製造する方法
JP5818853B2 (ja) n型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
JP5520056B2 (ja) 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法
US8288190B2 (en) Methods of making heterojunction devices
WO2011122368A1 (ja) 単結晶3C-SiC基板の製造方法およびそれによって得られた単結晶3C-SiC基板
JP2013145821A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP2014240340A (ja) 基板、基板の製造方法、及び電子装置
JP2014241387A (ja) 基板、基板の製造方法、及び電子装置
JP4276135B2 (ja) 窒化物半導体成長用基板
JP6163024B2 (ja) 基板の製造方法
JP2012243792A (ja) GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系高電子移動度トランジスタおよびその製造方法
JP6239017B2 (ja) 窒化物半導体基板
JP5914999B2 (ja) 半導体装置の製造方法
TWI457476B (zh) Method for manufacturing nitrogen compound semiconductor substrate and method for manufacturing nitrogen compound semiconductor substrate, single crystal SiC substrate and single crystal SiC substrate
JP5378128B2 (ja) 電子デバイス用エピタキシャル基板およびiii族窒化物電子デバイス用エピタキシャル基板
JP2017041503A (ja) 半導体装置、および、その製造方法
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
WO2012029216A1 (ja) 化合物半導体の製造方法
WO2022019799A1 (ru) Гетероэпитаксиальная структура с алмазным теплоотводом
JP4933513B2 (ja) 窒化物半導体成長用基板
JP5399021B2 (ja) 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
WO2015198492A1 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2014022698A (ja) 窒化物半導体成長用Si基板およびそれを用いた電子デバイス用エピタキシャル基板およびそれらの製造方法
JP2009302098A (ja) 窒素化合物半導体基板の製造方法および窒素化合物半導体基板
JP5831763B2 (ja) 窒化物半導体自立基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170616

R150 Certificate of patent or registration of utility model

Ref document number: 6163024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250