TWI457476B - Method for manufacturing nitrogen compound semiconductor substrate and method for manufacturing nitrogen compound semiconductor substrate, single crystal SiC substrate and single crystal SiC substrate - Google Patents

Method for manufacturing nitrogen compound semiconductor substrate and method for manufacturing nitrogen compound semiconductor substrate, single crystal SiC substrate and single crystal SiC substrate Download PDF

Info

Publication number
TWI457476B
TWI457476B TW098119223A TW98119223A TWI457476B TW I457476 B TWI457476 B TW I457476B TW 098119223 A TW098119223 A TW 098119223A TW 98119223 A TW98119223 A TW 98119223A TW I457476 B TWI457476 B TW I457476B
Authority
TW
Taiwan
Prior art keywords
layer
single crystal
crystal sic
substrate
sic
Prior art date
Application number
TW098119223A
Other languages
English (en)
Other versions
TW201005141A (en
Inventor
Keisuke Kawamura
Katsutoshi Izumi
Hidetoshi Asamura
Takashi Yokoyama
Original Assignee
Air Water Inc
Public University Corp Osaka Prefecture University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008151433A external-priority patent/JP2009302097A/ja
Priority claimed from JP2008151434A external-priority patent/JP2009302098A/ja
Application filed by Air Water Inc, Public University Corp Osaka Prefecture University filed Critical Air Water Inc
Publication of TW201005141A publication Critical patent/TW201005141A/zh
Application granted granted Critical
Publication of TWI457476B publication Critical patent/TWI457476B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)

Description

氮化合物半導體基板之製造方法及氮化合物半導體基板、單結晶SiC基板之製造方法及單結晶SiC基板
本發明係關於絕緣層埋入型之半導體基板之氮化合物半導體基板之製造方法及藉由其所得到之氮化合物半導體基板、絕緣層埋入型之半導體基板之單結晶SiC基板之製造方法及藉由其所得到之單結晶SiC基板。
氮化鎵或氮化鋁等氮化合物，由於與直接遷移型之寬能隙半導體，矽半導體相比，絕緣破壞電場或飽和電子速度、化學的安定性優異，因此作為下一代的發光元件或半導體元件材料正受到注目。另外，具有埋入絕緣層之SOI基板，在謀求電路之高速化與低消費電力化上為優異的，被認為有希望作為下一代的LSI基板。因此，融合該等2個特徵之絕緣層埋入型氮化合物半導體基板作為半導體元件材料極有希望。
就上述具有埋入絕緣層之氮化合物半導體基板之製造方法而言，有使碳化矽層磊晶成長於SOI基板上，進一步於其上使氮化物半導體層磊晶成長之方法被提出(例如下述之專利文獻1)。
如上述專利文獻1所述般，使用碳化矽結晶作為氮化合物半導體之底基板主要的理由，係由於碳化矽與氮化合物半導體之晶格常數之錯置(mismatch)比較小，與直接使氮化合物半導體磊晶成長於SOI基板之表面矽層上之情況相比，可抑制氮化合物半導體異質界面之不合轉位的發生。
就一個例子而言，氮化鎵結晶與作為其底基板以往以來所使用之藍寶石或矽之晶格常數之錯置分別為約16%、約20%，相對於此，氮化鎵與碳化矽之晶格常數之錯置為約3.5%，與藍寶石或矽之情況相比顯著地小。
然而，在使碳化矽層磊晶成長於SOI基板上，進一步於其上使氮化物半導體層磊晶成長之方法中，會有於碳化矽與矽之界面容易發生結晶缺陷的問題。
於是，為了解決上述問題，藉由使SOI基板之表面矽膜碳化而變性為碳化矽層，製造具有埋入氧化膜之碳化矽基板，於其上使氮化鎵層磊晶成長之方法被提出(例如下述之專利文獻1及2)。
另一方面，就藉由使SOI基板之表面矽膜碳化而變性為碳化矽層，容易地實現有成本優點之大口徑化同時可製造具有埋入絕緣層之SiC基板之製法而言，有例如下述之專利文獻3記載之方法被提出。此方法係使用具有既定厚度之表面矽層與埋入絕緣層(SiO2 層)之SOI基板(絕緣層埋入型Si基板)而製作。亦即，藉由使上述SOI基板之表面Si層薄膜化至10nm之程度，將其於氫氣與烴系氣體之混合氣體環境氣氛之加熱爐內以既定時間進行加熱處理，使上述表面矽層以高溫進行碳化處理變成單結晶SiC薄膜，以上述單結晶SiC薄膜作為晶種層，藉由磊晶法使SiC層成長進行。
另一方面，單結晶SiC(碳化矽)係熱性的、化學性的安定性優異、機械的強度亦強，放射線照射亦強這樣的特性，因此作為下一代的半導體元件材料正受到注目。另外，具有埋入絕緣層之SOI基板，在謀求電路之高速化與低消費電力化上為優異的，被認為有希望作為下一代的LSI基板。因此，融合該等2個特徵之絕緣層埋入型半導體SiC基板作為半導體元件材料極有希望。
就容易地實現有成本優點之大口徑化同時可製造上述絕緣層埋入型半導體SiC基板之製法而言，提出有例如下述之專利文獻3記載之方法。此方法係使用具有既定厚度之表面矽層與埋入絕緣層(SiO2 層)之SOI基板(絕緣層埋入型Si基板)而製作。亦即，藉由使上述SOI基板之表面Si層薄膜化至10nm之程度，將其於氫氣與烴系氣體之混合氣體環境氣氛之加熱爐內以既定時間進行加熱處理，對上述表面矽層以高溫進行碳化處理變成單結晶SiC薄膜，以上述單結晶SiC薄膜作為晶種層，藉由磊晶法使SiC層成長進行。
在上述專利文獻3記載之方法中，藉由上述碳化處理，使厚度約10nm以下之表面矽層全部碳化，生成單結晶SiC薄膜(SiC晶種層)。然而，若以如此之方式進行，則於埋入氧化膜與SiC薄膜之界面發生不規則且大的「起伏」。亦即，變成之SiC層與被埋入之SiO2 層之界面在高溫下為不安定，特別是SiC容易侵入SiO2 層，而且Si→SiC反應急劇地進行，因此上述SiC/SiO2 界面變得不安定、界面變為如皺摺波浪般的狀態。
如此的界面之「起伏」有時候也會變成超過10nm之程度，成為SiC層之厚度發生變異之結果，因而變得連所生成之SiC薄膜本身也發生「起伏」之現象，可以預測到在作為半導體元件使用時成為大的問題。另外，在界面及SiC薄膜本身存在「起伏」之狀態，若於此SiC薄膜上使SiC層磊晶成長，則有成長之SiC層本身之結晶性大幅地劣化，而且表面狀態亦容易變為粗的狀態之問題。
於是，將SOI基板在碳系氣體環境氣氛加熱，使表面矽層變性為SiC晶種層之單結晶SiC基板之製造方法，而且藉由在上述變性之前，對表面矽層藉由將氮進行離子植入，在表面矽層之埋入絕緣層之界面附近區域形成含有氮的矽層，防止因為變性所生成之SiC侵入埋入絕緣層中，形成膜厚之均勻的單結晶SiC薄膜之方法被提出(下述之專利文獻4)。
專利文獻1特開平10-287497號公報
專利文獻2特開平8-236445號公報
專利文獻3特開2003-224248號公報
專利文獻4特開2005-268460號公報
然而，在上述專利文獻3記載之方法中，藉由上述碳化處理，使厚度約10nm以下之表面矽層全部碳化，生成單結晶SiC薄膜(SiC晶種層)。然而，若以如此之方式進行，則於埋入氧化膜與SiC薄膜之界面發生不規則且大的「起伏」。亦即，變成之SiC層與被埋入之SiO2 層之界面，係在高溫下不安定，特別是SiC容易侵入SiO2 層，而且Si→SiC反應急劇地進行，因此上述SiC/SiO2 界面變得不安定，界面成為如皺摺波浪般的狀態。
如此的界面之「起伏」有時候也會變成超過10nm之程度，成為SiC層之厚度發生變異之結果，因而變得連所生成之SiC薄膜本身也發生「起伏」，可以預測到使用作為半導體元件時成為大問題。另外，在界面及SiC薄膜本身存在「起伏」之狀態，若於此SiC薄膜上使SiC層磊晶成長，則有成長之SiC層本身之結晶性大幅地劣化，而且表面狀態亦容易成為粗的狀態之問題。另外，伴隨著於SiC層起伏發生或者結晶性降低，會有於上述SiC層上使磊晶成長之氮化物半導體之結晶性亦劣化之問題。
於是，一種將SOI基板在碳系氣體環境氣氛加熱而使表面矽層變性為SiC晶種層之單結晶SiC基板之製造方法，而且藉由在上述變性之前，對表面矽層藉由將氮進行離子植入，在表面矽層中之埋入絕緣層之界面附近區域形成含有氮的矽層，防止因為變性所生成之SiC侵入埋入絕緣層中，形成膜厚均勻的單結晶SiC薄膜之方法被提出(上述專利文獻4)。
然而，在上述專利文獻4之方法中，雖然可防止界面之「起伏」，然而必須使含有氮的矽層之氮含量成為非常大的1~30原子%，與一般半導體元件製造所使用之離子植入相比，100~1000倍的植入劑量(dose)成為必要。因此，為了在大電流之離子植入，非常高價的裝置成為必要，而離子植入本身亦需要長時間，因此有每單位時間之生產量低而成本變高的問題。
另外，在上述專利文獻2之方法中，雖然可防止界面之「起伏」，然而必須使含有氮的矽層之氮含量成為非常大的1~30原子%，與一般半導體元件製造所使用之離子植入相比，100~1000倍的植入劑量成為必要。因此，為了在大電流之離子植入，非常高價的裝置成為必要，而離子植入本身亦需要長時間，因此有成為每單位時間之生產量低而成本高之問題。
本發明係鑑於如上述般的事情而完成，目的為提供一種可得到結晶性良好之氮化合物半導體層，而且低成本而生產性良好之氮化合物半導體基板之製造方法及藉由其所得到之氮化合物半導體基板。
另外，本發明係鑑於如上述般的事情而完成，目的為提供一種使SiC層與SiO2 等埋入絕緣層之界面成為均勻的狀態，可得到結晶性良好的SiC層，而且低成本而生產性良好之單結晶SiC基板之製造方法及藉由其所得到之單結晶SiC基板。
為了達成上述目的，本發明之氮化合物半導體基板之製造方法，其要旨為進行準備具有既定厚度之表面Si層與埋入絕緣層之Si基板之步驟、與在將上述Si基板在碳系氣體環境氣氛中加熱而使上述表面Si層變成單結晶SiC層之時，使上述埋入絕緣層之界面附近之Si層作為殘存Si層而殘留之步驟、與對表面之單結晶SiC進一步使氮化合物半導體磊晶成長之步驟。
另外，為了達成上述目的，本發明之氮化合物半導體基板，其要旨為藉由具有埋入絕緣層之單結晶Si基板之上述埋入絕緣層，於表面側形成單結晶SiC層，於上述單結晶SiC層與埋入絕緣層之界面附近形成Si層，同時於上述單結晶SiC層之上形成氮化合物半導體層。
為了達成上述目的，本發明之單結晶SiC基板之製造方法，係準備具有既定厚度之表面Si層與埋入絕緣層之Si基板、將上述Si基板在碳系氣體環境氣氛中加熱而使上述表面Si層變成單結晶SiC層之單結晶SiC基板之製造方法，其要旨為於使上述表面Si層變成單結晶SiC層之時，使埋入絕緣層之界面附近之Si層作為殘存Si層而殘留。
另外，為了達成上述目的，本發明之單結晶SiC基板，係藉由具有埋入絕緣層之單結晶Si基板之上述埋入絕緣層，於表面側形成單結晶SiC層之單結晶SiC基板，其要旨為於上述單結晶SiC層與埋入絕緣層之界面附近形成Si層。
亦即，本發明之氮化合物半導體基板之製造方法，係藉由於使上述表面Si層變成單結晶SiC層之時，使埋入絕緣層之界面附近之Si層作為殘存Si層而殘留，其下部之埋入絕緣層之界面之平坦性大幅地被改善，可大幅地减小界面之「起伏」。如此地，由於埋入絕緣層與殘存Si層之界面之平坦性提升，因此於表面所形成之單結晶SiC層本身所發生之「起伏」亦大幅地被減低。如此地，由於形成起伏少的單結晶SiC層，因此於其上藉磊晶成長所形成之氮化合物半導體結晶性亦大幅地被改善，使作為半導體元件之性能大幅地提升。而且，不須藉由離子植入等，因此可低成本而生產性良好地製造作為上述之高品質的半導體元件之氮化合物半導體基板。
在本發明中，於上述經過變性之單結晶SiC層之上進一步使單結晶SiC磊晶成長，對於上述磊晶成長之單結晶SiC使氮化合物半導體磊晶成長之情況中，於單結晶SiC層之上層進一步藉由磊晶成長，於形成SiC時，使成長之SiC之結晶性提升，因此於其上磊晶成長之氮化合物半導體結晶性亦成為良好，可得到良好的氮化合物半導體元件。
在本發明中，上述殘存Si層之厚度為3~20nm之情況，可充分地得到使埋入絕緣層與殘存Si層之界面及單結晶SiC層本身之平坦性提升之效果，同時於單結晶SiC層之下層幾乎不會發生空隙等缺陷。因此，可得到良好的氮化合物半導體元件。
另外，本發明之氮化合物半導體基板，係藉由在使上述表面Si層變成單結晶SiC層之時，使埋入絕緣層之界面附近之Si層作為殘存Si層而殘留，其下部之埋入絕緣層之界面之平坦性大幅地被改善，可大幅地减小界面之「起伏」。如此地，埋入絕緣層與殘存Si層之界面之平坦性提升，因此於表面形成之單結晶SiC層本身所發生之「起伏」亦大幅地減低。如此地，由於形成起伏少之單結晶SiC層，因此於其上藉磊晶成長所形成之氮化合物半導體結晶性亦大幅地被改善，使作為半導體元件之性能大幅地提升。而且，由於不須藉由離子植入等，因此可低成本且生產性良好地製造作為上述之高品質的半導體元件之氮化合物半導體基板。
亦即，本發明之單結晶SiC基板之製造方法，係藉由於使上述表面Si層變成單結晶SiC層之時，使埋入絕緣層之界面附近之Si層作為殘存Si層而殘留，其下部之埋入絕緣層之界面之平坦性大幅地被改善，可大幅地减小界面之「起伏」。由於埋入絕緣層與殘存Si層之界面之平坦性提升，因此於表面所形成之單結晶SiC層本身發生之「起伏」亦大幅地受到減低。如此地，由於形成起伏少的單結晶SiC層，因此使作為半導體元件之性能大幅地提升。而且，由於不須藉由離子植入等，因此可低成本且生產性良好地製造上述之高品質之單結晶SiC基板。
在本發明中，在藉由對於殘存Si層殘留於上述埋入絕緣層之界面附近之單結晶SiC基板使磊晶成長，於表面之單結晶SiC層之上層進一步使單結晶SiC成長之情況中，如此地，於單結晶SiC層之上層進一步藉由磊晶成長形成SiC時，由於成長之SiC之結晶性亦提升，因此成為可得到完好的單結晶且厚度亦均勻的SiC。
在本發明中，在上述殘存Si層之厚度為3~20nm之情況中，可充分地得到使埋入絕緣層與殘存Si層之界面及單結晶SiC層本身之平坦性提升之效果，同時於單結晶SiC層之下層幾乎不會發生空隙等缺陷，可得到良好的半導體元件。
另外，本發明之單結晶SiC基板，係由於上述單結晶SiC層與埋入絕緣層之界面附近形成Si層，因此其下部之埋入絕緣層之界面之平坦性大幅地被改善，可大幅地减小界面之「起伏」。由於埋入絕緣層與殘存Si層之界面之平坦性提升，因此於表面所形成之單結晶SiC層本身所發生之「起伏」亦大幅地減低。如此地，由於形成起伏少的單結晶SiC層，因此使作為半導體元件之性能大幅地提升。
接下來對本發明實施方式作說明。
圖1係表示本發明之氮化合物半導體基板之製造方法之一實施之形態之圖。
此氮化合物半導體基板之製造方法，首先準備具有既定厚度之表面Si層3與埋入絕緣層4之Si基板1，使上述Si基板1之表面Si層3之厚度薄膜化至6nm~40nm之程度(圖1(A))。接下來，將上述Si基板1在碳系氣體環境氣氛中加熱，使上述表面Si層3變成單結晶SiC層6(圖1(B))。此時，進行使埋入絕緣層4之界面8附近之Si層作為殘存Si層5而殘留之步驟。接著藉由以上述單結晶SiC層6作為晶種層而磊晶成長，使單結晶SiC磊晶層7成長(圖1(C))。進一步，在上述磊晶成長所形成之單結晶磊晶SiC層7之上，藉由磊晶成長形成氮化合物半導體層15。
以下，對於各步驟詳細地作說明。
上述Si基板1，係於Si母材2之表面附近，形成既定厚度之SiO2 層作為埋入絕緣層4，於表面形成既定厚度之表面Si層3者。上述埋入絕緣層4之厚度，係以成為約1~200nm之程度之厚度之方式作設定。
接著使上述Si基板1之表面Si層3之厚度變薄而薄膜化。此薄膜化，係藉由例如對Si基板1在氧化環境氣氛進行加熱處理，於埋入絕緣層4之界面8附近使所希望厚度之Si層殘存之方式，由表面Si層3之表面開始使既定深度氧化，形成氧化物層9之後，將表面之氧化物層9以氫氟酸等蝕刻而除去，使殘存於界面8附近之所希望厚度之Si層露出，藉此使薄膜化進行。
此時，薄膜化之表面Si層3之厚度係以設定在6nm~40nm之程度為佳，較佳者為8nm~30nm之程度，更佳者為10nm~27nm之程度。
是因為上述薄膜化之表面Si層3之厚度未滿6nm時，藉由其後之轉變步驟，無法使充分之厚度之殘存Si層5殘留，而且充分厚度的一次單結晶SiC層6亦無法生成。另外還因為若上述薄膜化之表面Si層3之厚度超過40nm，則後述之變性處理變得需要時間，或者殘存Si層5之厚度變為過厚，於上述界面8附近變為容易發生空隙等缺陷。
上述薄膜化後之表面Si層3之厚度，係藉由調整對Si基板1在氧化環境氣氛進行時之加熱處理形成氧化物層9時之環境氣氛、溫度、時間等氧化處理條件，對於原本的表面Si層3之厚度調整所形成之氧化物層9之厚度，而可藉此設定。
接下來，將上述Si基板1在碳系氣體環境氣氛中加熱使上述表面Si層3變成單結晶SiC層6。
上述轉變步驟，係藉由例如於圖2所表示之裝置進行。此裝置係具備具有加熱器11之加熱爐10、與貯藏導入上述加熱爐10內之環境氣氛氣體(氫氣G1及烴氣體G2)之鋼瓶13,14。12係將氫氣G1與烴氣體G2混合作為混合氣體供給至加熱爐10之混合器。
藉由上述裝置，將上述Si基板1設置於加熱爐10內，於上述加熱爐10內供給氫氣G1與烴系氣體G2之混合氣體(G1+G2)，同時使加熱爐10內之環境氣氛溫度上昇，進行使上述Si基板1之表面Si層3變成單結晶SiC層6之步驟。
若更為詳細地說明，則將上述Si基板1設置於加熱爐10內，於加熱爐10內供給以對氫氣G1為1體積%之比例混合烴系氣體G2之混合氣體(G1+G2)。另外，與此混合氣體(G1+G2)之供給相同地，將加熱爐10內之環境氣氛溫度加熱至500℃~未滿矽的熔點，宜為1200~1405℃。藉由此加熱，使Si基板1之表面Si層3變成單結晶SiC層6。
此處，上述氫氣G1係載體氣體，就烴氣體G2而言，係使用例如丙烷氣。例如氫氣G1由鋼瓶13之供給量如果為1000cc/分鐘，則烴氣體G2由鋼瓶14之供給量定為10cc/分鐘。單結晶SiC層6之厚度，為了同層之缺損、缺陷之減低以及3維空間成長抑制，係以設定在3nm~20nm之程度者為佳，較佳者為4nm~10nm之程度，更佳者為5nm~7nm之程度。
此時，進行於表面Si層3中之表面Si層3與埋入絕緣層4之界面8附近區域殘留殘存Si層5之步驟。上述殘存Si層5之厚度係以設定在3~20nm為佳，較佳者為3~17nm。是因為上述殘存Si層5之厚度若未滿3nm，則使殘存Si層5與埋入絕緣層4之界面8之平坦性提升之效果缺乏，上述殘存Si層5之厚度超過若20nm，則於上述界面8附近變為容易發生空隙等缺陷。
上述殘存Si層5之厚度，係藉由調節變性處理之環境氣氛、溫度、時間等條件，對於薄膜化時之表面Si層3之厚度調節形成之單結晶SiC層6之厚度，而可藉此設定。
因應必要，過剩地進行上述步驟，進行使其單結晶SiC層6堆積於上述單結晶SiC層6之上。藉由過剩地進行上述步驟(例如使其繼續數分鐘~數小時)，碳薄膜會堆積於上述單結晶SiC層6之上。
接著藉由以上述單結晶SiC層6作為晶種層而磊晶成長，使單結晶SiC成長，並使單結晶SiC磊晶層7堆積。
上述單結晶SiC磊晶層7之磊晶成長，可藉由例如下述之條件使單結晶SiC成長。亦即，藉由將形成有單結晶SiC層6之Si基板1配置於處理室內，於上述處理室內，將含有單甲基矽烷或矽烷及丙烷等烴系之原料氣體，在大氣壓以下之壓力下，以約1~1000sccm程度之氣流量供給，同時以溫度500℃~未滿矽的熔點，宜為800~1405℃進行處理，可使上述單結晶SiC層6作為晶種層而磊晶成長，藉此可使單結晶SiC成長。
此處，認為在上述變性處理或磊晶成長所形成之SiC或構成埋入絕緣層4(SiO2 )之Si成分，在高溫化之中一部份會成為CO2 而昇華。另外，認為若在SiC與SiO2 接觸之狀態使其暴露於高溫化，則在SiC與SiO2 之間會相互變性。
此時，認為於單結晶SiC層6與埋入絕緣層4(SiO2 )之間殘存Si層5若不存在，則發生構成單結晶SiC層6之SiC之一部份變性為SiO2 ，或者相反地構成埋入絕緣層4之SiO2 一部份變性為SiC，結果而言，單結晶SiC層6與埋入絕緣層4之界面之平坦性崩壞，成為「起伏」而出現。
於是，認為如本發明所述般，藉由於變性處理後在單結晶SiC層6與埋入絕緣層4(SiO2 )之間，使適當的厚度之殘存Si層5存在，如上述般的SiC與SiO2 相互變性被防止，殘存Si層5與埋入絕緣層4之界面8之平坦性被維持。另外，認為即使於變性處理後在單結晶SiC層6有某些缺陷之情況，藉由殘存Si層5之存在，缺陷不會到達埋入絕緣層4，而防止Si之昇華，殘存Si層5與埋入絕緣層4之界面8之平坦性被維持。
認為若殘存Si層5與埋入絕緣層4之界面8之平坦性被維持，則藉由變性處理所得到之單結晶SiC層6之厚度亦平坦化，結晶面成為整齊的狀態。若如此地進行，則於其後藉由磊晶成長使單結晶SiC成長之情況中，整齊的狀態之SiC結晶性被維持，因此成為可得到遠比以往完好的單結晶且膜厚亦均勻的單結晶SiC磊晶層7。
接下來，如圖1(D)所表示般，於上述單結晶SiC磊晶層7之上，藉由磊晶成長使氮化合物半導體層15堆積。
上述氮化合物半導體層15之磊晶成長，可藉由例如下述之條件進行。亦即，藉由將形成單結晶SiC磊晶層7之Si基板1配置於處理室內，於上述處理室內，將含有有機Al系氣體及/或有機Ga系氣體及氨氣之原料氣體，在大氣壓以下之壓力下，以約100~5000sccm程度之氣流量供給，以溫度500℃~未滿矽的熔點，宜為400~1200℃程度進行處理，於上述單結晶SiC磊晶層7之上磊晶成長，藉此可使AlN層、GaN層、AlGaN層等任一者或該等積層構造之氮化合物半導體層15成長。
圖3係表示本發明之第2實施形態。
在此例中，將具有埋入絕緣層4之Si基板1在碳系氣體環境氣氛中加熱，使表面Si層3變成單結晶SiC層6之後，不進行藉由磊晶成長之SiC之成長，於上述單結晶SiC層6上藉由磊晶成長，使上述之氮化合物半導體層15成長。除此之外係與上述實施形態相同。
另外，各實施形態中，作為氮化合物半導體層15例示了AlN層、GaN層、AlGaN層之任一者或該等積層構造者，然而並非被限定於此，而為可適用其他各種之氮化合物半導體之意。
在藉由如此之方式使上述表面Si層5變成單結晶SiC層6時，藉由使埋入絕緣層4之界面8附近之Si層作為殘存Si層5而殘留，其下部之埋入絕緣層4之界面8之平坦性會大幅地被改善，可大幅地減小界面8之「起伏」。如此地，由於埋入絕緣層4與殘存Si層5之界面8之平坦性提升，因此於表面所形成之單結晶SiC層6本身所發生之「起伏」亦大幅地被減低。如此地，由於形成起伏少之單結晶SiC層6，因此於其上藉磊晶成長所形成之氮化合物半導體層15結晶性亦大幅地被改善，使作為半導體元件之性能大幅地提升。而且，由於不須藉由離子植入等，因此可以低成本生產性良好地製造作為上述之高品質的半導體元件之氮化合物半導體基板。
另外，於上述經過變性之單結晶SiC層6之上，進一步使單結晶SiC磊晶成長，對於上述經過磊晶成長之單結晶SiC使氮化合物半導體磊晶成長之情況中，進一步藉由磊晶成長於單結晶SiC層6之上層形成SiC時，成長之SiC結晶性提升，因此於其上使磊晶成長之氮化合物半導體層15結晶性亦為良好，可得到良好的氮化合物半導體元件。
另外，在上述殘存Si層5之厚度為3~20nm之情況中，可充分地得到使埋入絕緣層4與殘存Si層5之界面8及單結晶SiC層6本身之平坦性提升之效果，同時於單結晶SiC層6之下層幾乎不會發生空隙等缺陷。因此，可得到良好的氮化合物半導體元件。
實施例A [實施例A1]
準備表面Si層3之厚度為10~14nm之(111)SIMOX基板(SOI-A)、表面Si層3之厚度為18~22nm之(111)SIMOX基板(SOI-B)之(111)貼合SOI基板(SOI-C)作為初始材料。以上述各SOI基板作為試樣插入電爐，將丙烷氣與氫氣，分別以流量100sccm及10SLM導入該電爐，同時加熱昇溫至電爐內環境氣氛達1250℃，在該溫度保持15分鐘。
藉由此步驟，表面Si層3由表面側開始3~7nm之矽層被碳化，變成3~7nm厚之單結晶SiC層6(晶種層)。SOI-A、SOI-B、SOI-C分別成為於其下層部，3~11nm、9~19nm、大概9900~1100nm之殘存Si層5殘存之膜構造。
其後，使至電爐之加熱用加熱器之通電停止，同時使該兩種氣體之導入停止，另一方面將流量10SLM之氮導入爐內，取代該兩種氣體。在此狀態下電爐之環境氣氛溫度冷卻成為700℃之後，在將該環境氣氛溫度保持於700℃之狀態使氮氣之導入停止，同時導入流量10sccm之氧氣1小時。此氧氣之導入，係由於在藉由丙烷氣之導入使SiC生成之時，過剩的碳附著於試樣表面，為了使此過剩碳與氧反應而使CO2 產生，有效地除去該過剩碳。接著使該氧氣之導入停止，再導入流量4SLM之氮氣，試樣全體冷卻至既定之低溫，例如降低至80℃程度並將晶圓取出至爐外。
繼續將晶圓插入減壓磊晶成長爐，在約1×10-2 torr之減壓下，將氫化二甲基鋁氣3sccm、氨氣100sccm導入該磊晶成長爐，同時加熱昇溫至晶圓溫度達400℃，在該溫度保持1分鐘，堆積約3nm厚之AlN緩衝層。其後，使至磊晶成長爐之加熱用加熱器之通電停止，同時使氫化二甲基鋁氣及氨氣之導入停止，在此狀態下電爐之試樣全體冷卻至既定之低溫，例如降低至80℃程度，並將晶圓取出至爐外。
繼續將晶圓插入減壓磊晶成長爐，在約1torr之減壓下將三甲基鎵氣1sccm、氨氣1.5SLM導入該磊晶成長爐，同時加熱昇溫至晶圓溫度達980℃，在該溫度保持75分鐘，堆積約300nm厚之GaN磊晶層。其後，使至磊晶成長爐之加熱用加熱器之通電停止，同時使三甲基鎵及氨氣之導入停止，在此狀態下電爐之試樣全體冷卻至既定之低溫，例如降低至80℃程度，並將晶圓取出至爐外。
[比較例A1]
準備表面Si層3之厚度為3~7nm之(111)SIMOX基板(SOI-Ref)作為初始材料，以該SOI基板作為試樣插入電爐，以與實施例A1相同條件實施碳化熱處理。藉由此步驟，表面Si層3被完全地碳化，變成3~7nm厚之單結晶SiC層6，成為其下層部直接與埋入絕緣層4接觸之構造。繼續將晶圓插入減壓磊晶成長爐，以與實施例A1相同條件堆積約3nm厚之AIN緩衝層。繼續將晶圓插入減壓磊晶成長爐，以與實施例A1相同條件，堆積約300nm厚之GaN磊晶層。
[實施例A2]
準備表面Si層3之厚度為10~14nm之(111)SIMOX基板(SOI-A)、表面Si層3之厚度為18~22nm之(111)SIMOX基板(SOI-B)之(111)貼合SOI基板(SOI-C)作為初始材料，以與實施例A1相同條件實施碳化熱處理。藉由此步驟，表面Si層3由表面側開始3~7nm之矽層被碳化，變成3~7nm厚之單結晶SiC層6。SOI-A、SOI-B、SOI-C，分別成為於其下層部3~11nm、9~19nm、大概9900~1100nm之殘存Si層5殘存之膜構造。
繼續將晶圓插入減壓磊晶成長爐，在約2×10-4 torr之減壓下將單甲基矽烷以3sccm導入該磊晶成長爐，同時加熱昇溫至晶圓溫度達1150℃，保持於該溫度10分鐘，於單結晶SiC層(晶種層)6上堆積約100nm厚之單結晶SiC磊晶層7。
其後，使至磊晶成長爐之加熱用加熱器之通電停止，同時使單甲基矽烷氣之導入停止，在此狀態下電爐之試樣全體冷卻至既定之低溫，例如降低至80℃程度並將晶圓取出至爐外。繼續將晶圓插入減壓磊晶成長爐，與實施例A1相同條件堆積約3nm厚之AlN緩衝層。繼續將晶圓插入減壓磊晶成長爐，以與實施例A1相同條件，堆積約300nm厚之GaN磊晶層。
[比較例A2]
準備表面Si層3之厚度為3~7nm之(111)SIMOX基板(SOI-Ref)作為初始材料，將該SOI基板插入電爐作為試樣，以與實施例A1相同條件實施碳化熱處理。藉由此步驟，表面Si層3完全地被碳化，變成3~7nm厚之單結晶SiC層6，成為其下層部直接與埋入絕緣層4接觸之構造。
繼續將晶圓插入減壓磊晶成長爐，以與實施例A2相同條件堆積約100nm厚之單結晶SiC磊晶層7。繼續將晶圓插入減壓磊晶成長爐，以與實施例A1相同條件堆積約3nm厚之AlN緩衝層。繼續將晶圓插入減壓磊晶成長爐，以與實施例A1相同條件，堆積約300nm厚之GaN磊晶層。
[實施例A1及比較例A1之單結晶SiC層剛形成後之評估]
對於藉由實施例A1以及比較例A1之製法得到之單結晶SiC層6(晶種層)剛形成後之各試樣，進行由剖面TEM影像觀察進行之評估。
將以SOI-Ref作為初始材料之比較例A1之製法中之單結晶SiC層6(晶種層)剛形成後之試樣之剖面TEM影像表示於圖4。約5nm厚之單結晶SiC層6(晶種層)直接形成於埋入絕緣層4上，而於埋入絕緣層4上部之界面約10nm之大的起伏發生。伴隨於此，於單結晶SiC層6(晶種層)本身亦觀察到約10nm之程度之起伏，在由剖面TEM得到之晶格影像中，觀察到明顯的SiC配向性之錯亂。
將以SOI-A作為初始材料之實施例A1之製法中之單結晶SiC層6(晶種層)剛形成後之試樣之剖面TEM影像表示於圖5。於3~7nm厚之單結晶SiC層6(晶種層)之下層部殘留著3~11nm厚之殘存Si層5，藉此，其下部之埋入絕緣層4之界面8之平坦性被改善，可減低同界面8之起伏至未滿3nm。伴隨於此，單結晶SiC層6(晶種層)之起伏亦被抑制於與上述界面8之起伏大概同等，未滿3nm之程度。由剖面TEM得到之晶格影像之中，與比較例相比SiC之配向性方面亦認為有改善。
在以SOI-B作為初始材料之實施例A1之製法中之單結晶SiC層6(晶種層)剛形成後之試樣之情況中，亦相同地殘留著殘存Si層5，藉此，其下部之埋入絕緣層4之界面8之平坦性被改善，可減低同界面8之起伏至未滿3nm。由剖面TEM得到之晶格影像之中，與比較例相比SiC之配向性方面亦認為有改善。伴隨於此，單結晶SiC層6(晶種層)之起伏亦被抑制於與上述界面8之起伏大概同等，未滿3nm之程度。由剖面TEM得到之晶格影像之中，與比較例相比SiC之配向性方面亦認為有改善。將實施例A1及比較例A1之SiC晶種層剛形成後之評估結果歸納於下述之表A1。
[實施例A2及比較例A2之SiC磊晶層剛形成後之評估]
對於藉由實施例A2以及比較例A2之製法得到之SiC磊晶層剛形成後之試樣，進行由剖面TEM影像之觀察進行之評估、及由X射線繞射搖擺曲線法進行之評估。
將藉由以SOI-A作為初始材料之實施例A2之製法得到之SiC磊晶層剛形成後之試樣之剖面TEM影像表示於圖6。約100nm厚之單結晶SiC磊晶層7形成於單結晶SiC層6(晶種層)之上部，於其下層部殘留有3~7nm厚之殘存Si層5。
於實施例A1所表示之埋入絕緣層4上部界面8之良好的平坦性，係於繼續實施SiC磊晶步驟之後亦被維持著。
相同地，確認了在以SOI-B作為初始材料之情況中，埋入絕緣層4上部界面8之良好的平坦性，係於實施SiC磊晶步驟之後亦被維持著。
對於藉由實施例A2以及比較例A2之製法得到之單結晶SiC磊晶層7，藉由X射線繞射搖擺曲線法，評估SiC(111)峰之半值寬度。將評估結果歸納於下述之表A2。確認了藉由實施例A2得到之單結晶SiC磊晶層7之半值寬度，係於比較例A1之試樣上，以同條件形成之單結晶SiC磊晶層7之半值寬度之約70%之值，藉由於單結晶SiC層6(晶種層)之下部殘留有殘存Si層5，改善單結晶SiC磊晶層7之結晶品質。
[實施例A1、A2及比較例A1、A2之GaN磊晶層形成後之評估]
對於藉由實施例A1、A2以及比較例A1、A2之製法得到之GaN磊晶層形成後之試樣，進行由剖面TEM影像之觀察進行之評估、及由X射線繞射搖擺曲線法進行之評估。
將藉由以SOI-A作為初始材料之實施例A2之製法得到之GaN磊晶層形成後之試樣之剖面TEM影像表示於圖7。約300nm厚之單結晶GaN磊晶層隔著約3nm厚之AlN緩衝層形成於約100nm厚之單結晶SiC磊晶層7與單結晶SiC層6(晶種層)之上部，於其下層部殘留有約7nm厚之殘存Si層5。於圖6所表示之埋入絕緣層4上部界面8之良好的平坦性，係於繼續實施GaN磊晶步驟之後亦被維持著。
相同地，在藉由以SOI-A作為初始材料之實施例A1之製法、以及以SOI-B作為初始材料之實施例A1及實施例A2之製法得到之GaN磊晶層形成後之試樣之中，於圖6所表示之埋入絕緣層4上部界面8之良好的平坦性，係於實施GaN磊晶步驟之後亦被維持著。
對於實施例A1、A2及比較例A1、A2之各GaN磊晶層，藉由X射線繞射搖擺曲線法，評估GaN(0004)峰之半值寬度。將評估結果歸納於下述之表A3及A4。
確認了由實施例A1、A2得到之該GaN磊晶層之半值寬度，係於比較例A1、A2之試樣上，以與上述相同條件形成之GaN磊晶層之半值寬度之約70~80%之值，藉由於單結晶SiC層6(晶種層)之下部殘留有殘存Si層5，改善GaN磊晶層之結晶品質。
圖8係表示本發明之單結晶SiC基板之製造方法之一實施之形態之圖。
此單結晶SiC基板之製造方法，首先準備具有既定厚度之表面Si層3與埋入絕緣層4之Si基板1，使上述Si基板1之表面Si層3之厚度薄膜化至6nm~40nm之程度(圖8(A))。接下來，將上述Si基板1在碳系氣體環境氣氛中加熱使上述表面Si層3變成單結晶SiC層6(圖8(B))。此時，進行使埋入絕緣層4之界面8附近之Si層作為殘存Si層5而殘留之步驟。接著藉由以上述單結晶SiC層6作為晶種層而磊晶成長，使單結晶SiC磊晶層7成長(圖8(c))。
以下，對於各步驟詳細地作說明。
上述Si基板1，係於Si母材2之表面附近，形成既定厚度之SiO2 層作為埋入絕緣層4，於表面形成既定厚度之表面Si層3者。上述埋入絕緣層4之厚度係以成為約1~200nm之程度之厚度之方式被設定。
接著使上述Si基板1之表面Si層3之厚度變薄而薄膜化。此薄膜化係例如藉由將Si基板1在氧化環境氣氛進行加熱處理，於埋入絕緣層4之界面8附近使所希望厚度之Si層殘存之方式，使由表面Si層3之表面開始既定深度氧化而形成氧化物層9之後，將表面之氧化物層9以氫氟酸等蝕刻而除去，使於界面8附近殘存之所希望厚度之Si層露出，藉此進行薄膜化。
此時，係以薄膜化之表面Si層3之厚度設定在6nm~40nm之程度者為佳，較佳者為8nm~30nm之程度，更佳者為10nm~27nm之程度。
是因為上述薄膜化之表面Si層3之厚度未滿6nm時，藉由其後之轉變步驟無法使充分厚度之殘存Si層5殘留，而且充分厚度之一次單結晶SiC層6亦無法生成。另外還因為上述薄膜化之表面Si層3之厚度若超過40nm，則後述之變性處理變得需要時間，或者殘存Si層5之厚度變為過厚，於上述界面8附近變為容易發生空隙等缺陷。
上述薄膜化後之表面Si層3之厚度，係藉由調整將Si基板1在氧化環境氣氛進行加熱處理形成氧化物層9時之環境氣氛、溫度、時間等氧化處理條件，對原本的表面Si層3之厚度調整形成之氧化物層9之厚度，而可藉此設定。
接下來，在碳系氣體環境氣氛中將上述Si基板1加熱而使上述表面Si層3變成單結晶SiC層6。
上述轉變步驟，係藉由例如於圖9所表示之裝置進行。此裝置係具備具有加熱器11之加熱爐10，與貯藏導入上述加熱爐10內之環境氣氛氣體(氫氣G1及烴氣體G2)之鋼瓶13,14。12係將氫氣G1與烴氣體G2混合作為混合氣體供給至加熱爐10之混合器。
藉由上述裝置，將上述Si基板1設置於加熱爐10內，於上述加熱爐10內供給氫氣G1與烴系氣體G2之混合氣體(G1+G2)，同時使加熱爐10內之環境氣氛溫度上昇，進行使上述Si基板1之表面Si層3變成單結晶SiC層6之步驟。
若更為詳細地作說明，則將上述Si基板1設置於加熱爐10內，於加熱爐10內供給以對氫氣G1為1體積%之比例混合烴系氣體G2之混合氣體(G1+G2)。另外，與此混合氣體(G1+G2)之供給相同之方式，加熱爐10內之環境氣氛溫度加熱至500℃~未滿矽的熔點，宜為1200~1405℃。藉由此加熱，使Si基板1之表面Si層3變成單結晶SiC層6。
此處，上述氫氣G1係載體氣體，就烴氣體G2而言，係使用例如丙烷氣。例如氫氣G1由鋼瓶13之供給量如果為1000cc/分鐘，則烴氣體G2由鋼瓶14之供給量定為10cc/分鐘。由於單結晶SiC層6之厚度為同層之缺損、缺陷之減低以及3維空間成長抑制，因此以設定在3nm~20nm之程度為佳，較佳者為4nm~10nm之程度，更佳者為5nm~7nm之程度。
此時，進行於表面Si層3中之表面Si層3與埋入絕緣層4之界面8附近區域使殘存Si層5殘留之步驟。上述殘存Si層5之厚度係以設定在3~20nm為佳，較佳者為3~17nm。是因為上述殘存Si層5之厚度若未滿3nm，則使殘存Si層5與埋入絕緣層4之界面8之平坦性提升之效果缺乏，而上述殘存Si層5之厚度若超過20nm，則於上述界面8附近變為容易發生空隙等缺陷。
上述殘存Si層5之厚度可藉由，由調節變性處理之環境氣氛、溫度、時間等條件，對薄膜化時之表面Si層3厚度，調節所形成之單結晶SiC層6之厚度而設定。
因應必要，過剩地進行上述步驟，進行使單結晶SiC層6堆積於上述單結晶SiC層6之上。藉由過剩地進行上述步驟(例如使其繼續數分鐘~數小時)，碳薄膜會堆積於上述單結晶SiC層6之上。
接著藉由以上述單結晶SiC層6作為晶種層而磊晶成長，使單結晶SiC成長，並使單結晶SiC磊晶層7堆積。
上述磊晶成長，可藉由例如下述之條件使單結晶SiC成長。亦即，藉由將形成有單結晶SiC層6之Si基板1配置於處理室內，於上述處理室內，將含有單甲基矽烷或矽烷及丙烷等烴系氣體之原料氣體，在大氣壓以下之壓力下，以約1~1000sccm程度之氣流量供給，同時以溫度500℃~未滿矽的熔點，宜為800~1405℃進行處理，可使上述單結晶SiC層6作為晶種層而磊晶成長，藉此可使單結晶SiC成長。
此處，認為於上述變性處理或磊晶成長所形成之SiC或構成埋入絕緣層4(SiO2 )之Si成分，在高溫化之中一部份會成為CO2 而昇華。另外，認為若在SiC與SiO2 接觸之狀態使其暴露於高溫化，則在SiC與SiO2 之間會相互變性。
此時，認為只要在單結晶SiC層6與埋入絕緣層4(SiO2 )之間殘存Si層5不存在，則構成單結晶SiC層6之SiC之一部份變性為SiO2 ，或者相反地構成埋入絕緣層4之SiO2 一部份變性為SiC發生，結果而言，單結晶SiC層6與埋入絕緣層4之界面之平坦性崩壞，成為「起伏」而出現。
於是，認為如本發明所述般，藉由在變性處理後於單結晶SiC層6與埋入絕緣層4(SiO2 )之間，使適當的厚度之殘存Si層5存在，如上述般的SiC與SiO2 相互變性被防止，殘存Si層5與埋入絕緣層4之界面8之平坦性被維持。另外認為，即使在變性處理後於單結晶SiC層6有某些缺陷之情況，藉由殘存Si層5之存在缺陷不會到達埋入絕緣層4，而防止Si之昇華，殘存Si層5與埋入絕緣層4之界面8之平坦性被維持。
認為若殘存Si層5與埋入絕緣層4之界面8之平坦性被維持，則藉由變性處理所得到之單結晶SiC層6之厚度亦平坦化，結晶面成為整齊的狀態。若如此地進行，則於其後藉由磊晶成長使單結晶SiC成長之情況中，整齊的狀態之SiC結晶性亦被維持，因此成為可得到遠比以往完好的單結晶且膜厚亦均勻的單結晶SiC磊晶層7。
藉由如此之方式，由於殘存Si層5形成於上述單結晶SiC層6與埋入絕緣層4之界面8附近，因此其下部之埋入絕緣層4之界面8之平坦性大幅地被改善，可大幅地减小界面之「起伏」。由於埋入絕緣層4與殘存Si層5之界面8之平坦性提升，因此於表面所形成之單結晶SiC層6本身所發生之「起伏」亦大幅地受到減低。
如此地，由於形成起伏少的單結晶SiC層6，因此使作為半導體元件之性能大幅地提升。
另外，藉由對殘存Si層5殘留於上述埋入絕緣層4之界面8附近之單結晶SiC基板使其磊晶成長，於表面之單結晶SiC層6之上層進一步使單結晶SiC成長之情況中，如此地，於單結晶SiC層6之上層進一步藉由磊晶成長形成SiC時，由於成長之SiC結晶性亦提升，因此成為可得到完好的單結晶而厚度亦均勻的SiC。
另外，在上述殘存Si層5之厚度為3~20nm之情況中，可充分地得到使埋入絕緣層4與殘存Si層5之界面8及單結晶SiC層6本身之平坦性提升之效果，同時於單結晶SiC層6之下層幾乎不發生空隙等缺陷，可得到良好的半導體元件。
實施例B
接下來，對於本發明之單結晶SiC基板之製法之實施例B作說明。
[實施例B1]
準備表面Si層3之厚度為10~14nm之(111)SIMOX基板(SOI-A)、表面Si層3之厚度為18~22nm之(111)SIMOX基板(SOI-B)、表面Si層3之厚度為9900~1100nm之(111)貼合SOI基板(SOI-C)作為初始材料。將上述各SOI基板插入電爐作為試樣，將丙烷氣與氫氣分別以流量100sccm及10SLM導入該電爐，同時加熱昇溫至電爐內環境氣氛達1250℃，保持於該溫度15分鐘。
藉由此步驟，表面Si層3係由表面側開始3~7nm之Si被碳化，變成3~7nm厚之單結晶SiC層6(晶種層)。SOI-A、SOI-B、SOI-C分別成為於單結晶SiC層6(晶種層)之下層，3~11nm、9~17nm、大概9900~1100nm之殘存Si層5存在之膜構造。
其後，使至電爐之加熱用加熱器之通電停止，同時使該兩種氣體之導入停止，另一方面將流量10SLM之氮導入爐內，取代該兩種氣體。在此狀態下電爐之環境氣氛溫度冷卻成為700℃之後，在將該環境氣氛溫度保持於700℃之狀態使氮氣之導入停止，同時將流量10sccm之氧氣導入1小時。此氧氣之導入，係由於在藉由丙烷氣之導入使SiC生成之時，過剩的碳附著於試樣表面，而為了使此過剩碳與氧反應而使CO2 產生，有效地除去該過剩碳。接著使該氧之導入停止，再導入流量4SLM之氮氣，試樣全體冷卻至既定之低溫，例如降低至80℃程度，並將晶圓取出至爐外。
[比較例B1]
準備表面Si層3之厚度為3~7nm之(111)SIMOX基板(SOI-Ref)作為初始材料，將該SOI基板插入電爐作為試樣，實施以與實施例B1相同條件進行變性處理之碳化熱處理。藉由此步驟，表面Si層3完全地被碳化變成3~7n m厚之單結晶SiC層6(晶種層)，成為於其下層存在直接接觸之埋入絕緣層4之構造。
[實施例B1及比較例B1之評估]
對於藉由實施例B1以及比較例B1之製法得到之各單結晶SiC層6，進行由剖面TEM影像觀察進行之評估。
將藉由以SOI-Ref作為初始材料之比較例B1之製法得到之單結晶SiC層6(晶種層)之剖面TEM影像表示於圖10。約5nm厚之單結晶SiC層6(晶種層)直接形成於埋入絕緣層4上，而於埋入絕緣層4上部之界面約10nm之大的起伏產生。伴隨於此，於單結晶SiC層6(晶種層)本身亦觀察到約10nm之程度之起伏，在由剖面TEM得到之晶格影像，觀察到明顯的SiC配向性之錯亂。
將藉由以SOI-A作為初始材料之實施例B1之製法得到之單結晶SiC層6(晶種層)之剖面TEM影像表示於圖11。於3~7nm厚之單結晶SiC層6(晶種層)之下層殘留著3~11nm厚之殘存Si層5，藉此，其下部之埋入絕緣層4之界面8之平坦性受到改善，可減低同界面8之起伏至未滿3nm。伴隨於此，單結晶SiC層6(晶種層)之起伏亦被抑制於與上述界面8之起伏大概同等，未滿3nm之程度。由剖面TEM得到之晶格影像之中，與比較例B1相比，SiC之配向性亦認為有改善。
對於藉由以SOI-B、SOI-C作為初始材料之實施例B1之製法得到之SiC晶種層之情況而言，亦相同地，殘存Si層5殘留於單結晶SiC層6之下層，藉此其下部之埋入絕緣層4之界面8之平坦性受到改善，可減低同界面8之起伏至未滿3nm。由剖面TEM得到之晶格影像之中，與比較例B1相比SiC之配向性亦認為有改善。伴隨於此單結晶SiC層6(晶種層)之起伏亦被抑制於與上述界面8之起伏大概同等，未滿3nm之程度。由剖面TEM得到之晶格影像之中，與比較例B1相比SiC之配向性亦認為有改善。但是，在以SOI-C作為初始材料之情況中，於單結晶SiC層6(晶種層)之正下方，深度、橫方向大小共約100nm之空隙(void)發生。將實施例B1及比較例B1之評估結果歸納於下述之表B1。
[實施例B2]
將藉由以SOI-A作為初始材料之實施例B1之製法得到之單結晶SiC層6(晶種層)形成完的試樣插入減壓磊晶成長爐，在約2×10-4 torr之減壓下，將單甲基矽烷以3sccm導入該磊晶成長爐，同時加熱昇溫至晶圓溫度達1150℃，在該溫度保持10分鐘。藉由此步驟，於單結晶SiC層6(晶種層)上堆積約100nm厚之單結晶SiC磊晶層7。其後，使至磊晶成長爐之加熱用加熱器之通電停止，同時使單甲基矽烷氣之導入停止，於此狀態電爐之試樣全體降低至既定之低溫，例如冷卻至80℃程度，並將晶圓取出至爐外。
[比較例B2]
將藉由以SOI-Ref作為初始材料之比較例B1之製法得到之單結晶SiC層6(晶種層)形成完的試樣插入減壓磊晶成長爐，以與實施例B2相同條件，於單結晶SiC層6(晶種層)上堆積約100nm厚之單結晶SiC磊晶層7。
[實施例B2及比較例B2之評估]
對於藉由實施例B2以及比較例B2之製法得到之SiC磊晶層，進行由剖面TEM影像之觀察進行之評估、及由X射線繞射搖擺曲線法進行之評估。
將藉由以SOI-A作為初始材料之實施例B2之製法得到之單結晶SiC磊晶層7之剖面TEM影像表示於圖12。約100nm厚之單結晶SiC磊晶層7形成於單結晶SiC層6(晶種層)之上部，於其下層殘留著3~7nm厚之殘存Si層5。在圖11所表示之埋入絕緣層4上部界面8之良好的平坦性，繼續在實施SiC磊晶步驟之後亦被維持著。
相同地確認了在將SOI-B、SOI-C作為初始材料之情況中，埋入絕緣層4上部界面8之良好的平坦性在實施SiC磊晶步驟之後亦被維持著。
對於藉由實施例B2、以及比較例B2之製法得到之各單結晶SiC磊晶層7，藉由X射線繞射搖擺曲線法，評估SiC(111)峰之半值寬度。將評估結果歸納於下述之表B2。確認了由實施例B2得到之單結晶SiC磊晶層7之半值寬度，係於比較例B1之試樣上以相同條件形成之單結晶SiC磊晶層7之半值寬度之約70~80%之值，藉由殘存Si層5殘留於單結晶SiC層6(晶種層)之下部，單結晶SiC磊晶層7之結晶品質改善。
[產業上之可利用性]
本發明可適用於大規模積體電路等所使用之半導體基板之製造等。
1．．．Si基板
2．．．Si母材
3．．．表面Si層
4．．．埋入絕緣層
5．．．殘存Si層
6．．．單結晶SiC層
7．．．單結晶SiC磊晶層
8．．．界面
9．．．氧化物層
10．．．加熱爐
11．．．加熱器
12．．．混合器
13．．．鋼瓶
14．．．鋼瓶
15．．．氮化合物半導體層
圖1係表示本發明之一實施形態之氮化合物半導體基板之製造方法之圖。
圖2係表示上述氮化合物半導體基板之製造方法所使用之裝置之圖。
圖3係表示本發明之第2實施形態之氮化合物半導體基板之製造方法之圖。
圖4係以SOI-Ref作為初始材料之比較例1之製法中之單結晶SiC層剛形成後之試樣之剖面TEM影像。
圖5係以SOI-A作為初始材料之實施例1之製法中之單結晶SiC層剛形成後之試樣之剖面TEM影像。
圖6係藉由以SOI。A作為初始材料之實施例2之製法得到之SiC磊晶層剛形成後之試樣之剖面TEM影像。
圖7係藉由以SOI-A作為初始材料之實施例2之製法得到之GaN磊晶層形成後之試樣之剖面TEM影像。
圖8係表示本發明之一實施形態之單結晶SiC基板之製造方法之圖。
圖9係表示上述單結晶SiC基板之製造方法所使用之裝置之圖。
圖10係藉由以SOI-Ref作為初始材料之比較例1之製法得到之單結晶SiC層(晶種層)之剖面TEM影像。
圖11係藉由以SOI-A作為初始材料之實施例1之製法得到之單結晶SiC層(晶種層)之剖面TEM影像。
圖12係藉由以SOI-A作為初始材料之實施例2之製法得到之單結晶SiC磊晶層之剖面TEM影像。
1．．．Si基板
2．．．Si母材
3．．．表面Si層
4．．．埋入絕緣層
5．．．殘存Si層
6．．．單結晶SiC層
7．．．單結晶SiC磊晶層
8．．．界面
9．．．氧化物層
15．．．氮化合物半導體層

Claims (6)

  1. 一種氮化合物半導體基板之製造方法，其特徵為進行準備具有既定厚度之表面Si層與埋入絕緣層之Si基板之步驟、與在將上述Si基板在碳系氣體環境氣氛中加熱而使上述表面Si層變成單結晶SiC層之時，藉由使上述埋入絕緣層之界面附近之Si層殘留作為殘存Si層，進而抑制與其下部之埋入絕緣層之界面之起伏之步驟、與在施行對表面之單結晶SiC進一步使氮化合物半導體磊晶成長之步驟時，使上述殘存Si層之厚度成為3~20nm。
  2. 如申請專利範圍第1項之氮化合物半導體基板之製造方法，其中於該變性之單結晶SiC層之上，進一步使單結晶SiC磊晶成長，對該磊晶成長之單結晶SiC使氮化合物半導體磊晶成長。
  3. 一種氮化合物半導體基板，其特徵為藉由具有埋入絕緣層之單結晶Si基板之上述埋入絕緣層，於表面側形成單結晶SiC層，於上述單結晶SiC層與埋入絕緣層之界面附近形成殘存Si層，且藉由使上述殘存Si層之厚度成為3~20nm，進而使與其下部之埋入絕緣層之界面之起伏受到抑制之同時，於上述單結晶SiC層之上形成氮化合物半導體層。
  4. 一種單結晶SiC基板之製造方法，其係準備具有既定厚度之表面Si層與埋入絕緣層之Si基板，將上述Si 基板在碳系氣體環境氣氛中加熱而使上述表面Si層變成單結晶SiC層之單結晶SiC基板之製造方法，其特徵為於使上述表面Si層變成單結晶SiC層時，使埋入絕緣層之界面附近之Si層殘留作為殘存Si層，且藉由使上述殘存Si層之厚度成為3~20nm，進而抑制與其下部之埋入絕緣層之界面之起伏。
  5. 如申請專利範圍第4項之單結晶SiC基板之製造方法，其係藉由對在該埋入絕緣層之界面附近殘存Si層殘留之單結晶SiC基板使磊晶成長，而於表面之單結晶SiC層之上層進一步使單結晶SiC成長。
  6. 一種單結晶SiC基板，其係藉由具有埋入絕緣層之單結晶Si基板之上述埋入絕緣層，於表面側形成單結晶SiC層之單結晶SiC基板，其特徵為於上述單結晶SiC層與埋入絕緣層之界面附近形成殘存Si層，且藉由使上述殘存Si層之厚度成為3~20nm，進而使與其下部之埋入絕緣層之界面之起伏受到抑制。
TW098119223A 2008-06-10 2009-06-09 Method for manufacturing nitrogen compound semiconductor substrate and method for manufacturing nitrogen compound semiconductor substrate, single crystal SiC substrate and single crystal SiC substrate TWI457476B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008151433A JP2009302097A (ja) 2008-06-10 2008-06-10 単結晶ＳｉＣ基板の製造方法および単結晶ＳｉＣ基板
JP2008151434A JP2009302098A (ja) 2008-06-10 2008-06-10 窒素化合物半導体基板の製造方法および窒素化合物半導体基板

Publications (2)

Publication Number Publication Date
TW201005141A TW201005141A (en) 2010-02-01
TWI457476B true TWI457476B (zh) 2014-10-21

Family

ID=41416834

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098119223A TWI457476B (zh) 2008-06-10 2009-06-09 Method for manufacturing nitrogen compound semiconductor substrate and method for manufacturing nitrogen compound semiconductor substrate, single crystal SiC substrate and single crystal SiC substrate

Country Status (6)

Country Link
US (1) US8563442B2 (zh)
EP (1) EP2296169B1 (zh)
KR (1) KR20110015009A (zh)
CN (1) CN102057463B (zh)
TW (1) TWI457476B (zh)
WO (1) WO2009151133A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6248532B2 (ja) * 2013-10-17 2017-12-20 セイコーエプソン株式会社 ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置
WO2016047534A1 (ja) * 2014-09-24 2016-03-31 エア・ウォーター株式会社 ＳｉＣ層を備えた半導体装置
JP2018101721A (ja) 2016-12-21 2018-06-28 株式会社ニューフレアテクノロジー 気相成長方法
CN112005344B (zh) * 2018-04-27 2023-11-17 东京毅力科创株式会社 基板处理系统和基板处理方法
CN113957535B (zh) * 2021-10-19 2022-12-27 林健峯 一种在硅衬底上形成单晶碳化硅薄膜的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5759908A (en) * 1995-05-16 1998-06-02 University Of Cincinnati Method for forming SiC-SOI structures
JP2005268460A (ja) * 2004-03-18 2005-09-29 Air Water Inc 単結晶ＳｉＣ基板の製造方法および単結晶ＳｉＣ基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563428A (en) * 1995-01-30 1996-10-08 Ek; Bruce A. Layered structure of a substrate, a dielectric layer and a single crystal layer
US7514339B2 (en) * 2007-01-09 2009-04-07 International Business Machines Corporation Method for fabricating shallow trench isolation structures using diblock copolymer patterning

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5759908A (en) * 1995-05-16 1998-06-02 University Of Cincinnati Method for forming SiC-SOI structures
JP2005268460A (ja) * 2004-03-18 2005-09-29 Air Water Inc 単結晶ＳｉＣ基板の製造方法および単結晶ＳｉＣ基板

Also Published As

Publication number Publication date
US8563442B2 (en) 2013-10-22
WO2009151133A1 (ja) 2009-12-17
CN102057463A (zh) 2011-05-11
CN102057463B (zh) 2012-11-07
KR20110015009A (ko) 2011-02-14
US20110089433A1 (en) 2011-04-21
EP2296169B1 (en) 2017-08-09
EP2296169A1 (en) 2011-03-16
EP2296169A4 (en) 2012-04-25
TW201005141A (en) 2010-02-01

Similar Documents

Publication Publication Date Title
JP4117156B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
KR100690413B1 (ko) 질화물 반도체 성장용 기판
CN100485959C (zh) 复合隔离层氮化物高电子迁移率晶体管外延结构及制造方法
JP2005320237A (ja) 非極性ａ面窒化物半導体単結晶基板およびその製造方法
KR20070028234A (ko) 반도체 헤테로구조 및 그 제조방법
WO2005088687A1 (ja) 窒化ガリウム系半導体基板の作製方法
TWI457476B (zh) Method for manufacturing nitrogen compound semiconductor substrate and method for manufacturing nitrogen compound semiconductor substrate, single crystal SiC substrate and single crystal SiC substrate
JP4511378B2 (ja) ＳＯＩ基板を用いた単結晶ＳｉＣ層を形成する方法
CN111527587A (zh) 第iii族氮化物半导体基板的制备方法
JP2017041503A (ja) 半導体装置、および、その製造方法
JP4768759B2 (ja) Ｉｉｉ族窒化物半導体基板
WO2012029216A1 (ja) 化合物半導体の製造方法
JP6163024B2 (ja) 基板の製造方法
EP4299802A1 (en) Nitride semiconductor substrate and manufacturing method therefor
JP2009302098A (ja) 窒素化合物半導体基板の製造方法および窒素化合物半導体基板
JP2005203666A (ja) 化合物半導体デバイスの製造方法
KR20220090506A (ko) 반도체기판의 제조방법 및 반도체기판
KR101951902B1 (ko) 복수의 공극을 포함한 질화물 반도체 기판 및 그 제조 방법
CN106783616B (zh) 半导体结构以及制备方法
JP2009302097A (ja) 単結晶ＳｉＣ基板の製造方法および単結晶ＳｉＣ基板
JP6373015B2 (ja) 半導体エピタキシャルウエハおよび半導体装置
JP2010062219A (ja) 炭化シリコンの製造方法
CN117457734A (zh) Hemt外延片及其制备方法
KR20240069717A (ko) 헤테로 에피택셜 웨이퍼의 제조방법
CN115148581A (zh) 一种外延片制备方法、外延片及高电子迁移率晶体管

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent