CN117457734A - Hemt外延片及其制备方法 - Google Patents

Hemt外延片及其制备方法 Download PDF

Info

Publication number
CN117457734A
CN117457734A CN202311411515.6A CN202311411515A CN117457734A CN 117457734 A CN117457734 A CN 117457734A CN 202311411515 A CN202311411515 A CN 202311411515A CN 117457734 A CN117457734 A CN 117457734A
Authority
CN
China
Prior art keywords
layer
epitaxial wafer
hemt epitaxial
barrier layer
alsb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311411515.6A
Other languages
English (en)
Inventor
刘春杨
胡加辉
金从龙
顾伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202311411515.6A priority Critical patent/CN117457734A/zh
Publication of CN117457734A publication Critical patent/CN117457734A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种HEMT外延片及其制备方法,所述HEMT外延片包括Si衬底及依次层叠于所述Si衬底上的Al层、AlN成核层、AlGaN缓冲层、GaN沟道层、AlSb插入层、AlGaSb势垒层和P型GaN帽层。本发明的HEMT外延片能够提升二维电子气浓度和迁移率,从而提高HEMT器件的性能。

Description

HEMT外延片及其制备方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种HEMT外延片及其制备方法。
背景技术
常规AlGaN/GaN异质结构的高电子迁移率晶体管(HEMT),其外延结构包括衬底、成核层、缓冲层、GaN沟道层、AlGaN势垒层和P型GaN帽层。由于GaN沟道层与AlGaN势垒层的晶格常数的差异,AlGaN势垒层直接生长在GaN沟道层上时,受到张应力影响,表面会比较粗糙,晶体质量不高,从而会增加界面散射,降低二维电子气的迁移率。常规的方法是在GaN沟道层与AlGaN势垒层之间生长AlN插入层,虽然在一定程度上可以提高GaN沟道层与AlGaN势垒层界面的晶体质量,降低界面散射,但AlN插入层直接生长在GaN沟道层上受到的张应力比较大,而且Al原子在GaN层上的横向迁移能力比较弱,导致AlN插入层的晶体质量和表面平整度不好,对后续生长AlGaN势垒层造成不利影响。此外,当采用AlGaN作为势垒层时,后续生长的P型GaN帽层与AlGaN势垒层的晶格不匹配而产生应力,严重影响AlGaN势垒层的Al组分均匀性和二维电子气迁移率均匀性。
发明内容
本发明所要解决的技术问题在于,提供一种HEMT外延片,可以提高二维电子气浓度和迁移率。
本发明所要解决的技术问题还在于,提供一种HEMT外延片的制备方法,工艺简单,制得的HEMT外延片的性能好。
为达到上述技术效果,本发明提供了一种HEMT外延片,包括Si衬底及依次层叠于所述Si衬底上的Al层、AlN成核层、AlGaN缓冲层、GaN沟道层、AlSb插入层、AlGaSb势垒层和P型GaN帽层。
作为上述技术方案的改进,所述AlSb插入层的厚度为0.5nm-2nm。
作为上述技术方案的改进,所述AlGaSb势垒层的厚度为20nm-25nm。
作为上述技术方案的改进,所述AlSb插入层和所述AlGaSb势垒层的厚度比为(0.04-0.07):1。
作为上述技术方案的改进,所述AlGaSb势垒层中的Al组分占比为0.15-0.16。
相应的,本发明还公开了一种HEMT外延片的制备方法,用于制备上述的HEMT外延片,包括以下步骤:
提供一Si衬底,在所述Si衬底上依次生长Al层、AlN成核层、AlGaN缓冲层、GaN沟道层、AlSb插入层、AlGaSb势垒层和P型GaN帽层。
作为上述技术方案的改进,所述AlSb插入层的生长温度为800℃-1000℃,生长压力为50mbar-100mbar。
作为上述技术方案的改进,所述AlGaSb势垒层的生长温度为800℃-1000℃,生长压力为50mbar-200mbar。
作为上述技术方案的改进,所述AlSb插入层生长完成后进行低温退火处理,退火处理的温度为600℃-800℃,退火处理的时间为2min-5min。
作为上述技术方案的改进,所述AlGaSb势垒层生长完成后进行低温退火处理,退火处理的温度为600℃-800℃,退火处理的时间为2min-5min。
实施本发明实施例,具有如下有益效果:
本发明的HEMT外延片在GaN沟道层上生长AlSb插入层和AlGaSb势垒层,AlGaSb势垒层与GaN的晶格匹配度高,而且具有很强的自发极化效应,可以产生浓度更高的二维电子气。此外,对AlSb插入层和AlGaSb势垒层分别进行低温退火处理,可以获得均匀性好、迁移率高的二维电子气。二维电子气浓度和迁移率的提高可以降低导通电阻和功耗,提高HEMT器件的电流承载能力,满足高频、高功率器件的应用需求。
附图说明
图1是本发明实施例提供的HEMT外延片的结构示意图;
图2是本发明实施例提供的HEMT外延片的制备方法流程图;
图3是本发明实施例6的霍尔测试数据;
图4是本发明对比例1的霍尔测试数据。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合具体实施例对本发明作进一步地详细描述。
如图1所示,本发明实施例提供了一种HEMT外延片,包括Si衬底1及依次层叠于所述Si衬底1上的Al层2、AlN成核层3、AlGaN缓冲层4、GaN沟道层5、AlSb插入层6、AlGaSb势垒层7和P型GaN帽层8。
在GaN沟道层5后生长AlSb插入层6和AlGaSb势垒层7,AlGaSb势垒层7具有很强的自发极化效应,因此可以产生高浓度的二维电子气,生长完AlSb插入层6和AlGaSb势垒层7后进行低温退火处理,相较于传统的AlN插入层和AlGaN势垒层,退火处理能够提高AlGaSb势垒层中的Al组分均匀性,从而提升二维电子气迁移率的均匀性;退火处理后的AlSb插入层的表面平整度高,有利于后续AlGaSb势垒层的生长,进一步降低GaN沟道层与AlGaSb势垒层之间的界面散射。二维电子气浓度及迁移率的提高可以降低导通电阻和功耗,提高HEMT器件的电流承载能力,可以进一步满足高频、高功率器件的应用需求。
在一种实施方式中,所述AlSb插入层的厚度为0.5nm-2nm。AlSb插入层用于屏蔽势垒层的合金散射。示例性的,所述AlSb插入层的厚度为0.5nm、0.8nm、1nm、1.2nm、1.5nm、1.8nm或2nm,但不限于此。
在一种实施方式中,所述AlGaSb势垒层的厚度为20nm-25nm。示例性的,所述AlGaSb势垒层的厚度为20nm、21nm、22nm、23nm、24nm或25nm,但不限于此。
在一种实施方式中,所述AlSb插入层和所述AlGaSb势垒层的厚度比为(0.04-0.07):1。若所述AlSb插入层和所述AlGaSb势垒层的厚度比<0.04:1,不利于二维电子气迁移率的提高;若所述AlSb插入层和所述AlGaSb势垒层的厚度比>0.07:1,会造成晶体质量的下降,从而影响二维电子气浓度。
在一种实施方式中,所述AlGaSb势垒层中的Al组分占比为0.15-0.16。当AlGaSb中Al组分占比为0.15-0.16时,AlGaSb能够与GaN晶格完全匹配,因此,AlGaSb作为势垒层不会受到常规AlGaN势垒层与GaN盖帽层因晶格不匹配而产生应力的影响;且AlGaSb比AlGaN具有更强的自发极化效应,产生的二维电子气浓度比AlGaN更高。
除了上述AlSb插入层6和AlGaSb势垒层7外,本发明的其它层状结构的特点如下:
在一种实施方式中,所述衬底1为硅衬底。
在一种实施方式中,所述Al层2的厚度为1nm-5nm。
在一种实施方式中,所述AlN成核层3的厚度为100nm-300nm。
在一种实施方式中,所述AlGaN缓冲层4为高阻AlGaN缓冲层,厚度为2μm-4μm,C掺杂浓度为1×1019cm-3-1×1020cm-3
在一种实施方式中,所述GaN沟道层5的厚度为300nm-600nm。
在一种实施方式中,所述P型GaN帽层8的厚度为1nm-5nm。
相应的,如图2所示,本发明还提供了一种HEMT外延片的制备方法,包括以下步骤:
S100提供一Si衬底:
所述Si衬底为P型掺杂(111)晶向Si衬底。将衬底置于MOCVD系统中,控制反应室温度为1000℃-1200℃,压力为50mbar-100mbar,在H2气氛下高温处理5min-10min,除去Si衬底表面的氧化物。
S200生长Al层:
采用PVD生长,控制反应室温度为1000℃-1100℃,压力为40mbar-70mbar,溅射Al靶。
S300生长AlN成核层:
采用PVD生长,控制反应室温度为1000℃-1200℃,压力为40mbar-70mbar,通入N源,溅射Al靶。
S400生长AlGaN缓冲层:
采用MOCVD生长,控制反应室温度为1000℃-1200℃,压力为40mbar-70mbar,通入N源、Ga源、Al源和N型掺杂源。
S500生长AlSb插入层:
采用MOCVD生长,控制反应室温度为800℃-1000℃,压力为50mbar-100mbar,通入Al源和Sb源。生长完成在H2气氛下进行退火处理,时间为2min-5min,温度为600℃-800℃。
S600生长AlGaSb势垒层:
采用MOCVD生长,控制反应室温度为800℃-1000℃,压力为50mbar-200mbar,通入Al源、Ga源和Sb源。生长完成在H2气氛下进行退火处理,时间为2min-5min,温度为600℃-800℃。
S700生长P型GaN帽层:
采用MOCVD生长,控制反应室温度为1000℃-1100℃,压力为50mbar-100mbar,通入N源、Ga源和P型掺杂源。
生长过程中,采用三甲基铝(TMAl)、三甲基镓(TMGa)或三乙基镓(TEGa)分别作为Ⅲ族源的前驱体,SbH3、NH3分别作为Ⅴ族源的前驱体,四溴化碳(CBr4)作为N型掺杂的前驱体,二茂镁(Cp2Mg)作为P型掺杂的前驱体,N2和H2作为载气,但不限于此。
下面以具体实施例进一步阐述本发明。
实施例1
本实施例提供一种HEMT外延片,包括Si衬底及依次层叠于所述Si衬底上的Al层、AlN成核层、AlGaN缓冲层、GaN沟道层、AlSb插入层、AlGaSb势垒层和P型GaN帽层。
其中,Al层的厚度为2nm。
AlN成核层的厚度为200nm。
AlGaN缓冲层的厚度为3μm,Al组分占比为0.5,C掺杂浓度为5×1019cm-3
GaN沟道层的厚度为350nm。
AlSb插入层的厚度为0.5nm。
AlGaSb势垒层的厚度为20nm,Al组分占比为0.15。
P型GaN帽层的厚度为2nm。
上述HEMT外延片的制备方法,包括以下步骤:
S100提供一Si衬底,所述Si衬底为P型掺杂(111)晶向Si衬底。将衬底置于MOCVD系统中,控制反应室温度为1100℃,压力为80mbar,在H2气氛下高温处理8min,除去Si衬底表面的氧化物。
S200生长Al层:
采用PVD生长,控制反应室温度为1050℃,压力为50mbar,溅射Al靶。
S300生长AlN成核层:
采用PVD生长,控制反应室温度为1100℃,压力为50mbar,通入NH3作为N源,溅射Al靶。
S400生长AlGaN缓冲层:
采用MOCVD生长,控制反应室温度为1050℃,压力为60mbar,通入NH3作为N源,通入TEGa作为Ga源,通入TMAl作为Al源,通入CBr4作为N型掺杂源。
S500生长AlSb插入层:
采用MOCVD生长,控制反应室温度为900℃,压力为70mbar,通入TMAl作为Al源,通入SbH3作为Sb源。生长完成后在H2气氛下进行退火处理,时间为2min,温度为700℃。
S600生长AlGaSb势垒层:
采用MOCVD生长,控制反应室温度为900℃,压力为100mbar,通入TEGa作为Ga源,通入TMAl作为Al源,通入SbH3作为Sb源。生长完成后在H2气氛下进行退火处理,时间为3min,温度为700℃。
S700生长P型GaN帽层:
采用MOCVD生长,控制反应室温度为1050℃,压力为60mbar,通入NH3作为N源,通入TEGa作为Ga源,通入Cp2Mg作为P型掺杂源。
实施例2
本实施例提供一种HEMT外延片,其中AlSb插入层的厚度为1nm,AlGaSb势垒层的厚度为20nm,Al组分占比为0.15。其余均与实施例1相同。
实施例3
本实施例提供一种HEMT外延片,其中AlSb插入层的厚度为1.5nm,AlGaSb势垒层的厚度为20nm,Al组分占比为0.15。其余均与实施例1相同。
实施例4
本实施例提供一种HEMT外延片,其中AlSb插入层的厚度为2nm,AlGaSb势垒层的厚度为20nm,Al组分占比为0.15。其余均与实施例1相同。
实施例5
本实施例提供一种HEMT外延片,其中AlSb插入层的厚度为1.5nm,AlGaSb势垒层的厚度为21nm,Al组分占比为0.15。其余均与实施例1相同。
实施例6
本实施例提供一种HEMT外延片,其中AlSb插入层的厚度为1.5nm,AlGaSb势垒层的厚度为22nm,Al组分占比为0.15。其余均与实施例1相同。
实施例7
本实施例提供一种HEMT外延片,其中AlSb插入层的厚度为1.5nm,AlGaSb势垒层的厚度为23nm,Al组分占比为0.15。其余均与实施例1相同。
实施例8
本实施例提供一种HEMT外延片,其中AlSb插入层的厚度为1.5nm,AlGaSb势垒层的厚度为24nm,Al组分占比为0.15。其余均与实施例1相同。
实施例9
本实施例提供一种HEMT外延片,其中AlSb插入层的厚度为1.5nm,AlGaSb势垒层的厚度为25nm,Al组分占比为0.15。其余均与实施例1相同。
对比例1
本对比例提供一种HEMT外延片,其与实施例1的区别在于,插入层为AlN插入层,厚度为1.5nm。势垒层为AlGaN势垒层,厚度为22nm。相应的,在制备方法中,分别制备AlN插入层和AlGaN势垒层。其余均与实施例1相同。
性能测试:
将实施例1-9及对比例1制得的HEMT外延片做成HEMT器件,计算实施例1-9及对比例1的方块电阻、二维电子气的面密度和迁移率,具体结果如表1所示。
表1HEMT外延片的测试结果
由表1结果可知,采用本发明的结构可以提高HEMT器件的二维电子气密度和迁移率,从而降低方块电阻。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种HEMT外延片,其特征在于,包括Si衬底及依次层叠于所述Si衬底上的Al层、AlN成核层、AlGaN缓冲层、GaN沟道层、AlSb插入层、AlGaSb势垒层和P型GaN帽层。
2.如权利要求1所述的HEMT外延片,其特征在于,所述AlSb插入层的厚度为0.5nm-2nm。
3.如权利要求1所述的HEMT外延片,其特征在于,所述AlGaSb势垒层的厚度为20nm-25nm。
4.如权利要求2或3所述的HEMT外延片,其特征在于,所述AlSb插入层和所述AlGaSb势垒层的厚度比为(0.04-0.07):1。
5.如权利要求1所述的HEMT外延片,其特征在于,所述AlGaSb势垒层中的Al组分占比为0.15-0.16。
6.一种HEMT外延片的制备方法,用于制备如权利要求1-5任一项所述的HEMT外延片,其特征在于,包括以下步骤:
提供一Si衬底,在所述Si衬底上依次生长Al层、AlN成核层、AlGaN缓冲层、GaN沟道层、AlSb插入层、AlGaSb势垒层和P型GaN帽层。
7.如权利要求6所述的HEMT外延片的制备方法,其特征在于,所述AlSb插入层的生长温度为800℃-1000℃,生长压力为50mbar-100mbar。
8.如权利要求6所述的HEMT外延片的制备方法,其特征在于,所述AlGaSb势垒层的生长温度为800℃-1000℃,生长压力为50mbar-200mbar。
9.如权利要求6所述的HEMT外延片,其特征在于,所述AlSb插入层生长完成后进行低温退火处理,退火处理的温度为600℃-800℃,退火处理的时间为2min-5min。
10.如权利要求6所述的HEMT外延片,其特征在于,所述AlGaSb势垒层生长完成后进行低温退火处理,退火处理的温度为600℃-800℃,退火处理的时间为2min-5min。
CN202311411515.6A 2023-10-27 2023-10-27 Hemt外延片及其制备方法 Pending CN117457734A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311411515.6A CN117457734A (zh) 2023-10-27 2023-10-27 Hemt外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311411515.6A CN117457734A (zh) 2023-10-27 2023-10-27 Hemt外延片及其制备方法

Publications (1)

Publication Number Publication Date
CN117457734A true CN117457734A (zh) 2024-01-26

Family

ID=89590544

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311411515.6A Pending CN117457734A (zh) 2023-10-27 2023-10-27 Hemt外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN117457734A (zh)

Similar Documents

Publication Publication Date Title
CN112701160B (zh) 氮化镓基高电子迁移率晶体管外延片及其制备方法
KR100690413B1 (ko) 질화물 반도체 성장용 기판
CN112216742B (zh) 氮化镓基高电子迁移率晶体管外延片及其制备方法
CN116314278B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
TW201923846A (zh) 用於iii-n半導體通道裝置的半導體結構的形成方法
CN115842042B (zh) 一种外延层结构及其制备方法和应用
CN112736131A (zh) YAlN/GaN高电子迁移率晶体管及其制作方法
CN116960173B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN113889402A (zh) 一种用于制备GaN基电子器件的方法
CN116646248B (zh) 一种外延片制备方法及其外延片、高电子迁移率晶体管
TWI457476B (zh) Method for manufacturing nitrogen compound semiconductor substrate and method for manufacturing nitrogen compound semiconductor substrate, single crystal SiC substrate and single crystal SiC substrate
CN116741822A (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN114914296B (zh) 一种外延片、外延片制备方法及高电子迁移率晶体管
CN114855273B (zh) 一种外延片制备方法、外延片以及发光二极管
CN117457734A (zh) Hemt外延片及其制备方法
CN114250510B (zh) 一种用于氮化镓基射频器件的外延结构及其制备方法
CN115036367A (zh) 一种外延片、外延片制备方法及高电子迁移率晶体管
GB2307335A (en) Method of manufacturing a carbon-doped compound semiconductor layer
CN114395797B (zh) 高阻硅外延片生长方法及生长设备
CN112342524B (zh) 一种氮化镓高铝组分的外延生长方法
WO2022176412A1 (ja) 窒化物半導体エピタキシャル基板、その製造方法、及び、窒化物半導体装置
CN115148581A (zh) 一种外延片制备方法、外延片及高电子迁移率晶体管
KR20180135333A (ko) 질화물계 반도체 및 그 제조방법
JP2009302098A (ja) 窒素化合物半導体基板の製造方法および窒素化合物半導体基板
CN117650174A (zh) 一种Si基GaN HEMT外延层及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination