WO2009151133A1 - 窒素化合物半導体基板の製造方法および窒素化合物半導体基板、単結晶ＳｉＣ基板の製造方法および単結晶ＳｉＣ基板 - Google Patents

窒素化合物半導体基板の製造方法および窒素化合物半導体基板、単結晶ＳｉＣ基板の製造方法および単結晶ＳｉＣ基板 Download PDF

Info

Publication number
WO2009151133A1
WO2009151133A1 PCT/JP2009/060823 JP2009060823W WO2009151133A1 WO 2009151133 A1 WO2009151133 A1 WO 2009151133A1 JP 2009060823 W JP2009060823 W JP 2009060823W WO 2009151133 A1 WO2009151133 A1 WO 2009151133A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
single crystal
substrate
interface
compound semiconductor
Prior art date
Application number
PCT/JP2009/060823
Other languages
English (en)
French (fr)
Inventor
川村啓介
泉勝俊
浅村英俊
横山敬志
Original Assignee
エア・ウォーター株式会社
公立大学法人大阪府立大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008151434A external-priority patent/JP2009302098A/ja
Priority claimed from JP2008151433A external-priority patent/JP2009302097A/ja
Application filed by エア・ウォーター株式会社, 公立大学法人大阪府立大学 filed Critical エア・ウォーター株式会社
Priority to US12/997,013 priority Critical patent/US8563442B2/en
Priority to CN2009801216250A priority patent/CN102057463B/zh
Priority to EP09762563.6A priority patent/EP2296169B1/en
Publication of WO2009151133A1 publication Critical patent/WO2009151133A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology

Definitions

  • the present invention relates to a method for manufacturing a nitride compound semiconductor substrate which is a semiconductor substrate with an insulating layer embedded type, a nitrogen compound semiconductor substrate obtained by the method, and a single crystal Si C substrate which is a semiconductor substrate with an insulating layer embedded type.
  • the present invention relates to a method of manufacturing the same and a single crystal SiC substrate obtained by the method.
  • Nitrogen compounds such as gallium nitride and aluminum nitride are direct transition type gap-gap semiconductors, and they are superior to dielectric semiconductors in breakdown electric field, saturated electron velocity, and chemical stability. It attracts attention as a next-generation light emitting device and semiconductor device material.
  • a silicon-on-insulator (SOI) substrate with a buried insulating layer is excellent in achieving high-speed circuits and low power consumption, and is considered promising as a next-generation LSI substrate. Therefore, insulating layer embedded type nitride compound semiconductor substrates combining these two features are very promising as semiconductor device materials.
  • the main reason for using a silicon carbide crystal as a base substrate for a nitrogen compound semiconductor is the difference between silicon carbide and a nitrogen compound semiconductor. Mismatch dislocations occur at the interface between the nitride compound semiconductor and the nitride compound semiconductor if the lattice constant mismatch is relatively small and the nitride compound semiconductor is epitaxially grown directly on the surface silicon layer of the SOI substrate. It is because it is possible to suppress.
  • the lattice constant mismatch between the gallium nitride crystal and sapphire silicon conventionally used as the underlying substrate is about 16% and about 20%, respectively.
  • the mismatch between the lattice constants of gallium nitride and silicon carbide is about 3.5%, which is significantly smaller than that of sapphire and silicon.
  • a silicon carbide substrate having a buried oxide film is manufactured by carbonizing the surface silicon film of the SOI substrate and modifying it into a silicon carbide layer.
  • a method for epitaxial growth of the um layer has been proposed (for example, Patent Documents 1 and 2 below).
  • the silicon substrate on the surface of the SOI substrate is carbonized and denatured into a silicon carbide layer, whereby the SiC substrate having the buried insulating layer can be easily manufactured while realizing a large aperture with cost advantage.
  • the method described in Patent Document 3 below has been proposed.
  • This method is manufactured using an SOI substrate (insulating layer embedded type Si substrate) having a surface silicon layer of a predetermined thickness and a buried insulating layer (SiO 2 layer). That is, the surface S i layer of the SOI substrate is thinned to about 10 nm, and this is heat-treated for a predetermined time in a heating furnace of a mixed gas atmosphere of hydrogen gas and hydrocarbon-based gas.
  • the surface silicon layer is carbonized at a high temperature to transform it into a single crystal SiC thin film, and the Si crystal layer is grown by an epitaxial method using the single crystal SiC thin film as a seed layer.
  • single crystal S i C silicon carbide
  • SOI substrates with a buried insulating layer are excellent in achieving faster circuits and lower power consumption, and are considered promising as next-generation LSI substrates. Therefore, an insulating layer embedded semiconductor SiC substrate combining these two features is very promising as a semiconductor device material.
  • This method is manufactured using an SOI substrate (insulating layer embedded type Si substrate) having a surface silicon layer of a predetermined thickness and a buried insulating layer (SiO 2 layer). That is, the surface Si layer of the SOI substrate is thinned to about 10 nm, which is heat-treated in a heating furnace of a mixed gas atmosphere of hydrogen gas and hydrocarbon gas for a predetermined time to obtain the surface silicon layer.
  • the carbon is carbonized at a high temperature to transform it into a single crystal SiC thin film, and the SiC single crystal thin film is used as a seed layer to grow a SiC layer by an epitaxial method.
  • the “wave” of such an interface sometimes exceeds 10 nm, resulting in variations in the thickness of the SiC layer, and the “wave” of the formed Sic thin film itself. It is expected to become a major problem when used as a semiconductor device.
  • the Si C layer is epitaxially grown on the Si C thin film in the presence of the interface and the Si C thin film itself, the crystallinity of the grown S ic layer itself is significantly increased. In addition to deterioration, there is also the problem that the surface condition tends to be rough.
  • Patent Document 4 Japanese Patent Application Laid-Open No. 10- 2 8 7 4 9 7
  • Patent Document 2 Japanese Patent Application Laid-Open No. 8-2 3 6 4 5
  • Patent Document 3 Japanese Patent Application Laid-Open No. 200003-2 2 4 2 4 8
  • Patent Document 4 Japanese Patent Application Laid-Open No. 2000-0526 Patent Disclosure
  • the “wave” of such an interface sometimes exceeds 10 nm, resulting in variations in the thickness of the SiC layer, and the “wave” of the formed Sic thin film itself. It is expected to become a major problem when used as a semiconductor device.
  • the Si C layer is epitaxially grown on the Si C thin film in the presence of the interface and the Si C thin film itself, the crystallinity of the grown Si C layer itself is significantly increased.
  • the surface condition tends to be rough.
  • the crystallinity of the nitride semiconductor to be epitaxially grown on the above Si C layer is also degraded as the Si C layer is undulated and the crystallinity is lowered.
  • the present invention has been made in view of the above circumstances, and a nitrogen compound semiconductor layer having good crystallinity can be obtained, and a method for producing a nitrogen compound semiconductor substrate having low productivity and good productivity can be obtained.
  • the purpose is to provide the above-mentioned nitrogen compound semiconductor substrate.
  • the present invention has been made in view of the circumstances as described above, S i C layer and S i O 2, etc. S i C layer interface and in the uniform state has good crystallinity the buried insulating layer It is an object of the present invention to provide a method for producing a single crystal SiC substrate which is low in cost and high in productivity, and a single crystal SiC substrate obtained by the method.
  • a method of manufacturing a nitrogen compound semiconductor substrate comprises the steps of: preparing a Si substrate having a surface Si layer of a predetermined thickness and a buried insulating layer; A step of leaving the Si layer in the vicinity of the interface with the buried insulating layer as a residual Si layer when the surface si layer is transformed into a single crystal Si C layer by heating in a gas atmosphere;
  • the subject matter of the present invention is to further perform a step of epitaxially growing a nitrogen compound semiconductor on SiC.
  • a single crystal Si C layer is formed on the surface side of the buried insulating layer of the single crystal Si substrate having a buried insulating layer,
  • the gist is that a Si layer is formed in the vicinity of the interface between the SiC layer and the buried insulating layer, and a nitrogen compound semiconductor layer is formed on the single crystal SiC layer.
  • a method of manufacturing a single crystal SiC substrate comprises: preparing a Si substrate having a surface Si layer of a predetermined thickness and a buried insulating layer; A method for producing a single-crystal Si substrate, wherein the surface Si layer is transformed into a single-crystal SiC layer by heating in a gas atmosphere, the surface Si layer being transformed into a single-crystal SiC layer. In this case, it is important to leave the Si layer near the interface with the buried insulating layer as the remaining Si layer.
  • a single crystal SiC layer is formed on the surface side of the embedded insulating layer of the single crystal Si substrate having the embedded insulating layer.
  • a summary of the present invention is a single crystal SiC substrate, wherein the Si layer is formed in the vicinity of the interface between the single crystal SiC layer and the buried insulating layer. Effect of the invention That is, in the method for producing a nitrogen compound semiconductor substrate according to the present invention, when transforming the surface si layer into a single crystal Si C layer, leaving the Si layer near the interface with the buried insulating layer as a residual Si layer.
  • the flatness of the interface with the underlying buried insulating layer is greatly improved, and the “wave” of the interface can be significantly reduced.
  • the flatness of the interface between the buried insulating layer and the remaining Si layer is improved, it occurs in the single crystal Si C layer itself formed on the surface.
  • the “swelling” is also significantly reduced. As described above, since a single crystal si C layer with less waviness is formed, the crystallinity of the nitrogen compound semiconductor formed by the epitaxial growth is also greatly improved, and the performance as a semiconductor device is greatly improved. Let And, since it does not depend on ion implantation etc., the above-mentioned nitrogen compound semiconductor substrate as a high quality semiconductor device can be manufactured at low cost and with high productivity.
  • a single crystal SiC is further epitaxially grown on the modified single crystal SiC layer, and a nitrogen compound semiconductor is formed on the epitaxial crystal grown single crystal SiC.
  • the epitaxial growth is performed, the epitaxial growth is performed on the Si crystal layer to be grown when the Si crystal is formed by the epitaxial growth further on the upper layer of the single crystal SiC layer.
  • the crystallinity of the nitrogen compound semiconductor also becomes good, and a favorable nitrogen compound semiconductor device can be obtained.
  • the thickness of the remaining Si layer is 3 to 20 nm
  • the effect of improving the flatness of the interface between the buried insulating layer and the remaining Si layer and the single crystal Si layer itself is obtained.
  • almost no defects such as voids occur in the lower layer of the single crystal SiC layer.
  • a good nitride compound semiconductor device can be obtained.
  • the S i layer in the vicinity of the interface with the embedded insulating layer remains By leaving it as a Si layer, the flatness of the interface with the underlying buried insulating layer can be greatly improved, and the “wave” of the interface can be significantly reduced. As described above, the flatness of the interface between the buried insulating layer and the remaining Si layer is improved, so that the “waviness” generated in the single crystal SiC layer itself formed on the surface is also largely reduced.
  • the formation of a single crystal SiC layer with less waviness greatly improves the crystallinity of the nitrogen compound semiconductor formed by the epitaxial growth, and the performance as a semiconductor device is significantly improved. Improve. Further, since the above-described high-quality semiconductor device can be manufactured at low cost and with high productivity, since it does not depend on ion implantation or the like. That is, in the method for producing a single crystal SiC substrate according to the present invention, when transforming the surface Si layer into a single crystal SiC layer, the residual Si layer in the vicinity of the interface with the buried insulating layer is Si layer.
  • the flatness of the interface with the underlying buried insulating layer can be greatly improved, and the “wave” of the interface can be made much smaller. Since the flatness of the interface between the buried insulating layer and the remaining Si layer is improved, the “waviness” generated in the single crystal Si C layer formed on the surface is also significantly reduced. As described above, the formation of a single crystal SiC layer with a low degree of waviness greatly improves the performance as a semiconductor device. And since it does not depend on ion implantation etc., it is possible to manufacture the above-mentioned high quality single crystal SiC substrate at low cost and with high productivity.
  • epitaxial growth is performed on a single crystal Si substrate in which a remaining Si layer is left in the vicinity of the interface with the buried insulating layer, thereby forming a single crystal on top of the single crystal Si layer on the surface.
  • the crystallinity of the growing S i C is thus improved even when the S i C is further formed on the upper layer of the single crystal S i C layer by epitaxial growth. The As a result, it is possible to obtain a clean single crystal and a uniform thickness S i C.
  • the thickness of the remaining Si layer is 3 to 20 nm, the effect of improving the flatness of the interface between the buried insulating layer and the remaining Si layer and the single crystal Si layer itself is obtained. As well as being sufficiently obtained, defects such as a void are hardly generated in the lower layer of the single crystal SiC layer, and a good semiconductor device can be obtained.
  • the single crystal SiC substrate of the present invention since the Si layer is formed in the vicinity of the interface between the single crystal SiC layer and the embedded insulating layer, the single crystal SiC substrate of the present invention The flatness of the interface is greatly improved, and the “wave” of the interface can be significantly reduced. Since the flatness at the interface between the buried insulating layer and the remaining Si layer is improved, the “waviness” generated in the single crystal Si C layer formed on the surface is also significantly reduced. As described above, the formation of a single crystal SiC layer with a low degree of waviness greatly improves the performance as a semiconductor device. Brief description of the drawings
  • FIG. 1 is a view showing a method of manufacturing a nitrogen compound semiconductor substrate according to an embodiment of the present invention.
  • FIG. 2 is a view showing an apparatus used for the method of manufacturing the above-mentioned nitrogen compound semiconductor substrate.
  • FIG. 3 is a view showing a method of manufacturing a nitrogen compound semiconductor substrate according to a second embodiment of the present invention.
  • FIG. 4 is a cross-sectional TEM image of a sample immediately after the formation of a single crystal Si C layer in the production method of Comparative Example 1 using the S O I — R e f as the starting material.
  • FIG. 5 is a cross-sectional TEM image of a sample immediately after the formation of a single crystal SiC layer in the production method of Example 1 using the SOI-A as a starting material.
  • FIG. 6 is a cross-sectional TEM image of a sample immediately after the formation of a silicon epitaxial layer according to the method of Example 2 using SOI-A as a starting material.
  • FIG. 7 is a cross-sectional TEM image of a sample after formation of a G a N epitaxial layer according to the method of Example 2 using S O I-A as a starting material.
  • FIG. 8 is a view showing a method of manufacturing a single crystal SiC substrate according to an embodiment of the present invention.
  • FIG. 9 is a view showing an apparatus used for the method of manufacturing the single crystal SiC substrate.
  • FIG. 10 is a cross-sectional TEM image of a single-crystal Si C layer (seed layer) according to the manufacturing method of Comparative Example 1 using as a starting material the 0 S O I — R e f.
  • FIG. 1 is a cross-sectional TEM image of a single-crystal Si C layer (seed layer) according to the method of Example 1 using 1 S O I-A as a starting material.
  • FIG. 12 is a cross-sectional TEM image of a single-crystal S i C epitaxial layer according to the method of Example 2 using 2 S O I 1 A as a starting material. Explanation of sign
  • FIG. 1 is a view showing an embodiment of a method for producing a nitrogen compound semiconductor substrate of the present invention.
  • a Si substrate 1 having a surface Si layer 3 of a predetermined thickness and a buried insulating layer 4 is prepared, and the thickness of the surface Si layer 3 of the Si substrate 1 is prepared. 6 ⁇ ⁇ ! Thin film to about 40 nm (Fig. 1 (A)).
  • the surface Si layer 3 is transformed into a single crystal Si C layer 6 by heating the Si substrate 1 in a carbon-based gas atmosphere (FIG. 1 (B)).
  • the Si layer near the interface 8 with the buried insulating layer 4 is left as the remaining Si layer 5.
  • the single crystal Si C epitaxial layer 7 is grown by epitaxial growth using the single crystal Si C layer 6 as a seed layer (FIG. 1 (C)).
  • a nitrogen compound semiconductor layer 15 is formed by epitaxial growth on the single crystal epitaxial Si C layer 7 formed by the above-mentioned epitaxial growth.
  • the Si substrate 1 is a buried insulating layer 4 in the vicinity of the surface of the Si base material 2.
  • a SiO 2 layer of a predetermined thickness is formed, and a surface Si layer 3 of a predetermined thickness is formed on the surface.
  • the thickness of the buried insulating layer 4 is set to be about 1 to 200 nm.
  • the surface Si layer 3 of the Si substrate 1 is thinned and thinned.
  • This thinning can be performed, for example, by heating the Si substrate 1 in an oxidizing atmosphere to leave a Si layer of a desired thickness in the vicinity of the interface 8 with the embedded insulating layer 4.
  • the oxide layer 9 on the surface is removed by etching with hydrofluoric acid or the like, and the desired thickness of S left near the interface 8 is obtained.
  • Thinning is performed by exposing the i layer.
  • the thickness of the thinned surface S i layer 3 is preferably set to about 6 nm to 40 nm, and more preferably 8 8 ⁇ ! It is about 3 to 30 nm, and more preferably 1 0 ⁇ ⁇ ! It is about 2 to 7 nm.
  • the thickness of the thinned surface S i layer 3 is less than 6 nm, the residual S i layer 5 having a sufficient thickness can not be left by the subsequent transformation step, and the primary single crystal S i C layer having a sufficient thickness. 6 can not be generated.
  • the thickness of the surface S i layer 3 having a thickness of more than 40 nm exceeds 40 nm, it takes time for the modification treatment described later, or the thickness of the remaining S i layer 5 becomes too thick. This is because defects such as a boyid are likely to occur in the vicinity.
  • the thickness of the surface Si layer 3 after thinning is adjusted by adjusting the oxidation treatment conditions such as the atmosphere, temperature, and time when the oxide layer 9 is formed by heat treating the Si substrate 1 in an oxidizing atmosphere,
  • the thickness can be set by adjusting the thickness of the oxide layer 9 to be formed with respect to the thickness of the original surface S i layer 3.
  • the surface Si layer 3 is transformed into a single crystal Si C layer 6 by heating the Si substrate 1 in a carbon-based gas atmosphere.
  • the above transformation step is performed, for example, by an apparatus shown in FIG.
  • This apparatus comprises: a heating furnace 10 having a heater 11; and bombes 13 and 14 for storing atmosphere gases (hydrogen gas G 1 and hydrocarbon gas G 2) introduced into the heating furnace 10; Is equipped.
  • a mixer 12 mixes hydrogen gas G 1 and hydrocarbon gas G 2 and supplies the mixed gas as a mixed gas to the heating furnace 10.
  • the above Si substrate 1 is installed in the heating furnace 10 by the above apparatus, and mixed gas (G 1 + G 2) of hydrogen gas G 1 and hydrocarbon gas G 2 is supplied in the heating furnace 10. While the ambient temperature in the heating furnace 10 is raised, the surface Si layer 3 of the Si substrate 1 is transformed into a single crystal Si C layer 6.
  • the Si substrate 1 is placed in the heating furnace 10, and mixed in the heating furnace 10 with the hydrogen gas G 1 mixed with the hydrocarbon gas G 2 at a ratio of 1% by volume.
  • the atmosphere temperature in the heating furnace 10 is 500 ° C. to less than the melting point of silicon, preferably 120 ° to 14 °. Heat to 0 5 ° C.
  • the surface Si layer 3 of the Si substrate 1 is transformed into a single crystal Si c layer 6.
  • the hydrogen gas G 1 is a carrier gas, and for example, propane gas is used as the hydrocarbon gas G 2.
  • the supply amount of hydrogen gas G 1 from bomb 13 is 100 cc
  • the supply amount of hydrocarbon gas G 2 from bomb 14 is 10 cc Z min. Do.
  • the thickness of the single crystal Si C layer 6 is preferably set to about 3 nm to 20 nm in order to reduce defects in the same layer and to suppress three-dimensional growth, more preferably 4 n ⁇ ! It is about ⁇ 10 nm, and more preferably about 5 nm ⁇ 7 nm.
  • the surface S i layer 3 and the embedded insulating layer 4 in the surface S i layer 3 It is performed to leave the remaining Si layer 5 in the vicinity of the interface 8 of the
  • the thickness of the residual Si layer 5 is preferably set to 3 to 20 nm, and more preferably 3 to 17 nm. If the thickness of the residual Si layer 5 is less than 3 nm, the effect of improving the flatness of the interface 8 between the residual Si layer 5 and the buried insulating layer 4 is poor, and the thickness of the residual Si layer 5 is 2 0 If it exceeds nm, defects such as a void are likely to occur in the vicinity of the interface 8.
  • the thickness of the remaining Si layer 5 is a single crystal Si C layer formed with respect to the thickness of the surface Si layer 3 when the film is thinned by adjusting the conditions such as the atmosphere of the modification treatment, the temperature, and the time. It can be set by adjusting the thickness of 6.
  • the above steps are performed in excess to deposit the single crystal Si C layer 6 on the single crystal Si C layer 6.
  • a carbon thin film is deposited on the single-crystal SiC layer 6 by performing the above-described steps in excess (for example, continuing for several minutes to several hours).
  • a single crystal SiC is grown by epitaxial growth using the single crystal SiC layer 6 as a seed layer, and a single crystal Si epitaxial layer 7 is deposited.
  • a single crystal SiC can be grown under the following conditions. That is, the Si substrate 1 on which the single crystal Si C layer 6 is formed is disposed in the processing chamber 1, and a monomethylsilane or silane and a hydrocarbon system such as a vacuum pan are disposed in the processing chamber 1.
  • the temperature is 500 ° C. to less than the melting point of silicon, preferably 800 ° C., while supplying the source gas contained therein at a gas flow rate of about 1 to 1000 secm under a pressure not higher than atmospheric pressure.
  • By treating at about 140 ° C. it is possible to grow single crystal Si C by epitaxial growth using the single crystal Si C layer 6 as a seed layer.
  • a part of Si constituting the S i C embedded buried insulating layer 4 (S i O 2 ) formed by the above-mentioned modification-processed epitaxial growth is a part 2 of co 2 at the time of high temperature sublimation. It is thought that. Further, when exposed to a high temperature in a state where S i C and S i O 2 are in contact, considered you mutual modification between S i C and S i O 2.
  • the Si C layer 6 is composed of Si c partially or denatured S i O 2, S i O 2 constituting the insulating layer 4 embedded in the opposite - part is going to be or denatured S i C, consequently, the single crystal S i It is considered that the flatness of the interface between the C layer 6 and the buried insulating layer 4 is broken and appears as "waviness".
  • a residual Si layer 5 of appropriate thickness is present between the single crystal Si C layer 6 and the buried insulating layer 4 (Si 2 O 3 ). It is S i C and S i O 2 and mutual degeneration prevented such is considered that flatness of the interface 8 between the residual presence S i layer 5 and the embedded insulating layer 4 is maintained.
  • the presence of the residual Si layer 5 prevents the defect from reaching the buried insulating layer 4 and prevents sublimation of Si, and residual Si i It is considered that the flatness of the interface 8 between the layer 5 and the buried insulating layer 4 is maintained.
  • the thickness of the single crystal Si C layer 6 obtained by the modification treatment is also planarized, and it is thought that the crystal faces become aligned. Be Then, even when a single crystal SiC is grown by epitaxial growth thereafter, the crystallinity of the aligned SiC is maintained, so the single crystal is much cleaner than before, and the film thickness is A uniform single crystal S i C epitaxial layer 7 can be obtained.
  • FIG. 1 (D) the above single crystal Si C epitaxal A nitride compound semiconductor layer 15 is deposited on the layer 7 by epitaxial growth.
  • the epitaxial growth of the nitrogen compound semiconductor layer 15 can be performed, for example, under the following conditions. That is, the Si substrate 1 on which the single crystal Si C epitaxial layer 7 is formed is disposed in the processing chamber 1, and the organic A 1 -based gas and / or the organic Ga-based gas is disposed in the processing chamber 1.
  • a raw material gas containing ammonia gas is supplied at a gas flow rate of about 100 to 500 sccm under a pressure lower than atmospheric pressure, and the temperature is 500 ° C. to the melting point of silicon.
  • the epitaxial layer is preferably grown on the single crystal Si C epitaxial layer 7 by treatment at about 400 to 120 ° C., to form an A 1 N layer, a G a N layer, A 1 It is possible to grow the nitride compound semiconductor layer 15 of any of these G a N layers or the like or a laminated structure of these.
  • FIG. 3 shows a second embodiment of the present invention.
  • the Si substrate 1 having the buried insulating layer 4 is heated in a carbon-based gas atmosphere to transform the surface Si layer 3 into a single crystal SC layer 6 and then epitaxially grown Si C
  • the above-mentioned nitrogen compound semiconductor layer 15 is grown on the single crystal Si C layer 6 by epitaxial growth without the growth of the above.
  • the nitrogen compound semiconductor layer 15 is exemplified by any one of the A 1 N layer, the G a N layer, the A 1 G a N layer, or the laminated structure thereof, but the invention is limited thereto. It is intended that various other nitrogen compound semiconductors can be applied.
  • the Si layer near the interface 8 with the buried insulating layer 4 remains Si
  • the flatness of the interface 8 with the underlying buried insulating layer 4 is greatly improved, and the “wave” of the interface 8 can be made much smaller.
  • the flatness of the interface 8 between the buried insulating layer 4 and the remaining Si layer 5 is improved, and therefore, the “waviness” generated in the single crystal Si C layer 6 itself formed on the surface is also significantly Reduced to As described above, since the single crystal SiC layer 6 with less waviness is formed, the crystallinity of the nitrogen compound semiconductor layer 15 formed by the epitaxial growth is also significantly improved, and a semiconductor device is obtained. Significantly improve the performance of And, since it does not depend on ion implantation etc., it is possible to manufacture the nitrogen compound semiconductor substrate as the above-mentioned high quality semiconductor device at low cost and with high productivity.
  • a single crystal SiC is further epitaxially grown on the modified single crystal SiC layer 6, and a nitrogen compound semiconductor is epitaxially grown with respect to the single crystal SiC epitaxially grown.
  • the Si C is further formed by epitaxial growth on the upper layer of the single crystal Si C layer 6, the crystallinity of the growing Si c is improved, so that the epitaxial growth is performed thereon.
  • the crystallinity of the nitrogen compound semiconductor layer 15 also becomes good, and a favorable nitrogen compound semiconductor device can be obtained.
  • Example A When the thickness of the remaining Si layer 5 is 3 to 20 nm, the flatness of the interface 8 between the buried insulating layer 4 and the remaining Si layer 5 and the single crystal Si C layer 6 itself is determined. While the improvement effect is sufficiently obtained, almost no defects such as voids occur in the lower layer of the single crystal Si C layer 6. Therefore, a good nitrogen compound semiconductor device can be obtained.
  • Example A When the thickness of the remaining Si layer 5 is 3 to 20 nm, the flatness of the interface 8 between the buried insulating layer 4 and the remaining Si layer 5 and the single crystal Si C layer 6 itself is determined. While the improvement effect is sufficiently obtained, almost no defects such as voids occur in the lower layer of the single crystal Si C layer 6. Therefore, a good nitrogen compound semiconductor device can be obtained.
  • the surface Si layer 3 was carbonized from the surface side to a silicon layer of 3 to 7 nm and transformed into a single crystal Si C layer 6 (seed layer) of 3 to 7 nm thickness.
  • SOI — A, SOI — B, and SOI — C are, respectively, in the lower layer, with a residual Si layer 5 of 3-: L lnm, 9 to 19 nm, approximately 9 9 00 to: L l OO nm. It became the film structure which remained.
  • the power supply to the heating heater of the electric furnace was stopped, and at the same time the introduction of the two gases was stopped, while nitrogen at a flow rate of 10 S LM was introduced into the furnace and replaced with the two gases.
  • the introduction of nitrogen gas is stopped while maintaining the ambient temperature at 700 ° C, and at the same time oxygen gas with a flow rate of 10 sccm was introduced for 1 hour.
  • the introduction of oxygen gas causes excess carbon to adhere to the surface of the sample when siC is produced by the introduction of propane gas, so that the excess carbon reacts with oxygen to generate co 2 , which is effective. In order to remove the excess carbon.
  • the introduction of the oxygen was stopped, nitrogen gas with a flow rate of 4 S LM was introduced again, and the wafer was cooled out of the furnace until the entire sample was cooled to a predetermined low temperature, for example, about 80 ° C.
  • the wafer is inserted into a decompression epitaxial growth furnace, and approximately 1 ⁇ 10 0
  • the wafer is inserted into a vacuum epitaxial growth furnace, and the wafer temperature is 9 8 while introducing 1 sccm of trimethylgallium gas and 1.5 S LM of ammonia gas into the epitaxial growth furnace under a pressure reduction of about 1 torr.
  • the temperature was raised to 0 ° C., and the temperature was maintained at this temperature for 75 minutes to deposit a Ga N epitaxial layer of about 300 nm thickness.
  • the application of heat to the heating heater of the epitaxial growth furnace is stopped, and at the same time the introduction of trimethylgallium and ammonia gas is stopped, and in this state the entire sample of the electric furnace reaches a predetermined low temperature, for example, about 80 ° C.
  • the wafer was cooled out and the wafer was taken out of the furnace.
  • Example A 1 Prepare a (111) SI MO X substrate (SOI-R ef) with a surface Si layer 3 thickness of 3 to 7 nm as a starting material, and insert the SOI substrate as a sample into an electric furnace
  • the carbonization heat treatment was performed under the same conditions as in Example A 1.
  • surface S i layer 3 is completely carbonized and transformed into single crystal S i C layer 6 with a thickness of 3 to 7 nm, and the lower layer portion is in direct contact with buried insulating layer 4.
  • the wafer was inserted into a reduced pressure epitaxial growth furnace, and an A 1 N buffer layer of about 3 nm thickness was deposited under the same conditions as Example A 1.
  • the wafer was inserted into a vacuum epitaxial growth furnace, and a Ga N epitaxial layer of about 300 nm thickness was deposited under the same conditions as in Example A 1.
  • the surface Si layer 3 has a thickness of 10 to 14 nm (1 1 1) SI MO X substrate (SOI _A), and the surface Si layer 3 has a thickness of 1 to 2 2 nm (1 1 1) SI A (1 1 1) bonded SOI substrate (SOI _C) of an MO X substrate (SOI-B) was prepared as a starting material, and a carbonizing heat treatment was performed under the same conditions as in Example A 1.
  • the Si layer 3 was carbonized from the surface side to a 3 to 7 nm silicon layer and transformed to a 3 to 7 nm thick single crystal Si C layer 6.
  • SOI 1 A, SOI — B, SOI — C has a film structure in which a remaining Si layer 5 of 3 to 11 nm, 9 to: I 9 nm, and approximately 990 to L 10 nm is left in the lower layer portion, respectively.
  • the wafer is inserted into a reduced pressure epitaxial growth furnace, and while the monomethylsilane is introduced into the epitaxial growth furnace at 3 sccm under a reduced pressure of about 2 ⁇ 10 ⁇ 4 torr, the wafer temperature is 1 150 ° The temperature is raised to C and held at that temperature for 10 minutes to form a single-crystal Si C epitaxial layer 7 of about 100 nm thickness on the single-crystal Si layer (seed layer) 6. Deposited. After this, the application of heat to the heating heater of the epitaxial growth furnace is stopped, and at the same time the introduction of monomethylsilane gas is stopped.
  • the entire sample of the electric furnace is cooled to a predetermined low temperature, for example, 80 ° C. Then, the wafer was taken out of the furnace. Subsequently, the wafer was inserted into a vacuum epitaxial growth reactor, and an A 1 N buffer layer of about 3 nm thickness was deposited under the same conditions as in Example A 1. Subsequently, the wafer was inserted into a reduced pressure epitaxial growth furnace, and a Ga N epitaxial layer of about 300 nm thickness was deposited under the same conditions as Example A 1.
  • Example A 2 the wafer was inserted into a vacuum epitaxial growth reactor, and a single crystal Si epitaxial epitaxial layer 7 having a thickness of about 100 nm was deposited under the same conditions as in Example A 2.
  • the crucible was inserted into a reduced pressure epitaxial growth furnace, and an A 1 N buffer layer of about 3 nm in thickness was deposited under the same conditions as in Example A 1.
  • the wafer was inserted into a reduced pressure epitaxial growth furnace, and a Ga N epitaxial layer of about 300 nm thickness was deposited under the same conditions as Example A 1.
  • FIG. 1 A cross-sectional TEM image of the sample immediately after the formation of the single crystal Si C layer 6 (seed layer) in the production method of Comparative Example A 1 using the S O I-R e f as the starting material is shown in FIG.
  • a single crystal SiC layer 6 (seed layer) of about 5 nm thickness is formed directly on the buried insulating layer 4, but a large undulation of about 10 nm occurs at the upper interface of the buried insulating layer 4.
  • an undulation of about 10 nm was observed in the single crystal SiC layer 6 (seed layer) itself, and apparent SiC orientation sag was observed in the lattice image by the cross-section TEM.
  • FIG. 1 A cross-sectional TEM image of a sample immediately after the formation of the single crystal Si C layer 6 (seed layer) in the production method of Example A 1 starting from SOI-A is shown in FIG.
  • the remaining Si layer 5 having a thickness of 3 to 3: L 1 nm is left, whereby the buried insulating layer under it is obtained.
  • the flatness of the interface 8 with 4 is improved, and the undulation of the interface 8 is reduced by 3 nm. It has been successfully reduced.
  • the waviness of the single crystal Si C layer 6 was also suppressed to the level of less than 3 nm which is almost equivalent to the waviness of the interface 8. Also in the lattice image by the cross-sectional TEM, the orientation of S i C was improved as compared to the comparative example.
  • the remaining Si layer 5 is also left.
  • the flatness of the interface 8 with the underlying buried insulating layer 4 was improved, and the waviness of the interface 8 could be reduced to less than 3 nm.
  • improvement in the orientation of S i C was observed compared to the comparative example.
  • the waviness of the single crystal Si C layer 6 (seed layer) was also suppressed to a level of less than 3 nm, which is substantially equivalent to the waviness of the interface 8.
  • Example A 2 Evaluation of Example A 2 and Comparative Example A 2 immediately after the formation of the S i C epitaxial layer.
  • FIG. 6 shows a cross-sectional TEM image of a sample immediately after the formation of an epitaxial layer according to the method of Example A2, in which the starting material is SOI-A.
  • An approximately 100 nm thick single-crystal Si epitaxial layer 7 is formed on top of the single-crystal Si layer 6 (seed layer), and the lower Si layer has a 3 to 7 nm thick residual Si layer. 5 are left.
  • the good flatness of the buried insulating layer 4 upper interface 8 shown in Example A 1 was maintained even after the Si C epitaxial process was subsequently performed.
  • the half width of the SiC (111) peak of the single crystal SiC epitaxial layer 7 according to the production method of Example A2 and Comparative Example A2 was evaluated by the X-ray diffraction rocking curve method. The evaluation results are summarized in Table A2 below.
  • the half width of the single crystal S i C epitaxial layer 7 according to Example A 2 is about 70% of the half width of the single crystal S i C epitaxial layer 7 formed on the sample of Comparative Example A 1 under the same conditions. It is confirmed that the crystalline quality of the single crystal Si C epitaxial layer 7 is improved by leaving the remaining Si layer 5 under the single crystal Si C layer 6 (seed layer). .
  • FIG. 1 A cross-sectional TEM image of a sample after formation of the G a N epitaxial layer according to the method of Example A 2 starting from S O I — A is shown in FIG.
  • a single crystal G a N epitaxial layer of about 30 nm thick is single crystal with a single crystal S i C epitaxial layer 7 of about lOO nm thickness via an A 1 N buffer layer of about 3 nm thickness. It is formed on the top of the SiC layer 6 (Sided layer), and the remaining Si layer 5 of about 7 nm thickness is left in the lower part.
  • the good flatness of the buried insulating layer 4 upper interface 8 shown in FIG. 6 was maintained even after the G a N epitaxial process was subsequently performed.
  • the half value width of the G a N epitaxial layer according to Example A 1 and A 2 is approximately equal to the half value width of the G a N epitaxial layer formed under the same conditions as above on the sample of Comparative Example A 1 and A 2. It is a value of 70 to 80%, and leaving the remaining Si layer 5 at the bottom of the single crystal Si C layer 6 (seed layer) improves the crystal quality of the Ga N epitaxial layer. confirmed.
  • FIG. 8 is a view showing an embodiment of a method for producing a single crystal SiC substrate of the present invention.
  • a Si substrate 1 having a surface Si layer 3 of a predetermined thickness and a buried insulating layer 4 is prepared, and the surface Si layer 3 of the Si substrate 1 is prepared. Thickness of 6 6 ⁇ ! Thin film to about 40 nm (Fig. 8 (A)).
  • the surface Si layer 3 is transformed into a single crystal Si C layer 6 by heating the Si substrate 1 in a carbon-based gas atmosphere (FIG. 8 (B)). At this time, it is performed that the Si layer near the interface 8 with the embedded insulating layer 4 is left as the remaining Si layer 5.
  • the single crystal Si C epitaxial layer 7 is grown by epitaxial growth using the single crystal Si C layer 6 as a seed layer (FIG. 8 (C)).
  • the Si substrate 1 is a buried insulating layer 4 in the vicinity of the surface of the Si base material 2.
  • a SiO 2 layer of a predetermined thickness is formed, and a surface Si layer 3 of a predetermined thickness is formed on the surface.
  • the thickness of the buried insulating layer 4 is set to be about 1 to 200 nm.
  • the surface Si layer 3 of the Si substrate 1 is thinned and thinned.
  • This thinning can be performed, for example, by heating the Si substrate 1 in an oxidizing atmosphere to leave a Si layer of a desired thickness in the vicinity of the interface 8 with the embedded insulating layer 4.
  • the oxide layer 9 on the surface is removed by etching with hydrofluoric acid or the like, and the desired thickness of S left near the interface 8 is obtained.
  • Thinning is performed by exposing the i layer.
  • the thickness of the thinned surface S i layer 3 is preferably set to about 6 nm to 40 nm, and more preferably 8 8 ⁇ ! ⁇ 3 O n m or so, more preferable 1 0 ⁇ ⁇ ! It is about 2 to 7 nm.
  • the thickness of the thinned surface S i layer 3 is less than 6 nm, the residual S i layer 5 having a sufficient thickness can not be left by the subsequent transformation step, and the primary single crystal S i C layer having a sufficient thickness. 6 can not be generated.
  • the thickness of the surface S i layer 3 having a thickness of more than 40 nm exceeds 40 nm, it takes time for the modification treatment described later, or the thickness of the remaining S i layer 5 becomes too thick. This is because defects such as a boyid are likely to occur in the vicinity.
  • the thickness of the surface Si layer 3 after thinning is adjusted by adjusting the oxidation treatment conditions such as the atmosphere, temperature, and time when the oxide layer 9 is formed by heat treating the Si substrate 1 in an oxidizing atmosphere,
  • the thickness can be set by adjusting the thickness of the oxide layer 9 to be formed with respect to the thickness of the original surface S i layer 3.
  • the surface Si layer 3 is transformed into a single crystal Si C layer 6 by heating the Si substrate 1 in a carbon-based gas atmosphere.
  • the above transformation step is performed, for example, by an apparatus shown in FIG.
  • This apparatus comprises a heating furnace 10 having a heater 11 and bombes 1 3 and 14 for storing atmosphere gas (hydrogen gas G 1 and hydrocarbon gas G 2) introduced into the heating furnace 10. Is equipped.
  • a mixer 12 mixes hydrogen gas G 1 and hydrocarbon gas G 2 and supplies the mixed gas as a mixed gas to the heating furnace 10.
  • the above Si substrate 1 is installed in the heating furnace 10 by the above apparatus, and the mixed gas (G 1 + G 2) of hydrogen gas G 1 and hydrocarbon gas G 2 is supplied into the heating furnace 10. While the ambient temperature in the heating furnace 10 is raised, the surface Si layer 3 of the Si substrate 1 is transformed into a single crystal Si C layer 6.
  • the Si substrate 1 is placed in the heating furnace 10, and mixed in the heating furnace 10 with the hydrogen gas G 1 mixed with the hydrocarbon gas G 2 at a ratio of 1% by volume.
  • the atmosphere temperature in the heating furnace 10 is 500 ° C. to less than the melting point of silicon, preferably 1 200 to 1 Heat to 40 ° C.
  • the surface S i layer 3 of the S i substrate 1 is transformed into a single crystal S i C layer 6.
  • the hydrogen gas G 1 is a carrier gas, and for example, propane gas is used as the hydrocarbon gas G 2.
  • the supply amount of hydrogen gas G 1 from bomb 13 is 100 cc.min
  • the supply amount of hydrocarbon gas G 2 from bomb 14 is 10 cc Z min. Do.
  • the thickness of the single crystal Si C layer 6 is preferably set to about 3 nm to 20 nm in order to reduce defects in the same layer and to suppress three-dimensional growth, more preferably 4 n ⁇ ! It is about 10 n m, more preferably 5 5 ⁇ ! It is about 7 nm.
  • the surface Si layer 3 and the buried insulating layer 4 in the surface Si layer 3 It is performed to leave the remaining Si layer 5 in the vicinity of the interface 8 of the
  • the thickness of the remaining Si layer 5 is preferably set to 3 to 20 nm, more preferably 3 to 17 nm. If the thickness of the residual Si layer 5 is less than 3 nm, the effect of improving the flatness of the interface 8 between the residual Si layer 5 and the buried insulating layer 4 is poor, and the thickness of the residual Si layer 5 is 2 0 If it exceeds nm, defects such as a void are likely to occur in the vicinity of the interface 8.
  • the thickness of the remaining Si layer 5 is a single crystal Si C layer formed with respect to the thickness of the surface Si layer 3 when the film is thinned by adjusting the conditions such as the atmosphere of the modification treatment, the temperature, and the time. It can be set by adjusting the thickness of 6.
  • the above steps are performed in excess to deposit the single crystal Si C layer 6 on the single crystal Si C layer 6.
  • a carbon thin film is deposited on the single-crystal SiC layer 6 by performing the above-described steps in excess (for example, continuing for several minutes to several hours).
  • a single crystal SiC is grown by epitaxial growth using the single crystal SiC layer 6 as a seed layer, and a single crystal Si epitaxial layer 7 is deposited.
  • the above-mentioned epitaxial growth can grow single crystal Si c under the following conditions, for example. That is, a source gas comprising Si substrate 1 on which single crystal Si C layer 6 is formed is disposed in a processing chamber 1 and containing monomethylsilane or silane and a hydrocarbon-based gas such as propane in the processing chamber 1 While supplying the gas at a gas flow rate of about 1 to 1000 sccm under a pressure not higher than atmospheric pressure, the temperature is 500.degree. C. to the melting point of silicon, preferably 800 to 1: 140. By treating at a temperature of ° C., single crystal Si can be grown by epitaxial growth using the single crystal Si c layer 6 as a seed layer.
  • a source gas comprising Si substrate 1 on which single crystal Si C layer 6 is formed is disposed in a processing chamber 1 and containing monomethylsilane or silane and a hydrocarbon-based gas such as propane in the processing chamber 1 While supplying the gas at a gas flow rate of about 1 to 1000 scc
  • a part of Si constituting the S i C embedded buried insulating layer 4 (S i O 2 ) formed by the above-mentioned modification-processed epitaxial growth is a part 2 of co 2 at the time of high temperature sublimation. It is thought that. Further, when exposed to a high temperature in a state where S i C and S i O 2 are in contact, considered you mutual modification between S i C and S i O 2.
  • a residual Si layer 5 of appropriate thickness is present between the single crystal Si C layer 6 and the buried insulating layer 4 (Si 2 O 3 ). It is considered that such mutual modification with S i C and S i O 2 is prevented, and the flatness of the interface 8 between the residual S i layer 5 and the buried insulating layer 4 is maintained.
  • the presence of the residual Si layer 5 prevents the defect from reaching the buried insulating layer 4 and prevents sublimation of Si, and residual Si i It is considered that the flatness of the interface 8 between the layer 5 and the buried insulating layer 4 is maintained.
  • the thickness of the single crystal Si C layer 6 obtained by the modification treatment is also planarized, and it is thought that the crystal faces become aligned. Be Then, even when a single crystal SiC is grown by epitaxial growth thereafter, the crystallinity of the aligned SiC is maintained, so the single crystal is much cleaner than before, and the film thickness is A uniform single crystal S i C epitaxial layer 7 can be obtained. By doing this, the single crystal SiC layer 6 and the buried insulating layer can be obtained.
  • the remaining Si layer 5 is formed in the vicinity of the interface 8 with 4, the flatness of the interface 8 with the buried insulating layer 4 thereunder is significantly improved, and the “wave” of the interface is significantly reduced. it can. Since the flatness of the interface 8 between the buried insulating layer 4 and the remaining Si layer 5 is improved, the “waviness” generated in the single crystal Si C layer 6 itself formed on the surface is also significantly reduced. In this manner, the single-crystal SiC layer 6 with a low degree of waviness is formed, thereby significantly improving the performance as a semiconductor device.
  • the epitaxial growth is performed on the single crystal Si substrate in which the remaining Si layer 5 is left in the vicinity of the interface 8 with the above-described buried insulating layer 4, thereby further forming an upper layer of the single crystal Si C layer 6 on the surface.
  • the crystal of SiC is also grown when epitaxial silicon is further formed on the upper layer of single crystal SiC layer 6 as described above. As the properties are improved, it becomes possible to obtain a clean single crystal and a uniform SiC.
  • Example B When the thickness of the remaining Si layer 5 is 3 to 20 nm, the flatness of the interface 8 between the buried insulating layer 4 and the remaining Si layer 5 and the single crystal Si C layer 6 itself is determined. A sufficient improvement effect can be obtained, and defects such as a void are hardly generated in the lower layer of the single crystal Si C layer 6, and a good semiconductor device can be obtained.
  • Example B
  • Example B of the method for producing a single crystal SiC substrate of the present invention will be described.
  • the surface Si layer 3 has a thickness of 10 to 14 nm (lll) SI MO X substrate (SOI-A), and the surface Si layer 3 has a thickness of 18 to 22 nm (1 1 1) SI MO X substrate (SOI-B), thickness of surface Si layer 3 is 9 9 0 0 to 1 l OO nm (1 1 1)
  • a bonded SOI substrate (SOI-c) was prepared as a starting material. Each of the above SOI substrates is inserted as a sample into an electric furnace, and the atmosphere in the electric furnace is 120 ° while introducing propane gas and hydrogen gas into the electric furnace at flow rates of 100 sccm and 10 S LM respectively. The temperature was raised until C was reached, and held at that temperature for 15 minutes.
  • 3i of 3 to 7 11 111 was carbonized from the surface side of the surface Si layer 3 to be transformed into a single crystal Si c layer 6 (seed layer) having a thickness of 3 to 7 nm.
  • SOI _A, SOI _B, and SOI—C are, respectively, 3 to 11 nm, 9 to 17 nm, and approximately 990 to 1 0 0 nm in the lower layer of the single crystal Si C layer 6 (side layer).
  • the remaining Si layer 5 has a film structure.
  • the power supply to the heating heater of the electric furnace was stopped, and at the same time the introduction of the two gases was stopped, while nitrogen at a flow rate of 10 S LM was introduced into the furnace and replaced with the two gases.
  • the introduction of nitrogen gas is stopped while maintaining the ambient temperature at 700 ° C., and at the same time oxygen with a flow rate of 10 sccm. Gas was introduced for 1 hour.
  • the introduction of oxygen gas causes excess carbon to adhere to the surface of the sample when S i C is generated by the introduction of propane gas, so this excess carbon reacts with oxygen to generate CO 2 , This is to effectively remove the excess carbon.
  • the introduction of the oxygen was stopped, nitrogen gas with a flow rate of 4 S LM was introduced again, and the wafer was cooled out of the furnace until the entire sample was cooled to a predetermined low temperature, for example, about 80 ° C.
  • Example B 1 Each single crystal Si C layer 6 according to the manufacturing method of Example B 1 and Comparative Example B 1 was evaluated by observing a cross-sectional TEM image.
  • a cross-sectional TEM image of a single-crystal SiC layer 6 (seed layer) according to the manufacturing method of Comparative Example B1 starting from S O I-R e f is shown in FIG.
  • a single crystal SiC layer 6 (seed layer) of about 5 nm thickness is formed directly on the buried insulating layer 4, but a large undulation of about 10 nm is generated at the upper interface of the buried insulating layer 4.
  • Ru Along with this, a single-crystal SiC layer 6 (seed layer) itself showed a waviness of about 10 nm, and in the lattice image by the cross-section T E M, obvious Sic orientation was seen.
  • Example B 1 Single crystal S i according to the process of Example B 1 starting from S O I 1 A.
  • a cross-sectional TEM image of layer 6 (seed layer) is shown in FIG.
  • a residual Si layer 5 having a thickness of 3 to 1: L 1 nm is left, and this makes it possible to form the buried insulating layer 4 thereunder.
  • the flatness of interface 8 with it was improved, and the waviness of interface 8 could be reduced to less than 3 nm.
  • the residual S i layer 5 remains in the lower layer of the single crystal S i C layer 6. This improves the flatness of the interface 8 with the underlying buried insulating layer 4 and reduces the curvature of the interface 8 to less than 3 nm.
  • an improvement was observed in the orientation of S i C compared to Comparative Example B 1.
  • the waviness of the single crystal SiC layer 6 (seed layer) was also suppressed to the level of less than 3 nm which is almost equal to the waviness of the interface 8.
  • a sample with a single crystal Si C layer 6 (seed layer) formed according to the method of Example B 1 using the SOI A as a starting material is inserted into a reduced pressure epitaxial growth furnace, and about 2 x 10 4 torr of While introducing monomethylsilane at 3 sccm under reduced pressure into the epitaxial growth furnace, heating was performed until the wafer temperature reached 115 ° C., and the temperature was maintained for 10 minutes.
  • a single crystal SiC epitaxial layer 7 having a thickness of about 100 nm was deposited on the single crystal SiC layer 6 (seed layer).
  • a sample having a single crystal S i C layer 6 (seed layer) formed by the method of Comparative Example B 1 using SOI-R ef as a starting material is inserted into a vacuum epitaxial growth furnace, and the same procedure as in Example B 2 is performed. Under the conditions, a single crystal SiC epitaxial layer 7 having a thickness of about 100 nm was deposited on the single crystal SiC layer 6 (seed layer).
  • FIG. 11 A cross-sectional TEM image of a single-crystal SiC epitaxial layer 7 according to the process of Example B 2 starting from S O I 1 A is shown in FIG.
  • An approximately 1 OO nm thick single crystal Si C epitaxial layer 7 is formed on top of the single crystal Si C layer 6 (seed layer), and a 3 to 7 n 1 1 1 thick residual Si layer is formed under it. 5 are left.
  • the good flatness of the buried insulating layer 4 upper interface 8 shown in FIG. 11 was maintained even after the subsequent S i C epitaxial process.
  • SOI-B and SOI-C are used as starting materials, the good flatness of the upper surface 8 of the buried insulating layer 4 is maintained even after the Si C epitaxial process is performed. That was confirmed.
  • the half width of the SiC (111) peak was evaluated by X-ray diffraction rocking curve method for each single crystal SiC epitaxial layer 7 according to the manufacturing method of Example B2 and Comparative Example B2.
  • the evaluation results are summarized in Table B 2 below.
  • the half value width of the single crystal S i C epitaxial layer 7 according to Example B 2 is a half of the single crystal S i C epitaxial layer 7 formed under the same conditions on the sample of Comparative Example B 1 It is a value of about 70 to 80% of the value width, and the remaining Si layer 5 is left under the single crystal Si C layer 6 (seed layer), so that the crystals of the single crystal Si C epitaxial layer 7 It has been confirmed that the quality is improved.
  • Table B 2
  • the present invention can be applied to the manufacture of a semiconductor substrate used for large scale integrated circuits and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

結晶性のよい窒素化合物半導体層が得られる窒素化合物半導体基板の製造方法を提供するため、所定厚さの表面Ｓｉ層３と埋め込み絶縁層４とを有するＳｉ基板１を準備する工程と、上記Ｓｉ基板１を炭素系ガス雰囲気中で加熱して上記表面Ｓｉ層３を単結晶ＳｉＣ層６に変成させる際に、上記埋め込み絶縁層４との界面８近傍のＳｉ層を残存Ｓｉ層５として残す工程と、表面の単結晶ＳｉＣに対してさらに窒素化合物半導体層１５をエピタキシャル成長させる工程とを行なう。 結晶性のよいＳｉＣ層が得られる単結晶ＳｉＣ基板の製造方法を提供するため、所定厚さの表面Ｓｉ層３と埋め込み絶縁層４とを有するＳｉ基板１を準備し、上記Ｓｉ基板１を炭素系ガス雰囲気中で加熱して上記表面Ｓｉ層３を単結晶ＳｉＣ層６に変成させる際に、上記表面Ｓｉ層３を単結晶ＳｉＣ層６に変成させる際に、埋め込み絶縁層４との界面８近傍のＳｉ層を残存Ｓｉ層５として残す。

Description

窒素化合物半導体基板の製造方法および窒素化合物半導体基板、 単結晶
S i C基板の製造方法および単結晶 S i C基板
技術分野
本発明は、 絶縁層埋め込み型の半導体基板である窒素化合物半導体基 板の製造方法およびそれによつ明て得られた窒素化合物半導体基板、 絶縁 層埋め込み型の半導体基板である単結晶 S i C基板の製造方法およびそ れによって得られた単結晶 S i C基板に関するものである。
書 背景技術
窒化ガリ ゥムゃ窒化アルミニウム等の窒素化合物は、 直接遷移型のヮ ィ ドギャップ半導体であり、 シリ コン半導体に比べて絶縁破壌電界ゃ飽 和電子速度、 化学的安定性に優れることから、 次世代の発光デバイスや 半導体デバイス材料として注目を集めている。 また、 埋め込み絶縁層を 有する S O I基板は、 回路の高速化と低消費電力化を図る上で優れてお り、 次世代の L S I基板として有望視されている。 従って、 これら 2つ の特徴を融合した絶縁層埋め込み型窒素化合物半導体基板が半導体デバ イス材料として極めて有望である。
上記埋め込み絶縁層を有する窒素化合物半導体基板の製造方法として、 S O I基板上に炭化シリコン層をェピタキシャル成長させ、 さらにその 上に窒化物半導体層をェピタキシャル成長させる方法が提案されている (例えば、 下記の特許文献 1 )。
上記特許文献 1のよ うに、 窒素化合物半導体の下地基板として炭化シ リ コン結晶を用いる主な理由は、 炭化シリ コンと窒素化合物半導体との 格子定数のミスマッチが比較的小さく 、 S O I基板の表面シリ コン層上 に直接窒素化合物半導体をェピタキシャル成長させた場合にく らベて、 窒素化合物半導体へテ口界面のミスフイ ツ ト転位の発生を抑えることが 可能であるからである。
一例と して、 窒化ガリ ウム結晶と、 その下地基板と して従来用いられ てきたサフアイャゃシリ コンとの格子定数のミスマッチは、 それぞれ約 1 6 %、 約 2 0 %であるのに対し、 窒化ガリ ゥムと炭化シリ コンの格子 定数のミ スマッチは、 約 3 . 5 %と、 サフアイャゃシリ コンの場合に比 ベて著しく小さい。
しかしながら、 S O I基板上に炭化シリ コン層をェピタキシャル成長 させ、 さらにその上に窒化物半導体層をェピタキシャル成長させる方法 では、 炭化シリ コンとシリ コンとの界面に結晶欠陥が発生しやすいとい う問題があった。
そこで、 上記問題を解決するため、 S O I基板の表面シリ コン膜を炭 化して炭化シリ コン層に変性させることにより、 埋め込み酸化膜を有す る炭化シリ コン基板を製造し、 その上に窒化ガリ ゥム層をェピタキシャ ル成長させる方法が提案されている （例えば、 下記の特許文献 1および 2 )。
一方、 S O I基板の表面シリ コン膜を炭化して炭化シリ コン層に変性 させることにより、 埋め込み絶縁層を有する S i C基板をコス トメ リ ッ トのある大口径化を容易に実現しながら製造できる製法と して、 例えば 下記の特許文献 3記載の方法が提案されている。 この方法は、 所定厚さ の表面シリ コン層と埋め込み絶縁層 （ S i O 2層） を有する S O I基板 (絶縁層埋め込み型 S i基板） を用いて作製する。 すなわち、 上記 S O I基板の表面 S i層を 1 0 n m程度に薄膜化し、 これを水素ガスと炭化 水素系ガスとの混合ガス雰囲気の加熱炉内に所定時間加熱処理すること により、 上記表面シリコン層を高温で炭化処理して単結晶 S i C薄膜に 変成し、 上記単結晶 S i C薄膜をシード層としてェピタキシャル法によ り S i C層を成長させることが行なわれる。 一方、 単結晶 S i C (炭化シリコン） は、熱的、 化学的安定性に優れ、 機械的強度も強く、 放射線照射にも強いという特性から、 次世代の半導 体デバイス材料として注目を集めている。 また、 埋め込み絶縁層を有す る S O I基板は、 回路の高速化と低消費電力化を図る上で優れており、 次世代の L S I基板として有望視されている。 従って、 これら 2つの特 徴を融合した絶縁層埋め込み型半導体 S i C基板が半導体デバイス材料 として極めて有望である。
上記絶縁層埋め込み型半導体 S i C基板をコス トメ リ ッ トのある大口 径化を容易に実現しながら製造できる製法として、 例えば下記の特許文 献 3記載の方法が提案されている。 この方法は、 所定厚さの表面シリコ ン層と埋め込み絶縁層 （ S i O 2層） を有する S O I基板 （絶縁層埋め 込み型 S i基板） を用いて作製する。 すなわち、 上記 S O I基板の表面 S i層を 1 0 n m程度に薄膜化し、 これを水素ガスと炭化水素系ガスと の混合ガス雰囲気の加熱炉内に所定時間加熱処理することにより、 上記 表面シリコン層を高温で炭化処理して単結晶 S i C薄膜に変成し、 上記 単結晶 S i C薄膜をシード層としてェピタキシャル法により S i C層を 成長させることが行なわれる。
上記特許文献 3記載の方法では、 上記炭化処理により、 厚さ約 1 0 n m以下の表面シリコン層を全て炭化して単結晶 S i C薄膜 （S i Cシー ド層） を生成している。 ところが、 このようにすると、 埋め込み酸化膜 と S i C薄膜の界面に不規則かつ大きな 「うねり」 が発生してしまう。 すなわち、 変成された S i C層と埋め込まれている S i o 2層との界面 は、 高温下で不安定で、 特に S i Cが S i O 2層に侵入しゃすいうえ、 S i→ S i C反応が急激に進行するため、 上記 S i C / S i O 2界面が 不安定となり、 界面が荒れて波打つような状態になる。
このような界面の 「うねり」 は、 時として 1 0 n mを超える程にもな り、 S i C層の厚みにばらつきが生じる結果となるうえ、 生成した S i c薄膜自体にまで 「うねり」 が生じることになつてしまい、 半導体デバ イスとして使用する際に大きな問題となることが予想される。 また、 界 面および S i C薄膜自体 「うねり」 が存在する状態で、 その S i C薄膜 上に S i C層をェピタキシャル成長させると、 成長させた S i c層自体 の結晶性が大幅に劣化するうえ、 表面状態も粗い状態になりやすいとい う問題もあった。
そこで、 S O I基板を炭素系ガス雰囲気で加熱して表面シリコン層を S i Cシード層に変性させる単結晶 S i C基板の製造方法であって、 上 記変性に先立って、 表面シリコン層に対して窒素をイオン注入すること により、 表面シリ コン層における埋め込み絶縁層の界面近傍領域に窒素 含有シリコン層を形成することにより、 変性によって生成された S i C が埋め込み絶縁層中に侵入するのを防止し、 膜厚の均一な単結晶 S i C 薄膜を形成する方法が提案されている （下記の特許文献 4 )。 特許文献 1 特開平 1 0— 2 8 7 4 9 7号公報
特許文献 2 特開平 8— 2 3 6 4 4 5号公報
特許文献 3 特開 2 0 0 3— 2 2 4 2 4 8号公報
特許文献 4 特開 2 0 0 5— 2 6 8 4 6 0号公報 発明の開示
発明が解決しようとする課題 しかしながら、上記特許文献 3記載の方法では、上記炭化処理により、 厚さ約 1 0 n m以下の表面シリ コン層を全て炭化して単結晶 S i C薄膜 ( S i Cシード層） を生成している。 ところが、 このようにすると、 埋 め込み酸化膜と S i C薄膜の界面に不規則かつ大きな 「うねり」 が発生 してしまう。 すなわち、 変成された S i C層と埋め込まれている S i O 2層との界面は、 高温下で不安定で、 特に S i Cが S i o 2層に侵入しや すいうえ、 S i → S i C反応が急激に進行するため、 上記 S i C / S i 0 2界面が不安定となり、 界面が荒れて波打つような状態になる。
このような界面の 「うねり」 は、 時として 1 0 n mを超える程にもな り、 S i C層の厚みにばらつきが生じる結果となるうえ、 生成した S i c薄膜自体にまで 「うねり」 が生じることになつてしまい、 半導体デバ イスとして使用する際に大きな問題となることが予想される。 また、 界 面および S i C薄膜自体 「うねり」 が存在する状態で、 その S i C薄膜 上に S i C層をェピタキシャル成長させると、 成長させた S i C層自体 の結晶性が大幅に劣化するうえ、 表面状態も粗い状態になりやすいとい う問題もあった。 また、 S i C層にうねりが生じたり結晶性が低下する ことに伴い、 上記 S i C層上にェピタキシャル成長させる窒化物半導体 の結晶性も劣化する問題があった。
そこで、 S O I基板を炭素系ガス雰囲気で加熱して表面シリコン層を S i Cシード層に変性させる単結晶 S i C基板の製造方法であって、 上 記変性に先立って、 表面シリ コン層に対して窒素をイオン注入すること により、 表面シリコン層における埋め込み絶縁層の界面近傍領域に窒素 含有シリコン層を形成することにより、 変性によって生成された S i C が埋め込み絶縁層中に侵入するのを防止し、 膜厚の均一な単結晶 S i C 薄膜を形成する方法が提案されている （上記特許文献 4 )。
しかしながら、 上記特許文献 4の方法では、 界面の 「うねり」 は防止 できるものの、 窒素含有シリ コン層の窒素含有量を 1〜 3 0原子％と非 常に大きく しなければならず、 一般に半導体素子製造に用いられるィォ ン注入に比べて 1 0 0 ~ 1 0 0 0倍ものドーズ量が必要となる。 このた め、 大電流でのイオン注入のために非常に高価な装置が必要となり、 ィ オン注入自体も長時間を要するため、 単位時間当たりの生産量が低く コ ス ト高となる問題がある。 また、 上記特許文献 2の方法では、 界面の 「うねり」 は防止できるも のの、 窒素含有シリコン層の窒素含有量を 1〜 3 0原子％と非常に大き く しなければならず、 一般に半導体素子製造に用いられるイオン注入に 比べて 1 0 0〜 1 0 0 0倍ものドーズ量が必要となる。 このため、 大電 流でのイオン注入のために非常に高価な装置が必要となり、 イオン注入 自体も長時間を要するため、 単位時間当たりの生産量が低く コス ト高と なる問題がある。 本発明は、 上記のような事情に鑑みなされたもので、 結晶性のよい窒 素化合物半導体層が得られ、 しかも低コス トで生産性のよい窒素化合物 半導体基板の製造方法およびそれによつて得られた窒素化合物半導体基 板の提供を目的とする。
また、 本発明は、 上記のような事情に鑑みなされたもので、 S i C層 と S i O 2等の埋め込み絶縁層との界面を均一な状態にして結晶性のよ い S i C層が得られ、 しかも低コス トで生産性のよい単結晶 S i C基板 の製造方法およびそれによつて得られた単結晶 S i C基板の提供を目的 とする。 課題を解決するための手段 上記目的を達成するため、 本発明の窒素化合物半導体基板の製造方法 は、 所定厚さの表面 S i層と埋め込み絶縁層とを有する S i基板を準備 する工程と、 上記 S i基板を炭素系ガス雰囲気中で加熱して上記表面 s i層を単結晶 S i C層に変成させる際に、 上記埋め込み絶縁層との界面 近傍の S i層を残存 S i層として残す工程と、 表面の単結晶 S i Cに対 してさらに窒素化合物半導体をェピタキシャル成長させる工程とを行な うことを要旨とする。
また、 上記目的を達成するため、 本発明の窒素化合物半導体基板は、 埋め込み絶縁層を有する単結晶 S i基板の上記埋め込み絶縁層より表面 側に単結晶 S i C層が形成され、 上記単結晶 S i C層と埋め込み絶縁層 との界面近傍に S i層が形成されるとともに、 上記単結晶 S i C層の上 に窒素化合物半導体層が形成されたことを要旨とする。 上記目的を達成するため、 本発明の単結晶 S i C基板の製造方法は、 所定厚さの表面 S i層と埋め込み絶縁層とを有する S i基板を準備し、 上記 S i基板を炭素系ガス雰囲気中で加熱して上記表面 S i層を単結晶 S i C層に変成させる単結晶 S i C基板の製造方法であって、 上記表面 S i層を単結晶 S i C層に変成させる際に、 埋め込み絶縁層との界面近 傍の S i層を残存 S i層として残すことを要旨とする。
また、 上記目的を達成するため、 本発明の単結晶 S i C基板は、 埋め 込み絶縁層を有する単結晶 S i基板の上記埋め込み絶縁層より表面側に、 単結晶 S i C層が形成された単結晶 S i C基板であって、 上記単結晶 S i C層と埋め込み絶縁層との界面近傍に S i層が形成されていることを 要旨とする。 発明の効果 すなわち、 本発明の窒素化合物半導体基板の製造方法は、 上記表面 s i層を単結晶 S i C層に変成させる際に、 埋め込み絶縁層との界面近傍 の S i層を残存 S i層として残すことにより、 その下部の埋め込み絶縁 層との界面の平坦性が大幅に改善され、 界面の 「うねり」 を大幅に小さ くできる。 このように、 埋め込み絶縁層と残存 S i層との界面の平坦性 が向上することから、 表面に形成される単結晶 S i C層自体に発生する
「うねり」 も大幅に低減される。 このように、 うねりの少ない単結晶 s i C層が形成されることから、 その上にェピタキシャル成長で形成され る窒素化合物半導体も結晶性が大幅に改善され、 半導体デバイスとして の性能を大幅に向上させる。 そして、 イオン注入等によらないため、 上 述した高品質な半導体デバイスとしての窒素化合物半導体基板を低コス トで生産性よく製造することができる。
本発明において、 上記変性させた単結晶 S i C層の上に、 さらに単結 晶 S i Cをェピタキシャル成長させ、 上記ェピタキシャル成長させた単 結晶 S i Cに対して窒素化合物半導体をェピタキシャル成長させる場合 には、 単結晶 S i C層の上層にさらにェピタキシャル成長によって S i Cを形成する際に、 成長する S i Cの結晶性が向上するため、 その上に ェピタキシャル成長させる窒素化合物半導体も結晶性が良好となり、 良 好な窒素化合物半導体デバイスが得られる。
本発明において、 上記残存 S i層の厚みが 3〜 2 0 n mである場合に は、 埋め込み絶縁層と残存 S i層との界面および単結晶 S i C層自体の 平坦性を向上させる効果が十分に得られるとともに、 単結晶 S i C層の 下層にボイ ド等の欠陥がほとんど生じない。 このため、 良好な窒素化合 物半導体デバイスが得られる。
また、 本発明の窒素化合物半導体基板は、 上記表面 S i層を単結晶 S i C層に変成させる際に、 埋め込み絶縁層との界面近傍の S i層を残存 S i層として残すことにより、 その下部の埋め込み絶縁層との界面の平 坦性が大幅に改善され、 界面の 「うねり」 を大幅に小さくできる。 この ように、 埋め込み絶縁層と残存 S i層との界面の平坦性が向上すること から、 表面に形成される単結晶 S i C層自体に発生する 「うねり」 も大 幅に低減される。 このように、 うねりの少ない単結晶 S i C層が形成さ れることから、 その上にェピタキシャル成長で形成される窒素化合物半 導体も結晶性が大幅に改善され、 半導体デバイスとしての性能を大幅に 向上させる。 そして、 イオン注入等によらないため、 上述した高品質な 半導体デバイスとしての窒素化合物半導体基板を低コス トで生産性よく 製造することができる。 すなわち、 本発明の単結晶 S i C基板の製造方法は、 上記表面 S i層 を単結晶 S i C層に変成させる際に、 埋め込み絶縁層との界面近傍の S i層を残存 S i層として残すことにより、 その下部の埋め込み絶縁層と の界面の平坦性が大幅に改善され、 界面の 「うねり」 を大幅に小さくで きる。 埋め込み絶縁層と残存 S i層との界面の平坦性が向上することか ら、 表面に形成される単結晶 S i C層自体に発生する 「うねり」 も大幅 に低減される。 このように、 うねりの少ない単結晶 S i C層が形成され ることから、半導体デバイスとしての性能を大幅に向上させる。そして、 イオン注入等によらないため、 上述した高品質の単結晶 S i C基板を低 コス トで生産性よく製造することができる。
本発明において、 上記埋め込み絶縁層との界面近傍に残存 S i層が残 された単結晶 S i C基板に対しェピタキシャル成長させることにより、 表面の単結晶 S i C層の上層にさらに単結晶 S i Cを成長させる場合に は、 このように、 単結晶 S i C層の上層にさらにェピタキシャル成長に よって S i Cを形成する際にも、 成長する S i Cの結晶性が向上するた め、 きれいな単結晶で厚みも均一な S i Cが得られるようになる。
本発明において、 上記残存 S i層の厚みが 3〜 2 0 n mである場合に は、 埋め込み絶縁層と残存 S i層との界面および単結晶 S i C層自体の 平坦性を向上させる効果が十分に得られるとともに、 単結晶 S i C層の 下層にボイ ド等の欠陥がほとんど生じず、 良好な半導体デバイスが得ら れる。
また、 本発明の単結晶 S i C基板は、 上記単結晶 S i C層と埋め込み 絶縁層との界面近傍に S i層が形成されていることから、 その下部の埋 め込み絶縁層との界面の平坦性が大幅に改善され、 界面の 「うねり」 を 大幅に小さくできる。 埋め込み絶縁層と残存 S i層との界面の平坦性が 向上することから、表面に形成される単結晶 S i C層自体に発生する「う ねり」 も大幅に低減される。 このように、 うねりの少ない単結晶 S i C 層が形成されることから、 半導体デバイスと しての性能を大幅に向上さ せる。 図面の簡単な説明
図 1 本発明の一実施形態の窒素化合物半導体基板の製造方法を示す図 である。
図 2 上記窒素化合物半導体基板の製造方法に用いる装置を示す図であ る。
図 3 本発明の第 2実施形態の窒素化合物半導体基板の製造方法を示す 図である。
図 4 S O I — R e f を出発材料とした比較例 1の製法における、 単結 晶 S i C層形成直後のサンプルの断面 T E M像である。
図 5 S O I — Aを出発材料とした実施例 1の製法における、 単結晶 S i C層形成直後のサンプルの断面 T E M像である。 図 6 S O I — Aを出発材料と した実施例 2の製法による、 S i Cェピ タキシャル層形成直後のサンプルの断面 T EM像である。
図 7 S O I — Aを出発材料と した実施例 2の製法による、 G a Nェピ タキシャル層形成後のサンプルの断面 T EM像である。 図 8 本発明の一実施形態の単結晶 S i C基板の製造方法を示す図であ る。
図 9 上記単結晶 S i C基板の製造方法に用いる装置を示す図である。 図 1 0 S O I — R e f を出発材料と した比較例 1の製法による単結晶 S i C層（シー ド層）の断面 T EM像である。
図 1 1 S O I — Aを出発材料と した実施例 1の製法による単結晶 S i C層（シード層）の断面 TEM像である。
図 1 2 S O I 一 Aを出発材料と した実施例 2の製法による単結晶 S i Cェピタキシャル層の断面 T EM像である。 符号の説明
1 S i基板
2 S i母材
3 表面 S i層
4 埋め込み絶縁層
5 残存 S i層
6 単結晶 S i C層
7 単結晶 S i Cェピタキシ 'ル層
8 界 Θ
9 酸ィ匕物層
0 加熱炉 1 1 ヒータ
1 2 混合器
1 3 ボンべ
1 4 ボンべ
1 5 窒素化合物半導体層 発明を実施するための最良の形態 つぎに、 本発明を実施するための最良の形態を説明する。 図 1は、 本発明の窒素化合物半導体基板の製造方法の一実施の形態を 示す図である。
この窒素化合物半導体基板の製造方法は、 まず、 所定厚さの表面 S i 層 3と埋め込み絶縁層 4とを有する S i基板 1を準備し、 上記 S i基板 1の表面 S i層 3の厚みを 6 η π！〜 4 0 n m程度に薄膜化する （図 1 ( A ) )。 つぎに、 上記 S i基板 1を炭素系ガス雰囲気中で加熱して上記 表面 S i層 3を単結晶 S i C層 6に変成させる（図 1 ( B ) )。 このとき、 埋め込み絶縁層 4との界面 8近傍の S i層を残存 S i層 5として残すこ とが行なわれる。 ついで、 上記単結晶 S i C層 6をシード層としてェピ タキシャル成長により、 単結晶 S i Cェピタキシャル層 7を成長させる (図 1 ( C ) )。 さらに、 上記ェピタキシャル成長で形成された単結晶ェ ピタキシャル S i C層 7の上に、 ェピタキシャル成長により窒素化合物 半導体層 1 5を形成する。 以下、 各工程について詳しく説明する。
上記 S i基板 1は、 S i母材 2の表面近傍に、 埋め込み絶縁層 4とし て所定厚みの S i O 2層が形成され、 表面に所定厚さの表面 S i層 3が 形成されたものである。 上記埋め込み絶縁層 4の厚みは、 約 1〜2 0 0 n m程度の厚みになるよう設定されている。
ついで、 上記 S i基板 1の表面 S i層 3の厚みを薄く し薄膜化する。 この薄膜化は、 例えば、 S i基板 1を酸化雰囲気で加熱処理することに より、 埋め込み絶縁層 4との界面 8近傍に所望厚みの S i層を残存させ るよう、 表面 S i層 3の表面から所定深さを酸化させて酸化物層 9を形 成したのち、 表面の酸化物層 9をフッ化水素酸等でェツチングすること により除去し、 界面 8近傍に残存させた所望厚みの S i層を露出させる ことにより薄膜化することが行われる。
このとき、 薄膜化した表面 S i層 3の厚みは、 6 n m〜4 0 n m程度 に設定するのが好ましく、 より好ましいのは 8 η π！〜 3 0 n m程度であ り、 さらに好ましいのは 1 0 η π！〜 2 7 n m程度である。
上記薄膜化した表面 S i層 3の厚みが 6 n m未満では、 その後の変成 工程によって十分な厚みの残存 S i層 5を残すことができないうえ、 十 分な厚みの一次単結晶 S i C層 6も生成することができないからである。 また、 上記薄膜化した表面 S i層 3の厚みが 4 0 n mを超えると、 後述 する変性処理に時間を要することとなったり、 残存 S i層 5の厚みが厚 くなりすぎて上記界面 8近傍にボイ ド等の欠陥が生じやすくなったりす るからである。
上記薄膜化後の表面 S i層 3の厚みは、 S i基板 1を酸化雰囲気で加 熱処理して酸化物層 9を形成するときの雰囲気、 温度、 時間等の酸化処 理条件を調整し、 もともとの表面 S i層 3の厚みに対して形成させる酸 化物層 9の厚みを調整することにより設定することができる。
つぎに、 上記 S i基板 1を炭素系ガス雰囲気中で加熱して上記表面 S i層 3を単結晶 S i C層 6に変成させる。 上記変成工程は、 例えば、 図 2に示す装置により行われる。 この装置 は、 ヒータ 1 1を有する加熱炉 1 0と、 上記加熱炉 1 0内に導入される 雰囲気ガス （水素ガス G 1および炭化水素ガス G 2 ) を貯留するボンべ 1 3 , 1 4とを備えている。 1 2は水素ガス G 1 と炭化水素ガス G 2と を混合して混合ガスと して加熱炉 1 0に供給する混合器である。
上記装置により、 上記 S i基板 1を加熱炉 1 0内に設置し、 上記加熱 炉 1 0内に水素ガス G 1 と炭化水素系ガス G 2との混合ガス （G 1 + G 2 ) を供給しながら、 加熱炉 1 0内の雰囲気温度を上昇させて、 前記 S i基板 1の表面 S i層 3を単結晶 S i C層 6に変成させることが行われ る。
より詳しく説明すると、 上記 S i基板 1を加熱炉 1 0内に設置して、 加熱炉 1 0内に水素ガス G 1に対して炭化水素系ガス G 2を 1体積％の 割合で混合した混合ガス （G 1 + G 2 ) を供給する。 また、 この混合ガ ス （G 1 + G 2 ) の供給と同じく して、 加熱炉 1 0内の雰囲気温度を 5 0 0 °C〜シリコンの溶融点未満、 好ましくは 1 2 0 0〜 1 4 0 5 °Cに加 熱する。 この加熱によって、 S i基板 1 の表面 S i層 3を単結晶 S i C 層 6に変成させる。
ここで、 前記水素ガス G 1はキャ リ アガスであり、 炭化水素ガス G 2 としては例えばプロパンガスを使用する。 例えば、 水素ガス G 1のボン ベ 1 3からの供給量が 1 0 0 0 c cノ分であつたならば、 炭化水素ガス G 2のボンべ 1 4からの供給量を 1 0 c c Z分とする。 単結晶 S i C層 6の厚みは、 同層の欠損欠陥の低減ならびに 3次元成長抑制のため、 3 n m〜 2 0 n m程度に設定することが好ましく、 より好ましいのは 4 n π！〜 1 0 n m程度であり、 さらに好ましいのは 5 n m〜7 n m程度であ る。
このとき、 表面 S i層 3における表面 S i層 3と埋め込み絶縁層 4と の界面 8近傍領域に残存 S i層 5を残すことが行なわれる。 上記残存 S i層 5の厚みは、 3〜 2 0 n mに設定するのが好ましく、 より ましい のは 3〜1 7 n mである。 上記残存 S i層 5の厚みが 3 n m未満だと、 残存 S i層 5と埋め込み絶縁層 4との界面 8の平坦性を向上させる効果 に乏しく、 上記残存 S i層 5の厚みが 2 0 n mを超えると、 上記界面 8 近傍にボイ ド等の欠陥が生じやすくなるからである。
上記残存 S i層 5の厚みは、 変性処理の雰囲気、 温度、 時間等の条件 を調節することにより、 薄膜化したときの表面 S i層 3の厚みに対して 形成させる単結晶 S i C層 6の厚みを調節することにより設定すること ができる。
必要に応じて、 上記工程を過剰に行って単結晶 S i C層 6を上記単結 晶 S i C層 6の上に堆積させることが行われる。 上記工程を過剰に行う (例えば数分〜数時間継続させる） ことにより、 上記単結晶 S i C層 6 の上に炭素薄膜が堆積される。
ついで、 上記単結晶 S i C層 6をシード層としてェピタキシャル成長 により、 単結晶 S i Cを成長させ、 単結晶 S i Cェピタキシャル層 7を 堆積させる。
上記単結晶 S i Cェピタキシャル層 7のェピタキシャル成長は、 例え ば、 下記の条件により単結晶 S i Cを成長させることができる。 すなわ ち、 単結晶 S i C層 6が形成された S i基板 1を処理チャンバ一内に配 置し、 上記処理チャンバ一内にモノメチルシランまたはシランおよびプ 口パン等の炭化水素系とを含有する原料ガスを、 大気圧以下の圧力下に おいて約 1〜 1 0 0 0 s e c m程度のガス流量で供給しながら、 温度 5 0 0 °C〜シリコンの溶融点未満、 好ましくは 8 0 0〜 1 4 0 5 °Cで処理 することにより、 上記単結晶 S i C層 6をシード層としてェピタキシャ ル成長により、 単結晶 S i Cを成長させることができる。 ここで、 上記変性処理ゃェピタキシャル成長で形成される S i Cゃ埋 め込み絶縁層 4 ( S i O 2 ) を構成する S i分は、 高温化において一部 が c o 2となって昇華すると考えられる。 また、 S i Cと S i O 2が接触 した状態で高温化に晒されると、 S i Cと S i O 2との間で相互変性す ると考えられる。
このとき、 単結晶 S i C層 6 と埋め込み絶縁層 4 ( S i O 2 ) との間 に残存 S i層 5が存在しなければ、 単結晶 S i C層 6を構成する S i C の一部が S i O 2に変性したり、 反対に埋め込み絶縁層 4を構成する S i O 2—部が S i Cに変性したりすることが起こって、 結果的に、 単結 晶 S i C層 6と埋め込み絶縁層 4の界面の平坦性が崩れ、 「うねり」 にな つて現れるものと考えられる。
そこで、 本発明のように、 変性処理後に単結晶 S i C層 6と埋め込み 絶縁層 4 ( S i O 2 ) の間に、 適切な厚みの残存 S i層 5を存在させる ことにより、 上記のような S i Cと S i O 2と相互変性が防止され、 残 存 S i層 5と埋め込み絶縁層 4との界面 8の平坦性が維持されるものと 考えられる。 また、 変性処理後に単結晶 S i C層 6に何らかの欠陥があ つた場合でも、 残存 S i層 5の存在により欠陥が埋め込み絶縁層 4まで 至らず、 S iの昇華を防止し、 残存 S i層 5と埋め込み絶縁層 4との界 面 8の平坦性が維持されるものと考えられる。
残存 S i層 5と埋め込み絶縁層 4との界面 8の平坦性が維持されると、 変性処理によって得られる単結晶 S i C層 6の厚みも平坦化し、 結晶面 がそろつた状態になると考えられる。 そうすると、 その後にェピタキシ ャル成長によって単結晶 S i Cを成長させた場合にも、 そろった状態の S i Cの結晶性が維持されるため、 従来よりもはるかにきれいな単結晶 で膜厚も均一な単转晶 S i Cェピタキシャル層 7が得られるようになる。 つぎに、 図 1 ( D ) に示すように、 上記単結晶 S i Cェピタキシャル 層 7の上に、 ェピタキシャル成長により窒素化合物半導体層 1 5を堆積 させる。
上記窒素化合物半導体層 1 5のェピタキシャル成長は、 例えば、 下記 の条件により行なうことができる。 すなわち、 単結晶 S i Cェピタキシ ャル層 7が形成された S i基板 1を処理チャンバ一内に配置し、 上記処 理チャンバ一内に有機 A 1 系ガスおよび/または有機 G a系ガスおょぴ アンモニアガスとを含有する原料ガスを、 大気圧以下の圧力下において 約 1 0 0〜 5 0 0 0 s c c m程度のガス流量で供給し、 温度 5 0 0 °C〜 シリ コンの溶融点未満、 好ましくは 4 0 0〜 1 2 0 0 °C程度で処理する ことにより、 上記単結晶 S i Cェピタキシャル層 7の上にェピタキシャ ル成長により、 A 1 N層、 G a N層、 A 1 G a N層等のいずれかもしく はこれらの積層構造の窒素化合物半導体層 1 5を成長させることができ る。 図 3は、 本発明の第 2実施形態を示す。
この例では、 埋め込み絶縁層 4を有する S i基板 1 を炭素系ガス雰囲 気中で加熱して表面 S i層 3を単結晶 S C層 6に変成させたのち、 ェ ピタキシャル成長による S i Cの成長を行なう ことなく、 上記単結晶 S i C層 6上にェピタキシャル成長により、 上述した窒素化合物半導体層 1 5を成長させたものである。それ以外は、上記実施形態と同様である。 なお、各実施形態において、窒素化合物半導体層 1 5 と して A 1 N層、 G a N層、 A 1 G a N層のいずれかもしくはこれらの積層構造のものを 例示したが、 これに限定するものではなく、 その他各種の窒素化合物半 導体を適用することができる趣旨である。
このようにすることにより、 上記表面 S i層 5を単結晶 S i C層 6に 変成させる際に、 埋め込み絶縁層 4 との界面 8近傍の S i層を残存 S i 層 5として残すことにより、 その下部の埋め込み絶縁層 4との界面 8の 平坦性が大幅に改善され、 界面 8の 「うねり」 を大幅に小さくできる。 このように、 埋め込み絶縁層 4と残存 S i層 5との界面 8の平坦性が向 上することから、表面に形成される単結晶 S i C層 6自体に発生する「う ねり」 も大幅に低減される。 このように、 うねりの少ない単結晶 S i C 層 6が形成されることから、 その上にェピタキシャル成長で形成される 窒素化合物半導体層 1 5も結晶性が大幅に改善され、 半導体デバイスと しての性能を大幅に向上させる。そして、イオン注入等によらないため、 上述した高品質な半導体デバイスと しての窒素化合物半導体基板を低コ ス トで生産性よく製造することができる。
また、 上記変性させた単結晶 S i C層 6の上に、 さらに単結晶 S i C をェピタキシャル成長させ、 上記ェピタキシャル成長させた単結晶 S i Cに対して窒素化合物半導体をェピタキシャル成長させる場合には、 単 結晶 S i C層 6の上層にさらにェピタキシャル成長によって S i Cを形 成する際に、 成長する S i Cの結晶性が向上するため、 その上にェピタ キシャル成長させる窒素化合物半導体層 1 5も結晶性が良好となり、 良 好な窒素化合物半導体デバイスが得られる。
また、 上記残存 S i層 5の厚みが 3〜 2 0 n mである場合には、 埋め 込み絶縁層 4と残存 S i層 5との界面 8および単結晶 S i C層 6 自体の 平坦性を向上させる効果が十分に得られるとともに、 単結晶 S i C層 6 の下層にボイ ド等の欠陥がほとんど生じない。 このため、 良好な窒素化 合物半導体デバイスが得られる。 実施例 A
〔実施例 A l〕
表面 S i層 3の厚みが 1 0 ~ 1 4 n mの（ 1 1 1 ) S I M O X基板（ S O I — A)、 表面 S i層 3の厚みが 1 8〜 2 2 n mの （ 1 1 1 ) S I MO X基板 （S O I — B) の （ 1 1 1 ) 貼り合わせ S O I基板 （S O I — C) を出発材料と して準備した。 上記各 S O I基板を試料と して電気炉に挿 入し、 プロパンガスと水素ガスとをそれぞれ流量 1 0 0 s c c mおよび 1 0 S LMで当該電気炉に導入しつつ、 電気炉内雰囲気が 1 2 5 0°Cに 達するまで加熱昇温し、 当該温度で 1 5分間保持した。
この工程により、 表面 S i層 3は表面側から 3〜 7 n mのシリ コン層 が炭化されて、 3〜 7 n m厚の単結晶 S i C層 6 (シード層） へと変成 された。 S O I — A、 S O I — B、 S O I — Cは、 それぞれその下層部 に、 3〜： L l n m、 9〜 1 9 n m、 およそ 9 9 0 0〜： L l O O n mの残 存 S i層 5が残存した膜構造となった。
このあと、 電気炉の加熱用ヒーターへの通電を止め、 同時に当該両ガ スの導入を止める一方で、 流量 1 0 S LMの窒素を炉内に導入して当該 両ガスと置換した。 この状態で電気炉の雰囲気温度が 7 0 0でになるま で冷却した後、 当該雰囲気温度を 7 0 0°Cに保持したまま窒素ガスの導 入を止め、 同時に流量 1 0 s c c mの酸素ガスを 1時間導入した。 この 酸素ガスの導入は、プロパンガスの導入により s i Cが生成された際に、 過剰の炭素が試料表面に付着するので、 この過剰炭素を酸素と反応せし めて co2を発生させ、 効果的に当該過剰炭素を除去するためである。 ついで、 当該酸素の導入を止め、 再び流量 4 S LMの窒素ガスを導入し て、 試料全体が所定の低温、 例えば 8 0°C程度に低下するまで冷却して ウェハを炉外に取り出した。
引き続き、 ウェハを減圧ェピタキシャル成長炉に挿入し、 約 1 X 1 0
— 2 t o r rの減圧下にてジメチルアルミニウムハイ ドライ ドガス 3 s c c m、 アンモニアガス l O O s c c mを当該ェピタキシャル成長炉に 導入しつつ、 ウェハ温度が 4 0 0°Cに達するまで加熱昇温し、 当該温度 で 1分間保持して、 約 3 n m厚の A 1 Nバッファ層を堆積した。 このあ と、 ェピタキシャル成長炉の加熱用ヒーターへの通電を止め、 同時にジ メチルアルミニウムハイ ドライ ドガスおよびアンモニアガスの導入を止 め、 この状態で電気炉の試料全体が所定の低温、 例えば 8 0°C程度に低 下するまで冷却してウェハを炉外に取り出した。
引き続き、 ウェハを減圧ェピタキシャル成長炉に挿入し、 約 1 t o r rの減圧下にて ト リメチルガリ ウムガス 1 s c c m、アンモニアガス 1. 5 S LMを当該ェピタキシャル成長炉に導入しつつ、 ウェハ温度が 9 8 0°Cに達するまで加熱昇温し、 当該温度で 7 5分間保持して、 約 3 0 0 n m厚の G a Nェピタキシャル層を堆積した。 このあと、 ェピタキシャ ル成長炉の加熱用ヒーターへの通電を止め、 同時にト リメチルガリ ウム およびアンモニアガスの導入を止め、 この状態で電気炉の試料全体が所 定の低温、 例えば 8 0°C程度に低下するまで冷却してウェハを炉外に取 り出した。
〔比較例 A l〕
表面 S i層 3の厚みが 3〜 7 nmの （ 1 1 1 ) S I MO X基板 （ S O I — R e f ) を出発材料と して準備し、 当該 S O I基板を試料と して電 気炉に挿入し、 実施例 A 1 と同条件で炭化熱処理を実施した。 この工程 により、 表面 S i層 3が完全に炭化されて、 3〜 7 n m厚の単結晶 S i C層 6へと変成され、 その下層部は直に埋め込み絶縁層 4 と接した構造 となった。 引き続き、 ウェハを減圧ェピタキシャル成長炉に挿入し、 実 施例 A 1 と同条件で約 3 n m厚の A 1 Nバッファ層を堆積した。 引き続 き、 ウェハを減圧ェピタキシャル成長炉に挿入し、 実施例 A 1 と同条件 で、 約 3 0 0 nm厚の G a Nェピタキシャル層を堆積した。
〔実施例 A 2〕 表面 S i層 3の厚みが 1 0〜 1 4 n mの（ 1 1 1 ) S I MO X基板（ S O I _A)、 表面 S i層 3の厚みが 1 8〜 2 2 n mの （ 1 1 1 ) S I MO X基板 （S O I — B) の （ 1 1 1〉 貼り合わせ S O I基板 （S O I _C) を出発材料と して準備し、実施例 A 1 と同条件で炭化熱処理を実施した。 この工程により、 表面 S i層 3は表面側から 3〜 7 n mのシリ コン層が 炭化されて、 3〜 7 n m厚の単結晶 S i C層 6へと変成された。 S O I 一 A、 S O I — B、 S O I — Cは、 それぞれその下層部に、 3〜 1 1 n m、 9〜： I 9 nm、 およそ 9 9 0 0〜： L 1 0 0 n mの残存 S i層 5が残 存した膜構造となった。
引き続き、 ウェハを減圧ェピタキシャル成長炉に挿入し、 約 2 X 1 0 — 4 t o r rの減圧下にてモノメチルシランを 3 s c c mで当該ェピタ キシャル成長炉に導入しつつ、 ウェハ温度が 1 1 5 0°Cに達するまで加 熱昇温し、 当該温度で 1 0分間保持して、 単結晶 S i C層 （シード層） 6上に約 1 0 0 n m厚の単結晶 S i Cェピタキシャル層 7を堆積した。 このあと、 ェピタキシャル成長炉の加熱用ヒーターへの通電を止め、 同時にモノメチルシランガスの導入を止め、 この状態で電気炉の試料全 体が所定の低温、 例えば 8 0°C程度に低下するまで冷却してウェハを炉 外に取り出した。 引き続き、 ゥヱハを減圧ェピタキシャル成長炉に挿入 し、 実施例 A 1 と同条件で約 3 nm厚の A 1 Nバッファ層を堆積した。 引き続き、 ウェハを減圧ェピタキシャル成長炉に挿入し、 実施例 A 1 と 同条件で、 約 3 0 0 n m厚の G a Nェピタキシャル層を堆積した。
〔比較例 A 2〕
表面 S i層 3の厚みが 3〜 7 nmの （ 1 1 1 ) S I MO X基板 （ S O I -R e f ) を出発材料と して準備し、 当該 S O I基板を試料と して電 気炉に挿入し、 実施例 A 1 と同条件で炭化熱処理を実施した。 この工程 により、 表面 S i層 3が完全に炭化されて、 3〜 7 n m厚の単結晶 S i C層 6へと変成され、 その下層部は直に埋め込み絶縁層 4と接した構造 となった。
引き続き、 ウェハを減圧ェピタキシャル成長炉に挿入し、 実施例 A 2 と同条件で約 1 0 0 n m厚の単結晶 S i Cェピタキシャル層 7を堆積し た。 引き続き、 ゥヱハを減圧ェピタキシャル成長炉に挿入し、 実施例 A 1 と同条件で約 3 n m厚の A 1 Nバッファ層を堆積した。 引き続き、 ゥ ェハを減圧ェピタキシャル成長炉に挿入し、 実施例 A 1 と同条件で、 約 3 0 0 n m厚の G a Nェピタキシャル層を堆積した。
〔実施例 A 1および比較例 A 1の単結晶 S i C層形成直後の評価〕 実施例 A 1ならびに比較例 A 1 の製法による、 単結晶 S i C層 6 (シ ード層） 形成直後の各サンプルについて、 断面 T E M像観察による評価 を行った。
S O I - R e f を出発材料とした比較例 A 1 の製法における、 単結晶 S i C層 6 (シード層） 形成直後のサンプルの断面 T E M像を図 4に示 す。 約 5 n m厚の単結晶 S i C層 6 (シード層） が埋め込み絶縁層 4上 に直に形成されているが、 埋め込み絶縁層 4上部の界面に約 1 0 n mの 大きなうねりが発生した。 これに伴い、 単結晶 S i C層 6 (シード層） 自体にも約 1 0 n m程度のうねりが見られ、 断面 T E Mによる格子像で は明らかな S i C配向性のみだれが見られた。
S O I — Aを出発材料とした実施例 A 1 の製法における、 単結晶 S i C層 6 (シード層） 形成直後のサンプルの断面 T E M像を図 5に示す。 3〜 7 n m厚の単結晶 S i C層 6 (シード層） の下層部に、 3〜： L 1 n m厚の残存 S i層 5が残されており、 これにより、 その下部の埋め込み 絶縁層 4との界面 8の平坦性が改善され、 同界面 8の うねりを 3 n m未 満に低減化できた。 これに伴い、 単結晶 S i C層 6 (シード層） のうね り も、 前記界面 8のうねり と概ね同等の 3 n m未満のレベルに抑えられ た。 断面 T E Mによる格子像においても、 比較例に比べて S i Cの配向 性に改善がみられた。
S O I — Bを出発材料と した実施例 A 1 の製法における、 単結晶 S i C層 6 (シード層） 形成直後のサンプルの場合にも、 同様に残存 S i層 5が残されており、 これにより、 その下部の埋め込み絶縁層 4 との界面 8の平坦性が改善され、同界面 8のうねりを 3 n m未満に低減化できた。 断面 T E Mによる格子像においても、 比較例に比べて S i Cの配向性に 改善がみられた。 これに伴い、 単結晶 S i C層 6 (シード層） のうねり も、前記界面 8のうねり と概ね同等の 3 n m未満のレベルに抑えられた。 断面 T E Mによる格子像においても、 比較例に比べて S i Cの配向性に 改善がみられた。 下記の表 A 1に、 実施例 A 1および比較例 A 1の S i Cシー ド層形成直後の評価結果を纏める。 表 A 1
Figure imgf000025_0001
〔実施例 A 2および比較例 A 2の S i Cェピタキシャル層形成直後の評 価〕
実施例 A 2ならびに比較例 A 2の製法による S i Cェピタキシャル層 形成直後のサンプルについて、 断面 T E M像の観察による評価、 および X線回折口ッキングカーブ法による評価を行った。 S O I —Aを出発材料と した実施例 A 2の製法による、 S i Cェピタ キシャル層形成直後のサンプルの断面 T E M像を図 6に示す。 約 1 0 0 n m厚の単結晶 S i Cェピタキシャル層 7が単結晶 S i C層 6 (シード 層） の上部に形成され、 その下層部には、 3〜 7 n m厚の残存 S i層 5 が残されている。 実施例 A 1で示した埋め込み絶縁層 4上部界面 8の良 好な平坦性は、 引き続き S i Cェピタキシャル工程を実施した後にも維 持されていた。
同様に、 S O I — Bを出発材料と した場合にも、 埋め込み絶縁層 4上 部界面 8の良好な平坦性は S i Cェピタキシャル工程を実施した後も維 持されていることが確認された。
実施例 A 2ならびに比較例 A 2の製法による単結晶 S i Cェピタキシ ャル層 7について、 X線回析ロッキングカーブ法により、 S i C ( 1 1 1 ) ピークの半値幅を評価した。 下記の表 A 2に評価結果を纏める。 実 施例 A 2による単結晶 S i Cェピタキシャル層 7の半値幅は、 比較例 A 1の試料上に同条件で形成した単結晶 S i Cェピタキシャル層 7の半値 幅の約 7 0 %の値であり、 単結晶 S i C層 6 (シード層） の下部に残存 S i層 5を残したことにより、 単結晶 S i Cェピタキシャル層 7の結晶 品質が改善することが確認された。 表 A 2
Figure imgf000026_0001
〔実施例 A l 、 A 2および比較例 A 1 、 A 2の G a Nェピタキシャル層 形成後の評価〕 実施例 A l 、 A 2ならびに比較例 A 1 、 A 2の製法による G a Nェピ タキシャル層形成後のサンプルについて、 断面 T E M像の観察による評 価、 および X線回折口ッキングカーブ法による評価を行った。
S O I — Aを出発材料と した実施例 A 2の製法による、 G a Nェピタ キシャル層形成後のサンプルの断面 T E M像を図 7に示す。 約 3 0 O n m厚の単結晶 G a Nェピタキシャル層が、 約 3 n m厚の A 1 Nバッファ 層を介して、 約 l O O n m厚の単結晶 S i Cェピタキシャル層 7 と単結 晶 S i C層 6 (シ一ド層） の上部に形成され、 その下層部に、 約 7 n m 厚の残存 S i層 5が残されている。 図 6で示した埋め込み絶縁層 4上部 界面 8の良好な平坦性は、 引き続き G a Nェピタキシャル工程を実施し た後にも維持されていた。
同様に、 S O I — Aを出発材料と した実施例 A 1の製法、 ならびに S O I 一 Bを出発材料と した実施例 A 1および実施例 A 2の製法による、 G a Nェピタキシャル層形成後のサンプルにおいても、 図 6で示した埋 め込み絶縁層 4上部界面 8の良好な平坦性は、 G a Nェピタキシャルェ 程を実施した後も維持されていた。
実施例 A l 、 A 2および比較例 A 1 、 A 2の各 G a Nェピタキシャル 層について、 X線回折ロッキングカーブ法により、 G a N ( 0 0 0 4 ) ピークの半値幅を評価した。 下記の表 A 3および A 4に評価結果を纏め る。 表 A 3
出発材料 S0I-A S0I-B SOI-Ref
X線回折による GaN (0004)ピーク半値幅 0. 8 0. 8 1
(SOI-Ref の半値幅で規格化） 表 A 4
Figure imgf000028_0001
実施例 A l、 A 2による当該 G a Nェピタキシャル層の半値幅は、 比 較例 A l、 A 2の試料上に上記と同条件で形成した G a Nェピタキシャ ル層の半値幅の約 7 0〜 8 0 %の値であり、 単結晶 S i C層 6 (シード 層） の下部に残存 S i層 5を残したことにより、 G a Nェピタキシャル 層の結晶品質が改善することが確認された。
図 8は、 本発明の単結晶 S i C基板の製造方法の一実施の形態を示す 図である。
この単結晶 S i C基板の製造方法は、 まず、 所定厚さの表面 S i層 3 と埋め込み絶縁層 4 とを有する S i基板 1を準備し、 上記 S i基板 1の 表面 S i層 3の厚みを 6 η π！〜 4 0 n m程度に薄膜化する（図 8 ( A ) )。 つぎに、 上記 S i基板 1を炭素系ガス雰囲気中で加熱して上記表面 S i 層 3を単結晶 S i C層 6に変成させる （図 8 ( B ) )。 このとき、 埋め込 み絶縁層 4 との界面 8近傍の S i層を残存 S i層 5 と して残すことが行 なわれる。 ついで、 上記単結晶 S i C層 6をシード層と してェピタキシ ャル成長により、 単結晶 S i Cェピタキシャル層 7を成長させる （図 8 ( C ) )。 以下、 各工程について詳しく説明する。
上記 S i基板 1は、 S i母材 2の表面近傍に、 埋め込み絶縁層 4 と し て所定厚みの S i O 2層が形成され、 表面に所定厚さの表面 S i層 3が 形成されたものである。 上記埋め込み絶縁層 4の厚みは、 約 1〜2 0 0 n m程度の厚みになるよう設定されている。
ついで、 上記 S i基板 1の表面 S i層 3の厚みを薄く し薄膜化する。 この薄膜化は、 例えば、 S i基板 1を酸化雰囲気で加熱処理することに より、 埋め込み絶縁層 4との界面 8近傍に所望厚みの S i層を残存させ るよう、 表面 S i層 3の表面から所定深さを酸化させて酸化物層 9を形 成したのち、 表面の酸化物層 9をフッ化水素酸等でエッチングすること により除去し、 界面 8近傍に残存させた所望厚みの S i層を露出させる ことにより薄膜化することが行われる。
このとき、 薄膜化した表面 S i層 3の厚みは、 6 n m〜4 0 n m程度 に設定するのが好ましく、 より好ましいのは 8 η π！〜 3 O n m程度であ り、 さらに好ましいの 1 0 η π！〜 2 7 n m程度である。
上記薄膜化した表面 S i層 3の厚みが 6 n m未満では、 その後の変成 工程によって十分な厚みの残存 S i層 5を残すことができないうえ、 十 分な厚みの一次単結晶 S i C層 6も生成することができないからである。 また、 上記薄膜化した表面 S i層 3の厚みが 4 0 n mを超えると、 後述 する変性処理に時間を要することとなったり、 残存 S i層 5の厚みが厚 くなりすぎて上記界面 8近傍にボイ ド等の欠陥が生じやすくなったりす るからである。
上記薄膜化後の表面 S i層 3の厚みは、 S i基板 1を酸化雰囲気で加 熱処理して酸化物層 9を形成するときの雰囲気、 温度、 時間等の酸化処 理条件を調整し、 もともとの表面 S i層 3の厚みに対して形成させる酸 化物層 9の厚みを調整することにより設定することができる。
つぎに、 上記 S i基板 1を炭素系ガス雰囲気中で加熱して上記表面 S i層 3を単結晶 S i C層 6に変成させる。 上記変成工程は、 例えば、 図 9に示す装置により行われる。 この装置 は、 ヒータ 1 1を有する加熱炉 1 0 と、 上記加熱炉 1 0内に導入される 雰囲気ガス （水素ガス G 1および炭化水素ガス G 2 ) を貯留するボンべ 1 3 , 1 4 とを備えている。 1 2は水素ガス G 1 と炭化水素ガス G 2 と を混合して混合ガスと して加熱炉 1 0に供給する混合器である。
上記装置により、 上記 S i基板 1 を加熱炉 1 0内に設置し、 上記加熱 炉 1 0内に水素ガス G 1 と炭化水素系ガス G 2 との混合ガス （G 1 + G 2 ) を供給しながら、 加熱炉 1 0内の雰囲気温度を上昇させて、 前記 S i基板 1の表面 S i層 3を単結晶 S i C層 6に変成させることが行われ る。
より詳しく説明すると、 上記 S i基板 1を加熱炉 1 0内に設置して、 加熱炉 1 0内に水素ガス G 1に対して炭化水素系ガス G 2を 1体積％の 割合で混合した混合ガス （G 1 + G 2 ) を供給する。 また、 この混合ガ ス （G 1 + G 2 ) の供給と同じく して、 加熱炉 1 0内の雰囲気温度を 5 0 0 °C〜シリ コンの溶融点未満、 好ましくは 1 2 0 0〜 1 4 0 5 °Cに加 熱する。 この加熱によって、 S i基板 1の表面 S i層 3を単結晶 S i C 層 6に変成させる。
ここで、 前記水素ガス G 1はキャリアガスであり、 炭化水素ガス G 2 と しては例えばプロパンガスを使用する。 例えば、 水素ガス G 1のボン ベ 1 3からの供給量が 1 0 0 0 c c .分であったならば、 炭化水素ガス G 2のボンべ 1 4からの供給量を 1 0 c c Z分とする。 単結晶 S i C層 6の厚みは、 同層の欠損欠陥の低減ならびに 3次元成長抑制のため、 3 n m〜 2 0 n m程度に設定することが好ましく、 より好ましいのは 4 n π！〜 1 0 n m程度であり、 さらに好ましいのは 5 η π！〜 7 n m程度であ る。
このとき、 表面 S i層 3における表面 S i層 3 と埋め込み絶縁層 4 と の界面 8近傍領域に残存 S i層 5を残すことが行なわれる。 上記残存 S i層 5の厚みは、 3〜 2 0 n mに設定するのが好ましく、 より好ましい のは 3〜 1 7 n mである。 上記残存 S i層 5の厚みが 3 n m未満だと、 残存 S i層 5と埋め込み絶縁層 4との界面 8の平坦性を向上させる効果 に乏しく、 上記残存 S i層 5の厚みが 2 0 n mを超えると、 上記界面 8 近傍にボイ ド等の欠陥が生じやすくなるからである。
上記残存 S i層 5の厚みは、 変性処理の雰囲気、 温度、 時間等の条件 を調節することにより、 薄膜化したときの表面 S i層 3の厚みに対して 形成させる単結晶 S i C層 6の厚みを調節することにより設定すること ができる。
必要に応じて、 上記工程を過剰に行って単結晶 S i C層 6を上記単結 晶 S i C層 6の上に堆積させることが行われる。 上記工程を過剰に行う (例えば数分〜数時間継続させる） ことにより、 上記単結晶 S i C層 6 の上に炭素薄膜が堆積される。
ついで、 上記単結晶 S i C層 6をシード層としてェピタキシャル成長 により、 単結晶 S i Cを成長させ、 単結晶 S i Cェピタキシャル層 7を 堆積させる。
上記ェピタキシャル成長は、 例えば、 下記の条件により単結晶 S i C を成長させることができる。 すなわち、 単結晶 S i C層 6が形成された S i基板 1を処理チャンバ一内に配置し、 上記処理チャンバ一内にモノ メチルシランまたはシランおよびプロパン等の炭化水素系ガスとを含有 する原料ガスを、 大気圧以下の圧力下において約 l〜1 0 0 0 s c c m 程度のガス流量で供給しながら、温度 5 0 0 °C〜シリコンの溶融点未満、 好ましくは 8 0 0〜： 1 4 0 5 °Cで処理することにより、 上記単結晶 S i C層 6をシード層としてェピタキシャル成長により、 単結晶 S i Cを成 長させることができる。 ここで、 上記変性処理ゃェピタキシャル成長で形成される S i Cゃ埋 め込み絶縁層 4 ( S i O 2 ) を構成する S i分は、 高温化において一部 が c o 2となって昇華すると考えられる。 また、 S i Cと S i O 2が接触 した状態で高温化に晒されると、 S i Cと S i O 2との間で相互変性す ると考えられる。
このとき、 単結晶 S i C層 6と埋め込み絶縁層 4 ( S i O 2 ) との間 に残存 S i層 5が存在しなければ、 単結晶 S i C層 6を構成する S i C の一部が S i O 2に変性したり、 反対に埋め込み絶縁層 4を構成する S i O 2—部が S i Cに変性したりすることが起こって、 結果的に、 単結 晶 S i C層 6 と埋め込み絶縁層 4の界面の平坦性が崩れ、 「うねり」 にな つて現れるものと考えられる。
そこで、 本発明のように、 変性処理後に単結晶 S i C層 6と埋め込み 絶縁層 4 ( S i O 2 ) の間に、 適切な厚みの残存 S i層 5を存在させる ことにより、 上記のような S i Cと S i O 2と相互変性が防止され、 残 存 S i層 5 と埋め込み絶縁層 4との界面 8の平坦性が維持されるものと 考えられる。 また、 変性処理後に単結晶 S i C層 6に何らかの欠陥があ つた場合でも、 残存 S i層 5の存在により欠陥が埋め込み絶縁層 4まで 至らず、 S iの昇華を防止し、 残存 S i層 5と埋め込み絶縁層 4との界 面 8の平坦性が維持されるものと考えられる。
残存 S i層 5と埋め込み絶縁層 4 との界面 8の平坦性が維持されると、 変性処理によって得られる単結晶 S i C層 6の厚みも平坦化し、 結晶面 がそろつた状態になると考えられる。 そうすると、 その後にェピタキシ ャル成長によって単結晶 S i Cを成長させた場合にも、 そろった状態の S i Cの結晶性が維持されるため、 従来よりもはるかにきれいな単結晶 で膜厚も均一な単結晶 S i Cェピタキシャル層 7が得られるようになる。 このようにすることにより、 上記単結晶 S i C層 6 と埋め込み絶縁層 4との界面 8近傍に残存 S i層 5が形成されていることから、 その下部 の埋め込み絶縁層 4との界面 8の平坦性が大幅に改善され、 界面の 「う ねり」 を大幅に小さくできる。 埋め込み絶縁層 4と残存 S i層 5との界 面 8の平坦性が向上することから、 表面に形成される単結晶 S i C層 6 自体に発生する 「うねり」 も大幅に低減される。 このよ うに、 うねりの 少ない単結晶 S i C層 6が形成されることから、 半導体デバイスとして の性能を大幅に向上させる。
また、 上記埋め込み絶縁層 4との界面 8近傍に残存 S i層 5が残され た単結晶 S i C基板に対しェピタキシャル成長させることにより、 表面 の単結晶 S i C層 6の上層にさらに単結晶 S i Cを成長させる場合には、 このように、 単結晶 S i C層 6の上層にさらにェピタキシャル成長によ つて S i Cを形成する際にも、成長する S i Cの結晶性が向上するため、 きれいな単結晶で厚みも均一な S i Cが得られるようになる。
また、 上記残存 S i層 5の厚みが 3〜 2 0 n mである場合には、 埋め 込み絶縁層 4と残存 S i層 5との界面 8および単結晶 S i C層 6自体の 平坦性を向上させる効果が十分に得られるとともに、 単結晶 S i C層 6 の下層にボイ ド等の欠陥がほとんど生じず、 良好な半導体デバイスが得 られる。 実施例 B
つぎに、 本発明の単結晶 S i C基板の製法の実施例 Bについて説明す る。
〔実施例 B l〕
表面 S i層 3の厚みが 1 0〜 1 4 n mの（ l l l ) S I MO X基板（ S O I — A)、 表面 S i層 3の厚みが 1 8〜 2 2 nmの （ 1 1 1 ) S I MO X基板（S O I — B)、表面 S i層 3の厚みが 9 9 0 0〜 1 l O O n mの ( 1 1 1 ) 貼り合わせ S O I基板 （S O I — c ) を出発材料と して準備 した。 上記各 S O I基板を試料として電気炉に挿入し、 プロパンガスと 水素ガスとをそれぞれ流量 1 0 0 s c c m及び 1 0 S LMで当該電気炉 に導入しつつ、 電気炉内雰囲気が 1 2 5 0°Cに達するまで加熱昇温し、 当該温度で 1 5分間保持した。
この工程により、 表面 S i層 3は表面側から 3〜7 11 111の 3 iが炭化 されて、 3〜 7 n m厚の単結晶 S i C層 6 (シード層）へと変成された。 S O I _A、 S O I _B、 S O I — Cは、 それぞれ単結晶 S i C層 6 (シ 一ド層）の下層に 3〜l l n m、 9〜： 1 7 nm、 およそ 9 9 0 0〜1 1 0 0 n mの残存 S i層 5が存在する膜構造となった。
このあと、 電気炉の加熱用ヒーターへの通電を止め、 同時に当該両ガ スの導入を止める一方で、 流量 1 0 S LMの窒素を炉内に導入して当該 両ガスと置換した。 この状態で電気炉の雰囲気温度が 7 0 0°Cになるま で冷却した後、 当該雰囲気温度を 7 0 0°Cに保持したまま窒素ガスの導 入を止め、 同時に流量 1 0 s c c mの酸素ガスを 1時間導入した。 この 酸素ガスの導入は、プロパンガスの導入により S i Cが生成された際に、 過剰の炭素が試料表面に付着するので、 この過剰炭素を酸素と反応せし めて C O 2を発生させ、 効果的に当該過剰炭素を除去するためである。 ついで、 当該酸素の導入を止め、 再び流量 4 S LMの窒素ガスを導入し て、 試料全体が所定の低温、 例えば 8 0°C程度に低下するまで冷却して ウェハを炉外に取り出した。
〔比較例 B 1〕
表面 S i層 3の厚みが 3〜7 n mの （ 1 1 1 ) S I MO X基板 （ S O I - R e f ) を出発材料として準備し、 当該 S O I基板を試科として電 気炉に挿入し、 実施例 B 1 と同条件で変性処理である炭化熱処理を実施 した。 この工程により、 表面 S i層 3が完全に炭化されて、 3〜 7 n m 厚の単結晶 S i C層 6 (シード層）へと変成され、 その下層には直に接す る埋め込み絶縁層 4が存在する構造となった。 〔実施例 B 1および比較例 B 1の評価〕
実施例 B 1ならびに比較例 B 1の製法による各単結晶 S i C層 6につ いて、 断面 T E M像観察による評価を行った。
S O I - R e f を出発材料とした比較例 B 1の製法による単結晶 S i C層 6 (シード層）の断面 T E M像を図 1 0に示す。 約 5 n m厚の単結晶 S i C層 6 (シード層）が埋め込み絶縁層 4上に直に形成されているが、 埋め込み絶縁層 4上部の界面に約 1 0 n mの大きなうねりが発生してい る。 これに伴い、 単結晶 S i C層 6 (シード層）自体にも約 1 0 n m程度 のうねりが見られ、 断面 T E Mによる格子像では明らかな S i C配向性 のみだれが見られた。
S O I 一 Aを出発材料とした実施例 B 1の製法による単結晶 S i 。層 6 (シード層）の断面 T E M像を図 1 1に示す。 3〜 7 n m厚の単結晶 S i C層 6 (シード層）の下層に、 3〜： L 1 n m厚の残存 S i層 5が残され ており、 これにより、 その下部の埋め込み絶縁層 4との界面 8の平坦性 が改善され、 同界面 8のうねりを 3 n m未満に低減化できた。 これに伴 い、 単結晶 S i C層 6 (シード層）のうねりも、 前記界面 8のうねり と概 ね同等の 3 n m未満のレベルに抑えられた。 断面 T E Mによる格子像に おいても、 比較例 B 1に比べて S i Cの配向性に改善がみられた。
S O I — B、 S O I _ Cを出発材料とした実施例 B 1の製法による S i Cシード層の場合についても、 同様に、 単結晶 S i C層 6の下層に残 存 S i層 5が残されており、 これにより、 その下部の埋め込み絶縁層 4 との界面 8の平坦性が改善され、 同界面 8のうね.りを 3 n m未満に低減 化できた。 断面 T EMによる格子像においても、 比較例 B 1に比べて S i Cの配向性に改善がみられた。 これに伴い、 単結晶 S i C層 6 (シード 層）のうねり も、前記界面 8のうねり と概ね同等の 3 n m未満のレベルに 抑えられた。 断面 T EMによる格子像においても、 比較例 B 1に比べて S i Cの配向性に改善がみられた。 ただし、 S O I — Cを出発材科と し た場合には、 単結晶 S i C層 6(シー ド層）の直下に、 深さ、 横方向サイ ズ共に約 1 0 0 n mの空隙 （ポイ ド） が発生した。 下記の表 B 1に、 実 施例 B 1および比較例 B 1の評価結果を纏める。
表 B
Figure imgf000036_0001
〔実施例 B 2〕
S O I —Aを出発材料と した実施例 B 1の製法による単結晶 S i C層 6 (シード層）形成済のサンプルを、 減圧ェピタキシャル成長炉に挿入し、 約 2 X 1 0 _ 4 t o r r の減圧下にてモノメチルシランを 3 s c c mで 当該ェピタキシャル成長炉に導入しつつ、 ウェハ温度が 1 1 5 0°Cに達 するまで加熱昇温し、 当該温度で 1 0分間保持した。 この工程により、 単結晶 S i C層 6 (シード層）上に約 1 0 0 n m厚の単結晶 S i Cェピタ キシャル層 7が堆積された。 このあと、 ェピタキシャル成長炉の加熱用 ヒーターへの通電を止め、 同時にモノメチルシランガスの導入を止め、 この状態で電気炉の試料全体が所定の低温、 例えば 8 0°C程度に低下す るまで冷却してウェハを炉外に取り出した。 〔比較例 B 2〕
S O I - R e f を出発材料と した比較例 B 1 の製法による単結晶 S i C層 6 (シー ド層）形成済のサンプルを、 減圧ェピタキシャル成長炉に挿 入し、 実施例 B 2 と同条件で、 単結晶 S i C層 6 (シー ド層）上に約 1 0 0 n m厚の単結晶 S i Cェピタキシャル層 7を堆積した。
〔実施例 B 2および比較例 B 2の評価〕
実施例 B 2ならびに比較例 B 2の製法による S i Cェピタキシャル層 について、 断面 T E M像の観察による評価、 および X線回折ロッキング カーブ法による評価を行った。
S O I 一 Aを出発材料と した実施例 B 2の製法による単結晶 S i Cェ ピタキシャル層 7の断面 T E M像を図 1 2に示す。 約 1 O O n m厚の単 結晶 S i Cェピタキシャル層 7が単結晶 S i C層 6 (シード層）の上部に 形成され、 その下層に、 3〜 7 n 1 1 1厚の残存 S i層 5が残されてい る。 図 1 1で示した埋め込み絶縁層 4上部界面 8の良好な平坦性は、 引 き続き S i Cェピタキシャル工程を実施した後にも維持されていた。 同様に、 S O I — B、 S O I — Cを出発材料と した場合にも、 埋め込 み絶縁層 4上部界面 8の良好な平坦性は S i Cェピタキシャル工程を実 施した後も維持されていることが確認された。
実施例 B 2、 ならびに比較例 B 2の製法による各単結晶 S i Cェピタ キシャル層 7について、 X線回析ロッキングカーブ法により、 S i C ( 1 1 1 ) ピークの半値幅を評価した。 下記の表 B 2に評価結果を纏める。 実施例 B 2による単結晶 S i Cェピタキシャル層 7の半値幅は、 比較例 B 1 の試料上に同条件で形成した単結晶 S i Cェピタキシャル層 7の半 値幅の約 7 0〜 8 0 %の値であり、 単結晶 S i C層 6 (シード層）の下部 に残存 S i層 5を残したことにより、 単結晶 S i Cェピタキシャル層 7 の結晶品質が改善することが確認された。 表 B 2
Figure imgf000038_0001
産業上の利用可能性
本発明は、 大規模集積回路等に用いる半導体基板の製造等に適用する ことができる。

Claims

請 求 の 範 囲
1 . 所定厚さの表面 S i層と埋め込み絶縁層とを有する S i基板を準備 する工程と、
上記 S i基板を炭素系ガス雰囲気中で加熱して上記表面 S i層を単結 晶 S i C層に変成させる際に、 上記埋め込み絶縁層との界面近傍の S i 層を残存 S i層と して残す工程と、
表面の単結晶 S i Cに対してさらに窒素化合物半導体をェピタキシャ ル成長させる工程とを行なう ことを特徴とする窒素化合物半導体基板の 製造方法。
2 . 上記変性させた単結晶 S i C層の上に、 さらに単結晶 S i Cをェピ タキシャル成長させ、 上記ェピタキシャル成長させた単結晶 S i Cに対 して窒素化合物半導体をェピタキシャル成長させる請求項 1記載の窒素 化合物半導体基板の製造方法。
3 . 上記残存 S i層の厚みが 3〜 2 0 n mである請求項 1または 2記載 の窒素化合物半導体基板の製造方法。
4 . 埋め込み絶縁層を有する単結晶 S i基板の上記埋め込み絶縁層より 表面側に単結晶 S i C層が形成され、 上記単結晶 S i C層と埋め込み絶 縁層との界面近傍に S i層が形成されるとともに、 上記単結晶 S i C層 の上に窒素化合物半導体層が形成されたことを特徴とする窒素化合物半 導体基板。
5 . 所定厚さの表面 S i層と埋め込み絶縁層とを有する S i基板を準備 し、 上記 S i基板を炭素系ガス雰囲気中で加熱して上記表面 S i層を単 結晶 S i C層に変成させる単結晶 S i C基板の製造方法であって、 上記 表面 S i層を単結晶 S i C層に変成させる際に、 埋め込み絶縁層との界 面近傍の S i層を残存 S i層と して残すことを特徴とする単結晶 S i C 基板の製造方法。
6 . 上記埋め込み絶縁層との界面近傍に残存 S i層が残された単結晶 S i C基板に対しェピタキシャル成長させることにより、 表面の単結晶 S i C層の上層にさらに単結晶 S i Cを成長させる請求項 5記載の単結晶 S i C基板の製造方法。
7 . 上記残存 S i層の厚みが 3〜 2 0 n mである請求項 5または 6記載 の単結晶 S i C基板の製造方法。
8 . 埋め込み絶縁層を有する単結晶 S i基板の上記埋め込み絶縁層より 表面側に、 単結晶 S i C層が形成された単結晶 S i C基板であって、 上 記単結晶 S i C層と埋め込み絶縁層との界面近傍に S i層が形成されて いることを特徴とする単結晶 S i 。基板。
PCT/JP2009/060823 2008-06-10 2009-06-09 窒素化合物半導体基板の製造方法および窒素化合物半導体基板、単結晶ＳｉＣ基板の製造方法および単結晶ＳｉＣ基板 WO2009151133A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/997,013 US8563442B2 (en) 2008-06-10 2009-06-09 Method for manufacturing nitrogen compound semiconductor substrate and nitrogen compound semiconductor substrate, and method for manufacturing single crystal SiC substrate and single crystal SiC substrate
CN2009801216250A CN102057463B (zh) 2008-06-10 2009-06-09 氮化合物半导体基板的制造方法和氮化合物半导体基板、单晶SiC基板的制造方法和单晶SiC基板
EP09762563.6A EP2296169B1 (en) 2008-06-10 2009-06-09 Method for manufacturing nitrogen compound semiconductor substrate, nitrogen compound semiconductor substrate, method for manufacturing single crystal sic substrate, and single crystal sic substrate

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008151434A JP2009302098A (ja) 2008-06-10 2008-06-10 窒素化合物半導体基板の製造方法および窒素化合物半導体基板
JP2008-151433 2008-06-10
JP2008151433A JP2009302097A (ja) 2008-06-10 2008-06-10 単結晶ＳｉＣ基板の製造方法および単結晶ＳｉＣ基板
JP2008-151434 2008-06-10

Publications (1)

Publication Number Publication Date
WO2009151133A1 true WO2009151133A1 (ja) 2009-12-17

Family

ID=41416834

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/060823 WO2009151133A1 (ja) 2008-06-10 2009-06-09 窒素化合物半導体基板の製造方法および窒素化合物半導体基板、単結晶ＳｉＣ基板の製造方法および単結晶ＳｉＣ基板

Country Status (6)

Country Link
US (1) US8563442B2 (ja)
EP (1) EP2296169B1 (ja)
KR (1) KR20110015009A (ja)
CN (1) CN102057463B (ja)
TW (1) TWI457476B (ja)
WO (1) WO2009151133A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016047534A1 (ja) * 2014-09-24 2016-03-31 エア・ウォーター株式会社 ＳｉＣ層を備えた半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6248532B2 (ja) * 2013-10-17 2017-12-20 セイコーエプソン株式会社 ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置
JP2018101721A (ja) 2016-12-21 2018-06-28 株式会社ニューフレアテクノロジー 気相成長方法
CN112005344B (zh) * 2018-04-27 2023-11-17 东京毅力科创株式会社 基板处理系统和基板处理方法
CN113957535B (zh) * 2021-10-19 2022-12-27 林健峯 一种在硅衬底上形成单晶碳化硅薄膜的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268460A (ja) * 2004-03-18 2005-09-29 Air Water Inc 単結晶ＳｉＣ基板の製造方法および単結晶ＳｉＣ基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563428A (en) * 1995-01-30 1996-10-08 Ek; Bruce A. Layered structure of a substrate, a dielectric layer and a single crystal layer
US5759908A (en) * 1995-05-16 1998-06-02 University Of Cincinnati Method for forming SiC-SOI structures
US7514339B2 (en) * 2007-01-09 2009-04-07 International Business Machines Corporation Method for fabricating shallow trench isolation structures using diblock copolymer patterning

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268460A (ja) * 2004-03-18 2005-09-29 Air Water Inc 単結晶ＳｉＣ基板の製造方法および単結晶ＳｉＣ基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MOLLER H ET AL.: "Suppression of Si cavities at the SiC/Si interface during epitaxial growth of 3C-SiC on silicon-on-insulator", JOURNAL OF THE ELECTROCHEMICAL SOCIETY, vol. 148, no. 1, 2001, pages G16 - G24, XP008146557 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016047534A1 (ja) * 2014-09-24 2016-03-31 エア・ウォーター株式会社 ＳｉＣ層を備えた半導体装置

Also Published As

Publication number Publication date
KR20110015009A (ko) 2011-02-14
CN102057463A (zh) 2011-05-11
EP2296169B1 (en) 2017-08-09
EP2296169A1 (en) 2011-03-16
US8563442B2 (en) 2013-10-22
TWI457476B (zh) 2014-10-21
US20110089433A1 (en) 2011-04-21
EP2296169A4 (en) 2012-04-25
TW201005141A (en) 2010-02-01
CN102057463B (zh) 2012-11-07

Similar Documents

Publication Publication Date Title
US8202793B2 (en) Inclusion-free uniform semi-insulating group III nitride substrates and methods for making same
US8986448B2 (en) Method of manufacturing single crystal 3C-SiC substrate and single crystal 3C-SiC substrate obtained from the manufacturing method
CN101217110B (zh) Ⅲ族氮化物半导体衬底及其生产工艺
CN105655238A (zh) 基于石墨烯与磁控溅射氮化铝的硅基氮化镓生长方法
US8906786B2 (en) Method for producing single crystal SiC substrate and single crystal SiC substrate produced by the same
WO2009151133A1 (ja) 窒素化合物半導体基板の製造方法および窒素化合物半導体基板、単結晶ＳｉＣ基板の製造方法および単結晶ＳｉＣ基板
CN113658848A (zh) 半导体基板的制造方法、soi晶圆的制造方法及soi晶圆
JP4511378B2 (ja) ＳＯＩ基板を用いた単結晶ＳｉＣ層を形成する方法
CN117672815A (zh) 一种SiC外延片及其制备方法
EP4299802A1 (en) Nitride semiconductor substrate and manufacturing method therefor
WO2012029216A1 (ja) 化合物半導体の製造方法
JP6163024B2 (ja) 基板の製造方法
JP2009302098A (ja) 窒素化合物半導体基板の製造方法および窒素化合物半導体基板
CN113841260A (zh) 具有n掺杂中间层的半导体基板
JP2009302097A (ja) 単結晶ＳｉＣ基板の製造方法および単結晶ＳｉＣ基板
JP7259906B2 (ja) ヘテロエピタキシャルウェーハの製造方法
JP2024042982A (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
CN115148581A (zh) 一种外延片制备方法、外延片及高电子迁移率晶体管

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980121625.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09762563

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
REEP Request for entry into the european phase

Ref document number: 2009762563

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2009762563

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20107027583

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 12997013

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE