CN113841260A - 具有n掺杂中间层的半导体基板 - Google Patents

具有n掺杂中间层的半导体基板 Download PDF

Info

Publication number
CN113841260A
CN113841260A CN201980091936.0A CN201980091936A CN113841260A CN 113841260 A CN113841260 A CN 113841260A CN 201980091936 A CN201980091936 A CN 201980091936A CN 113841260 A CN113841260 A CN 113841260A
Authority
CN
China
Prior art keywords
layer
group
gan
doped
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980091936.0A
Other languages
English (en)
Inventor
弗洛里安·唐迪耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ivy Engineering Co ltd
Original Assignee
Saint Gobain Lumilog SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saint Gobain Lumilog SAS filed Critical Saint Gobain Lumilog SAS
Publication of CN113841260A publication Critical patent/CN113841260A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种制造第13族氮化物的单晶半导体材料的方法，其包括以下步骤：a)通过外延生长在起始基板上沉积第一层第13族氮化物，优选GaN，b)供应n掺杂剂气体和在第一层上通过外延生长沉积第二层第13族氮化物，优选GaN，所述沉积包括材料凹陷区域，c)停止供应掺杂剂气体，并在前一掺杂层上通过外延生长沉积第三层第13族氮化物，优选GaN。

Description

具有n掺杂中间层的半导体基板
技术领域
本发明涉及制造基于元素周期表第13和第15族元素的半导体材料(例如氮化镓GaN)的基板和晶片的一般技术领域。
这些晶片作为用于制造半导体结构，例如发光二极管(LED)、激光二极管(LD)、用于电力电子的垂直晶体管、用于电力电子或电信(射频)的水平晶体管、电流整流器二极管或传感器。
背景技术
当前用于制造基于第13或IIIA族元素的氮化物的半导体材料基板的工艺依赖于气相沉积技术，特别是异质外延，其包括在不同属性的起始基板(例如蓝宝石基板)上生长晶体(例如氮化镓GaN晶体)。
这些方法涉及来自至少两种能够在沉积之前相互作用的不同气态组分的注入系统。
可以提及众所周知的方法，例如：
-金属有机气相外延(MOVPE)，
-氢化物气相外延(HVPE)，
-封闭空间蒸汽传输(CSVT)外延，
-陶瓷气相沉积等。
所谓的3D生长工艺或例如三维横向生长允许位错密度降低到小于107/cm2。
在三维生长条件下，HVPE生长前沿具有垂直于生长前沿的面和倾斜于生长前沿的面。关于垂直于生长前沿的面，这些是由基面(0001)形成的面。众所周知，这些面比可能存在的各种倾斜面(非基面，指数hkil，其中h≠0和k≠0和i≠0)包含更少的氧。n型掺杂的这种差异导致一些区域比其他区域更具抗性或具有不同的光学特性。在例如通过矫正和/或抛光进行成型以获得二维表面之后，可以观察到光学和/或电学特性的不均匀性。
此外，晶格可以具有尺寸大于10μm的宏观夹杂物，主要由孪晶、畴反转或甚至多晶体组成。
此外，无论3D或2D生长模式中的工艺如何，起始基板上不可避免地存在缺陷或污染会导致大于100μm的材料凹陷，称为凹坑。这种类型的缺陷，特别是永久性空洞或凹坑，在与生长方向相反的方向上具有减小的横截面，并且随着沉积物厚度的增加其宽度和深度增加。这些空洞形成了数百微米宽的倒置大金字塔。在这些空洞的顶点，结晶基质可以显示出晶体缺陷和高位错密度。
在生长过程中产生的所有这些缺陷都会导致最终晶片中的缺陷(掺杂异质性和晶体缺陷，很高的位错密度)，这将在电子和/或光电器件的制造过程中引起故障。
为了改善基板的电子特性，例如US2006255339A1公开了浓度为0.7×1018至约3×1018/cm3同时具有至少1.5W/cm.K的热导率的n掺杂GaN晶体，以便能够配备装置，特别是功率超过1W的二极管。即使在本申请中仅提供了具有Si掺杂的示例，诸如Si、O、Ge、C等掺杂剂也可以单独使用或组合使用。
US20110175200A1提出了一种HVPE生长工艺，在该工艺中，通过在反应室内添加GeCl4使晶体掺杂Ge，以获得更具电子传导性的晶体，以补偿当生长速率高于450μm/h时观察到的电阻率突然增加。然而，这样的生长速率导致宏观夹杂物的高表面密度和较低的晶体质量。
US9461121B2要求保护一种通常通过混合Ga和掺杂剂输入物进行气相生长来改善GaN晶体内的n-掺杂剂分布的方法。通过在与HCl反应之前预混合掺杂剂和Ga或在反应室内作为单个管道混合掺杂剂和卤化镓，可以实现均匀地引入反应器。掺杂剂浓度的均匀性是通过显微拉曼、微波探测光电导(MDP)或微光致发光来测量的。均匀性水平和方法数据表明，这显然是具有2D生长的HVPE工艺，因此不能为3D生长工艺提供解决方案。
因此需要第13族或III族氮化物材料，特别是第13族或III族氮化物材料的基板和晶片，更特别是由GaN构成的晶片和基板，其具有大的厚度，通常厚度大于100微米，甚至400微米或更高，更均匀并且同时具有：
-宏观夹杂物的低表面密度，通常小于5cm-2，优选小于4cm-2，或甚至小于1cm-2，
-晶体质量，通过以下测量：GaN(0001)平面的在对称条件下角ω附近的(002)线的X射线衍射(XRD)峰的半高宽，其低于130弧秒，优选低于100弧秒，更优选低于90弧秒；和GaN(0001)膜的在倾斜条件下角ω附近的201线的X射线衍射(XRD)峰的半高宽，其低于240弧秒，优选低于140弧秒，和
-改进的电子特性，通常平均电阻率小于25mohm.cm，甚至小于20mohm.cm。
发明内容
就此而言，本发明的目的是一种制造第13族氮化物的单晶半导体材料的方法，其包括以下步骤：
a)通过外延生长在起始基板上沉积第一层第13族氮化物(优选GaN)，
b)供应n掺杂剂气体和在第一层上通过外延生长沉积第二层第13族氮化物(优选GaN)，所述沉积包括材料凹陷区域，
c)停止供应掺杂剂气体，并在前一掺杂层上和第二层的凹陷区域中通过外延生长沉积第三层第13族氮化物(优选GaN)，从而使第二层的凹陷区域被第三层的沉积填充。
作为说明，除非另有说明，文中提及的化学元素浓度均为原子浓度。
有利地，但是任选地，根据本发明的方法还可以包括以下特征中的至少一个：
-n掺杂剂气体包含至少一种周期表第14族的化学元素。
-周期表第14族的化学元素是：锗，由固体源、GeCl4、锗烷、四甲基锗和异丁基锗烷及其衍生物形成；和/或硅，由固体来源、硅烷、二氯硅烷、四氯化硅及其衍生物形成。
-n-掺杂剂气体以气相与氯化镓气流混合。
-外延生长由HVPE以低于450μm/h的生长速率实现，以保证宏观夹杂物的低表面密度并确保令人满意的晶体质量。
-通过HVPE执行外延生长沉积步骤。
-分离起始基板以获得自支撑第13族氮化物单晶半导体材料的步骤。
-自支撑第13族氮化物单晶半导体材料的制造；所述材料包括：
ο第13族氮化物(优选GaN)层，掺杂有预定厚度的n掺杂剂，并具有材料凹陷区域；
ο未掺杂的第13族氮化物(优选GaN)层，设置在掺杂层上和掺杂层的材料凹陷区域中；
ο通过去除进行校正以获得根据给定的厚度的n掺杂层，以形成第13族或III族氮化物晶片。
-晶片选择步骤，包括以下子步骤：
ο执行拉曼光谱以识别所述晶片的较少掺杂或未掺杂区域，称为最小掺杂区域；
ο通过阴极发光识别非辐射缺陷，以选择其最大穿透位错密度或TDD大于1×108cm-2被限制在直径为50μm的圆内的区域的晶片，所述圆的中心与每个最小掺杂区域的中心重合。
本发明的另一个目的是一种第13族氮化物单晶半导体材料，其包括：
-第一层第13族氮化物(优选GaN)，具有永久缺陷区域，所述永久缺陷区域对应于在与生长方向相反的方向上减小的横截面的空洞或凹坑；
-第二层第13族氮化物(优选GaN)，掺杂有预定厚度的n掺杂剂，并具有材料凹陷区域，与第一层中的永久缺陷区域或第二层内形成的缺陷区域重合；
-第三层未掺杂的第13族氮化物(优选GaN)，布置在掺杂层上和掺杂层的材料凹陷区域中，第二层的凹陷区域被第三层的沉积填充。
有利地，但是任选地，根据本发明的单晶半导体材料还可以包括以下特征中的至少一个：
-该第二n掺杂层的厚度在100和2000微米之间：
-第一层的厚度在100和1000微米之间：
-第三层的厚度在200和5000微米之间；
-第二层厚度与第一层厚度之比在0.1和20之间；
-第二层的n掺杂剂含量大于1×1018cm-3且小于2×1019cm-3。
本发明的另一个目的是可以根据上述方法制造的第13族或III族氮化物晶片，并且包括：
-第13族氮化物(优选GaN)层，掺杂有n掺杂剂，并具有材料凹陷区域；
-未掺杂的第13族氮化物(优选GaN)层，设置在掺杂层的材料凹陷区域中；
晶片的上表面包括：
-第一掺杂区域，对应于掺杂层的上表面，其自由载流子密度通过霍尔效应测量为大于1.0×1018cm-3；和
-较少掺杂或未掺杂的第二区域，对应于布置在掺杂层的材料凹陷区域中的未掺杂层的上表面，所述第二区域的自由载流子密度通过霍尔效应测量为小于8×1017cm-3，优选小于5×1017cm-3。
有利地，但是任选地，根据本发明的第13族或III族晶片还可以包括以下特征中的至少一个：
-第一掺杂区域包括周期表第14族的化学元素，其是锗，由固体源、GeCl4、锗烷、四甲基锗和异丁基锗烷及其衍生物形成；和/或硅，由固体来源、硅烷、二氯硅烷、四氯化硅及其衍生物形成。
-第一区域的掺杂剂含量大于1×1018cm-3且小于2×1019cm-3。
-第一掺杂区域的氧O浓度小于2.0×1018cm-3。
-通过控制第III族元素前体的纯度并通过将反应器在小于10托的残余压力下进行一次或多次非常彻底的吹扫，然后进行一次或多次N2吹扫，来控制氧气供应和浓度。
-所述晶体中氧O原子和n掺杂剂的累积浓度小于1.0×1019cm-3。
-第二区域的面积为晶片面积的小于5％，或甚至小于2％。
-晶体质量，通过以下测量：GaN(0001)平面的在对称条件下角ω附近的(002)线的X射线衍射(XRD)峰的半高宽，其低于130弧秒，优选低于100弧秒，更优选低于90弧秒，或甚至低于60弧秒；和GaN(0001)膜的在倾斜条件下角ω附近的201线的X射线衍射(XRD)峰的半高宽，其低于240弧秒，优选低于140弧秒，或甚至低于100弧秒。
-晶片的平均电阻率小于25mohm.cm。
本发明的另一目的是根据前述特征之一的第13族或III族氮化物晶片的用途，作为基板用于制造电子和/或光电元件，例如发光二极管、激光二极管、用于电力电子的垂直晶体管、用于电力电子的水平晶体管或电信(射频)、电流整流器二极管或传感器。
本发明还涉及一种在第13族氮化物单晶半导体材料晶片内选择缺陷区域的方法，所述缺陷区域导致布置在这些区域上或附近的光电元件发生缺陷。
更具体地，本发明的另一个目的是在光电元件沉积之前或之后选择第13族氮化物单晶半导体材料晶片内的缺陷区域的方法，包括以下步骤：
-根据第一步骤，执行拉曼光谱以识别所述晶片的较少掺杂或未掺杂区域，称为最小掺杂区域，
或通过光致发光，优选通过阴极发光，识别最大穿透位错密度(TDD)高于1x108cm-2的非辐射缺陷，
-根据第二步，选择刻在直径为50μm的圆中的区域，所述圆的中心与每个最小掺杂区域的中心重合，所述每个最小掺杂区域对应于可能存在光电元件缺陷的区域，以便
在晶片上沉积光电元件之前，避免在这个选定的50μm直径区域内沉积，和/或
在晶片上沉积光电元件后，移除沉积在该选定的50μm直径区域的元件。
附图说明
本发明的其他特征、目的和优点在阅读以下详细描述并参考借助非限制性实例给出的附图后将会显现，其中：
[图1]
-图1总结了根据本发明一个实施方案的基板制造方法的主要步骤。
[图2]
-图2示意性地示出了根据本发明的一个可能实施方案的由多层堆叠构成的半导体材料。
[图3]
-图3示意了根据本发明的可能实施方案的自支撑GaN材料的切片在分离之后包括未掺杂的第一层或下层、n掺杂的第二层或下层或中间层以及未掺杂的第三层或上层。
[图4]
-图4表示矫正和整饰支撑材料切片后的晶片横截面。
[图5]
图5分别表示在生长凹坑底部及其周围测量的拉曼光谱。
具体实施方式
参考图1、2，说明了GaN晶片制造方法的主要阶段。
在下文中，将参考氮化硅GaN晶片的制造来描述根据本发明的工艺。
然而，对于本领域技术人员而言显而易见的是，以下描述的工艺可用于生长包括除氮化镓GaN之外的第13族氮化物层的材料。
1.制造方法
该工艺包括：
-第13族氮化物(优选GaN)的第一层5a的生长阶段10；
-形成分离区4的阶段20；
-恢复外延以形成未掺杂GaN厚层5b、n掺杂GaN厚层5c和最终未掺杂GaN厚层5d的阶段30；
-分离阶段40，以获得GaN晶体5；
-矫正阶段45，以去除未掺杂GaN厚层的厚度；
-整饰阶段50，以由GaN晶体5形成GaN晶片。
1.1生长阶段10
所述任选的生长阶段10包括通过横向过度生长形成GaN亚层5a。
横向过度生长使GaN亚层5a中包含的缺陷密度最小化。
用于降低GaN亚层5a中位错密度的方法包括：
-启动GaN生长的岛模式，并然后
-促进岛的聚结以获得GaN亚层5a。
有利地，在具有非零截断角的起始基板1上实现横向过度生长。
使用具有非零截断角的起始基板1允许生长具有非零截断角的第一GaN层5a。
起始基板1可以选自Si、AlN、GaN、GaAs、Al2O3(蓝宝石)、ZnO、SiC、LiAlO2、LiGaO2、MgAl2O4、4H-SiC，或技术人员已知的用于实现氮化镓生长的任何其他类型的起始基板。
它可以具有几百微米的厚度，通常为350微米。
有利地，可以在任何沉积步骤之前通过氮化来处理起始基板1。这提高了获得的GaN晶体的质量。
截断角可以包括在0.1和5度之间，优选在0.2和0.8度之间，甚至更优选在0.3和0.6度之间(特别是为了限制堆叠误差)。
GaN亚层5a的生长可以以不同的变型来实现。特别是，横向过度生长可以基于：
-使用包括其中形成有岛的开口3a的介电掩模3b，如文件WO99/20816中所述；
-使用没有开口的其上自发形成岛的电介质层，如文件EP 1 338 683中所述。
1.2.1.横向过度生长的第一个变型
在第一个变型中，生长阶段10为外延横向过度生长(以下称为ELO)。
ELO包括在起始基板1上沉积较厚的平面层2的步骤。
该沉积优选通过金属有机气相外延(MOVPE)执行，例如在包括在500℃和700℃之间的温度下，特别是600℃的温度下。
层2的沉积降低了起始基板1和随后外延的GaN亚层5a之间的应力。实际上，层2在基板1上的沉积确保了基板1和GaN亚层5a(它们的晶体结构不同)之间的“软”过渡。
层2的沉积进一步促进了GaN晶体5的后续分离，这将从以下描述中变得明显。层2例如是GaN层、AlN层或AlGaN层。
在另一步骤中，形成包括开口3a的掩模3b。开口3a可以是点或带的形式，并且限定用于GaN岛的后续选择性生长的位置。
掩模3b可以是由介电材料(例如SiNx(SiN、Si3N4等)或SiO2或TiN)制成的掩模。这使得在掩模边缘产生的缺陷最小化，从而提高了随后在其上外延的GaN层的质量。
掩模3b的形成可以通过本领域技术人员已知的任何技术执行。例如，掩模的形成可能包括：
·由气态硅烷和氨前体直接在层2上沉积介电层3a，和
·以光刻法蚀刻介电层3a以形成开口3a。
由此获得覆盖有层2和掩模3b的起始基板1。除了(通过滤除缺陷)提高GaN亚层5a的质量之外，掩模3b还弱化了起始基板1和GaN亚层5a之间的界面。
另一个步骤在于通过掩模开口3a形成GaN海岛。沿着与起始基板1的主平面正交的轴的生长速率保持高于横向生长速率。这导致具有三角形横截面的海岛或条带(取决于开口3a的形状)。在这些具有三角形横截面的条带中，贯通位错弯曲90°。
然后进行横向过度生长以最终形成平面ELO层。在该工艺步骤结束时，获得位错密度小于108cm-2的第一GaN层5a。
1.2.2.横向过度生长的第二个变型
在第二变型中，生长阶段10为由文件EP1 977 028中描述的全面横向过度生长(universal lateral overgrowth，下文称为ULO)组成。
ULO包括在起始基板1上沉积成核层的步骤。
成核层是例如非常薄的氮化硅SiN膜，具有大约几个原子平面，即大约10nm到20nm厚。基于硅烷和氨的SiN沉积可以持续360秒。
然后在成核层上沉积连续的缓冲层2(例如GaN)。GaN缓冲层2的沉积滤除晶体缺陷并且因此从工艺开始使将出现在随后外延的第一GaN亚层5a中的缺陷密度最小化。
该GaN缓冲层2的厚度可以在10和100nm之间。该操作期间的温度可介于500和700℃之间。
然后在900至1150℃的高温下执行退火。在温度升高、载气中足够量氢的存在和非常薄的SiN膜的存在的组合作用下，GaN缓冲层2的形貌发生了由于物质传递引起的固相重结晶导致的深度改变。最初连续的GaN缓冲层2然后转变为不连续的GaN图案层。由于成核层的厚度非常小，因此获得具有非常好的结晶质量并保持与起始基板的外延关系的GaN图案或海岛。
氮化硅SiN暴露的区域然后用作掩模，并且GaN图案用作位于掩模中非原位制作的开口中的GaN区域。然后进行横向过度生长以最终形成平面ULO层。
这种方法，其中氮化硅掩模自发形成，并且涉及与ELO中相同的位错弯曲机制，被标识为“ULO”(或“自发ELO”)。
1.2形成分离区4的阶段20
该工艺还包括形成分离区4的阶段20。
可以根据不同的变型来实施形成分离区的该阶段20。特别地，实施形成分离区的阶段20可以：
-在第一GaN层的生长阶段10之前(第一变型)，或
-在第一GaN层的生长阶段10之后(第二变型)，或
-在第一GaN层的生长阶段10期间(第三变型)。
1.2.1.形成分离区4的第一变型
在第一变型中，形成分离区4的步骤20可以在于在GaN亚层5a的生长阶段10之前沉积牺牲中间层，如文献EP 1 699 951中所述。
可以是Si、ZnO、TiN、SiN、TiC的中间层用作在GaN亚层5a的后续外延生长阶段期间自发蒸发的牺牲层。
1.2.2.形成分离区的第二变型
在第二变型中，形成分离区4的阶段20包括在GaN亚层5a的生长阶段10之后执行的注入步骤。这种注入允许在GaN亚层5a中产生脆化区域。
注入包括用离子轰击GaN亚层5a以在半导体中在接近这些离子的平均穿透深度的深度处产生微腔(或泡沫)层。
注入的离子可以选自钨、氦、氖、氪、铬、钼、铁、氢或硼。优选地，注入的离子是钨离子。它们具有分解GaN的特别特征。
在剂量方面，当注入的离子为H+离子时，注入的离子剂量可以在10+到1017cm-2之间，注入深度可以从第一GaN亚层5a的自由表面—称为生长面—开始在0nm至50nm之间变化。
脆化离子的注入可以在单个步骤或连续步骤中实施。在注入步骤中，温度可以介于4K和1400K之间。
注入之后可以是退火阶段以治愈在离子注入期间产生的晶体损伤，该退火可以在包括在500℃和1500℃之间的温度下进行。
1.2.3.形成分离区的第三变型
在第三变型中，可以在GaN亚层5a的生长阶段10期间形成分离区4。
特别地，当根据称为ELO的第一变型实施方案(即，介电掩模3b的沉积)执行生长阶段时，形成分离区4的阶段20在沉积掩模3b之前可以包括缓冲层2的注入。
这允许将分离区4放置在精确期望的深度处，因为在ELO步骤中沉积的第一GaN层5a不“干扰”离子注入。
当然，注入可以在ELO(或ULO)阶段的不同阶段执行，或者在岛内、在岛未完全聚结的中间阶段，或者在岛完全聚结之后。
1.3外延恢复阶段30
在形成分离区4的阶段20和GaN亚层5a的生长阶段10结束时，该工艺包括外延恢复阶段30以形成厚的第一未掺杂GaN层5b、厚的第二n掺杂GaN层5c和厚的第三未掺杂GaN层5d。
该工艺也可以直接在这个阶段30通过形成厚的GaN层5b开始，生长阶段10和形成分离区域的阶段20是任选的。在下面，考虑应用这些阶段10和20。
可以通过以下方式实现这种外延恢复：
-金属有机气相外延(MOVPE)；
-氢化物气相外延(HVPE)；
-封闭空间蒸汽传输(CSVT)外延；或
-液相外延(LPE)。
在该步骤中，优选使用HVPE技术，它可以获得三个主要的有利效果：
-第一个效果是GaN亚层5a在不损失其结晶质量的情况下被增厚(不产生新的位错或裂纹)；
-第二个效果是，在HVPE期间，位错密度进一步降低至少2倍，超过100μm的GaN生长(0001)(参考https://doi.org/10.1143/APEX.5.095503)；
-第三个效果是这样获得的厚GaN层5在某些情况下可以允许在HVPE生长期间分离区4升华或机械断裂的情况下在所述分离区处与其起始基板1自发分离。
更准确地说，按照以下过程进行恢复：在氮气和氨气和氢气的混合气氛中进行升温。一旦达到约1000℃的稳定温度，然后通过引入气相例如氯化镓(GaCl)中引发厚GaN层的生长阶段。GaCl和氨在温度保持在约1000℃的生长室中部分热解。因此，在成核基板水平(在第一生长阶段期间形成)处逐渐形成单晶GaN沉积物。
有必要获得足够厚并因此从机械角度来看具有足够的抵抗力的GaN层，以避免GaN层在分离过程中破裂成小块，并有利于其处理而没有破裂的风险。在这些实验条件下，生长持续数小时，以达到至少200微米厚度的GaN层，优选厚度大于1毫米。
然后通过将HCl流转移到外部来最终完成生长，并且在由氮气和氨气组成的气氛中进行冷却。
这些第一、第二和第三单晶层5b、5c、5d的生长条件通常是生长温度在900和1200℃之间，生长速率可以在50和500微米/小时之间，优选地在70和200微米/小时之间。
如此获得的原始自支撑GaN晶体的厚度大于200微米，优选大于1毫米。其最大厚度小于10毫米，或甚至小于5毫米。
如此获得的原始自支撑GaN晶体具有大于50mm的直径，优选大于100mm的直径。其最大直径小于250毫米，或甚至小于200毫米。
参考图3，层5b具有永久缺陷区域，对应于横截面在与生长方向相反的方向上减小的空洞或凹坑。
第二步，在相同的生长条件下，根据以下方法，通过添加n掺杂元素进行掺杂，在层5b上得到第二单晶GaN层5c：
-通过控制第III族前体的纯度并通过在低于500托的残余压力下在真空下生长之前对反应器执行非常彻底的吹扫来控制氧气供应和浓度。
-对于锗：来自固体来源、GeCl4、锗烷、四甲基锗和异丁基锗烷及其衍生物。这些掺杂剂气体然后在反应室中蒸发。优选地，这些掺杂剂气体可以预先以气相与GaCl流混合，以改善掺杂流在生长室中的均匀分布。
-在气态前体的情况下，气罐保持在1巴和3巴之间的压力下，并施加流速在0.25sccm和20sccm之间的载气(N2和/或H2)流。
-对于硅，来自在反应室中蒸发的硅烷、二氯硅烷、四氯化硅及其衍生物。在二氯硅烷(1％，稀释在99％N2(或H2)中)的情况下，施加介于1至20sccm之间的流量。优选地，这些掺杂剂气体可以气相与GaCl流混合，以改善掺杂流在生长室中的均匀分布。
-硅和锗可以一起引入，形成3-掺杂剂体系。
通常，该第一单晶GaN层5b的厚度为100至1000微米。
层5b的永久缺陷区域6导致缺陷也传播到层5b中。因此，在第二掺杂层5c的生长期间，在与层5b的缺陷区域重合的凹陷区域中获得层5c的材料凹陷。
其他形式的材料凹陷可能看起来与夹杂物或成核有关，这些夹杂物或成核在不到达层5b或甚至5c的上表面的情况下局部改变生长速率。
在第三步中，停止供应n掺杂剂气体，并保持生长条件，从而在通常具有100至2000微米厚度的前一掺杂层5c上获得通常厚度为200至5000微米的第三单晶GaN层5d。
获得的单晶层厚度和GaN 5d生长模式允许通过沉积该第三层来填充层5c的凹陷区域。
1.4分离阶段40
还实施分离阶段40，其取决于为形成分离区4的阶段20实施的变型。
在离子注入的情况下，由于加厚的GaN层5经历的热循环(高温外延恢复和冷却)，发生自发分离阶段40，由于起始基板1和加厚的GaN层5之间的热膨胀系数的差异而产生应力，导致其分离。
在沉积牺牲中间层的情况下，在外延过程中通过中间层的自发汽化或通过在所谓的牺牲层水平上的机械断裂而发生这种分离。
在生长后分离的情况下，可以使用激光来蒸发牺牲层。
获得如图3所示的自支撑GaN晶体5。
这种晶体，如图3(非弯曲表示)所示，可以是弯曲的并且具有通常大于5米和小于25米，优选小于20米的曲率半径。此外，晶体5还具有107cm-2或更小，优选小于5×106cm-2的位错密度。
已经在具有非零截断角(或空切)的起始基板上形成的GaN晶体5也具有非零截断角，其中晶面的取向从一层传播到下一层。例如，在截断角为4度的蓝宝石基板1的情况下，晶体5的生长面在其整个表面上具有4度，优选地在0.1和1度之间的截断角。
1.5矫正阶段45
一旦GaN晶体5与起始基板1分离，就对其进行矫正。
目前的技术允许控制在10微米以内的层厚度的去除。
1.6整饰阶段50
然后执行整饰操作以形成GaN晶片，其GaN薄膜(0001)的在对称条件下角ω附近的(002)线的X射线衍射(XRD)峰的半高宽小于130弧秒或甚至小于90弧秒，优选小于60弧秒。
将晶片的背面和侧面或边缘矫正和抛光至应用可接受的表面光洁度。
通过去除进行矫正对应于第二n掺杂层5c的厚度，如图3所示，以形成第13族或III族氮化物晶片。
因此，所提出的工艺特别适用于制造半导体材料的切片或晶片，特别是周期表第13和15族元素的材料的切片或晶片，更特别是由大直径的第13族氮化物，优选GaN组成的切片或晶片，所述大尺寸大于5厘米，超过10厘米甚至15至20厘米。
参考图4，根据本发明的方法形成的半导体材料7的切片或晶片具有：
-较小值的n掺杂区域。其与高密度晶体缺陷区域重合，以这样的方式，在垂直于生长方向的平面中，镓面包括第一n掺杂区域7a，其自由载流子密度通过范德堡方法测量为大于1.0×1018cm-3，和未掺杂或较低n掺杂的第二区域7b，对应于材料凹陷，例如与上述第一层的永久缺陷重合，例如生长凹坑，其通过霍尔效应测量的所述第二区域的自由载流子密度小于1.0×1018cm-3，和
-约450微米的厚度和
-优异的晶体质量，使得(0001)GaN膜的在对称条件下角ω附近的(002)线的X射线衍射(XRD)峰的半高宽小于130弧秒或甚至小于60弧秒，和
-宏观夹杂物的表面密度小于5cm-2，优选小于1cm-2
-平均电阻率小于25mohm.cm。
1.7选择阶段60
建议的方法还可以包括晶片选择阶段，包括以下子步骤：
-执行拉曼光谱，参考图5，以识别所述晶片的较少掺杂或未掺杂区域，称为最小掺杂区域，这些区域位于永久缺陷区域周围。
在Thermo DXRxi拉曼光谱仪上进行测量。该光谱仪专用于快速拉曼成像，其最大采集容量为600张光谱/秒。在一种配置中，使用10mW功率的532nm激光进行分析。激光束通过提供50倍放大倍数的显微镜聚焦在样品上；
-通过阴极发光识别非辐射缺陷，以选择其最大穿透位错密度或TDD大于1×108cm-2被限制在直径为50μm的圆内的区域的晶片，所述圆的中心与每个最小掺杂区域的中心重合。
这种识别使得可以选择刻在直径为50μm的圆盘中的区域，其中心与每个最小掺杂区域的中心重合，对应于光电元件可能存在缺陷的区域，以避免在晶片上沉积光电元件之前在这个选定的50μm直径区域中发生这种沉积，和/或在晶片上沉积光电元件之后去除在这个50μm直径的选定区域中沉积的组分。
根据另一种可能的工艺，作为说明并且与上面描述的工艺相比，通过在起始基板或晶种(例如蓝宝石)上生长获得根据本发明的单晶材料，在该基板或种子上优选地已经预先沉积有GaN氮化物层，优选至少几微米且小于10微米。在HVPE型反应器中进行生长。在与上述阶段30相同的条件下执行外延沉积，但持续较长时间以形成几毫米的层。
晶体经过修整操作，然后使用不固定线锯(在切割前浸渍线的浆液中的磨料颗粒)或固定线锯(预先固定在线上的磨料颗粒)切割成几个切片或晶片，厚度通常为100至600微米。整饰步骤(预抛光、抛光)与上述过程类似。

Claims (23)

1.一种制造第13族氮化物的单晶半导体材料的方法，其包括以下步骤：
a)通过外延生长在起始基板上沉积第一层第13族氮化物，优选GaN，
b)供应n掺杂剂气体并在第一层上通过外延生长沉积第二层第13族氮化物，优选GaN，所述沉积包括材料凹陷区域，
c)停止供应掺杂剂气体，并在前一掺杂层上和第二层的凹陷区域中通过外延生长沉积第三层第13族氮化物，优选GaN，使第二层的凹陷区域被第三层的沉积填充。
2.根据权利要求1所述的制造方法，其中所述n掺杂剂气体包含至少一种周期表第14族的化学元素。
3.根据权利要求2所述的制造方法，其中所述周期表第14族的化学元素是：锗，由固体源、GeCl4、锗烷、四甲基锗和异丁基锗烷及其衍生物形成；和/或，
硅，由固体源、硅烷、二氯硅烷、四氯化硅和其衍生物形成。
4.根据前述权利要求之一所述的制造方法，其中所述n掺杂剂气体以气相与氯化镓气流混合。
5.根据前述权利要求之一所述的制造方法，其中通过HVPE执行外延生长沉积步骤。
6.根据前述权利要求之一所述的制造方法，其还包括分离所述起始基板以获得自支撑第13族氮化物单晶半导体材料的步骤。
7.一种制造第13族或III族氮化物晶片的方法，包括：
-根据前一权利要求制造自支撑第13族氮化物单晶半导体材料；所述材料包括：
第13族氮化物层，优选GaN层，其掺杂有预定厚度的n掺杂剂，并具有材料凹陷区域；
未掺杂的第13族氮化物层，优选GaN层，其布置在掺杂层上和掺杂层的材料凹陷区域中；
-通过去除进行矫正以获得根据给定的厚度的n掺杂层，以形成第13族或III族氮化物晶片。
8.根据前一权利要求所述的制造第13族或III族氮化物晶片的方法，其还包括晶片选择步骤，所述晶片选择步骤包括以下子步骤：
-执行拉曼光谱以识别所述晶片的较少掺杂或未掺杂区域，称为最小掺杂区域；
-通过阴极发光识别非辐射缺陷，以选择其最大穿透位错密度或TDD大于1×108cm-2被限制在直径为20μm的圆内的区域的晶片，所述圆的中心与每个最小掺杂区域的中心重合。
9.第13族氮化物单晶半导体材料，其包括：
-第一层第13族氮化物，优选GaN，其具有永久缺陷区域，所述永久缺陷区域对应于在与生长方向相反的方向上减小的横截面的空洞或凹坑；
-第二层第13族氮化物，优选GaN，其掺杂有预定厚度的n掺杂剂，并具有材料凹陷区域，所述材料凹陷区域与第一层的永久缺陷区域重合；
-第三层未掺杂的第13族氮化物，优选GaN，其布置在掺杂层上和掺杂层的材料凹陷区域中，第二层的凹陷区域被第三层的沉积填充。
10.根据前一权利要求所述的单晶半导体材料，其中第二n掺杂层的厚度在100和2000微米之间。
11.根据权利要求9-10之一所述的单晶半导体材料，其中第一层的厚度在100和1000微米之间。
12.根据权利要求9-11之一所述的单晶半导体材料，其中第三层的厚度在200和5000微米之间。
13.根据权利要求9-12之一所述的单晶半导体材料，其中第二层的厚度与第一层的厚度之比在0.1和20之间。
14.根据权利要求9-13之一所述的单晶半导体材料，其中第二层的n掺杂剂含量大于1×1018cm-3且小于2×1019cm-3。
15.第13族或III族氮化物晶片，其根据权利要求7所述的方法制造且包括：
-第13族氮化物层，优选GaN层，其掺杂有n掺杂剂并具有材料凹陷区域；
-未掺杂的第13族氮化物层，优选GaN层，其布置在掺杂层的材料凹陷区域中；
所述晶片的上表面包括：
-第一掺杂区域，其对应于掺杂层的上表面，其自由载流子密度通过霍尔效应测量为大于1.0×1018cm-3；和
-较少掺杂或未掺杂的第二区域，其对应于布置在掺杂层的材料凹陷区域中的未掺杂层的上表面，所述第二区域的自由载流子密度通过霍尔效应测量为小于8×1017cm-3，优选小于5×1017cm-3。
16.根据前一权利要求所述的第13族或III族氮化物晶片，其中第一掺杂区域包括周期表第14族的化学元素，所述周期表第14族的化学元素是：锗，由固体源、GeCl4、锗烷、四甲基锗和异丁基锗烷及其衍生物形成；和/或
硅，由固体源、硅烷、二氯硅烷、四氯化硅和其衍生物形成。
17.根据权利要求15-16之一所述的第13族或III族氮化物晶片，其中第一掺杂区域的掺杂剂含量大于1×1018cm-3且小于2×1019cm-3。
18.根据权利要求15-17之一所述的第13族或III族氮化物晶片，其中第一掺杂区域的氧O浓度小于2.0×1018cm-3。
19.根据权利要求18所述的第13族或III族氮化物晶片，其中所述晶体中氧O原子和n掺杂剂的累积浓度小于1.0×1019cm-3。
20.根据权利要求15-19之一所述的第13族或III族氮化物晶片，其中第二区域的面积为晶片面积的小于5％，甚至小于2％。
21.根据权利要求15-20之一所述的第13族或III族氮化物晶片，其中晶体质量通过以下测量：GaN平面(0001)的在对称条件下角ω附近的(002)线的X射线衍射(XRD)峰的半高宽，其低于130弧秒，优选低于100弧秒，更优选低于90弧秒，或甚至低于60弧秒；和GaN膜(0001)的在倾斜条件下角ω附近的201线的X射线衍射(XRD)峰的半高宽，其低于240弧秒，优选低于140弧秒，或甚至低于100弧秒。
22.根据权利要求15-21之一所述的第13族或III族氮化物晶片，其中所述晶片具有小于25mohm.cm的平均电阻率。
23.根据权利要求15-22之一所述的第13族或III族氮化物晶片的用途，其作为基板用于制造光电元件，例如发光二极管、激光二极管、用于电力电子的垂直晶体管、用于电力电子的水平晶体管或电信(射频)、电流整流器二极管或传感器。
CN201980091936.0A 2018-12-21 2019-12-18 具有n掺杂中间层的半导体基板 Pending CN113841260A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1874023A FR3091008B1 (fr) 2018-12-21 2018-12-21 Substrat semi-conducteur avec couche intermédiaire dopée n
FR1874023 2018-12-21
PCT/EP2019/086121 WO2020127603A1 (fr) 2018-12-21 2019-12-18 Substrat semi-conducteur avec couche intermediaire dopee n

Publications (1)

Publication Number Publication Date
CN113841260A true CN113841260A (zh) 2021-12-24

Family

ID=68138135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980091936.0A Pending CN113841260A (zh) 2018-12-21 2019-12-18 具有n掺杂中间层的半导体基板

Country Status (4)

Country Link
JP (1) JP2022514918A (zh)
CN (1) CN113841260A (zh)
FR (1) FR3091008B1 (zh)
WO (1) WO2020127603A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115050817B (zh) * 2022-08-15 2022-11-18 江西兆驰半导体有限公司 一种晶体管及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
FR2860248B1 (fr) 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
KR100673873B1 (ko) 2005-05-12 2007-01-25 삼성코닝 주식회사 열전도도가 우수한 질화갈륨 단결정 기판
US20070138505A1 (en) * 2005-12-12 2007-06-21 Kyma Technologies, Inc. Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
TWI519686B (zh) 2005-12-15 2016-02-01 聖戈班晶體探測器公司 低差排密度氮化鎵（ＧａＮ）之生長方法
US8778078B2 (en) 2006-08-09 2014-07-15 Freiberger Compound Materials Gmbh Process for the manufacture of a doped III-N bulk crystal and a free-standing III-N substrate, and doped III-N bulk crystal and free-standing III-N substrate as such
JP5129186B2 (ja) * 2009-03-24 2013-01-23 古河機械金属株式会社 Ｉｉｉ族窒化物半導体層の製造方法
JP5251893B2 (ja) 2010-01-21 2013-07-31 日立電線株式会社 導電性ｉｉｉ族窒化物結晶の製造方法及び導電性ｉｉｉ族窒化物基板の製造方法

Also Published As

Publication number Publication date
FR3091008B1 (fr) 2023-03-31
FR3091008A1 (fr) 2020-06-26
JP2022514918A (ja) 2022-02-16
WO2020127603A1 (fr) 2020-06-25

Similar Documents

Publication Publication Date Title
EP2104754B1 (en) Production of single-crystal semiconductor material using a nanostructure template
US8202793B2 (en) Inclusion-free uniform semi-insulating group III nitride substrates and methods for making same
EP1997125B1 (en) Growth method using nanocolumn compliant layers and hvpe for producing high quality compound semiconductor materials
JP5827674B2 (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
JP5328931B2 (ja) 低欠陥密度の自立窒化ガリウム基板の製法およびそれにより製造されたデバイス
EP1977028B1 (en) Process for growth of low dislocation density gan
JP2005101475A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JPWO2009090821A1 (ja) Ａｌ系ＩＩＩ族窒化物単結晶層を有する積層体の製造方法、該製法で製造される積層体、該積層体を用いたＡｌ系ＩＩＩ族窒化物単結晶基板の製造方法、および、窒化アルミニウム単結晶基板
JP2008277841A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
US10483103B2 (en) Method for manufacturing a semiconductor material including a semi-polar III-nitride layer
JP2019029568A (ja) 半導体積層物の製造方法および窒化物結晶基板の製造方法
CN113841260A (zh) 具有n掺杂中间层的半导体基板
CN113874981A (zh) n-共掺杂的半导体基板
US20230274934A1 (en) Semiconductor substrate with nitrided interface layer
Bondokov et al. Fabrication and characterization of 2-inch diameter AlN single-crystal wafers cut from bulk crystals
JP5145488B2 (ja) サファイア単結晶基板及びその製造方法
US11965268B2 (en) Group 13 element nitride wafer with reduced variation in off-cut angle
Bakin SiC Homoepitaxy and Heteroepitaxy
Bakin SiC homoepitaxy and heteroepitaxy
Han Growth of gallium nitride layers with very low threading dislocation densities

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221010

Address after: Daejeon, Korea

Applicant after: ivy engineering Co.,Ltd.

Address before: France Courbevoie

Applicant before: Saint Gobain lumilog Group