JP2022514918A - ｎドープ中間層を有する半導体基板 - Google Patents

ｎドープ中間層を有する半導体基板 Download PDF

Info

Publication number
JP2022514918A
JP2022514918A JP2021536092A JP2021536092A JP2022514918A JP 2022514918 A JP2022514918 A JP 2022514918A JP 2021536092 A JP2021536092 A JP 2021536092A JP 2021536092 A JP2021536092 A JP 2021536092A JP 2022514918 A JP2022514918 A JP 2022514918A
Authority
JP
Japan
Prior art keywords
layer
group
nitride
region
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021536092A
Other languages
English (en)
Inventor
テンディレ、フローリアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Saint Gobain Lumilog SAS
Original Assignee
Saint Gobain Lumilog SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saint Gobain Lumilog SAS filed Critical Saint Gobain Lumilog SAS
Publication of JP2022514918A publication Critical patent/JP2022514918A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Abstract

第１３族元素窒化物からなる単結晶半導体材料の製造方法であって、ａ）第１３族元素窒化物、好ましくは窒化ガリウムからなる第１の層を、出発基板上にエピタキシャル成長により堆積させるステップと、ｂ）ドーパントガスｎを供給して、第１３族元素窒化物、好ましくは窒化ガリウムからなる第２の層を、第１の層上にエピタキシャル成長により堆積させ、この堆積は材料の凹領域を含むステップと、ｃ）ドーパントガスの供給を停止し、第１３族元素窒化物、好ましくは窒化ガリウムからなる第３の層を、先のドープ層上にエピタキシャル成長により堆積させるステップとを有する製造方法に関する。【選択図】図１

Description

本発明は、窒化ガリウムＧａＮなど、周期表第１３族及び第１５族の元素に基づく半導体材料からなる基板及びウエハを製造する一般的な技術分野に関する。
これらのウエハは、発光ダイオード（ＬＥＤｓ）、レーザダイオード（ＬＤｓ）、パワーエレクトロニクス用の縦型トランジスタ、パワーエレクトロニクス又は電気通信（無線周波数）用の横型トランジスタ、電流整流ダイオード又はセンサなどの半導体構造物を製造するための基板として使用される。
第１３族又はＩＩＩＡ族元素の窒化物に基づく半導体材料基板を製造するために現在行われているプロセスは、気相成膜技術、具体的には、窒化ガリウムＧａＮ結晶などの結晶を、例えばサファイヤ基板などの異なる性質を有する出発基板（starting substrate）上に成長させるヘテロエピタキシー技術に基づいている。
これらの方法は、蒸着前に相互作用できる少なくとも２つの異なる気体成分を注入するシステムを伴う。
例えば、以下の公知の方法を挙げることができる。
・有機金属気相成長（ＭＯＶＰＥ）
・ハイドライド気相成長（ＨＶＰＥ）
・閉空間気相輸送（ｃｌｏｓｅｄ－ｓｐａｃｅ ｖａｐｏｒ ｔｒａｎｓｐｏｒｔ：ＣＳＶＴ）
・セラミック気相成長
いわゆる３Ｄ成長プロセス、例えば、３次元で横方向に成長させる方法では、転位密度を１０７／ｃｍ２未満に低減させることができる。
３次元成長の条件下では、ＨＶＰＥによる成長前面（growth front）は、成長前面に対し垂直なファセットと、成長前面に対し傾斜したファセットとを有する。この成長前面に垂直なファセットは、基底面（０００１）により形成されるファセットであり、存在し得る様々な傾斜ファセット（非基底面、指数ｈｋｉｌ：ｈ≠０かつｋ≠０かつｉ≠０）よりも包含する酸素が少ないことが知られている。ｎ型ドーピングにおけるこの相違に起因して、他よりも抵抗率が高い領域、又は、異なる光学特性を有する領域が生じる。例えば研磨及び／又はポリッシングにより成形して２次元表面を得た後には、光学的及び／又は電気的特性が不均一であることが観察され得る。
また、結晶格子は、主に双晶、分極反転又はさらには多結晶からなる１０μｍを超えるサイズのマクロ介在物を有することがある。
さらに、３Ｄ又は２Ｄ成長モードでのプロセスに関わらず、出発基板に欠陥又は汚染があることは不可避であり、ピットと呼ばれる１００μｍを超える材料のへこみの原因となる。この種の欠陥、特に永久的（permanent）な窪み又はピットは、成長方向とは反対方向に減少する断面を有し、堆積物の厚みが増加するほど、その幅及び深さも増加する。これらの窪みは、幅が数百マイクロメートルで逆向きのマクロピラミッドを形成する。これらの窪みの頂点において、結晶マトリックスは、結晶欠陥及び高い転位密度を示すことがある。
成長過程で発生するこれらの欠陥はいずれも、最終ウエハの不完全性（ドーピングの不均一性及び結晶欠陥、高い転位密度）を誘発することがあり、これは電子及び／又は光電子部品の製造での不具合を誘発することになる。
基板の電子特性を向上させるため、ＵＳ２００６２５５３３９Ａ１は例えば、デバイス、詳細には、出力が１Ｗより大きいダイオードを装備できるよう、０．７×１０１８～約３×１０１８／ｃｍ３の濃度、及び、少なくとも１．５Ｗ／ｃｍ．Ｋの熱伝導率を有するｎドープＧａＮ結晶を開示する。この出願では、Ｓｉドーピングの例のみが記載されているが、Ｓｉ、Ｏ、Ｇｅ、Ｃなどのドーパントを単独で又は組み合わせて使用することができる。
ＵＳ２０１１０１７５２００Ａ１は、反応器内にＧｅＣｌ４を添加することによって結晶をＧｅでドーピングしてより電子伝導性の高い結晶を得て、成長速度が４５０μｍ／ｈより高い場合に観察される抵抗率の急上昇を補償する、ＨＶＰＥ成長プロセスを提示している。しかし、このような成長速度は、マクロ介在物の表面濃度を上げ、結晶品質を低下させる。
ＵＳ９４６１１２１Ｂ２は、通常、気相成長によるＧａＮ結晶内のｎドーパントの分散状態を、投入するＧａ及びドーパントを混合することによって改善するためのプロセスを特許請求している。反応器への均一的な組み込みは、ＨＣｌとの反応の前にドーパントとＧａとを予め混合するか、又は、ドーパントとハロゲン化ガリウムとを単一の管で反応器内に混合することによって達成される。ドーパント濃度の均一性は、マイクロラマン、マイクロ波検出光伝導率（ＭＤＰ）又はマイクロフォトルミネセンスにより測定される。記載されている均一性のレベル及びメソッドデータから、当該特許は２Ｄ成長を伴うＨＶＰＥプロセスであり、したがって３Ｄ成長プロセスのための解決手段を提示しないことは明らかである。
このように、第１３族又はＩＩＩ族窒化物材料、詳細には、第１３族又はＩＩＩ族窒化物材料からなる基板及びウエハ、より詳細には、通常１００マイクロメートルを超える厚み、さらには４００マイクロメートル以上の厚みという大きな厚みを有し、より均一性が高く、次のものを同時に備える、ＧａＮからなるウエハ及び基板が必要とされている。
・通常５ｃｍ－２未満、好ましくは４ｃｍ－２未満、又はさらには１ｃｍ－２未満である、マクロ介在物の低い表面密度、
・ＧａＮ（０００１）面に対し対称状態にある角度ωの（００２）線のＸ線回折（ＸＲＤ）ピークの半値幅が１３０ａｒｃｓｅｃ未満、好ましくは１００ａｒｃｓｅｃ未満、好ましくは９０ａｒｃｓｅｃ未満であり、及び、ＧａＮ（０００１）膜に対し傾斜状態にある角度ωの２０１線のＸ線回折（ＸＲＤ）ピークの半値幅が２４０ａｒｃｓｅｃ未満、好ましくは１４０ａｒｃｓｅｃ未満である、より良好な結晶品質、および
・向上した電子特性、通常、２５ｍｏｈｍ．ｃｍ未満、又はさらには２０ｍｏｈｍ．ｃｍ未満の平均電気抵抗率。
そこで、本発明の目的は、以下のステップを有する、第１３族窒化物からなる単結晶半導体材料を製造するためのプロセスである。
ａ）第１３族窒化物、好ましくはＧａＮからなる第１の層を、出発基板上にエピタキシャル成長により堆積させるステップ。
ｂ）ｎドーパントガスを供給して、第１３族窒化物、好ましくはＧａＮからなる第２の層を、第１の層上にエピタキシャル成長により堆積させ、この堆積が材料の凹領域を含むステップ。
ｃ）ドーパントガスの供給を停止し、第１３族窒化物、好ましくはＧａＮからなる第３の層を、上述のドープ層上に及び第２の層の凹領域内にエピタキシャル成長により堆積させ、この第３の層の堆積により、第２の層の凹領域が充填されるステップ。
表示の方法として、別途明記されていない限り、本文中に記載される化学元素濃度は、原子濃度である。
有利に、しかし任意選定によって、本発明のプロセスは、以下の特徴の少なくとも１つをさらに含んでもよい。
・ｎドーパントガスは、周期表の第１４族から少なくとも１つの化学元素を含む。
・周期表第１４族の化学元素は、ＧｅＣｌ４、ゲルマン、テトラメチルゲルマニウム及びイソブチルゲルマニウム、並びにそれらの誘導体の固体ソースから形成されるゲルマニウム；並びに／又は、シラン、ジクロロシラン及び四塩化ケイ素、並びにそれらの誘導体の固体ソースから形成されるシリコンである。
・ｎドーパントガスは、気相で塩化ガリウムガス流と混合される。
・エピタキシャル成長は、マクロ介在物の表面密度を確実に低減し、満足な結晶品質とするために、４５０μｍ／ｈ未満の成長速度でＨＶＰＥにより行われる。
・エピタキシャル成長による堆積ステップは、ＨＶＰＥにより行われる。
・出発基板を分離して、自立した第１３族窒化物単結晶半導体材料を得るステップ。
・自立した第１３族窒化物単結晶半導体材料の製造。この材料は、以下のものを含む。
○ ｎドーパントで所定の厚みにドーピングされ、材料凹領域を有する第１３族窒化物、好ましくはＧａＮの層。
○ 前記ドープ層上に、及び前記ドープ層の材料凹領域内に配設された、アンドープの第１３族窒化物、好ましくはＧａＮからなる層。
○ 所与の厚みのｎドープ層を得て、第１３族又はＩＩＩ族窒化物ウエハを形成するための研磨除去。
・ウエハ選定のステップは、以下のサブステップを含む。
○ ラマン分光法を実施し、最少ドーピング領域と呼ばれる、ウエハの低ドープ領域又はアンドープ領域を識別する。
○ １×１０８ｃｍ－２を超える最大貫通転位密度又はＴＤＤが、各最少ドーピング領域の中心と一致する中心を有する直径５０μｍの円内の領域に限定されるウエハを選定するために、カソードルミネセンスにより非発光欠陥（non-radiative defects）を識別する。
本発明の他の目的は、以下のものを含む第１３族窒化物単結晶半導体材料である。
・第１３族窒化物、好ましくはＧａＮからなる第１の層であって、成長方向の反対方向に断面が減少してなる窪み又はピットに対応する永久的な欠陥領域を有する第１の層。
・ｎドーパントで所定の厚みにドーピングされた第１３族窒化物、好ましくはＧａＮからなる第２の層であって、第１の層の永久的な欠陥領域と一致する又は第２の層に形成されつつある欠陥領域と一致する材料凹領域を有する第２の層。
・前記ドープ層上に、及び前記ドープ層の材料凹領域内に配設された、アンドープの第１３族窒化物、好ましくはＧａＮからなる第３の層。この第３の層の堆積により、第２の層の凹領域が充填される。
有利に、しかし任意選定によって、本発明の単結晶半導体材料は、以下の特徴の少なくとも１つをさらに含んでもよい。
・第２のｎドープ層の厚みは、１００～２０００マイクロメートルである。
・第１の層の厚みは、１００～１０００マイクロメートルである。
・第３の層の厚みは、２００～５０００マイクロメートルである。
・第１の層の厚みに対する第２の層の厚みの比率は、０．１～２０である。
・第２の層のｎドーパント含有量は、１×１０１８ｃｍ－３より大きく、２×１０１９ｃｍ－３より小さい。
本発明の他の目的は、上述のプロセスにより製造可能な第１３族又はＩＩＩ族窒化物ウエハであり、以下のものを含む。
・ｎドーパントでドーピングされ、材料凹領域を有する第１３族窒化物、好ましくはＧａＮからなる層。
・前記ドープ層の材料凹領域内に配設された、アンドープの第１３族窒化物、好ましくはＧａＮからなる層。
前記ウエハの上面は、以下のものを含む。
・前記ドープ層の上面に対応する第１のドープ領域であって、ホール効果により測定される自由キャリア密度が、１．０×１０１８ｃｍ－３より大きい、第１のドープ領域。
・前記ドープ層の材料凹領域内に配置された前記アンドープ層の上面に対応する、第２の低ドープ又はアンドープ領域であって、ホール効果により測定される自由キャリア密度が、８×１０１７ｃｍ－３未満、好ましくは５×１０１７ｃｍ－３未満である、第２の低ドープ又はアンドープ領域。
有利に、しかし任意選定によって、本発明の第１３族又はＩＩＩ族窒化物ウエハは、以下の特徴の少なくとも１つをさらに含んでもよい。
・第１のドープ領域が含む周期表第１４族の化学元素は、ＧｅＣｌ４、ゲルマン、テトラメチルゲルマニウム及びイソブチルゲルマニウム、並びにそれらの誘導体の固体ソースから形成されるゲルマニウム；並びに／又は、シラン、ジクロロシラン及び四塩化ケイ素、並びにそれらの誘導体の固体ソースから形成されるシリコンである。
・第１のドープ領域のドーパント含有量は、１×１０１８ｃｍ－３より大きく、２×１０１９ｃｍ－３より小さい。
・第１のドープ領域の酸素濃度は、２．０×１０１８ｃｍ－３未満である。
・酸素の供給及び濃度は、ＩＩＩ族元素前駆体の純度を制御することにより、及び、１０トール未満の残留圧力で１回以上非常に徹底的なパージを行い、続いて反応器のＮ２を１回以上除去することにより制御される。
・この結晶中の酸素原子とｎドーパントの累積濃度は、１．０×１０１９ｃｍ－３未満である。
・第２の領域の表面は、ウエハ表面の５％未満、又はさらには２％未満である。
・ＧａＮ（０００１）面に対し対称状態にある角度ωの（００２）線のＸ線回折（ＸＲＤ）ピークの半値幅により測定される結晶品質は、１３０ａｒｃｓｅｃ未満、好ましくは１００ａｒｃｓｅｃ未満、より好ましくは９０ａｒｃｓｅｃ未満、又はさらには６０ａｒｃｓｅｃ未満であり、及び、ＧａＮ膜（０００１）に対し傾斜状態にある角度ωの２０１線のＸ線回折（ＸＲＤ）ピークの半値幅により測定される結晶品質は、２４０ａｒｃｓｅｃ未満、好ましくは１４０ａｒｃｓｅｃ未満、又はさらには１００ａｒｃｓｅｃ未満である。
・ウエハの平均電気抵抗率は、２５ｍｏｈｍ．ｃｍ未満である。
本発明の他の目的は、前述の特徴の１つによる第１３族又はＩＩＩ族窒化物ウエハを、発光ダイオード、レーザダイオード、パワーエレクトロニクス用の縦型トランジスタ、パワーエレクトロニクス又は電気通信（無線周波数）用の横型トランジスタ、電流整流ダイオード又はセンサなどの電子及び／又は光電子部品の製造のための基板として使用することである。
また、本発明は、第１３族窒化物単結晶半導体材料ウエハ内の欠陥領域（defective areas）であって、このような欠陥領域の上又は近傍に光電子部品が配置された場合にその光電子部品の欠陥につながるような欠陥領域を選定することに関する。
より詳細には、本発明の他の目的は、光電子部品を配置する前又はその後に、第１３族窒化物単結晶半導体材料ウエハ内の欠陥領域を選定する方法であり、次のステップを含む。
・第１のステップでは、ラマン分光法を実施し、最少ドーピング領域と呼ばれる、ウエハの低ドープ領域又はアンドープ領域を識別する、
又は、フォトルミネセンス法、好ましくはカソードルミネセンス法により、１×１０８ｃｍ－２よりも高い最大貫通転位密度（ＴＤＤ）を有する非発光欠陥を識別する。
・第２のステップでは、各最少ドーピング領域の中心と一致する中心を有する直径５０μｍの円に内接する、光電子部品が欠陥を有するかもしれない領域に対応する領域を、次の目的のために選定する。
ウエハ上に光電子部品を配置する前には、この直径５０μｍの選定された領域への光電子部品の配置を回避する、及び／又は
ウエハ上に光電子部品を配置した後には、この直径５０μｍの選定された領域に配置されている光電子部品を除去する。
本発明のさらなる特徴、目的及び利点は、非限定的な例示である添付の図面を参照して、以下の詳細な説明を読むことにより明らかになるであろう。
本発明の一実施形態による、基板製造プロセスの主要なステップを要約した図である。 本発明の一実施形態による、積層からなる半導体材料を示す模式図である。 本発明の一実施形態による、分離後の、第１の又は低ドープ又はアンドープ層と、第２の又は中間ｎドープ層と、第３の又はアンドープ上層とを有する、自立したＧａＮ材料のスライスを示す図である。 自立した材料のスライスを研磨仕上げした後のウエハの断面を示す図である。 成長ピットの底部及びその周辺で測定されたラマンスペクトルを表す図である。
図１、図２を参照すると、ＧａＮウエハ製造プロセスの主要な段階が示されている。
以下では、本発明に係るプロセスを、窒化ガリウムＧａＮウエハの製造に関連して説明する。
しかしながら、以下に説明するプロセスを用いて、窒化ガリウムＧａＮ以外の第１３族窒化物の層を含む材料を育成できることは、当業者にとって容易に明らかである。
１．製造プロセス
このプロセスは、次の段階から構成される。
・第１３族窒化物、優先的にはＧａＮからなる第１の層５ａの成長の段階１０
・分離領域４の形成の段階２０
・エピタキシーを再開し、アンドープのＧａＮからなる厚い層５ｂ、nドーピングされたＧａＮからなる厚い層５ｃ、及び、アンドープのＧａＮからなる厚い最終層５ｄを形成する段階３０
・ＧａＮ結晶５を得るための分離の段階４０
・これらのアンドープのＧａＮからなる厚い層の厚みを除去するための研磨の段階４５
・ＧａＮ結晶５からＧａＮウエハを形成するための仕上げの段階５０
１．１．成長の段階１０
成長の段階１０は任意選択であり、横方向の過成長（overgrowth）によりＧａＮ副層５ａを形成する段階である。
横方向に過成長させることで、ＧａＮ副層５ａに含まれる欠陥の密度が最小となる。
ＧａＮ副層５ａ内の転位密度を減少させるために用いられる手法は、以下のものからなる。
・ＧａＮ成長のアイランドモード（island mode）を開始し、及び、その後に
・アイランド同士の合体を促進して、ＧａＮ副層５ａを得る。
有利には、横方向の過成長は、ゼロではない切頂角度（truncation angle）を有する出発基板１上で実施される。
ゼロではない切頂角度を有する出発基板１を使用することにより、ゼロではない切頂角度を有する第１のＧａＮ層５ａを成長させることができる。
出発基板１は、Ｓｉ、ＡｌＮ、ＧａＮ、ＧａＡｓ、Ａｌ２Ｏ３（サファイヤ）、ＺｎＯ、ＳｉＣ、ＬｉＡｌＯ２、ＬｉＧａＯ２、ＭｇＡｌ２Ｏ４、４Ｈ－ＳｉＣ、又は、窒化ガリウムを成長させることが当業者に知られている他の任意の種類の出発基板から選択できる。
出発基板１は、数百マイクロメートル、一般に３５０マイクロメートルの厚みであってよい。
有利には、出発基板１は、堆積のステップを行う前に窒化処理を施してもよい。これにより、得られるＧａＮ結晶の品質が向上する。
切頂角度は、０．１～５度、優先的には０．２～０．８度、さらにより優先的には０．３～０．６度（特に、積層誤差を制限するため）であってもよい。
ＧａＮ副層５ａの成長は、種々の変形例で実施することができる。特に、横方向の過成長は、次のものに基づいて実施できる。
・国際公開第９９／２０８１６号に記載される、開口部３ａを有し、アイランドが形成される誘電体マスク３ｂの使用。
・欧州特許第１ ３３８ ６８３号明細書に記載される、開口部を有さず、アイランドが自発的に形成される誘電体層の使用。
１．１．１．横方向過成長の第１変形例
第１の変形例では、成長段階１０は、エピタキシャル横方向過成長（Ｅｐｉｔａｘｉａｌ ｌａｔｅｒａｌ ｏｖｅｒｇｒｏｗｔｈ、以下ＥＬＯという）からなる。
ＥＬＯは、出発基板１上に厚みのある平面層２を堆積させるステップを含む。
この堆積は、好ましくは有機金属気相成長（ＭＯＶＰＥ）により、例えば５００～７００℃、とりわけ６００℃の温度で行われる。
層２を堆積することで、出発基板１と、後にエピタキシャル形成されるＧａＮ副層５ａとの間の応力が減少する。実際に、基板１上に層２を堆積することで、それぞれ異なる結晶構造を有する基板１とＧａＮ副層５ａとの間で「ソフト」に移行できるようになる。
さらに、層２を堆積させることにより、後述の記載から明らかになるように、後に行われるＧａＮ結晶５の分離が容易になる。層２は、例えば、ＧａＮ層、ＡｌＮ層又はＡｌＧａＮ層である。
他のステップでは、開口部３ａを含むマスク３ｂが形成される。開口部３ａは、点状であっても帯状であってもよく、後にＧａＮアイランドが選択的に成長する位置を画定する。
マスク３ｂは例えば、ＳｉＮｘ（ＳｉＮ、Ｓｉ３Ｎ４など）、又はＳｉＯ２、又はＴｉＮなどの誘電体材料で作られたマスクであってもよい。これにより、マスクの端部で生成される欠陥を最小限に抑え、後にマスク上にエピタキシャル形成されるＧａＮ層の品質を向上させる。マスク３ｂの形成は、当業者に公知の任意の技術により行うことができる。例えば、マスクの形成は、以下の手順から構成されてもよい。
・ガス状シラン及びアンモニア前駆体から層２上に直接、誘電体層３ａを堆積させる、及び
・誘電体層３ａをフォトリソグラフィでエッチングして、開口部３ａを形成する。
このようにして、層２及びマスク３ｂで被覆された出発基板１が得られる。マスク３ｂは、ＧａＮ副層５ａの品質を改善する（貫通欠陥を除去することによって）のみならず、出発基板１と第１のＧａＮ層５ａとの間の界面を和らげる。
別のステップは、マスクの開口部３ａを通してＧａＮアイランドを形成することである。出発基板１の主面に垂直な軸に沿った成長の速度は、横方向成長の速度よりも高く保たれる。これにより、（開口部３ａの形状に依存して）三角形状の断面を有するアイランド状又は帯状の構造体が生じる。三角形の断面を有するこれらの帯状構造体内で、貫通転位は９０度屈曲する。
次に、横方向の過成長が行われ、最終的に平坦なＥＬＯ層となる。当該プロセスにおける本ステップの最後に、転位密度が１０８ｃｍ－２未満である第１のＧａＮ層５ａが得られる。
１．１．２．横方向過成長の第２変形例
第２の変形例では、成長段階１０は、欧州特許第１ ９７７ ０２８号明細書に記載される、ユニバーサル横方向過成長（Ｕｎｉｖｅｒｓａｌ ｌａｔｅｒａｌ ｏｖｅｒｇｒｏｗｔｈ、以下ＵＬＯという）からなる。
ＵＬＯは、出発基板１上に核形成層を堆積させるステップを含む。
核形成層は例えば、数原子面のオーダー、すなわち１０ｎｍから２０ｎｍのオーダーの厚みの非常に薄い窒化ケイ素ＳｉＮの膜である。シラン及びアンモニアによるＳｉＮの堆積は、３６０秒継続することができる。
次いで、この核形成層上に、例えばＧａＮからなる連続バッファ層２が堆積される。ＧａＮバッファ層２を堆積することで結晶欠陥が除去され、それにより、後にエピタキシャル形成される第１のＧａＮ副層５ａに含まれることになる欠陥の密度を、本プロセスの初期から最小限に抑える。
このＧａＮバッファ層２の厚みは、１０～１００ｎｍであってもよい。堆積中の温度は、５００～７００℃とすることができる。
次いで、９００～１１５０℃という高温で、アニーリングが行われる。温度の上昇と、ガス状キャリア中の十分な量の水素と、非常に薄いＳｉＮ膜の存在との複合効果の下、ＧａＮバッファ層２のモルフォロジは、物質輸送による固相再結晶から重大な改質を受ける。そして、当初連続的であったＧａＮバッファ層２は、ＧａＮパターンを有する不連続な層に変換される。このように、核形成層が非常に薄いために出発基板とのエピタキシャル関係が維持された、非常に良好な結晶品質を有するＧａＮパターン、つまりアイランドが得られる。
その結果、窒化ケイ素ＳｉＮが露出される領域はマスクとして機能し、ＧａＮパターンは、マスク内にエクスサイチュー（ｅｘ ｓｉｔｕ）で形成された開口部に位置するＧａＮ領域として機能する。次に、横方向の過成長が行われ、最終的に平坦なＵＬＯ層となる。
窒化ケイ素マスクが自発的に形成され、ＥＬＯと同じ転位屈曲メカニズムを有するこの方法を、「ＵＬＯ」（又は「自発的ＥＬＯ」）という。
１．２．分離領域４の形成の段階２０
このプロセスはさらに、分離領域４を形成する段階２０を有する。
分離領域を形成するこの段階２０は、種々の変形例により実施することができる。詳細には、分離領域を形成する段階２０は、以下のいずれかに実施できる。
・第１のＧａＮ層の成長段階１０の前（第１の変形例）
・第１のＧａＮ層の成長段階１０の後（第２の変形例）
・第１のＧａＮ層の成長段階１０の間（第３の変形例）
１．２．１．分別領域４の形成の第１変形例
第１変形例では、分離領域４を形成するためのステップ２０は、欧州特許第１ ６９９ ９５１号明細書に記載されているように、ＧａＮ副層５ａの成長段階１０の前に犠牲中間層を堆積させることであってもよい。
この中間層は、Ｓｉ、ＺｎＯ、ＴｉＮ、ＳｉＮ、ＴｉＣであってもよく、後のＧａＮ副層５ａのエピタキシャル成長の段階で自発的に気化させられる犠牲層としての役割を果たす。
１．２．２．分離領域の形成の第２変形例
第２の変形例では、分離領域４を形成する段階２０は、ＧａＮ副層５ａの成長段階１０の後に行われる注入のステップを含む。この注入により、ＧａＮ副層５ａに脆化領域を形成することができる。
注入とは、ＧａＮ副層５ａにイオンを衝突させ、これらのイオンの平均侵入深さに近い深さで、半導体中にマイクロキャビティ（又は気泡）の層を形成することである。
注入されるイオンは、タングステン、ヘリウム、ネオン、クリプトン、クロム、モリブデン、鉄、水素又はホウ素から選択してもよい。好ましくは、注入イオンは、タングステンイオンである。これらは、ＧａＮを分解するという特有の特徴を有する。
ドーズ量については、注入されるイオンがＨ＋である場合、注入ドーズ量は、１０１６～１０１７ｃｍ－２であり、注入の深さは、第１のＧａＮ副層５ａの自由表面（成長面と呼ばれる）から０～５０ｎｍである。
脆化イオンの注入は、１回のステップで、又は連続するステップで実施してもよい。注入の間の温度は、４～１４００Ｋとすることができる。
注入に続いて、イオン注入中に生じた結晶の損傷を回復させるために、アニーリングを実施してもよい。アニーリングは、５００～１５００℃の温度で行うことができる。
１．２．３．分離領域の形成の第３変形例
第３の変形例では、ＧａＮ副層５ａの成長段階１０の間に分離領域４を形成することができる。
詳細には、成長段階が、ＥＬＯとして知られる第１の変形実施形態（すなわち、誘電体マスク３ｂの堆積）により行われる場合、分離領域４を形成する段階２０は、マスク３ｂの堆積の前に、バッファ層２の注入を行うことができる。
これにより、分離領域４を正確に所望の深さに配置することができる。これは、ＥＬＯのステップで堆積された第１のＧａＮ層５ａは、イオン注入と「干渉」しないからである。
当然ながら、注入は、ＥＬＯ（又はＵＬＯ）の段階の異なる局面で、すなわち、アイランド内で、アイランドが完全に合体していない途中の段階で、又は全てのアイランドが合体した後に行うことができる。
１．３．エピタキシー再開の段階３０
分離領域４の形成の段階２０及びＧａＮ副層５ａの成長の段階１０の最後に、プロセスは、第１の厚いアンドープＧａＮ層５ｂ、第２の厚いｎドープＧａＮ層５ｃ、及び第３の厚いアンドープＧａＮ層５ｄを形成するためのエピタキシー再開の段階３０を有する。
また、本プロセスは、厚いＧａＮ５ｂの層を形成することにより、直接この段階３０から開始してもよく、その場合は、成長の段階１０及び分離領域の形成の段階２０は任意となる。以下の説明では、これらの段階１０及び２０が実施されると想定する。
このエピタキシャルの再開は、次のいずれかの方法により実施できる。
・有機金属気相成長（ＭＯＶＰＥ）
・ハイドライド気相成長（ＨＶＰＥ）
・閉空間気相輸送（ＣＳＶＴ）
・液相エピタキシャル成長（ＬＰＥ）
このステップでは、主に次の３つの有利な効果を可能にするＨＶＰＥ技術を使用することが好ましい。
・第１の効果は、ＧａＮ副層５ａが、結晶品質を損なうことなく、厚く形成されることである（新たな転位又はクラックが発生しない）。
・第２の効果は、ＨＶＰＥ中に、転位密度がさらに、ＧａＮ成長（０００１）の１００μｍを超えて（参考文献：https://doi.org/10.1143/APEX.5.095503）、少なくとも２倍低減されることである。
・第３の効果は、ＨＶＰＥ成長中に分離領域４で昇華又は機械的破壊が生じた場合、得られるＧａＮ５の厚層において、分離領域４で出発基板１からの自発的な分離が起こり得ることである。
より具体的には、エピタキシャルの再開は、次のプロセスで行われる。窒素、アンモニア及び水素の混合雰囲気中で、温度を上昇させる。約１０００℃の安定した温度に到達すると、気相中に、例えば塩化ガリウム（ＧａＣｌ）を導入することによって、ＧａＮの厚層の成長段階が開始される。ＧａＣｌ及びアンモニアは、約１０００℃の温度に維持される成長室内で部分的に熱分解される。このようにして、（第１の成長段階で形成される）核形成基板レベルで単結晶ＧａＮ堆積物が徐々に形成される。
分離中にＧａＮ層が粉々に破壊することを回避し、破損リスクなしに容易に取り扱いできるように十分な厚みを有し、したがって機械的観点から十分に耐性のあるＧａＮ層を得ることが必要である。成長はこれらの実験条件下で数時間継続し、ＧａＮ層を少なくとも２００ミクロン、好ましくは１ミリメートルを超える厚みに到達させる。
次いで、ＨＣｌの流れを外部に迂回させて（diverting）成長を最終的に完了させ、窒素及びアンモニアからなる雰囲気中で冷却を行う。
これらの第１、第２及び第３の単結晶層５ｂ、５ｃ及び５ｄの成長条件は、通常、成長温度が９００～１２００℃であり、成長速度が５０～５００マイクロメートル／ｈ、好ましくは７０～２００マイクロメートル／ｈである。
このようにして得られる自立した（self-supporting）ＧａＮの原結晶の厚みは、２００μｍより厚く、好ましくは１ｍｍより厚い。最大の厚みは、１０ｍｍより薄く、又はさらには５ｍｍより薄い。
このようにして得られる自立したＧａＮの原結晶の直径は、５０ｍｍより大きく、優先的には１００ｍｍより大きい。その最大直径は、２５０ｍｍより小さく、又はさらには２００ｍｍより小さい。
図３に示すように、層５ｂは、成長方向の反対方向に断面が減少してなる窪み又はピットに対応する永久的な欠陥領域を有する。
第２のステップでは、以下のプロセスに従い、同じ成長条件下で、ｎドーピング元素を添加してドーピングを行い、層５ｂ上に第２の単結晶ＧａＮ層５ｃを得る。
・酸素の供給及び濃度は、ＩＩＩ族前駆体の純度を制御することにより、及び、成長の前に残留圧力５００トール未満の真空下で反応器の非常に徹底的なパージを行うことにより制御される。
・ゲルマニウムの場合は、固形ソース、ＧｅＣｌ４、ゲルマン、テトラメチルゲルマニウム及びイソブチルゲルマニウム、並びにそれらの誘導体から形成される。次に、これらのドーパントガスは、反応室内で気化される。好ましくは、これらのドーパントガスは、気相でＧａＣｌ流と予め混合してもよく、成長室内でのドーピングの流れをより均一に分散させることができる。
ガス状前駆体の場合は、ガスタンクは、１～３バールの圧力に維持され、０．２５～２０ｓｃｃｍの流量を有するキャリアガス（Ｎ２及び／又はＨ２）の流れが適用される。
・シリコンの場合は、反応室内で気化されるシラン、ジクロロシラン及び四塩化ケイ素、並びにそれらの誘導体から形成される。ジクロロシラン（９９％のＮ２（又はＨ２）に１％希釈）では、１～２０ｓｃｃｍの流れが適用される。好ましくは、これらのドーパントガスは、気相でＧａＣｌ流と混合してもよく、成長室内でのドーピングの流れをより均一に分散させることができる。
・シリコン及びゲルマニウムを同時に導入することができ、３ドーパント系となる。
通常、この第１の単結晶ＧａＮ層５ｂの厚みは、１００～１０００マイクロメートルである。
層５ｂの永久欠陥領域６は、層５ｃにも進展する欠陥となる。そのため、第２のドープ層５ｃの成長中、層５ｃの材料にへこみが、層５ｂの欠損領域と一致する凹領域で形成される。
他の形態での材料のへこみも、層５ｂ又はさらには５ｃの上面に到達することなく、成長速度を局所的に改変する介在物又は核形成に関連して発生し得る。
第３のステップでは、ｎドーパントガスの供給は停止されるが、成長条件は維持されて、先に形成された通常１００～２０００マイクロメートルの厚みを有するドープ層５ｃの上に、通常２００～５０００マイクロメートルの厚みを有する第３の単結晶ＧａＮ層５ｄが得られる。
得られる単結晶層の厚みとＧａＮ５ｄの成長モードにより、層５ｃの凹領域は、この第３の層の堆積で充填される。
１．４．分離段階４０
分離段階４０も、分離領域４を形成する段階２０が実施される変形例に従って実施される。
イオン注入の場合は、厚く形成されたＧａＮ層５が受ける熱サイクル（高温でのエピタキシャルの再開及び冷却）、すなわち、出発基板１と厚く形成されたＧａＮ層５との間の熱膨張係数の違いにより分離を引き起こす応力を発生させる熱サイクルによって、自発的な分離の段階４０が引き起こされる。
犠牲中間層が堆積されている場合は、この分離は、この中間層の自発的な気化によって、又はいわゆる犠牲層のレベルでの機械的破壊によってエピタキシー中に引き起こされる。
成長後に分離する場合には、レーザーを使用して犠牲層を気化させてもよい。
図３に示すような自立したＧａＮ結晶５が得られる。
図３に（湾曲していない形態で）示されているこのような結晶は、湾曲していてもよく、湾曲の半径は通常、５メートルより大きく、かつ、２５メートルより小さく、優先的には２０メートルより小さい。さらに、結晶５の転位密度は、１０７ｃｍ－２以下、好ましくは５×１０６ｃｍ－２未満である。
ＧａＮ結晶５がゼロではない切頂角度（又はミスカット）を有する出発基板上に形成されると、ＧａＮ結晶５もまた、ゼロではない切頂角度を有することになり、１つの層から次の層へと伝播する結晶面の配向を有している。例えば、４度の切頂角度を有するサファイヤ基板１の場合、結晶５の成長面はその表面全体にわたって４度の切頂角度を有し、好ましくは０．１～１度の角度である。
１．５．研磨の段階４５
出発基板１から分離されると、ＧａＮ結晶５は研磨される。現在の技術では、膜厚の除去は１０マイクロメートル以内の誤差で制御可能である。
１．６．仕上げの段階５０
次に、仕上げ加工を行い、ＧａＮ膜（０００１）に対し対称状態にある角度ωの（００２）線のＸ線回折（ＸＲＤ）ピークの半値幅が、１３０ａｒｃｓｅｃ未満、又はさらには９０ａｒｃｓｅｃ未満、好ましくは６０ａｒｃｓｅｃ未満であるＧａＮウエハを形成する。
ウエハの裏面及び側面つまり端部は研磨され、用途に許容される表面仕上がりまでポリッシュされる。
図３に示すように、第２のｎドープ層５ｃの厚みに対応する除去研磨を行い、第１３族又はＩＩＩ族窒化物ウエハを形成する。
このように、本願プロセスは、半導体材料のスライス又はウエハ、詳細には周期表の第１３族及び第１５族の元素を材料とするスライス又はウエハ、さらに詳細には第１３族窒化物、好ましくはＧａＮからなるスライス又はウエハであって、５センチメートル、さらに１０センチメートル、又はさらには１５～２０センチメートルより大きいサイズのスライス又はウエハの製造に特に適している。
図４に示すように、本発明のプロセスに従って形成された半導体材料のスライス又はウエハ７は、以下を有する。
・結晶欠陥の高密度領域に一致する、より低い値を有するｎドープ領域であって、成長方向に垂直な平面であるガリウム面が、第１のｎドープ領域７ａ及び第２の領域７ｂを有し、第１のｎドープ領域７ａのファンデルパウ（Van der Pauw）法で測定された自由キャリアの密度は１．０×１０１８ｃｍ－３より大きく、低ｎドープ領域又はｎドープされていない領域である第２の領域７ｂは、例えば成長ピットなどの上述した第１の層の永久的な欠陥に一致する材料のへこみと対応関係にあり、ホール効果により測定された自由キャリア密度が１．０×１０１８ｃｍ－３未満である、ｎドープ領域、及び
・４５０マイクロメートルのオーダーの厚み、及び
・（０００１）ＧａＮ膜に対し対称状態にある角度ωの（００２）線のＸ線回折（ＸＲＤ）ピークの半値幅が１３０ａｒｃｓｅｃ未満、又はさらには６０ａｒｃｓｅｃ未満である、優れた結晶品質、及び
・５ｃｍ－２未満、優先的には１ｃｍ－２未満である、マクロ介在物の表面密度、
・２５ｍｏｈｍ．ｃｍ未満である、平均電気抵抗率。
１．７．選定の段階６０
本発明のプロセスはまた、ウエハ選定の段階を含み、これは以下のサブステップを有し得る。
・図５に示すように、ラマン分光法を実行し、永久的な欠陥領域の周囲に位置する、ウエハの低ドープ又はアンドープ領域（最少ドーピング領域と呼ばれる）を識別する。
測定は、Ｔｈｅｒｍｏ ＤＸＲｘｉラマン分光装置で行われた。この分光装置は、最大取得容量６００スペクトル／秒の高速ラマンイメージング用である。ある構成では、５３２ｎｍのレーザー、１０ｍＷの出力で分析を行う。レーザービームは、５０倍の倍率レベルを有する顕微鏡を通してサンプルに集束される。
・カソードルミネセンスにより非発光欠陥を識別して、１×１０８ｃｍ－２を超える最大貫通転位密度（ＴＤＤ）が、各最少ドーピング領域の中心と一致する中心を有する直径５０μｍの円内の領域に限定されるウエハを選定する。
この識別により、各最少ドープ領域の中心と一致する中心を有する直径５０μｍの円に内接し、光電子部品が欠陥を有するかもしれない領域に対応する領域を選定することが可能となり、その結果、ウエハ上に光電子部品を配置させる前には、直径５０μｍの選定された領域への配置を回避でき、及び／又は、ウエハ上に光電子部品を配置した後には、直径５０μｍの選定された領域に配置されている光電子部品を取り除くことができる。
別の可能なプロセスによれば、説明の目的及び上述のプロセスとの対比として、本発明による単結晶物質は、好ましくは少なくとも数マイクロメートルであり、かつ１０マイクロメートル未満であるＧａＮ窒化物の層が予め堆積された、例えばサファイヤなどの出発基板又はシード上で成長させることによって得られる。成長は、ＨＶＰＥ反応器中で行われる。エピタキシャル堆積は、上述した段階３０と同じ条件下で行われるが、数ｍｍの層を形成するため、より長い期間にわたって継続される。
結晶は、トリミングを受け、次いで、緩いワイヤー鋸（切断前にワイヤーに付着させるスラリー中の研磨粒子）、又は固定ワイヤー鋸（ワイヤー上に予め固定された研磨粒子）のいずれかを使用して、通常１００～６００マイクロメートルの厚みを有する数枚のスライス又はウエハに切断される。仕上げの段階（研磨、ポリッシング）は、上述のプロセスと同様である。

Claims (23)

  1. 第１３族窒化物からなる単結晶半導体材料の製造プロセスであって、
    ａ）第１３族窒化物、好ましくは窒化ガリウムからなる第１の層を、出発基板上にエピタキシャル成長により堆積させるステップと、
    ｂ）ｎドーパントガスを供給して、第１３族窒化物、好ましくは窒化ガリウムからなる第２の層を、前記第１の層上にエピタキシャル成長により堆積させ、前記堆積は材料の凹領域を含むステップと、
    ｃ）ドーパントガスの供給を停止し、第１３族窒化物、好ましくは窒化ガリウムからなる第３の層を、前記第２の層上に及び前記第２の層の前記凹領域内にエピタキシャル成長により堆積させ、前記３の層の堆積により、前記第２の層の前記凹領域が充填されるステップとを有する製造プロセス。
  2. 前記ｎドーパントガスは、周期表の第１４族から少なくとも１つの化学元素を含む、請求項１に記載の製造プロセス。
  3. 前記周期表第１４族の化学元素は、四塩化ゲルマニウム、ゲルマン、テトラメチルゲルマニウム及びイソブチルゲルマニウム、並びにそれらの誘導体の固体ソースから形成されるゲルマニウム、並びに／又は、シラン、ジクロロシラン及び四塩化ケイ素、並びにそれらの誘導体の固体ソースから形成されるシリコンである、請求項２に記載の製造プロセス。
  4. 前記ｎドーパントガスは、気相で塩化ガリウムガス流と混合される、請求項１から３のいずれか１項に記載の製造プロセス。
  5. 前記エピタキシャル成長による堆積は、ハイドライド気相成長により行われる、請求項１から４のいずれか１項に記載の製造プロセス。
  6. 前記出発基板を分離して、自立した第１３族窒化物単結晶半導体材料を得るステップをさらに有する、請求項１から５のいずれか１項に記載の製造プロセス。
  7. 第１３族又はＩＩＩ族窒化物ウエハの製造プロセスであって、前記製造プロセスは、
    請求項６に記載の自立した第１３族窒化物単結晶半導体材料の製造と、
    所与の厚みのｎドープ層を得て、前記第１３族又はＩＩＩ族窒化物ウエハを形成するための研磨除去とを含み、
    前記自立した第１３族窒化物単結晶半導体材料は、
    ｎドーパントで所定の厚みにドーピングされ、材料凹領域を有する第１３族窒化物、好ましくは窒化ガリウムのドープ層と、
    前記ドープ層上に、及び前記ドープ層の前記材料凹領域内に配設された、アンドープの第１３族窒化物、好ましくは窒化ガリウムからなる層とを有する、製造プロセス。
  8. ウエハ選定のステップをさらに含み、
    前記ウエハ選定ステップは、
    ラマン分光法を実施し、ウエハの最少ドーピング領域と呼ばれる低ドープ領域又はアンドープ領域を識別するサブステップと、
    １×１０８ｃｍ－２を超える最大貫通転位密度又はＴＤＤが、前記最少ドーピング領域の中心と一致する中心を有する直径２０マイクロメートルの円内の領域に限定されるウエハを選定するために、カソードルミネセンスにより非発光欠陥を識別するサブステップとを含む、請求項７に記載の製造プロセス。
  9. 第１３族窒化物、好ましくは窒化ガリウムからなる第１の層であって、成長方向の反対方向に断面が減少してなる窪み又はピットに対応する永久的な欠陥領域を有する第１の層と、
    ｎドーパントで所定の厚みにドーピングされ、前記第１の層の前記永久的な欠陥領域と一致する材料凹領域を有する第１３族窒化物、好ましくは窒化ガリウムの第２の層と、
    前記第２の層上に、及び前記第２の層の前記材料凹領域内に配設された、アンドープの第１３族窒化物、好ましくは窒化ガリウムからなる第３の層とを含み、
    前記第３の層の堆積により、前記第２の層の前記材料凹領域が充填される、第１３族窒化物の単結晶半導体材料。
  10. 前記第２の層の厚みは、１００～２０００マイクロメートルである、請求項９に記載の単結晶半導体材料。
  11. 前記第１の層の厚みは、１００～１０００マイクロメートルである、請求項９又は１０に記載の単結晶半導体材料。
  12. 前記第３の層の厚みは、２００～５０００マイクロメートルである、請求項９から１１のいずれか１項に記載の単結晶半導体材料。
  13. 第１の層の厚みに対する第２の層の厚みの比率は、０．１～２０である、請求項９から１２のいずれか１項に記載の単結晶半導体材料。
  14. 前記第２の層の前記ｎドーパントの含有量は、１×１０１８ｃｍ－３より大きく、２×１０１９ｃｍ－３より小さい、請求項９から１３のいずれか１項に記載の単結晶半導体材料。
  15. 請求項７に記載の製造プロセスにより製造される第１３族又はＩＩＩ族窒化物ウエハであって、前記ウエハは、
    ｎドーパントでドーピングされ、材料凹領域を有する、第１３族窒化物、好ましくはＧａＮからなるドープ層と、
    前記ドープ層の前記材料凹領域に配設された、第１３族窒化物、好ましくはＧａＮからなるアンドープ層とを有し、
    前記ウエハの上面は、
    前記ドープ層の上面に対応する第１のドープ領域であって、ホール効果により測定される自由キャリア密度が１．０×１０１８ｃｍ－３より大きい第１のドープ領域と、
    前記ドープ層の前記材料凹領域内に配設された前記アンドープ層の上面に対応し、ホール効果により測定される自由キャリア密度が８×１０１７ｃｍ－３未満、好ましくは５×１０１７ｃｍ－３未満である第２の低ドープ又はアンドープ領域とを有する、第１３族又はＩＩＩ族窒化物ウエハ。
  16. 前記第１のドープ領域は、周期表第１４族の化学元素を含み、
    前記化学元素は、四塩化ゲルマニウム、ゲルマン、テトラメチルゲルマニウム及びイソブチルゲルマニウム、並びにそれらの誘導体の固体ソースから形成されるゲルマニウム、並びに／又は、シラン、ジクロロシラン及び四塩化ケイ素、並びにそれらの誘導体の固体ソースから形成されるシリコンである、請求項１５に記載の第１３族又はＩＩＩ族窒化物ウエハ。
  17. 前記第１のドープ領域の前記ｎドーパントの含有量は、１×１０１８ｃｍ－３より大きく、２×１０１９ｃｍ－３より小さい、請求項１５又は１６に記載の第１３族又はＩＩＩ族窒化物ウエハ。
  18. 前記第１のドープ領域の酸素濃度は、２．０×１０１８ｃｍ－３未満である、請求項１５から１７のいずれか１項に記載の第１３族又はＩＩＩ族窒化物ウエハ。
  19. 結晶中の酸素原子と前記ｎドーパントの累積濃度は、１．０×１０１９ｃｍ－３未満である、請求項１８に記載の第１３族又はＩＩＩ族窒化物ウエハ。
  20. 前記第２の領域の表面は、前記ウエハの表面の５％未満、又は２％未満である、請求項１５から１９のいずれか１項に記載の第１３族又はＩＩＩ族窒化物ウエハ。
  21. ＧａＮ（０００１）面に対し対称状態にある角度ωの（００２）線のＸ線回折（ＸＲＤ）ピークの半値幅により測定される結晶品質は、１３０ａｒｃｓｅｃ未満、好ましくは１００ａｒｃｓｅｃ未満、好ましくは９０ａｒｃｓｅｃ未満、又はさらには６０ａｒｃｓｅｃ未満であり、及び、ＧａＮ（０００１）膜に対し傾斜状態にある角度ωの２０１線のＸ線回折（ＸＲＤ）ピークの半値幅により測定される結晶品質は、２４０ａｒｃｓｅｃ未満、好ましくは１４０ａｒｃｓｅｃ未満、又はさらには１００ａｒｃｓｅｃ未満である、請求項１５から２０のいずれか１項に記載の第１３族又はＩＩＩ族窒化物ウエハ。
  22. 前記ウエハの平均電気抵抗率は、２５ミリオームセンチメートル未満である、請求項１５から２１のいずれか１項に記載の第１３族又はＩＩＩ族窒化物ウエハ。
  23. 請求項１５から２２のいずれか１項に記載の第１３族又はＩＩＩ族窒化物ウエハの、発光ダイオード、レーザダイオード、パワーエレクトロニクス用の縦型トランジスタ、パワーエレクトロニクス又は電気通信（無線周波数）用の横型トランジスタ、電流整流ダイオード又はセンサなどの光電子部品を製造するための基板としての使用。
JP2021536092A 2018-12-21 2019-12-18 ｎドープ中間層を有する半導体基板 Pending JP2022514918A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1874023A FR3091008B1 (fr) 2018-12-21 2018-12-21 Substrat semi-conducteur avec couche intermédiaire dopée n
FR1874023 2018-12-21
PCT/EP2019/086121 WO2020127603A1 (fr) 2018-12-21 2019-12-18 Substrat semi-conducteur avec couche intermediaire dopee n

Publications (1)

Publication Number Publication Date
JP2022514918A true JP2022514918A (ja) 2022-02-16

Family

ID=68138135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021536092A Pending JP2022514918A (ja) 2018-12-21 2019-12-18 ｎドープ中間層を有する半導体基板

Country Status (4)

Country Link
JP (1) JP2022514918A (ja)
CN (1) CN113841260A (ja)
FR (1) FR3091008B1 (ja)
WO (1) WO2020127603A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115050817B (zh) * 2022-08-15 2022-11-18 江西兆驰半导体有限公司 一种晶体管及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
FR2860248B1 (fr) 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
KR100673873B1 (ko) 2005-05-12 2007-01-25 삼성코닝 주식회사 열전도도가 우수한 질화갈륨 단결정 기판
US20070138505A1 (en) * 2005-12-12 2007-06-21 Kyma Technologies, Inc. Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
TWI408264B (zh) 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵（ＧａＮ）之生長方法
US8778078B2 (en) 2006-08-09 2014-07-15 Freiberger Compound Materials Gmbh Process for the manufacture of a doped III-N bulk crystal and a free-standing III-N substrate, and doped III-N bulk crystal and free-standing III-N substrate as such
JP5129186B2 (ja) * 2009-03-24 2013-01-23 古河機械金属株式会社 Ｉｉｉ族窒化物半導体層の製造方法
JP5251893B2 (ja) 2010-01-21 2013-07-31 日立電線株式会社 導電性ｉｉｉ族窒化物結晶の製造方法及び導電性ｉｉｉ族窒化物基板の製造方法

Also Published As

Publication number Publication date
CN113841260A (zh) 2021-12-24
FR3091008B1 (fr) 2023-03-31
WO2020127603A1 (fr) 2020-06-25
FR3091008A1 (fr) 2020-06-26

Similar Documents

Publication Publication Date Title
CN101410950B (zh) 使用纳米结构柔性层和hvpe制造高质量化合物半导体材料的生长方法
US8142566B2 (en) Method for producing Ga-containing nitride semiconductor single crystal of BxAlyGazIn1-x-y-zNsPtAs1-s-t (0<=x<=1, 0<=y<1, 0<z<=1, 0<s<=1 and 0<=t<1) on a substrate
US7935615B2 (en) III-V nitride semiconductor substrate and its production method
US8202793B2 (en) Inclusion-free uniform semi-insulating group III nitride substrates and methods for making same
EP2290136B1 (en) Method for achieving improved epitaxy quality (surface texture and defect densitity) on free-standing (aluminum, indium, gallium) nitride ((Al, In, Ga)N) substrates for opto-electronic and electronic devices
US6350666B2 (en) Method and apparatus for producing group-III nitrides
CN104250853B (zh) Iii族氮化物晶体
KR101444954B1 (ko) Ⅰⅰⅰ족 질화물 반도체 결정 기판 및 반도체 디바이스
JP2016029008A (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
US8097528B2 (en) Manufacturing method of nitride substrate, nitride substrate, and nitride-based semiconductor device
JP2006290697A (ja) 窒化物半導体基板及びその製造方法
JP2022514918A (ja) ｎドープ中間層を有する半導体基板
CN106536794B (zh) 氮化镓衬底
KR100699739B1 (ko) Ⅲ-ⅴ족 화합물 반도체
US20230274934A1 (en) Semiconductor substrate with nitrided interface layer
JP2022515212A (ja) Ｎ共ドープ半導体基板
Bondokov et al. Fabrication and characterization of 2-inch diameter AlN single-crystal wafers cut from bulk crystals
US6844574B1 (en) III-V compound semiconductor
Han Growth of gallium nitride layers with very low threading dislocation densities

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20220912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240418