CN102057463A - 氮化合物半导体基板的制造方法和氮化合物半导体基板、单晶SiC基板的制造方法和单晶SiC基板 - Google Patents

氮化合物半导体基板的制造方法和氮化合物半导体基板、单晶SiC基板的制造方法和单晶SiC基板 Download PDF

Info

Publication number
CN102057463A
CN102057463A CN2009801216250A CN200980121625A CN102057463A CN 102057463 A CN102057463 A CN 102057463A CN 2009801216250 A CN2009801216250 A CN 2009801216250A CN 200980121625 A CN200980121625 A CN 200980121625A CN 102057463 A CN102057463 A CN 102057463A
Authority
CN
China
Prior art keywords
layer
monocrystal sic
substrate
sic
buried insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801216250A
Other languages
English (en)
Other versions
CN102057463B (zh
Inventor
川村启介
泉胜俊
浅村英俊
横山敬志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Air Water Inc
Original Assignee
Air Water Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008151434A external-priority patent/JP2009302098A/ja
Priority claimed from JP2008151433A external-priority patent/JP2009302097A/ja
Application filed by Air Water Inc filed Critical Air Water Inc
Publication of CN102057463A publication Critical patent/CN102057463A/zh
Application granted granted Critical
Publication of CN102057463B publication Critical patent/CN102057463B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology

Abstract

为了提供可以得到结晶性良好的氮化合物半导体层的氮化合物半导体基板的制造方法，进行如下工序：准备具有规定厚度的表面Si层(3)和埋入绝缘层(4)的Si基板(1)的工序；将上述Si基板(1)在碳系气体气氛中加热使上述表面Si层(3)变成单晶SiC层(6)时，使与上述埋入绝缘层(4)之间界面(8)附近的Si层作为残存Si层(5)残留的工序；以及，再使氮化合物半导体层(15)在表面的单晶SiC上外延生长的工序。为了提供可以得到结晶性良好的SiC层的单晶SiC基板的制造方法，进行如下操作：准备具有规定厚度的表面Si层(3)和埋入绝缘层(4)的Si基板(1)，在将上述Si基板(1)在碳系气体气氛中加热使上述表面Si层(3)变成单晶SiC层(6)时，在使上述表面Si层(3)变成单晶SiC层(6)时，使与埋入绝缘层(4)之间界面(8)附近的Si层作为残存Si层(5)残留。

Description

氮化合物半导体基板的制造方法和氮化合物半导体基板、单晶SiC基板的制造方法和单晶SiC基板
技术领域
本发明涉及作为绝缘层埋入型半导体基板的氮化合物半导体基板的制造方法以及由其得到的氮化合物半导体基板、作为绝缘层埋入型半导体基板的单晶SiC基板的制造方法以及由其得到的单晶SiC基板。
背景技术
氮化镓、氮化铝等氮化合物是直接跃迁型的宽禁带半导体，与硅半导体相比在绝缘破坏电场、饱和电子速度、化学稳定性方面优越，因此作为下一代的发光装置、半导体装置材料而备受关注。另外，具有埋入绝缘层的SOI基板在实现回路的高速化和低耗电方面优越，有望被视为下一代的LSI基板。因此，融合了这两个特征的绝缘层埋入型氮化合物半导体基板极有望作为半导体装置材料。
作为上述具有埋入绝缘层的氮化合物半导体基板的制造方法，提出了如下的方法：使碳化硅层在SOI基板上面外延生长，再在其上面使氮化物半导体层外延生长(例如，下述专利文献1)。
如上述专利文献1所示，使用碳化硅结晶作为氮化合物半导体的衬底基板的主要理由是由于，碳化硅与氮化合物半导体之间的晶格常数的失配(mismatch)比较小，与在SOI基板的表面硅层上面直接使氮化合物半导体外延生长的情况相比，可以抑制氮化合物半导体杂界面的错配位错发生的缘故。
作为一个示例，氮化镓结晶与作为其衬底基板一直使用的蓝宝石、硅之间的晶格常数的失配分别为约16％、约20％，与此相对，氮化镓与碳化硅之间的晶格常数的失配为约3.5％，这明显小于蓝宝石、硅的情况。
但是，在使碳化硅层在SOI基板上面外延生长再在其上使氮化物半导体层外延生长的方法中，存在在碳化硅与硅之间的界面容易发生晶体缺陷的问题。
因而，为了解决上述问题，提出了以下方法：通过将SOI基板的表面硅膜碳化使之改性成碳化硅层，制造具有埋入氧化膜的碳化硅基板，再在其上使氮化镓层外延生长(例如，下述专利文献1和2)。
另一方面，作为通过将SOI基板的表面硅膜碳化使之改性成碳化硅层从而在容易实现具有价格优势的大口径化的同时可以制造具有埋入绝缘层的SiC基板的制造方法，提出了例如下述专利文献3记载的方法。这种方法是使用具有规定厚度的表面硅层和埋入绝缘层(SiO2层)的SOI基板(绝缘层埋入型Si基板)来进行制造。即进行如下的操作：将上述SOI基板的表面Si层薄膜化至10nm左右，将其在氢气与烃系气体的混合气氛的加热炉内加热处理规定时间，从而对上述表面硅层在高温进行碳化处理而变成单晶SiC薄膜，将上述单晶SiC薄膜作为籽晶(seed)层利用外延法使SiC层生长。
另一方面，由于热、化学稳定性优越，机械强度也强，强耐放射线照射这样的特性，单晶SiC(碳化硅)作为下一代的半导体装置材料备受关注。另外，具有埋入绝缘层的SOI基板在实现回路的高速化和低耗电方面优良，有望被视为下一代的LSI基板。因此，融合了这两个特征的绝缘层埋入型半导体SiC基板极有望作为半导体装置材料。
作为在容易实现具有价格优势的大口径化的同时可以制造上述绝缘层埋入型半导体SiC基板的制造方法，例如提出了在下述专利文献3中记载的方法。该方法是使用具有规定厚度的表面硅层和埋入绝缘层(SiO2层)的SOI基板(绝缘层埋入型Si基板)来进行制造。即进行如下的操作：将上述SOI基板的表面Si层薄膜化薄膜化到10nm左右，将其在氢气与烃系气体的混合气氛中的加热炉内热处理规定时间，从而对上述表面硅层在高温下进行碳化处理而变成单晶SiC薄膜，将上述单晶SiC薄膜作为籽晶层利用外延法使SiC层生长。
在上述专利文献3记载的方法中，通过上述碳化处理，将厚度约10nm以下的表面硅层全部碳化生成单晶SiC薄膜(SiC籽晶层)。然而，如这样操作，则在埋入酸化膜与SiC薄膜之间的界面会发生不规则且大的“起伏”。即，变成的SiC层与埋入的SiO2层之间的界面在高温下不稳定，特别是SiC容易浸入到SiO2层，而且急剧进行Si→SiC反应，因此上述SiC/SiO2界面不稳定，界面成为粗糙且波状起伏样的状态。
该界面的“起伏”有时会达到超过10nm的程度，出现在SiC层的厚度中存在参差不齐的结果，而且直到生成的SiC薄膜本身出现“起伏”，预测作为半导体装置使用时会成为大问题。另外，如果在界面与SiC薄膜本身存在“起伏”的状态下，使SiC层在该SiC薄膜上面外延生长，则生成的SiC层本身的结晶性大幅劣化，而且还存在表面状态也容易变成粗糙状态的问题。
于是，提出了以下的方法，其是将SOI基板在碳系气体气氛中加热而使表面硅层改性成SiC籽晶层的单晶SiC基板的制造方法，其中，通过在上述改性之前对表面硅层离子注入氮，从而在表面硅层的与埋入绝缘层的界面附近区域形成含氮的硅层，由此，防止经改性生成的SiC浸入到埋入绝缘层中，形成膜厚均匀的单晶SiC薄膜(下述的专利文献4)。
专利文献1日本特开平10-287497号公报
专利文献2日本特开平8-236445号公报
专利文献3日本特开2003-224248号公报
专利文献4日本特开2005-268460号公报
发明内容
发明要解决的课题
但是，在上述专利文献3记载的方法中，通过上述碳化处理，将厚度约10nm以下的表面硅层全部碳化，生成单晶SiC薄膜(SiC籽晶层)。然而，如这样操作，则在埋入氧化膜与SiC薄膜之间的界面发生不规则且大的“起伏”。即，变成的SiC层与埋入的SiO2层之间的界面在高温下不稳定，特别是SiC容易浸入SiO2层，而且Si→SiC反应急剧进行，因此，上述SiC/SiO2界面不稳定，界面成为粗糙波状起伏样的状态。
该界面的“起伏”有时会达到超过10nm的程度，出现在SiC层的厚度中存在参差不齐的结果，而且直到生成的SiC薄膜本身出现“起伏”，预测作为半导体装置使用时会成为大问题。另外，如果在界面与SiC薄膜本身存在“起伏”的状态下，使SiC层在该SiC薄膜上外延生长，则生成的SiC层本身的结晶性大幅劣化，而且还存在表面状态也容易变成粗糙状态的问题。另外，存在如下问题：伴随着SiC层中出现起伏或结晶性下降，在上述SiC层上面外延生长的氮化物半导体的结晶性也劣化。
由此，提出了如下的方法，其是将SOI基板在碳系气体气氛中加热而使表面硅层改性成SiC籽晶层的单晶SiC基板的制造方法，其中，通过在上述改性之前对表面硅层离子注入氮，从而在表面硅层的与埋入绝缘层的界面附近形成含氮的硅层，由此，防止经改性生成的SiC浸入到埋入绝缘层中，形成膜厚均匀的单晶SiC薄膜(上述专利文献4)。
然而，虽然在上述专利文献4的方法中，可防止界面的“起伏”，但是含氮的硅层的氮含有量必须达到1～30原子％的非常大的程度，与一般用于半导体素子制造的离子注入相比必须为100～1000倍的剂量。因此，必须有用于在大电流下的离子注入的非常高价的装置，离子注入本身也需要长时间，因而，存在每单位时间的生产量低、成本高的问题。
另外，上述专利文献2的方法中，虽然可以防止界面的“起伏”，但是含氮的硅层的氮含有量必须达到1～30原子％的非常大的程度，与一般用于半导体素子制造的离子注入相比必须为100～1000倍的剂量。因此，必须有用于在大电流下的离子注入的非常高价的装置，离子注入本身也需要长时间，因而，存在每单位时间的生产量低、成本高的问题。
本发明是鉴于上述情况而完成的，其目的在于，提供一种可以得到结晶性好的氮化合物半导体层、且低成本、生产性好的氮化合物半导体基板的制造方法，以及通过其获得的氮化合物半导体基板。
另外，本发明是鉴于上述情况而完成的，其目的在于提供一种如下的单晶SiC基板的制造方法以及通过其获得的单晶SiC基板，该方法可以使SiC层与SiO2等埋入绝缘层之间的界面成为均匀的状态、可以得到结晶性好的SiC层，而且低成本、生产性好。
解决课题的方法
为了实现上述目的，本发明的氮化合物半导体基板的制造方法的要旨在于，进行如下工序：准备具有规定厚度的表面Si层和埋入绝缘层的Si基板的工序；使上述Si基板在碳系气体气氛中加热使上述表面Si层变成单晶SiC层时，将与上述埋入绝缘层的界面附近的Si层作为残存Si层残留的工序；以及，再使氮化合物半导体在表面的单晶SiC上外延生长的工序。
另外，为了达到上述目的，本发明的氮化合物半导体基板的要旨在于，在具有埋入绝缘层的单晶Si基板的比上述埋入绝缘层更靠表面的表面侧形成单晶SiC层，在上述单晶SiC层与埋入绝缘层之间的界面附近形成有Si层，并且在上述单晶SiC层的上面形成有氮化合物半导体层。
为了完成上述目的，本发明的单晶SiC基板的制造方法的要旨在于，其是准备具有规定厚度的表面Si层和埋入绝缘层的Si基板，将上述Si基板在碳系气体气氛中加热使上述表面Si层变成单晶SiC层的单晶SiC基板的制造方法，其中，使上述表面Si层变成单晶SiC层时，将与埋入绝缘层的界面附近的Si层作为残存Si层残留。
另外，为了完成上述目的，本发明的单晶SiC基板的要旨在于，其是在具有埋入绝缘层的单晶Si基板的比上述埋入绝缘层更靠表面的表面侧形成有单晶SiC层的单晶SiC基板，其中，在上述单晶SiC层与埋入绝缘层之间的界面附近形成有Si层。
发明的效果
即，本发明的氮化合物半导体基板的制造方法中，在使上述表面Si层变成单晶SiC层时，使与埋入绝缘层的界面附近的Si层作为残存Si层残留，从而大幅改善其下部与埋入绝缘层的界面的平坦性，可以大幅减小界面的“起伏”。这样，由于埋入绝缘层与残存Si层之间界面的平坦性提高，因此，在形成于表面的单晶SiC层本身发生的“起伏”也大幅降低。这样，形成了起伏小的单晶SiC层，因此，在其上面由外延生长而形成的氮化合物半导体的结晶性也得到大幅改善，作为半导体装置的性能大幅提高。由于不依赖于离子注入等，因此，可以低成本、生产性良好地制造作为上述高品质半导体装置的氮化合物半导体基板。
本发明中，在于上述改性的单晶SiC层的上面再使单晶SiC外延生长后，相对上述外延生长的单晶SiC使氮化合物半导体外延生长的情况中，在单晶SiC层的上层再利用外延生长形成SiC时，生长的SiC的结晶性提高，因此，在其上面外延生长的氮化合物半导体的结晶性也良好，可以得到良好的氮化合物半导体装置。
本发明中，上述残存Si层的厚度为3～20nm时，可以充分得到使埋入绝缘层与残存Si层之间的界面以及单晶SiC层本身的平坦性提高的效果，同时在单晶SiC层的下层几乎没有孔隙等缺陷。因此，可以得到良好的氮化合物半导体装置。
另外，本发明的氮化合物半导体基板中，在使上述表面Si层变成单晶SiC层时，将与埋入绝缘层的界面附近的Si层作为残存Si层残留，从而可以大幅改善其下部与埋入绝缘层之间的界面的平坦性，可以大幅减小界面的“起伏”。这样，由于埋入绝缘层与残存Si层之间界面的平坦性提高，因此，在形成于表面的单晶SiC层本身发生的“起伏”也大幅降低。这样，形成了起伏小的单晶SiC层，因此，在其上面由外延生长而形成的氮化合物半导体的结晶性也得到大幅改善，作为半导体装置的性能大幅提高。由于不依赖于离子注入等，因此，可以低成本、生产性良好地制造作为上述高品质半导体装置的氮化合物半导体基板。
即，本发明的单晶SiC基板的制造方法中，在使上述表面Si层变成单晶SiC层时，将与埋入绝缘层的界面附近的Si层作为残存Si层残留，从而大幅改善其下部与埋入绝缘层的界面的平坦性，可以大幅减小界面的“起伏”。由于埋入绝缘层与残存Si层之间界面的平坦性提高，因此，在形成于表面的单晶SiC层本身发生的“起伏”也大幅降低。这样，形成了起伏小的单晶SiC层，因此，作为半导体装置的性能大幅提高。由于不依赖于离子注入等，因此，可以低成本、生产性良好地制造上述高品质单晶SiC基板。
本发明中，在通过对在与上述埋入绝缘层的界面附近残留有残存Si层的单晶SiC基板进行外延生长，从而在表面的单晶SiC层的上层再生长单晶SiC情况中，即使这样操作在单晶SiC层的上层再通过外延生长形成SiC时，生长的SiC的结晶性也提高，因此可以得到漂亮的单晶、厚度也均匀的SiC。
本发明中，当上述残存Si层的厚度为3～20nm时，可以充分得到使埋入绝缘层与残存Si层之间的界面以及单晶SiC层本身的平坦性提高的效果，同时在单晶SiC层的下层几乎没有孔隙等缺陷，可以得到良好的半导体装置。
另外，本发明的单晶SiC基板中，由于在上述单晶SiC层与埋入绝缘层的界面附近形成了Si层，因此大幅改善了其下部与埋入绝缘层之间的界面的平坦性，可以大幅减小界面的“起伏”。由于埋入绝缘层与残存Si层之间界面的平坦性提高，因此在形成于表面的单晶SiC层本身发生的“起伏”也大幅减小。这样，由于形成起伏小的单晶SiC层，因此使作为半导体装置的形成大幅提高。
附图说明
图1显示本发明一实施方式的氮化合物半导体基板的制造方法的图。
图2显示上述氮化合物半导体基板的制造方法中所用装置的图。
图3显示本发明的第2实施方式的氮化合物半导体基板的制造方法的图。
图4是以SOI-Ref为起始材料的比较例1的制造方法中的刚形成单晶Si层后的样品的截面TEM像。
图5是以SOI-A为起始材料的实施例1的制造方法中的刚形成单晶SiC层后的样品的截面TEM像。
图6是利用以SOI-A为起始材料的实施例2的制造方法的刚形成SiC外延层后的样品的截面TEM像。
图7是利用以SOI-A为起始材料的实施例2的制作方法的刚形成GaN外延层后的样品的截面TEM像。
图8是显示本发明的一实施方式的单晶SiC基板的制造方法的图。
图9是显示上述单晶SiC基板的制造方法所用装置的图。
图10是利用以SOI-Ref作为起始材料的比较例1的制造方法的单晶SiC层(籽晶层)的截面TEM像。
图11是利用以SOI-A作为起始材料的实施例1的制造方法的单晶SiC层(籽晶层)的截面TEM像。
图12是利用以SOI-A作为起始材料的实施例2的制造方法的单晶SiC外延层的截面TEM像。
符号说明
1     Si基板
2     Si母材
3     表面Si层
4     埋入绝缘层
5     残存Si层
6     单晶SiC层
7     单晶SiC外延层
8     界面
9     氧化物层
10    加热炉
11    加热器
12    混合器
13    储气缸
14    储气缸
15    氮化合物半导体层
具体实施方式
接着，说明用于实施本发明的优选方式。
图1是显示本发明的氮化合物半导体基板的制造方法的一实施方式的图。
该氮化合物半导体基板的制造方法中，首先，准备具有规定厚度的表面Si层3和埋入绝缘层4的Si基板1，将上述Si基板1的表面Si层3的厚度薄膜化到6nm～40nm左右(图1(A))。接着，将上述Si基板1在碳系气体气氛中加热使上述表面Si层3变成单晶SiC层6(图1(B))。此时，进行将在与埋入绝缘层4的界面8附近的Si层作为残存Si层5残留的操作。接着，将上述单晶SiC层6作为籽晶层进行外延生长，从而使单晶SiC外延层7生长(图1(C))。再在由上述外延生长而形成的单晶外延SiC层7的上面，利用外延生长形成氮化合物半导体层15。
以下，对各工序进行详细说明。
上述Si基板1是在Si母材2的表面附近形成有作为埋入绝缘层4的规定厚度的SiO2层、在表面形成有规定厚度的表面Si层3的基板。上述埋入绝缘层4的厚度被设定成约1～200nm左右的厚度。
接着，使上述Si基板1的表面Si层3的厚度变薄进行薄膜化。该薄膜化例如如下进行：通过对Si基板1在氧化气氛中进行加热处理，从而以使希望厚度的Si层残存在于与埋入绝缘层4的界面8附近的方式，使表面Si层3的距表面的规定深度氧化而形成氧化物层9之后，利用氢氟酸等将表面的氧化物层9蚀刻而除去，使残留在界面8附近的希望厚度的的Si层露出，从而进行薄膜化。
此时，薄膜化了的表面Si层3的厚度优选设定为6nm～40nm左右，更优选为8nm～30nm左右，再更优选为10nm～27nm左右。
这是因为，上述薄膜化了的表面Si层3的厚度如不到6nm，则不能通过之后的变成工序残留充分厚度的残存Si层5，而且也不能生成充分厚度的一次单晶SiC层6。另外，如上述薄膜化了的表面Si层3的厚度超过40nm，则后述的改性处理中需要时间，或残存Si层5的厚度过厚而容易在上述界面8附近出现孔隙等缺陷。
上述薄膜化后的表面Si层3的厚度可以如下设定：调整将Si基板1在氧化气氛中加热处理形成氧化物层9时的气氛、温度、时间等氧化处理条件，调整相对于原来的表面Si层3的厚度形成的氧化物层9的厚度。
接着，将上述Si基板1在碳系气体气氛中加热将上述表面Si层3变成单晶SiC层6。
上述变成工序例如利用图2所示的装置来进行。该装置具备：有加热器11的加热炉10，将被导入到上述加热炉10内的气氛气(氢气G1和烃气G2)储存的储气缸13、14。12是将氢气G1和烃气G2混合作为混合气供给到加热炉10的混合器。
通过上述装置进行如下操作：将上述Si基板1设置到加热炉10内，将氢气G1与烃系气体G2的混合气体(G1+G2)供给到上述加热炉10内，同时使加热炉10内的气氛温度上升，使上述Si基板1的表面Si层3变成单晶SiC层6。
更详细而言，将上述Si基板1设置到加热炉10内，向加热炉10内供给相对于氢气G1以1体积％的比例混合了烃系气体G2的混合气体(G1+G2)。另外，与该混合气(G1+G2)供给的同时，将加热炉10内的气氛温度加热到500℃～不到硅的熔融点、优选为1200～1405℃。通过该加热，使Si基板1的表面Si层3变成单晶SiC层6。
在此，上述氢气G1为载气，作为烃气G2使用例如丙烷气。例如，如来自氢气G1的储气缸13的供给量为1000cc/分钟时，将来自烃气G2的储气缸14的供给量设为10cc/分钟。为了减少同层的缺损缺陷并且抑制三维成长，优选将单晶SiC层6的厚度设定为3nm～20nm左右，更优选为4nm～10nm左右，再更优选为5nm～7nm左右。
此时，进行表面Si层3的在表面Si层3与埋入绝缘层4之间的界面8附近区域残留残存Si层5的操作。上述残存Si层5的厚度优选设定为3～20nm，更优选设定为3～17nm。这是因为，上述残存Si层5的厚度如不到3nm，则在使残存Si层5与埋入绝缘层4之间的界面8的平坦性提高的效果方面缺乏，上述残存Si层5的厚度如超过20nm，则在上述界面8附近容易出现孔隙等缺陷。
上述残存Si层5的厚度可以通过如下操作来设定：通过调整改性处理的气氛、温度、时间等条件，从而调整相对于薄膜化了的表面Si层3的厚度形成的单晶SiC层6的厚度。
根据需要，过剩进行上述工序而进行使单晶SiC层6在上述单晶SiC层6的上面堆积的操作。通过过剩进行上述工序(例如持续数分钟～数小时)，从而在上述单晶SiC层6的上面堆积碳薄膜。
接着，将上述单晶SiC层6作为籽晶层进行外延生长，从而使单晶SiC生长，使单晶SiC外延层7堆积。
上述单晶SiC外延层7的外延生长例如可以通过下述条件使单晶SiC生长。即，将形成有单晶SiC层6的Si基板1配置在处理室内，向上述处理室内以在大气压以下的压力下为约1～1000sccm左右的气流量供给含有单甲基硅烷或硅烷和丙烷等烃系的原料气体，同时在500℃～不到硅的熔融点、优选800～1405℃的温度下进行处理，由此将上述单晶SiC层6作为籽晶层进行外延生长，从而可以使单晶SiC生长。
在此，认为经上述改性处理或外延生长而形成的SiC、构成埋入绝缘层4(SiO2)的Si成分在高温化中一部分成为CO2而升华。另外，认为，如SiC与SiO2以接触的状态暴露于高温化，则在SiC与SiO2之间进行相互改性。
此时认为，如在单晶SiC层6与埋入绝缘层4(SiO2)之间不存在残存Si层5，则造成构成单晶SiC层6的SiC的一部分改性为SiO2，或相反的构成埋入绝缘层4的SiO2的一部改性为SiC，结果，单晶SiC层6与埋入绝缘层4的界面的平坦性破坏，出现“起伏”。
因此认为，如本发明，通过在改性处理后使适合厚度的残存Si层5存在于单晶SiC层6与埋入绝缘层4(SiO2)之间，从而防止上述的SiC与SiO2的相互改性，维持残存Si层5与埋入绝缘层4之间界面8的平坦性。另外认为，即使在改性处理后在单晶SiC层6存在任何缺陷，由于残存Si层5的存在而使欠陷不会到达埋入绝缘层4，防止Si的升华，维持残存Si层5与埋入绝缘层4之间界面8的平坦性。
认为，如维持残存Si层5与埋入绝缘层4之间的界面8的平坦性，则经改性处理而得到的单晶SiC层6的厚度也平坦化，成为结晶面整齐的状态。这样，即使之后通过外延生长使单晶SiC生长时，也可以维持整齐状态的SiC的结晶性，因此，可以得到与以往相比非常漂亮的单晶、膜厚也均匀的单晶SiC外延层7。
接着，如图1(D)所示，通过外延生长使氮化合物半导体层15堆积到上述单晶SiC外延层7的上面。
上述氮化合物半导体层15的外延生长例如通过下述条件来进行。即，将形成有单晶SiC外延层7的Si基板1配置在处理室内，向上述处理室内以在大气压以下的压力下为约100～5000sccm左右的气体流量供给含有有机Al系气体及/或有机Ga系气体以及氨气的原料气体，在温度500℃～不到硅的熔融点、优选400～1200℃左右下进行处理，在上述单晶SiC外延层7的上面进行外延生长，从而可使AlN层、GaN层、AlGaN层等的任一种或它们的层叠结构的氮化合物半导体层15生长。
图3显示了本发明的第2实施方式。
在该示例中，将具有埋入绝缘层4的Si基板1在碳系气体气氛中加热使表面Si层3变成单晶SiC层6之后，不进行利用外延生长的SiC的生长，而是在上述单晶SiC层6上面进行外延生长，从而使上述的氮化合物半导体层15生长。除此之外，与上述实施方式同样实施。
另外，在各实施方式中，显示了作为氮化合物半导体层15为AlN层、GaN层、AlGaN层的任一种或他们的层叠结构的示例，但不限于此，可以采用其他各种的氮化合物半导体。
通过如上操作，在使上述表面Si层5变成单晶SiC层6时，将与埋入绝缘层4的界面8附近的Si层作为残存Si层5残留，从而大幅改善其下部与埋入绝缘层4之间的界面8的平坦性，可以大幅减小界面8的“起伏”。这样可以使埋入绝缘层4与残存Si层5之间界面8的平坦性提高，从而也可以大幅减小在形成于表面的单晶SiC层6本身发生的“起伏”。这样，可以形成起伏小的单晶SiC层6，从而也大幅改善在其上面利用外延生长形成的氮化合物半导体层15的结晶性，大幅提高作为半导体装置的性能。于是，由于没有依赖离子注入等，因此可以低成本、生产性良好地制造上述作为高品质半导体装置的氮化合物半导体基板。
另外，在上述改性了的单晶SiC层6的上面再外延生长单晶SiC后，再对上述外延生长了的单晶SiC使氮化合物半导体外延生长的情况时，由于在单晶SiC层6的上层再利用外延生长形成SiC时，生长的SiC的结晶性提高，因此在其上面外延生长的氮化合物半导体层15的结晶性也良好，可以得到良好的氮化合物半导体装置。
另外，当上述残存Si层5的厚度为3～20nm时，可以充分得到使埋入绝缘层4与残存Si层5之间的界面8以及单晶SiC层6本身的平坦性提高的效果，同时在单晶SiC层6的下层几乎不发生孔隙等缺陷。因此，可以得到良好的氮化合物半导体装置。
实施例A
〔实施例A1〕
准备表面Si层3的厚度为10～14nm的(111)SIMOX基板(SOI-A)、表面Si层3的厚度为18～22nm的(111)SIMOX基板(SOI-B)的(111)贴合SOI基板(SOI-C)作为起始材料。将上述各SOI基板作为试料插入到电炉中，将丙烷气和氢气分别以100sccm和10SLM的流量导入到该电炉中，同时，进行加热升温直到电炉内气氛达到1250℃，在该温度下保持15分钟。
通过该工序，表面Si层3的距表面侧3～7nm的硅层被碳化，变成3～7nm厚的单晶SiC层6(籽晶层)。SOI-A、SOI-B、SOI-C分别成为在各自的下层部残留有3～11nm、9～19nm和9900～1100nm的残存Si层5的膜结构。
之后，切断向电炉的加热用加热器的通电，同时停止该两种气体的导入，另一方面，向炉内导入流量10SLM的氮将上述两种气体置换。在该状态下，进行冷却直到电炉的气氛温度为700℃之后，将该气氛温度保持在700℃不变停止氮气的导入，同时导入流量10sccm的氧气1小时。通过丙烷气的导入生成SiC时，过剩的碳附着在试料表面，因此，该氧气的导入是为了使该过剩碳与氧反应产生CO2而有效除去该过剩碳。接着，停止该氧的导入，再导入流量4SLM的氮气，将试料整体冷却到规定到低温例如低至80℃左右，将晶片(wafer)取出到炉外。
接着，将晶片插入于减压外延生长炉，在约1×10-2torr的减压下向该外延生长炉内导入二甲基卤化铝气体3sccm、氨气100sccm，进行加热升温直到晶片温度为400℃，在该温度下保持1分钟，堆积约3nm厚的AlN缓冲层。之后，停止对外延生长炉的加热用加热器的通电，同时，停止二甲基卤化铝气体和氨气的导入，在该状态下，将电炉的试料整体冷却至规定的低温例如低至80℃左右，将晶片取出到炉外。
接着，将晶片插入于减压外延生长炉，在约1torr的减压下，向该外延生长炉中导入三甲基镓气体1sccm、氨气1.5SLM，进行加热升温直到晶片温度达到980℃，在该温度下保持75分钟，将约300nm厚的GaN外延层堆积。之后，停止向外延生长炉的加热用加热器的通电，同时停止三甲基镓和氨气的导入，在该状态下将电炉的试料整体冷却至规定的低温例如低至80℃左右，将晶片取出到炉外。
〔比较例A1〕
准备表面Si层3的厚度为3～7nm的(111)SIMOX基板(SOI-Ref)作为起始材料，将该SOI基板作为试料插入到电炉，在与实施例A1同样的条件下进行碳化热处理。通过该工序，表面Si层3完全被碳化，变成3～7nm厚的单晶SiC层6，成为其下层部直接与埋入绝缘层4相接触的结构。
接着，将晶片插入到减压外延生长炉，在与实施例A1同样的条件下堆积约3nm厚的AlN缓冲层。接着，将晶片插入到减压外延生长炉，在与实施例A1同样的条件下，堆积约300nm厚的GaN外延层。
〔实施例A2〕
准备表面Si层3的厚度为10～14nm的(111)SIMOX基板(SOI-A)、表面Si层3的厚度为18～22nm的(111)SIMOX基板(SOI-B)的(111>贴合SOI基板(SOI-C)作为起始材料，在与实施例A1同样的条件下进行碳化热处理。通过该工序，表面Si层3的距表面侧3～7nm的硅层被碳化，变成3～7nm厚的单晶SiC层6。SOI-A、SOI-B、SOI-C分别成为在各自下层部残留有3～11nm、9～19nm和9900～1100nm的残存Si层5的膜结构。
接着，将晶片插入到减压外延生长炉，在约2×10-4torr的减压下以3sccm向该外延生长炉中导入单甲基硅烷，同时进行加热升温使晶片温度达到1150℃，在该温度下保持10分钟，在单晶SiC层(籽晶层)6上面堆积约100nm厚的单晶SiC外延层7。
之后，停止向外延生长炉的加热用加热器的通电，同时停止单甲基硅烷气体的导入，在该状态下将电炉的试料整体冷却至规定的低温例如低至80℃左右，将晶片取出到炉外。接着，将晶片插入到减压外延生长炉，在与实施例A1同样的条件下，堆积约3nm厚的AlN缓冲层。接着，将晶片插入到减压外延生长炉，在与实施例A1相同的条件下，堆积约300nm厚的GaN外延层。
〔比较例A2〕
准备表面Si层3的厚度为3～7nm的(111)SIMOX基板(SOI-Ref)作为起始材料，将该SOI基板作为试料插入到电炉，在与实施例A1相同的条件下实施碳化热处理。通过该工序，表面Si层3完全被碳化，变成3～7nm厚的单晶SiC层6，其下层部成为直接与埋入绝缘层4接触的结构。
接着，将晶片插入到减压外延生长炉，在与实施例A2相同的条件下堆积约100nm厚的单晶SiC外延层7。接着，将晶片插入到减压外延生长炉，在与实施例A1相同的条件下堆积约3nm厚的AlN缓冲层。接着，将晶片插入到减压外延生长炉，在与实施例A1相同的条件下，堆积约300nm厚的GaN外延层。
〔实施例A1和比较例A1的刚形成单晶SiC层后的评价〕
对于利用实施例A1和比较例Al的制法的刚形成单晶SiC层6(籽晶层)后的各样品，进行利用截面TEM像观察的评价。
在图4中显示了将SOI-Ref作为起始材料的比较例A1的制法中的刚形成单晶SiC层6(籽晶层)后的样品的截面TEM像。虽有约5nm厚的单晶SiC层6(籽晶层)直接形成在埋入绝缘层4上面，但在与埋入绝缘层4上部的界面出现约10nm的大起伏。与此相伴，在单晶SiC层6(籽晶层)本身也发现约10nm左右的起伏，在利用截面TEM的晶像中，可见明显的SiC取向性的混乱。
在图5中显示了将SOI-A作为起始材料的实施例A1的制法中的刚形成单晶SiC层6(籽晶层)后的样品的截面TEM像。在3～7nm厚的单晶SiC层6(籽晶层)的下层部残留有3～11nm厚的残存Si层5，这样，其下部与埋入绝缘层4之间的界面8的平坦性得到了改善，可以使该界面8的起伏减小至不到3nm。与此相伴，单晶SiC层6(籽晶层)的起伏也被抑制到与上述界面8的起伏大致同等的不到3nm的水平。在利用截面TEM的晶像中也可见，与比较例相比SiC的取向性得到了改善。
对于将SOI-B作为起始材料的实施例A1的制法中的刚形成单晶SiC层6(籽晶层)后的样品的情况，也同样残留有残存Si层5，这样，其下部与埋入绝缘层4之间界面8的平坦性得到了改善，可以将该界面8的起伏减小到不足3nm。在利用截面TEM的晶像中也可见，与比较例相比SiC的取向性得到了改善。与此相伴，单晶SiC层6(籽晶层)的起伏也被抑制到与上述截面8的起伏大致同等的不到3nm的水平。在利用截面TEM的晶像中也可见，与比较例相比SiC的配向性得到了改善。在下述表A1中总结了实施例A1的比较例A1的刚形成SiC籽晶层后的评价结果。
表A1
Figure BPA00001276015400151
〔实施例A2和比较例A2的刚形成SiC外延层后的评价〕
对于利用实施例A2和比较例A2的制法的刚形成SiC外延层后的样品，进行利用截面TEM像的观察的评价以及利用X射线衍射摇摆曲线法的评价。
在图6中显示了利用SOI-A作为起始材料的实施例A2的制法的刚形成SiC外延层后的样品的截面TEM像。约100nm厚的单晶SiC外延层7形成在单晶SiC层6(籽晶层)的上部，在其下层部残留有3～7nm厚的残存Si层5。实施例A1中显示了埋入绝缘层4上部界面8的良好平坦性在实施后续SiC外延工序后仍维持。
同样，在SOI-B作为起始材料的情况下确认了，埋入绝缘层4上部界面8的良好的平坦性在实施了SiC外延工序之后仍然维持。
对于利用实施例A2和比较例A2的制法的单晶SiC外延层7，利用X射线衍射摇摆曲线法，评价SiC(111)峰的半峰宽。在下述表A2中总结了评价结果。确认了，实施例A2的单晶SiC外延层7的半峰宽为在比较例A1的试料上以相同条件形成的单晶SiC外延层7的半峰宽的约70％的值，在单晶SiC层6(籽晶层)的下部残留残存Si层5，从而单晶SiC外延层7的结晶品质得到了改善。
表A2
Figure BPA00001276015400161
〔实施例A1、A2和比较例A1、A2的形成GaN外延层后的评价〕
对利用实施例A1、A2和比较例A1、A2的制法的形成GaN外延层后的样品，进行利用截面TEM像的观察的评价以及利用X射线衍射摇摆曲线法的评价。
在图7中显示了，利用将SOI-A作为起始材料的实施例A2的制法的形成GaN外延层后的样品的截面TEM像。约300nm厚的单晶GaN外延层隔着约3nm厚的AlN缓冲层形成在约100nm厚的单晶SiC外延层7与单晶SiC层6(籽晶层)的上部，在其下层部形成约7nm厚的残存Si层5。图6所示的埋入绝缘层4上部界面8的良好的平坦性在实施后续GaN外延工序之后也可维持。
同样，对于利用将SOI-A作为起始材料的实施例A1的制法、以及将SOI-B作为起始材料的实施例A1和实施例A2的制法的形成GaN外延层后的样品，图6所示埋入绝缘层4上部界面8的良好的平坦性在实施GaN外延工序之后也可以维持。
对于实施例A1、A2和比较例A1、A2的各GaN外延层，利用X射线衍射摇摆曲线法，评价GaN(0004)峰的半峰宽。在下述表A3和A4中总结评价结果。
表A3
表A4
Figure BPA00001276015400172
确认了，利用实施例A1、A2的该GaN外延层的半峰宽为在比较例A1、A2的试料上面以与上述相同的条件下形成的GaN外延层的半峰宽的约70～80％的值，在单晶SiC层6(籽晶层)的下部残留有残存Si层5，从而GaN外延层的结晶品质得到了改善。
图8是显示本发明的单晶SiC基板的制造方法的一实施方式的图。
该单晶SiC基板的制造方法是首先准备具有规定厚度的表面Si层3和埋入绝缘层4的Si基板1，将上述Si基板1的表面Si层3的厚度薄膜化至6nm～40nm左右(图8(A))。接着，将上述Si基板1在碳系气体气氛中加热使上述表面Si层3变成单晶SiC层6(图8(B))。此时，进行将与埋入绝缘层4的界面8附近的Si层作为残存Si层5残留的操作。接着，将上述单晶SiC层6作为籽晶层进行外延生长，从而使单晶SiC外延层7生长(图8(C))。
以下，对各工序进行详细说明。
上述Si基板1中，在Si母材2的表面附近形成规定厚度的SiO2层作为埋入绝缘层4，在表面形成规定厚度的表面Si层3。上述埋入绝缘层4的厚度被设定成约1～200nm左右的厚度。
接着，使上述Si基板1的表面Si层3的厚度变薄进行薄膜化。该薄膜化例如如下进行：通过将Si基板1在氧化气氛中加热处理，以在与埋入绝缘层4的界面8附近残留规定厚度的Si层的方式，使表面Si层3的距表面的规定深度氧化形成氧化物层9之后，将表面的氧化物层9用氢氟酸等蚀刻而除去，使残留于界面8附近的规定厚度的Si层露出，从而进行薄膜化。
此时，优选将经薄膜化了的表面Si层3的厚度设定成6nm～40nm左右，更优选为8nm～30nm左右，再更优选为10nm～27nm左右。
这是因为，当上述薄膜化了的表面Si层3的厚度不到6nm时，通过之后的变成工序不能残留充分厚度的残存Si层5，而且也不能生成充分厚度的一次单晶SiC层6。另外，上述薄膜化了的表面Si层3的厚度如超过40nm，则在后述的改性处理中需要时间，或残存Si层5的厚度过厚而在上述界面8附近容易出现孔隙等缺陷。
上述薄膜化后的表面Si层3的厚度可以通过如下调整来设定：调整将Si基板1在氧化气氛加热处理形成氧化物层9时的气氛、温度、时间等氧化处理条件，调整相对于原来的表面Si层3的厚度形成的氧化物层9的厚度。
接着，将上述Si基板1在碳系气体气氛中加热，将上述表面Si层3变成单晶SiC层6。
上述变成工序例如利用图9所示装置来进行。该装置具备：有加热器11的加热炉10，将被导入到上述加热炉10内的气氛气(氢气G1和烃气G2)储存的储气缸13、14。12是将氢气G1和烃气G2混合作为混合气供给到加热炉10的混合器。
通过上述装置进行如下操作：将上述Si基板1设置到加热炉10内，将氢气G1与烃系气体G2的混合气体(G1+G2)供给到上述加热炉10内，同时使加热炉10内的气氛温度上升，使上述Si基板1的表面Si层3变成单晶SiC层6。
更详细而言，将上述Si基板1设置到加热炉10内，向加热炉10内供给相对于氢气G1以1体积％的比例混合了烃系气体G2的混合气体(G1+G2)。另外，与该混合气(G1+G2)供给的同时，将加热炉10内的气氛温度加热到500℃～不到硅的熔融点、优选为1200～1405℃。通过该加热，使Si基板1的表面Si层3变成单晶SiC层6。
在此，上述氢气G1为载气，作为烃气G2使用例如丙烷气。例如，如来自氢气G1的储气缸13的供给量为1000cc/分钟时，将来自烃气G2的储气缸14的供给量设为10cc/分钟。为了减少同层的缺损缺陷并且抑制三维成长，优选将单晶SiC层6的厚度设定为3nm～20nm左右，更优选为4nm～10nm左右，再更优选为5nm～7nm左右。
此时，进行表面Si层3的在表面Si层3与埋入绝缘层4之间的界面8附近区域残留残存Si层5的操作。上述残存Si层5的厚度优选设定为3～20nm，更优选设定为3～17nm。这是因为，上述残存Si层5的厚度如不到3nm，则在使残存Si层5与埋入绝缘层4之间的界面8的平坦性提高的效果方面缺乏，上述残存Si层5的厚度如超过20nm，则在上述界面8附近容易出现孔隙等缺陷。
上述残存Si层5的厚度可以通过如下操作来设定：通过调整改性处理的气氛、温度、时间等条件，从而调整相对于薄膜化了的表面Si层3的厚度形成的单晶SiC层6的厚度。
根据需要，过剩进行上述工序而进行使单晶SiC层6在上述单晶SiC层6的上面堆积的操作。通过过剩进行上述工序(例如持续数分钟～数小时)，从而在上述单晶SiC层6的上面堆积碳薄膜。
接着，将上述单晶SiC层6作为籽晶层进行外延生长，从而使单晶SiC生长，使单晶SiC外延层7堆积。
上述外延生长例如可以通过下述条件使单晶SiC生长。即，将形成有单晶SiC层6的Si基板1配置在处理室内，向上述处理室内以在大气压以下的压力下为约1～1000sccm左右的气流量供给含有单甲基硅烷或硅烷和丙烷等烃系气体的原料气体，同时在500℃～不到硅的熔融点、优选800～1405℃的温度下进行处理，由此将上述单晶SiC层6作为籽晶层进行外延生长，从而可以使单晶SiC生长。
在此，认为经上述改性处理或外延生长而形成的SiC、构成埋入绝缘层4(SiO2)的Si成分在高温化中一部分成为CO2而升华。另外，认为如SiC与SiO2以接触的状态暴露于高温化，则在SiC与SiO2之间进行相互改性。
此时认为，如在单晶SiC层6与埋入绝缘层4(SiO2)之间不存在残存Si层5，则造成构成单晶SiC层6的SiC的一部分改性为SiO2，或相反的构成埋入绝缘层4的SiO2的一部改性为SiC，结果，单晶SiC层6与埋入绝缘层4的界面的平坦性破坏，出现“起伏”。
因此认为，如本发明，通过在改性处理后使适合厚度的残存Si层5存在于单晶SiC层6与埋入绝缘层4(SiO2)之间，从而防止上述的SiC与SiO2的相互改性，维持残存Si层5与埋入绝缘层4之间界面8的平坦性。另外认为，即使在改性处理后在单晶SiC层6存在某些缺陷，由于残存Si层5的存在而使欠陷不会到达埋入绝缘层4，防止Si的升华，维持残存Si层5与埋入绝缘层4之间界面8的平坦性。
认为，如维持残存Si层5与埋入绝缘层4之间的界面8的平坦性，则经改性处理而得到的单晶SiC层6的厚度也平坦化，成为结晶面整齐的状态。这样，即使之后通过外延生长使单晶SiC生长时，也可以维持整齐状态的SiC的结晶性，因此，可以得到与以往相比非常漂亮的单晶、膜厚也均匀的单晶SiC外延层7。
通过这样的操作，在上述单晶SiC层6与埋入绝缘层4之间的界面8附近形成有残存Si层5，因此，可以改善其下部与埋入绝缘层4之间的界面8的平坦性，可以大幅减少界面的“起伏”。由于埋入绝缘层4与残存Si层5之间的界面8的平坦性提高，因此，在形成于表面的单晶SiC层6本身发生的“起伏”也大幅减小。这样，形成了起伏小的单晶SiC层6，从而可以大幅提高作为半导体装置的性能。
另外，当通过对在与上述埋入绝缘层4之间的界面8附近残留有残存Si层5的单晶SiC基板进行外延生长，从而在表面的单晶SiC层6的上层再生长单晶SiC时，这样，即使在单晶SiC层6的上层再通过外延生长形成SiC，由于生长的SiC的结晶性提高，因此可以得到漂亮的单晶、厚度也均匀的SiC。
另外，当上述残存Si层5的厚度为3～20nm时，可以充分得到使埋入绝缘层4与残存Si层5之间的界面8以及单晶SiC层6本身的平坦性提高的效果，同时在单晶SiC层6的下层几乎不发生孔隙等缺陷，可以得到良好的半导体装置。
实施例B
接着，对本发明的单晶SiC基板的制法的实施例B进行说明。
〔实施例B1〕
准备表面Si层3的厚度为10～14nm的(111)SIMOX基板(SOI-A)、表面Si层3的厚度为18～22nm的(111)SIMOX基板(SOI-B)、表面Si层3的厚度为9900～1100nm的(111)贴合SOI基板(SOI-C)作为起始材料。将上述各SOI基板作为试料插入到电炉中，将丙烷气和氢气分别以100sccm和10SLM的流量导入到该电炉中，同时，进行加热升温直到电炉内气氛达到1250℃，在该温度下保持15分钟。
通过该工序，表面Si层3中距表面侧3～7nm的Si被碳化，变成3～7nm厚的单晶SiC层6(籽晶层)。SOI-A、SOI-B、SOI-C分别成为在单晶SiC层6(籽晶层)的下层有3～11nm、9～17nm和9900～1100nm的残存Si层5的膜结构。
之后，切断向电炉的加热用加热器的通电，同时停止该两种气体的导入，另一方面，向炉内导入流量10SLM的氮将上述两种气体置换。在该状态下，进行冷却直到电炉的气氛温度为700℃之后，将该气氛温度保持在700℃不变，停止氮气的导入，同时导入流量10sccm的氧气1小时。通过丙烷气的导入生成SiC时，过剩的碳附着在试料表面，因此，该氧气的导入是为了使该过剩碳与氧反应产生CO2而有效除去该过剩碳。接着，停止该氧的导入，再导入流量4SLM的氮气，将试料整体冷却到规定的低温例如低至80℃左右，将晶片取出到炉外。
〔比较例B1〕
准备表面Si层3的厚度为3～7nm的(111)SIMOX基板(SOI-Ref)作为起始材料，将该SOI基板作为试料插入到电炉，与在实施例B1同样的条件下实施作为改性处理的碳化热处理。通过该工序，表面Si层3完全被碳化，变成3～7nm厚的单晶SiC层6(籽晶层)，成为存在直接与其下层接触的埋入绝缘层4的结构。
〔实施例B1和比较例B1的评价〕
对于利用实施例B1和比较例B1的制法的各单晶SiC层6，进行利用截面TEM像观察的评价。
在图10中显示了利用将SOI-Ref作为起始材料的比较例B1的制法的单晶SiC层6(籽晶层)的截面TEM像。虽然在埋入绝缘层4上面直接形成了约5nm厚的单晶SiC层6(籽晶层)，但在埋入绝缘层4上部的界面出现约10nm的大起伏。与此相伴，在单晶SiC层6(籽晶层)本身也发现约10nm左右的起伏，在利用截面TEM的晶像中，可见明显的SiC取向性的混乱。
在图11中显示了利用将SOI-A作为起始材料的实施例B1的制法的单晶SiC层6(籽晶层)的截面TEM像。在3～7nm厚的单晶SiC层6(籽晶层)的下层残留有3～11nm厚的残存Si层5，这样，其下部与埋入绝缘层4之间的界面8的平坦性得到了改善，可以使该界面8的起伏减小至不到3nm。与此相伴，单晶SiC层6(籽晶层)的起伏也被抑制到与上述界面8的起伏大致同等的不到3nm的水平。在利用截面TEM的晶像中也可见，与比较例B1相比，SiC的取向性得到了改善。
对于利用将SOI-B、SOI-C作为起始材料的实施例B1的制法的SiC籽晶层的情况，也同样在单晶SiC层6的下层残留有残存Si层5，这样，其下部与埋入绝缘层4之间的界面8的平坦性得到了改善，可以使该界面8的起伏减小至不到3nm。在利用截面TEM的晶像中也可见SiC的取向性与比较例B1相比得到了改善。与此相伴，单晶SiC层6(籽晶层)的起伏也被抑制到与上述界面8的起伏大致同等的不到3nm的水平。在利用截面TEM的晶像中也可见，SiC的取向性与比较例B1相比得到了改善。将SOI-C作为起始材料时，在单晶SiC层6(籽晶层)的正下方，发生深度、横向尺寸共约100nm的空隙(孔隙)。在下述表B1中，总结了实施例B1和比较例B1的评价结果。
表B1
Figure BPA00001276015400231
〔实施例B2〕
将利用以SOI-A作为起始材料的实施例B1的制法的形成单晶SiC层6(籽晶层)后的样品插入到减压外延生长炉中，在约2×10-4torr的减压下以3sccm向该外延生长炉中导入单甲基硅烷，同时进行加热升温使晶片温度达到1150℃，在该温度下保持10分钟。通过该工序，在单晶SiC层6(籽晶层)上堆积约100nm厚的单晶SiC外延层7。之后，停止向外延生长炉的加热用加热器的通电，同时停止单甲基硅烷气体的导入，在该状态下，将电炉的试料整体冷却至规定的低温例如低至80℃左右，将晶片取出到炉外。
〔比较例B2〕
将利用以SOI-Ref作为起始材料的比较例B1的制法的形成单晶SiC层6(籽晶层)后的样品插入到减压外延生长炉中，在与实施例B2同样的条件下，在单晶SiC层6(籽晶层)上面堆积约100nm厚的单晶SiC外延层7。
〔实施例B2和比较例B2的评价〕
对于利用实施例B2和比较例B2的制法的SiC外延层，进行利用截面TEM像的观察的评价以及利用X射线衍射摇摆曲线法的评价。
在图12中显示了，利用将SOI-A作为起始材料的实施例B2的制法的单晶SiC外延层7的截面TEM像。约100nm厚的单晶SiC外延层7形成于单晶SiC层6(籽晶层)的上部，在其下层残留有3～7nm厚的残存Si层5。图11所示的埋入绝缘层4上部界面8的良好的平坦性在实施了后续的SiC外延工序之后仍然维持。
同样确认了，在将SOI-B、SOI-C作为起始材料时，埋入绝缘层4上部界面8的良好的平坦性在实施了SiC外延工序之后仍然维持。
对于利用实施例B2和比较例B2的制法的各单晶SiC外延层7，通过X射线衍射摇摆曲线法来评价SiC(111)峰的半峰宽。在下述表B2中总结了评价结果。确认了，实施例B2的单晶SiC外延层7的半峰宽为在比较例B1的试料上以相同条件形成的单晶SiC外延层7的半峰宽的约70～80％的值，在单晶SiC层6(籽晶层)的下部残留残存Si层5，从而单晶SiC外延层7的结晶品质得到了改善。
表B2
Figure BPA00001276015400241
产业上利用的可能性
本发明可以应用于在大规模集成电路中使用的半导体基板的制造等。
权利要求书(按照条约第19条的修改)
1.一种氮化合物半导体基板的制造方法，其特征在于，进行如下的工序：
准备具有规定厚度的表面Si层和埋入绝缘层的Si基板的工序；
将所述Si基板在碳系气体气氛中加热使所述表面Si层变成单晶SiC层时，使与所述埋入绝缘层之间界面附近的Si层作为残存Si层残留的工序；以及
再使氮化合物半导体在表面的单晶SiC上外延生长的工序，
通过进行上述的工序，减少在残存Si层与埋入绝缘层之间界面的起伏。
2.根据权利要求1所述的氮化合物半导体基板的制造方法，其中，在所述改性了的单晶SiC层的上再使单晶SiC外延生长，使氮化合物半导体在所述外延生长了的单晶SiC上外延生长。
3.根据权利要求1或2所述的氮化合物半导体基板的制造方法，其中，所述残存Si层的厚度为3～20nm。
4.一种氮化合物半导体基板，其特征在于，在具有埋入绝缘层的单晶Si基板的比所述埋入绝缘层更靠近表面的表面侧形成有单晶SiC层，在所述单晶SiC层与埋入绝缘层之间的界面附近形成有残存Si层，并且在所述单晶SiC层上形成有氮化合物半导体层，且减少了在残存Si层与埋入绝缘层之间界面的起伏。
5.一种单晶SiC基板的制造方法，其是准备具有规定厚度的表面Si层和埋入绝缘层的Si基板，将所述Si基板在碳系气体气氛中加热使所述表面Si层变成单晶SiC层的单晶SiC基板的制造方法，其中，使所述表面Si层变成单晶SiC层时，使与埋入绝缘层之间界面附近的Si层作为残存Si层残留，由此减少在残存Si层与埋入绝缘层之间界面的起伏。
6.根据权利要求5所述的单晶SiC基板的制造方法，通过对在与所述埋入绝缘层之间的界面附近残留有残存Si层的单晶SiC基板进行外延生长，从而再使单晶SiC生长于表面的单晶SiC层的上层。
7.根据权利要求5或6所述的单晶SiC基板的制造方法，其中，所述残存Si层的厚度为3～20nm。
8.一种单晶SiC基板，其是在具有埋入绝缘层的单晶Si基板的比所述埋入绝缘层更靠近表面的表面侧，形成有单晶SiC层的单晶SiC基板，其中，在所述单晶SiC层与埋入绝缘层之间的界面附近形成有残存Si层，并减少了在残存Si层与埋入绝缘层之间界面的起伏。

Claims (8)

1.一种氮化合物半导体基板的制造方法，其特征在于，进行如下的工序：
准备具有规定厚度的表面Si层和埋入绝缘层的Si基板的工序；
将所述Si基板在碳系气体气氛中加热使所述表面Si层变成单晶SiC层时，使与所述埋入绝缘层之间界面附近的Si层作为残存Si层残留的工序；以及
再使氮化合物半导体在表面的单晶SiC上外延生长的工序。
2.根据权利要求1所述的氮化合物半导体基板的制造方法，其中，在所述改性了的单晶SiC层的上再使单晶SiC外延生长，使氮化合物半导体在所述外延生长了的单晶SiC上外延生长。
3.根据权利要求1或2所述的氮化合物半导体基板的制造方法，其中，所述残存Si层的厚度为3～20nm。
4.一种氮化合物半导体基板，其特征在于，在具有埋入绝缘层的单晶Si基板的比所述埋入绝缘层更靠近表面的表面侧形成有单晶SiC层，在所述单晶SiC层与埋入绝缘层之间的界面附近形成有Si层，并且在所述单晶SiC层上形成有氮化合物半导体层。
5.一种单晶SiC基板的制造方法，其是准备具有规定厚度的表面Si层和埋入绝缘层的Si基板，将所述Si基板在碳系气体气氛中加热使所述表面Si层变成单晶SiC层的单晶SiC基板的制造方法，其中，使所述表面Si层变成单晶SiC层时，使与埋入绝缘层之间界面附近的Si层作为残存Si层残留。
6.根据权利要求5所述的单晶SiC基板的制造方法，通过对在与所述埋入绝缘层之间的界面附近残留有残存Si层的单晶SiC基板进行外延生长，从而再使单晶SiC生长于表面的单晶SiC层的上层。
7.根据权利要求5或6所述的单晶SiC基板的制造方法，其中，所述残存Si层的厚度为3～20nm。
8.一种单晶SiC基板，其是在具有埋入绝缘层的单晶Si基板的比所述埋入绝缘层更靠近表面的表面侧，形成有单晶SiC层的单晶SiC基板，其中，在所述单晶SiC层与埋入绝缘层之间的界面附近形成有Si层。
CN2009801216250A 2008-06-10 2009-06-09 氮化合物半导体基板的制造方法和氮化合物半导体基板、单晶SiC基板的制造方法和单晶SiC基板 Active CN102057463B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008151434A JP2009302098A (ja) 2008-06-10 2008-06-10 窒素化合物半導体基板の製造方法および窒素化合物半導体基板
JP2008-151433 2008-06-10
JP2008-151434 2008-06-10
JP2008151433A JP2009302097A (ja) 2008-06-10 2008-06-10 単結晶ＳｉＣ基板の製造方法および単結晶ＳｉＣ基板
PCT/JP2009/060823 WO2009151133A1 (ja) 2008-06-10 2009-06-09 窒素化合物半導体基板の製造方法および窒素化合物半導体基板、単結晶ＳｉＣ基板の製造方法および単結晶ＳｉＣ基板

Publications (2)

Publication Number Publication Date
CN102057463A true CN102057463A (zh) 2011-05-11
CN102057463B CN102057463B (zh) 2012-11-07

Family

ID=41416834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801216250A Active CN102057463B (zh) 2008-06-10 2009-06-09 氮化合物半导体基板的制造方法和氮化合物半导体基板、单晶SiC基板的制造方法和单晶SiC基板

Country Status (6)

Country Link
US (1) US8563442B2 (zh)
EP (1) EP2296169B1 (zh)
KR (1) KR20110015009A (zh)
CN (1) CN102057463B (zh)
TW (1) TWI457476B (zh)
WO (1) WO2009151133A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112005344A (zh) * 2018-04-27 2020-11-27 东京毅力科创株式会社 基板处理系统和基板处理方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6248532B2 (ja) * 2013-10-17 2017-12-20 セイコーエプソン株式会社 ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置
JPWO2016047534A1 (ja) * 2014-09-24 2017-07-27 エア・ウォーター株式会社 ＳｉＣ層を備えた半導体装置
JP2018101721A (ja) 2016-12-21 2018-06-28 株式会社ニューフレアテクノロジー 気相成長方法
CN113957535B (zh) * 2021-10-19 2022-12-27 林健峯 一种在硅衬底上形成单晶碳化硅薄膜的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563428A (en) * 1995-01-30 1996-10-08 Ek; Bruce A. Layered structure of a substrate, a dielectric layer and a single crystal layer
US5759908A (en) * 1995-05-16 1998-06-02 University Of Cincinnati Method for forming SiC-SOI structures
JP4713089B2 (ja) * 2004-03-18 2011-06-29 エア・ウォーター株式会社 単結晶ＳｉＣ基板の製造方法
US7514339B2 (en) * 2007-01-09 2009-04-07 International Business Machines Corporation Method for fabricating shallow trench isolation structures using diblock copolymer patterning

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112005344A (zh) * 2018-04-27 2020-11-27 东京毅力科创株式会社 基板处理系统和基板处理方法
CN112005344B (zh) * 2018-04-27 2023-11-17 东京毅力科创株式会社 基板处理系统和基板处理方法

Also Published As

Publication number Publication date
WO2009151133A1 (ja) 2009-12-17
US8563442B2 (en) 2013-10-22
TW201005141A (en) 2010-02-01
TWI457476B (zh) 2014-10-21
US20110089433A1 (en) 2011-04-21
KR20110015009A (ko) 2011-02-14
EP2296169B1 (en) 2017-08-09
EP2296169A1 (en) 2011-03-16
CN102057463B (zh) 2012-11-07
EP2296169A4 (en) 2012-04-25

Similar Documents

Publication Publication Date Title
CN103228827B (zh) 外延碳化硅单晶基板的制造方法
KR100820769B1 (ko) 반절연 ＧａＮ 및 그 제조 방법
CN101217110B (zh) Ⅲ族氮化物半导体衬底及其生产工艺
EP2290136B1 (en) Method for achieving improved epitaxy quality (surface texture and defect densitity) on free-standing (aluminum, indium, gallium) nitride ((Al, In, Ga)N) substrates for opto-electronic and electronic devices
US8734965B2 (en) Controlled polarity group III-nitride films and methods of preparing such films
EP1997125B1 (en) Growth method using nanocolumn compliant layers and hvpe for producing high quality compound semiconductor materials
US7951685B2 (en) Method for manufacturing semiconductor epitaxial crystal substrate
KR101556054B1 (ko) AlzGa1-zN 층을 갖는 반도체 웨이퍼 및 이를 제조하는 방법
CN101605930A (zh) n型导电性氮化铝半导体结晶及其制造方法
JP2007201336A (ja) 半導体積層体の形成方法
CN105719968B (zh) 硅衬底上外延氮化镓薄膜及制备hemt器件的方法
CN102057463B (zh) 氮化合物半导体基板的制造方法和氮化合物半导体基板、单晶SiC基板的制造方法和单晶SiC基板
CN100524624C (zh) Ⅲ族氮化物半导体多层结构
US11396716B2 (en) Group-III nitride substrate containing carbon at a surface region thereof
WO2023079880A1 (ja) ヘテロエピタキシャルウェーハの製造方法
JP2004115305A (ja) 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
CN103918061A (zh) 结晶层叠结构体及其制造方法以及半导体元件
US8853064B2 (en) Method of manufacturing substrate
EP3503163A1 (en) A method for forming a silicon carbide film onto a silicon substrate
JP4713089B2 (ja) 単結晶ＳｉＣ基板の製造方法
JP2009302098A (ja) 窒素化合物半導体基板の製造方法および窒素化合物半導体基板
Wan Heteroepitaxy of wide band gap semiconductors on silicon substrates
JP2004022581A (ja) エピタキシャル成長による半導体の製造方法
WO2018078385A1 (en) Coated wafer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant